JPH08255810A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08255810A
JPH08255810A JP7056064A JP5606495A JPH08255810A JP H08255810 A JPH08255810 A JP H08255810A JP 7056064 A JP7056064 A JP 7056064A JP 5606495 A JP5606495 A JP 5606495A JP H08255810 A JPH08255810 A JP H08255810A
Authority
JP
Japan
Prior art keywords
chip
bonding pad
bonding
semiconductor device
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7056064A
Other languages
English (en)
Other versions
JP3599813B2 (ja
Inventor
Kaoru Takeda
薫 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5606495A priority Critical patent/JP3599813B2/ja
Publication of JPH08255810A publication Critical patent/JPH08255810A/ja
Application granted granted Critical
Publication of JP3599813B2 publication Critical patent/JP3599813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】簡単な構成で高集積化を図ることができる半導
体装置を提供することを目的とする。 【構成】チップ１の単結晶シリコン基板２上には、素
子、例えばＭＯＳトランジスタのゲート電極や、各素子
を接続するための配線等の配線層３が形成されている。
また、チップ１にはボンディングパッド１０が形成され
ている。ボンディングパッド１０は、上層の配線層５と
コンタクトしており、その配線層５を介して基板２及び
下層の配線層３と接続されている。ボンディングパッド
１０は、チップ１のおもて面から側面を通って裏面まで
延設されており、その裏面及び側面に形成された部分が
ボンディングパッド１１，１２となり、そのボンディン
グパッケージ１１，１２に対して、チップ１の裏面又は
側面からボンディングワイヤ１３，１４を接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、詳しくは、半導体装置（チップ）と、半導
体装置外部とを接続するためのパッドに関するものであ
る。
【０００２】
【従来の技術】図１１は、一般的な半導体装置のチップ
５１の一部断面図である。チップ５１のおもて面側に
は、ボンディングパッド５２が形成されている。そのボ
ンディングパッド５２は、配線パターン５３を介して半
導体装置の内部回路に接続されている。
【０００３】ボンディングパッド５２には、ボンディン
グワイヤ５４が接続されている。ボンディングワイヤ５
４は、パッケージのリードフレームや別の基板上に形成
された端子等（いずれも図示せず）に接続されている。
【０００４】また、近年では、高密度実装が可能な方法
として、ＴＡＢ（Tape Automated Bonding）法や、プリ
ント配線板等の基板にチップを直接接続するフリップチ
ップボンディング法が用いられているが、これらの方法
においても、チップのおもて面にパッドが形成されてい
る。チップは、パッドを介してテープや基板に接続され
ている。
【０００５】
【発明が解決しようとする課題】ところで、ボンディン
グパッド５２にボンディングワイヤ５４を接続する場
合、超音波（ＵＳ）法、熱圧着（ＴＣ）法、超音波＋熱
圧着法（ＵＴ，ＴＳ）法のいずれを用いた場合でも、基
板５５に圧力が加わる。すると、ボンディングパッド５
２の下に配線やトランジスタ等の素子を形成した場合、
ボンディング時の荷重により、配線の断線，素子の破損
などの障害が発生するおそれがある。そのため、ボンデ
ィングパッド５２を形成するパッド領域と、素子等を形
成するアクティブ領域とを分けて設計する必要がある。
【０００６】また、ボンディングパッド５２の近傍に形
成した素子は、ボンディング時にやはり障害が発生する
おそれがある。そのため、ボンディングパッド２５とア
クティブ領域とをある程度離す必要がある。従って、チ
ップ５１おもて面におけるパッド領域が占める面積が大
きくなる。また、ボンディング時のずれを考慮すると、
ボンディングパッド５２を大きく形成する必要がある。
そのため、チップ５１おもて面におけるパッド領域の占
有面積は、更に大きくなる。
【０００７】更に、半導体装置の高集積化が進むと、ア
クティブ領域に形成する素子の数が増加するとともに、
ボンディングパッド５２の数も増加する。そのため、チ
ップ５１の面積を広くする必要がある。しかしながら、
チップ５１の面積を広くすると、一枚のウェハからとれ
るチップ数が減少するので、チップ５１のコストアップ
を招くという問題がある。一方、チップの面積はそのま
までデザインルールを縮小化して素子を形成し、高集積
化に対応する方法がある。この場合には、一枚のウェハ
に形成可能なチップ数はかわらないものの、デザインル
ールを縮小化したことにより新規設備による製造コスト
の増加の他、チップ５１の歩留りが悪くなり、やはりチ
ップ５１のコストアップを招くという問題がある。
【０００８】このため、特開昭６２−１０４１２９号公
報に開示された半導体装置がある。この半導体装置は、
半導体チップの表裏に貫通する透孔を形成し、その透孔
を含むウェハー上に配線材料を蒸着して配線をパターニ
ングすることにより、表裏両面にパッドを形成し、両面
のパッドに対して半導体チップの両面からワイヤボンデ
ィングして形成されている。
【０００９】しかしながら、この方法では、半導体チッ
プに貫通する透孔を形成することが困難である。また、
半導体チップ両面のパッドを透孔を介して接続している
ので、透孔を形成する際に素子等に影響を与えるおそれ
があり、透孔を形成する領域をアクティブ領域から離す
必要がある。更に、透孔と、パターニングして形成した
パッドとの位置合わせずれによるマージンを考慮しなけ
ればならないので、実際のパッドの占有面積が大きくな
り、アクティブ領域が小さくなる。従って、高集積化を
図ることが難しいという問題がある。また、透孔を形成
する必要があるので、形成が面倒である上、工程が複雑
になり、半導体装置のコストアップを招くという問題が
ある。
【００１０】また、実開昭６３−１４９５３０号公報に
開示された集積回路装置（図１２参照）がある。この集
積回路装置６１は、半導体結晶基板６２のおもて面側に
形成されたデバイス層６３から基板６２をとおして電極
部６４を基板６２裏面に延設するとともに、その電極部
６４の露出側端面がボンディングパッド６５に形成され
ている。しかしながら、この方法では、基板６３を貫通
した電極部６４を形成する必要があるので、やはり形成
が面倒である上、工程が複雑になり、集積回路装置６１
のコストアップを招くという問題がある。また、電極部
６４を形成するために、そのおもて面には実際に素子を
形成することができないという問題がある。
【００１１】本発明は上記問題点を解決するためになさ
れたものであって、簡単な構成で高集積化を図ることが
できる半導体装置を提供することを目的とする。また、
そのような半導体装置の簡単な製造方法を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】請求項１に記載の発明
は、チップのおもて面側から、そのチップの側面を通っ
て裏面へ延設した導電層を備えたことを要旨とする。
【００１３】請求項２に記載の発明は、チップのおもて
面側から、そのチップの側面を通って裏面まで延設され
た導電層よりなるボンディングパッドを備えたことを要
旨とする。
【００１４】請求項３に記載の発明は、チップのおもて
面側から、そのチップの側面を通って裏面まで延設され
た導電層よりなるボンディングパッドを備え、前記ボン
ディングパッドのうち、チップの裏面に形成された部分
には、チップの裏面からボンディングワイヤが接続さ
れ、チップ側面に形成された部分には、チップの側面か
らボンディングワイヤが接続されることを要旨とする。
【００１５】請求項４に記載の発明は、請求項１〜３の
うちのいずれか１項に記載の半導体装置において、前記
チップのおもて面側に形成された導電層の下に素子を形
成したことを要旨とする。
【００１６】請求項５に記載の発明は、チップ表面のう
ち、ボンディングパッドが形成される領域に絶縁膜を形
成する工程と、前記絶縁膜表面に導電層を形成する工程
と、その導電層をパターニングすることでボンディング
パッドを形成する工程とを備えたことを要旨とする。
【００１７】請求項６に記載の発明は、チップ表面のう
ち、ボンディングパッドが形成される領域に絶縁膜を形
成する工程と、前記絶縁膜表面に導電層を形成する工程
と、その導電層をパターニングすることで、チップのお
もて面側から、そのチップの側面を通って裏面まで延設
されたボンディングパッドを形成する工程とを備えたこ
とを要旨とする。
【００１８】請求項７に記載の発明は、請求項６に記載
の半導体装置の製造方法において、前記ボンディングパ
ッドにおけるチップの裏面に形成された部分に対して、
チップの裏面からボンディングワイヤを接続する工程を
備えたことを要旨とする。
【００１９】請求項８に記載の発明は、請求項６に記載
の半導体装置の製造方法において、前記ボンディングパ
ッドにおけるチップの側面に形成された部分に対して、
チップの側面からボンディングワイヤを接続する工程を
備えたことを要旨とする。
【００２０】
【作用】請求項１に記載の発明によれば、導電層は、チ
ップのおもて面側から側面を通って裏面へ延設されるの
で、容易に形成することができる。請求項２に記載の発
明によれば、導電層よりなるボンディングパッドは、チ
ップのおもて面側から側面を通って裏面まで延設される
ので、容易に形成することができる。
【００２１】請求項３に記載の発明によれば、ボンディ
ングパッドは導電層よりなり、チップのおもて面側から
側面を通って裏面まで延設される。そのボンディングパ
ッドのうち、チップの裏面に形成された部分にはチップ
の裏面からボンディングワイヤが接続され、チップ側面
に形成された部分には、チップの側面からボンディング
ワイヤが接続される。そのため、チップのおもて面に
は、ボンディング時の荷重がかからない。
【００２２】請求項４に記載の発明によれば、チップの
おもて面側に形成された導電層の下には素子が形成され
る。その素子にはボンディング時の荷重がかからないの
で、破損を防ぐことができる。
【００２３】請求項５に記載の発明によれば、チップ表
面のうち、ボンディングパッドが形成される領域には、
絶縁膜が形成される。その絶縁膜表面には、導電層が形
成される。その導電層をパターニングすることで、ボン
ディングパッドを容易に形成することができる。
【００２４】請求項６に記載の発明によれば、チップ表
面のうち、ボンディングパッドが形成される領域には、
絶縁膜が形成される。その絶縁膜表面には導電層が形成
される。そして、導電層をパターニングすることで、チ
ップのおもて面側から、そのチップの側面を通って裏面
まで延設された導電層よりなるボンディングパッドを容
易に形成することができる。
【００２５】請求項７又は８に記載の発明によれば、ボ
ンディングワイヤを容易に接続することができる。
【００２６】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１に、本実施例のチップ１の断面図
を示す。単結晶シリコン基板２上には下層の配線層３が
形成されている。下層の配線層３は、チップ１に形成さ
れた素子を構成する電極（例えばＭＯＳトランジスタの
ゲート電極）や、各素子を接続するための配線などであ
る。その配線層３の上には層間絶縁膜４が形成されてい
る。層間絶縁膜４の上には、上層の配線層５が形成され
ている。層間絶縁膜４には図示しないコンタクトホール
が開口され、そのコンタクトホールを介して上層の配線
層５と基板２又は下層の配線層３とが接続されている。
上層の配線層５の上には、層間絶縁膜６が形成されてい
る。その層間絶縁膜６には、上層の配線層５を露出する
ための開口部７が形成されている。
【００２７】層間絶縁膜６の上には、絶縁膜８が形成さ
れている。絶縁膜８は、表裏面及び側面を含むチップ１
全体を覆うように形成されている。絶縁膜８には、上層
の配線層５とコンタクトをとるためのコンタクトホール
９が開口されている。絶縁膜８の表面には、ボンディン
グパッド１０が形成されている。そのボンディングパッ
ド１０は、コンタクトホール９を介して上層の配線層５
と接続されている。
【００２８】図２に示すように、ボンディングパッド１
０は、チップ１のおもて面から側面を通って裏面まで延
設されている。そのボンディングパッド１０のうち、チ
ップ１の裏面に形成されている部分が裏面のボンディン
グパッド１１となり、チップ１の側面に形成されている
部分が側面のボンディングパッド１２となる。そして、
図１に示すように、裏面のボンディングパッド１１にボ
ンディングワイヤ１３を接続する。または、図１の一点
鎖線で示すように、側面のボンディングパッド１２にボ
ンディングワイヤ１４を接続する。
【００２９】図３及び図４に、上記のように構成したチ
ップ１を封止したパッケージ２０を示す。チップ１は、
その裏面がリードフレームのタブ２１に図示しないダイ
ボンド材により接着されている。そして、裏面に形成さ
れたボンディングパッド１１は、ボンディングワイヤ１
３によりリード２２と接続され、側面に形成されたボン
ディングパッド１２はボンディングワイヤ１４によりリ
ード２２と接続されている。そして、チップ１、タブ２
１、リード２２及びボンディングワイヤ１３が樹脂２３
により封止されてパッケージ２０が形成されている。
【００３０】ボンディングパッド１１（ボンディングパ
ッド１０におけるチップ１の裏面に形成された部分）に
は、チップ１の裏面からボンディングワイヤ１３が接続
される。また、ボンディングパッド１２（ボンディング
パッド１０におけるチップ１の側面に形成された部分）
には、チップ１の側面からボンディングワイヤ１４が接
続される。そして、ボンディングパッド１０のうち、チ
ップ１のおもて面に形成されている部分には、ボンディ
ングワイヤ１３，１４は接続されていない。
【００３１】即ち、チップ１のおもて面には、ボンディ
ングワイヤ１３，１４を接続する際の荷重が加わらな
い。従って、チップ１のおもて面全体が、素子（トラン
ジスタ，抵抗，コンデンサ等）や配線層３，５を形成す
ることができるアクティブ領域となる。その結果、チッ
プ１の面積を同じにした場合、従来より多くの素子を形
成することができるので、高集積化が可能となる。逆に
言えば、アクティブ領域を大きくすることができるの
で、デザインルールを緩和することにより、従来の設備
が使用可能となって、コストアップを抑えることができ
る。
【００３２】また、ボンディングパッド１０のうち、チ
ップ１のおもて面に形成されている部分には、ボンディ
ングワイヤ１３，１４を接続する際の荷重が加わらな
い。従って、チップ１の周縁部のみならず、チップ１の
おもて面の任意の場所において、絶縁膜８にコンタクト
ホール９を形成して上層の配線層５とボンディングパッ
ド１０とを接続する。そして、そのボンディングパッド
１０を側面を通って裏面まで延設してボンディングパッ
ド１１，１２を形成し、そのボンディングパッド１１，
１２を介してチップ１の外部と接続することができる。
その結果、チップ１の周縁部まで配線層３，５を形成す
る必要がないので、チップ１の設計が容易になる。
【００３３】一方、チップ１の裏面又は側面からボンデ
ィングワイヤ１３，１４を接続する際の荷重は、チップ
１のおもて面には直接加わらない。従って、チップ１の
裏面及び側面全体からボンディングワイヤ１３，１４を
接続することができる。即ち、チップ１の裏面及び側面
全体にボンディングパッド１１，１２を形成することが
できる。そのため、半導体装置の高集積化が進んでボン
ディングパッド１１，１２の数が増加しても、チップ１
の裏面及び側面全体にボンディングパッド１１，１２を
形成することができるので、チップ１の面積を広くする
必要はない。従って、一枚のウェハからとれるチップ数
はかわらないので、チップ１のコストアップを抑えるこ
とができる。
【００３４】また、従来の半導体装置（特開昭６２−１
０４１２９号公報）のように、半導体チップに透孔を形
成する必要がない。そのため、素子に影響を与えること
なくボンディングパッド１１，１２を容易に形成でき、
チップ１のコストアップを抑えることができる。また、
透孔を形成する必要がないので、素子とボンディングパ
ッド１０とを離す必要がない。チップ１裏面及び側面の
任意の場所（例えばチップ１のおもて面に形成した素子
の部分に対応したチップ１の裏面の部分）にもボンディ
ングパッド１１，１２を形成することができる。更に、
透孔を形成しないので、位置合わせずれを考慮する必要
がなく、ボンディングパッド１０の占める面積を小さく
することができる。
【００３５】更に、従来の集積回路装置６１（実開昭６
３−１４９５３０号公報、図１２参照）のように、半導
体結晶基板６２を貫通する電極部６４を形成する必要が
ない。そのため、ボンディングパッド１１，１２を容易
に形成できる。
【００３６】尚、下層の配線層３は、例えば、ポリシリ
コンにより形成されたＭＯＳトランジスタのゲート電極
や、金属やポリシリコン等の配線層であって、材質・形
状はどのようなものでもよい。また、層間絶縁膜４，６
は、シリコン酸化膜、シリコン窒化膜、シリケートガラ
ス（ＰＳＧ，ＢＰＳＧ，ＮＳＧなど）等であって、材質
はどのようなものでもよい。更には、上層の配線層５
は、単一の金属配線層、またはＴｉ膜，ＴｉＮ膜等の複
数の層からなる金属配線層等であって、材質・構成・形
状はどのようなものでもよい。
【００３７】また、ボンディングワイヤ１３，１４の接
続方法は、超音波（ＵＳ）法、熱圧着（ＴＣ）法、熱圧
着＋超音波（ＵＴ，ＴＳ）法等のいずれの方法を用いて
もよい。また、そのワイヤ１３，１４の先端は、ウェッ
ジボンディング，ネイルヘッドボンディング等のいずれ
の方法を用いて形成してもよい。
【００３８】次に、本実施例の製造方法を図面に従って
順次説明する。 工程１（図５参照）；ウェハ（図示せず）上に、下層の
配線層３，層間絶縁膜４，上層の配線層５，層間絶縁膜
６を順次形成し、そのウェハに対してバックグラインド
及びダイシング工程を行って、チップ１を形成する。そ
のチップ１の表裏面及び側面に絶縁膜８を形成する。絶
縁膜８の材質としては、シリコン酸化膜、有機絶縁膜、
などがある。シリコン酸化膜を形成するには、ＣＶＤ法
を用いたり、ＳＯＧを塗布したりするという方法を用い
る。有機絶縁膜を形成するには、例えばポリイミド樹脂
を塗布する方法を用いる。
【００３９】工程２（図６参照）；絶縁膜８上にレジス
トを塗布した後、露光工程及び現像工程を経てレジスト
パターン４１を形成する。露光工程では、紫外線を微小
径のビーム状にして走査し、チップ１を回転させること
で表裏面及び側面を露光させる。
【００４０】工程３（図７参照）；レジストパターン４
１をエッチングマスクとし、エッチングにより絶縁膜８
を除去して、コンタクトホール９を形成して上層の配線
層５の一部を露出させる。ここで、コンタクトホール９
の径は、絶縁膜８の膜厚に比べて十分に大きい。そのた
め、エッチング方法としては、等方性又は異方性エッチ
ングのいずれの方法を用いてもよい。次に、レジストパ
ターン４１を除去する。
【００４１】工程４（図８参照）；アルミニウム（Ａ
ｌ）や銅（Ｃｕ）等の材料をＰＶＤ（蒸着，スパッタな
ど）法を用いてチップ１の全面に堆積して、導電層４２
を形成する。
【００４２】工程５（図９参照）；導電層４２上にレジ
ストを塗布した後、露光工程及び現像工程を経てレジス
トパターン４３を形成する。露光工程では、工程２と同
様に、紫外線を微小径のビーム状にして走査し、チップ
１を回転させることで表裏面及び側面を露光させる。
【００４３】工程６（図１０参照）；レジストパターン
４３をエッチングマスクとして導電層４２をエッチング
して、チップ１のおもて面側から側面を通って裏面に延
設されたボンディングパッド１０を形成する。このボン
ディングパッド１０のうち、チップ１の裏面に形成され
た部分が裏面のボンディングパッド１１となり、チップ
１の側面に形成された部分が側面のボンディングパッド
１２となる。ここで、ボンディングパッド１０の寸法形
状に比べてその膜厚は十分に小さい。そのため、エッチ
ング方法としては、等方性又は異方性エッチングのいず
れの方法を用いてもよい。
【００４４】尚、上記実施例は以下のように変更しても
よく、その場合にも同様の作用及び効果を得ることがで
きる。 １）ボンディングパッド１１，１２にバンプを形成し、
ＴＡＢ法またはフリップチップ法でチップ１を実装す
る。
【００４５】２）工程４において、先ずボンディングパ
ッド１０以外の領域に、レジストパターンを形成する。
次に、無電解メッキ法や選択ＣＶＤ法等を用いて、選択
的にボンディングパッド１０を形成する。
【００４６】３）工程５において、レジストに代えて、
ＵＶ硬化樹脂を用いる。また、曲面に印刷可能な印刷技
術を用いて、チップ１の全面に印刷してエッチングマス
クとする。
【００４７】４）ボンディングパッド１０として、ポリ
ピロール，ポリアニリン，ポリアセン等の有機導電材料
を用いる。この場合、ボンディングワイヤ１３，１４に
代えて、接着性導電剤（例えば、イオタイトＢ−３０Ｔ
（イオンケミー株式会社製）等）を用いて接続する。
【００４８】５）絶縁膜８を、チップ表面のうちボンデ
ィングパッド１０が形成される部分（例えば、上記実施
例ではチップ１の周縁部表裏面及び側面）にのみ形成す
る。尚、図３，４では、チップ１の裏面の周縁部にだけ
ボンディングパッド１１を設けるようにしてある。しか
し、チップ１の裏面全体にボンディングパッド１１を設
けるようにしてもよい。その場合は、チップ１の周縁部
のおもて面，側面及び裏面全体に絶縁膜８を形成すれば
よい。
【００４９】以上、本発明の一実施例について説明した
が、上記実施例から把握できる請求項以外の技術的思想
について、以下にそれらの効果とともに記載する。 イ）請求項６に記載の半導体装置の製造方法において、
チップ１のおもて面側に形成された導電層の下に素子を
形成する工程を備えた半導体装置の製造方法。この構成
により、チップ１を容易に形成することができる。
【００５０】ロ）請求項６に記載の半導体装置の製造方
法において、前記ボンディングパッド１０におけるチッ
プ１の裏面に形成された部分１１に対して、チップ１の
裏面からボンディングワイヤ１３を接続する工程と、チ
ップ１の側面に形成された部分１２に対して、チップ１
の側面からボンディングワイヤ１４を接続する工程を備
えた半導体装置の製造方法。この構成により、チップ１
のボンディングパッド１１，１２に対してボンディング
ワイヤ１３，１４を容易に接続できる。
【００５１】尚、本明細書において、発明の構成に係る
部材は以下のように定義されるものとする。チップと
は、シリコン基板を用いたものだけでなく、ガリウムヒ
素等のシリコン以外の半導体基板、表面に半導体薄膜が
形成された石英やガラス等の絶縁基板、等を用いたもの
を含むものとする。
【００５２】
【発明の効果】以上詳述したように本発明によれば、簡
単な構成で高集積化を図ることが可能な半導体装置を提
供することができる。また、そのような半導体装置の簡
単な製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明を具体化した一実施例の半導体装置の
一部断面図。
【図２】 一実施例の半導体装置の一部斜視図。
【図３】 パッケージングした半導体装置の概略平面
図。
【図４】 図３のＡ−Ａ線断面図。
【図５】 製造方法を説明するための一部断面図。
【図６】 製造方法を説明するための一部断面図。
【図７】 製造方法を説明するための一部断面図。
【図８】 製造方法を説明するための一部断面図。
【図９】 製造方法を説明するための一部断面図。
【図１０】 製造方法を説明するための一部断面図。
【図１１】 従来の半導体装置の一部断面図。
【図１２】 従来の半導体装置の一部断面図。
【符号の説明】
１ チップ ８ 絶縁膜 １０ 導電層としてのボンディングパッド １１ （第１の）ボンディングパッド １２ （第２の）ボンディングパッド １３，１４ ボンディングワイヤ ４２ 導電層

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 チップ（１）のおもて面側から、そのチ
    ップ（１）の側面を通って裏面へ延設された導電層（１
    ０）を備えた半導体装置。
  2. 【請求項２】 チップ（１）のおもて面側から、そのチ
    ップ（１）の側面を通って裏面まで延設された導電層よ
    りなるボンディングパッド（１０）を備えた半導体装
    置。
  3. 【請求項３】 チップ（１）のおもて面側から、そのチ
    ップ（１）の側面を通って裏面まで延設された導電層よ
    りなるボンディングパッド（１０）を備え、 前記ボンディングパッド（１０）のうち、チップ（１）
    の裏面に形成された部分には、チップ（１）の裏面から
    ボンディングワイヤ（１３）が接続され、チップ（１）
    側面に形成された部分には、チップ（１）の側面からボ
    ンディングワイヤ（１４）が接続される半導体装置。
  4. 【請求項４】 請求項１〜３のうちのいずれか１項に記
    載の半導体装置において、 前記チップ（１）のおもて面側に形成された導電層の下
    に素子を形成した半導体装置。
  5. 【請求項５】 チップ（１）表面のうち、ボンディング
    パッド（１０）が形成される領域に絶縁膜（８）を形成
    する工程と、 前記絶縁膜表面に導電層（４２）を形成する工程と、 その導電層をパターニングすることでボンディングパッ
    ド（１０）を形成する工程とを備えた半導体装置の製造
    方法。
  6. 【請求項６】 チップ（１）表面のうち、ボンディング
    パッド（１０）が形成される領域に絶縁膜（８）を形成
    する工程と、 前記絶縁膜表面に導電層（４２）を形成する工程と、 その導電層をパターニングすることで、チップ（１）の
    おもて面側から、そのチップ（１）の側面を通って裏面
    まで延設されたボンディングパッド（１０）を形成する
    工程とを備えた半導体装置の製造方法。
  7. 【請求項７】 請求項６に記載の半導体装置の製造方法
    において、 前記ボンディングパッド（１０）におけるチップ（１）
    の裏面に形成された部分（１１）に対して、チップ
    （１）の裏面からボンディングワイヤ（１３）を接続す
    る工程を備えた半導体装置の製造方法。
  8. 【請求項８】 請求項６に記載の半導体装置の製造方法
    において、 前記ボンディングパッド（１０）におけるチップ（１）
    の側面に形成された部分（１２）に対して、チップ
    （１）の側面からボンディングワイヤ（１４）を接続す
    る工程を備えた半導体装置の製造方法。
JP5606495A 1995-03-15 1995-03-15 半導体装置 Expired - Fee Related JP3599813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5606495A JP3599813B2 (ja) 1995-03-15 1995-03-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5606495A JP3599813B2 (ja) 1995-03-15 1995-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JPH08255810A true JPH08255810A (ja) 1996-10-01
JP3599813B2 JP3599813B2 (ja) 2004-12-08

Family

ID=13016663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5606495A Expired - Fee Related JP3599813B2 (ja) 1995-03-15 1995-03-15 半導体装置

Country Status (1)

Country Link
JP (1) JP3599813B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068736A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2004079822A1 (en) * 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Semiconductor device, semiconductor body and method of manufacturing thereof
JP2008112752A (ja) * 2006-10-27 2008-05-15 Mitsubishi Heavy Ind Ltd 半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法
JP2009530633A (ja) * 2006-03-20 2009-08-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子マイクロ流体素子のシステム・イン・パッケージプラットフォーム
JP2009212458A (ja) * 2008-03-06 2009-09-17 Sumitomo Electric Ind Ltd 半導体装置、電子機器およびそれらの製造方法
WO2013143724A1 (de) * 2012-03-30 2013-10-03 Robert Bosch Gmbh VERFAHREN ZUM HERSTELLEN VON ZUMINDEST EINER KONTAKTIERUNGSFLÄCHE EINES BAUELEMENTES UND SENSOR ZUM AUFNEHMEN EINER RICHTUNGSKOMPONENTE EINER GERICHTETEN MESSGRÖßE
CN103928554A (zh) * 2014-04-21 2014-07-16 上海空间电源研究所 太阳电池阵正背面电路的连接方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068736A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2004079822A1 (en) * 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Semiconductor device, semiconductor body and method of manufacturing thereof
US7196409B2 (en) 2003-03-07 2007-03-27 Nxp B.V. Semiconductor device, semiconductor body and method of manufacturing thereof
CN100401510C (zh) * 2003-03-07 2008-07-09 Nxp股份有限公司 半导体装置、半导体主体及其制造方法
JP2009530633A (ja) * 2006-03-20 2009-08-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子マイクロ流体素子のシステム・イン・パッケージプラットフォーム
JP2008112752A (ja) * 2006-10-27 2008-05-15 Mitsubishi Heavy Ind Ltd 半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法
JP2009212458A (ja) * 2008-03-06 2009-09-17 Sumitomo Electric Ind Ltd 半導体装置、電子機器およびそれらの製造方法
WO2013143724A1 (de) * 2012-03-30 2013-10-03 Robert Bosch Gmbh VERFAHREN ZUM HERSTELLEN VON ZUMINDEST EINER KONTAKTIERUNGSFLÄCHE EINES BAUELEMENTES UND SENSOR ZUM AUFNEHMEN EINER RICHTUNGSKOMPONENTE EINER GERICHTETEN MESSGRÖßE
FR2988905A1 (fr) * 2012-03-30 2013-10-04 Bosch Gmbh Robert Procede de realisation d'un composant ayant une surface de contact et capteur pour recevoir une composante directionnelle d'une grandeur de mesure directionnelle
CN103928554A (zh) * 2014-04-21 2014-07-16 上海空间电源研究所 太阳电池阵正背面电路的连接方法

Also Published As

Publication number Publication date
JP3599813B2 (ja) 2004-12-08

Similar Documents

Publication Publication Date Title
US10957719B2 (en) Semiconductor device and a method of manufacturing the same
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
US5220199A (en) Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
JP2001168093A (ja) 半導体装置
JP3651346B2 (ja) 半導体装置およびその製造方法
US9196580B2 (en) Semiconductor device and semiconductor package containing the same
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP3599813B2 (ja) 半導体装置
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP3395747B2 (ja) 半導体集積回路の製造方法
JP2001176966A (ja) 半導体装置
JP2001110828A (ja) 半導体装置の製造方法
JPH06150031A (ja) Ｃｐｕモジュール
JP2003007908A (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP3715816B2 (ja) 半導体チップ
JP2003007904A (ja) 半導体装置
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JPS6158248A (ja) 薄型半導体装置
JP2001267489A (ja) 半導体装置および半導体チップ
JP4608208B2 (ja) 電子回路装置及びその製造方法
JP2001094043A (ja) 半導体チップ
JP2000232199A (ja) 半導体チップの製造方法
JP2008091947A (ja) 半導体装置
JPH04213847A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees