JP2588483B2 - Ｍｏｓ技術を応用した電圧スイッチ回路 - Google Patents

Ｍｏｓ技術を応用した電圧スイッチ回路

Info

Publication number
JP2588483B2
JP2588483B2 JP62293873A JP29387387A JP2588483B2 JP 2588483 B2 JP2588483 B2 JP 2588483B2 JP 62293873 A JP62293873 A JP 62293873A JP 29387387 A JP29387387 A JP 29387387A JP 2588483 B2 JP2588483 B2 JP 2588483B2
Authority
JP
Japan
Prior art keywords
voltage
switch circuit
mos transistors
mos transistor
voltage switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62293873A
Other languages
English (en)
Other versions
JPS63179617A (ja
Inventor
シルヴェストル ドゥ フェロン ジェラール
フルハウフ セルジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA filed Critical ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Publication of JPS63179617A publication Critical patent/JPS63179617A/ja
Application granted granted Critical
Publication of JP2588483B2 publication Critical patent/JP2588483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Read Only Memory (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、MOS技術を応用した電圧スイッチ回路に関
するものである。さらに詳細には、本発明は、スイッチ
信号に応答して第１の電圧Vppまたはこの第１の電圧よ
りも小さい第２の電圧Vccを出力するMOS技術応用電圧ス
イッチ回路に関する。
従来の技術 このタイプの電圧スイッチ回路は、特に、メモリセル
がフローティングゲートMOSトランジスタで構成されて
いるEPROMやEEPROM型のメモリをプログラムしたり読出
したりするのに用いられる。例えば第１図にEPROMメモ
リの一例を示す。この図からわかるように、メモリセル
はSAMOS（Stacked Gate Avalanche Injection MOS）型
のフローティングゲートMOSトランジスタ１で構成され
ている。このフローティングゲートMOSトランジスタ１
は、２つの主電極２、３と、フローティングゲート４の
上に堆積された制御ゲート５とを備えている。メモリに
おいては、メモリセルを構成するフローティングゲート
MOSトランジスタ１がマトリックス状に接続される。例
えば図示の例では、第１の主電極であるソース２はグラ
ウンドに接続される。これに対して他方の主電極である
ドレイン３は、ビット線（図示せず）とスイッチを構成
するMOSトランジスタ８とを介して列アドレスデコーダ
９に接続されている。制御ゲート５は、別の接続線であ
るワード線を介して行アドレスデコーダ７に接続されて
いる。
さらに詳細に説明すると、列アドレスデコーダ９はMO
Sトランジスタ８のゲートに接続されている。このMOSト
ランジスタ８のソースはフローティングゲートMOSトラ
ンジスタ１のドレイン３に接続されている。一方、この
MOSトランジスタ８のドレインは、MOSトランジスタ11と
12により構成される負荷線を介してプログラム電圧Vpp
に接続されている。負荷線は、ドレインがプログラム電
圧Vppに接続され、ソースがエンハンスメント型MOSトラ
ンジスタ11のドレインに接続されたデプレッション型MO
Sトランジスタ12で構成されている。なお、MOSトランジ
スタ11と12のゲートは相互に接続された状態で書込み制
御回路13に接続されている。さらに、エンハンスメント
型MOSトランジスタ11とMOSトランジスタ８のドレインの
間のノードＮは、読出し増幅器10に接続されている。
同様に、行アドレスデコーダ７はスイッチ用MOSトラ
ンジスタ６のゲートに接続されている。このMOSトラン
ジスタ６は、一方の主電極がフローティングゲートMOS
トランジスタ１の制御ゲート５に接続され、他方の主電
極が電圧スイッチ回路の出力Ｓに接続されている。
第１図からわかるように、出力Ｓの電圧をプログラム
電圧Vppまたは電流電圧Vccに切換えるのに使用される電
圧スイッチ回路は、電源電圧Vccとプログラム電圧Vppの
間に接続された２つのデプレッション型MOSトランジス
タ14と15を主構成要素とする。さらに詳しく説明する
と、デプレッション型MOSトランジスタ14のドレインは
プログラム電圧Vppに接続されている。このデプレッシ
ョン型MOSトランジスタ14のソースはデプレッション型M
OSトランジスタ15のソースに接続されている。また、デ
プレッション型MOSトランジスタ15のドレインは電源電
圧Vccに接続されている。この電圧スイッチ回路の出力
は、デプレッション型MOSトランジスタ14と15の間の出
力点Ｓから取出される。さらに、２つのデプレッション
型MOSトランジスタ15と14のゲートは、RSフリップフロ
ップ16の出力Ｑと反転出力にそれぞれ接続されてい
る。このRSフリップフロップ16は、例えばクロス接続さ
れた２つのNORゲート27と28を用いて構成する。すなわ
ち、NORゲート27の一方の入力がNORゲート28の出力に接
続され、このNORゲート28の一方の入力がNORゲート27の
出力に接続されている。さらに、NORゲート27には電源
電圧Vccが供給され、NORゲート28にはプログラム電圧V
pp供給される。NORゲート27と28の他方の入力は、プロ
グラム制御信号PGMと、インバータ19の出力として得ら
れる反転プログラム制御信号▲▼にそれぞれ接続
されている。
発明が解決しようとする問題点 第１図のタイプのメモリセルを読出すためには、電源
電圧Vccと等しい電圧が制御ゲート５に印加される必要
がある。この電圧は電圧スイッチ回路から得られる。従
って、出力Ｓの信号は電源電圧Vccに等しい。ところ
で、電源電圧Vccは一般に５ボルトにする。これに対し
てプログラム電圧Vppは現在の技術ではたいてい21ボル
トにするが、少なくとも23ボルトの電圧が印加されても
よいようになっている必要がある。このため、デプレッ
ション型MOSトランジスタ14の耐圧は少なくとも（Vpp−
Vcc）でなくてはならない。すなわち、この値は18ボル
トよりも大きくなければならない。現在の技術を応用す
るのでは、この耐圧特性をもつMOSトランジスタを実現
するのは難しい。従って電圧破壊が頻繁に起こるため、
電圧スイッチ回路が使用できないという問題がある。
本発明の目的の１つは、この欠点を改良してMOS技術
を応用した新しい電圧スイッチ回路を提供することであ
る。
問題点を解決するための手段 そこで、本発明によれば、スイッチ信号に応答して第
１の電圧Vppまたはこの第１の電圧よりも小さい第２の
電圧Vccを出力するMOS技術応用電圧スイッチ回路であっ
て、該電圧スイッチ回路は、電極の１つが第２の電圧V
ccに接続された第１のMOSトランジスタと、電極の１つ
が第１の電圧Vppに接続されており、２つのゲートが相
互に接続された直列接続の２つのMOSトランジスタとを
備え、該直列接続の２つのMOSトランジスタの間の共通
地点がフローティングノードであり、上記第１のMOSト
ランジスタの他方の電極と上記直列接続の２つのMOSト
ランジスタの他方の電極とが相互に接続され、上記第１
のMOSトランジスタのゲートと上記直列接続の２つのMOS
トランジスタのゲートにはそれぞれスイッチ信号と反転
スイッチ信号が入力されることを特徴とする電圧スイッ
チ回路が提供される。
本発明のその他の特徴および利点は、添付の図面を参
照した実施例についての以下の説明により明らかになろ
う。
実施例 記述を簡単にするため、各図面中で対応する要素には
同一の参照番号を付してある。また、説明は、NMOS技術
においてデプレッション型MOSトランジスタを利用した
電圧スイッチ回路について行う。しかし、当業者であれ
ば、本発明が他の技術および他のタイプのMOSトランジ
スタ、特にエンハンスメント型MOSトランジスタにも応
用可能であることは明らかであろう。
第２図に示したように、本発明の電圧スイッチ回路
は、プログラム電圧Vppに接続されたデプレッション型M
OSトランジスタ14の代わりに一対のデプレッション型MO
Sトランジスタ17と18を備えている。さらに詳しく説明
すると、本発明の電圧スイッチ回路は直接接続の２つの
デプレッション型MOSトランジスタ17と18を備えてお
り、デプレッション型MOSトランジスタ18の電極18aすな
わちドレインがプログラム電圧Vppに接続され、デプレ
ッション型MOSトランジスタ17の電極17bすなわちソース
がデプレッション型MOSトランジスタ15に接続されてい
る。デプレッション型MOSトランジスタ15の電極15aすな
わちドレインは電源電圧Vccに接続され、他方の電極15b
すなわちソースはデプレッション型MOSトランジスタ17
の電極17bすなわちソースに接続されている。さらに、
この２つのデプレッション型MOSトランジスタ17と18の
ゲート17cと18cは相互に接続されているため、デプレッ
ション型MOSトランジスタ17のドレイン17aとデプレッシ
ョン型MOSトランジスタ18のソース18bが接続されるとフ
ローティングノードN1が形成される。また、ゲート17c
と18cはRSフリップフロップ16の反転出力に接続され
ており、デプレッション型MOSトランジスタ15のゲート1
5cはこのRSフリップフロップ16の出力Ｑに接続されてい
る。公知のように、電圧スイッチ回路の出力Ｓは、行ア
ドレスデコーダ７により制御されるスイッチ用MOSトラ
ンジスタ６を介してフローティングゲートMOSトランジ
スタ１の制御ゲート５に接続されている。このフローテ
ィングゲートMOSトランジスタ１が、例えばEPROM型メモ
リのメモリセルを構成する。
以下に本発明の電圧スイッチ回路の動作を説明する。
この説明は、この電圧スイッチ回路の利点の説明にもな
っている。例えば読出しモードでは、RSフリップフロッ
プ16の出力Ｑは論理値「１」である。従って、デプレッ
ション型MOSトランジスタ15は導通状態となり、出力Ｓ
の電圧が電源電圧Vccと等しくなる。この結果、一対の
デプレッション型MOSトランジスタ17と18の耐圧は少な
くとも（Vpp−Vcc）でなくてはならない。ところで、２
つのデプレッション型MOSトランジスタ17と18の間のノ
ードN1はフローティングノードなので、このノードの電
圧は自動的に（プログラム電圧Vpp−デプレッション型M
OSトランジスタ18の破壊電圧）に調節される。同様に、
ノードN1の電圧は、（電源電圧Vcc＋デプレッション型M
OSトランジスタ17の破壊電圧）と等しくなる。この結果
としてプログラム電圧Vppを（電源電圧Vcc＋２つの破壊
電圧の和）とすることができるので、上記の構成の電圧
スイッチ回路を用いて装置全体の破壊電圧を大きくする
ことができる。
本発明の電圧スイッチ回路の別の利点は、この電圧ス
イッチ回路が破壊電圧を低下させるので以下の現象を利
用してプログラム電圧Vppの値を大きくできる点であ
る。すなわち、破壊の間、酸化層にトラップされた電荷
が電子で置換されて寄生NPNトランジスタが導通状態に
なることが妨げられる結果、このNPNトランジスタは負
抵抗になるという現象が利用される。本発明の電圧スイ
ッチ回路のデプレッション型MOSトランジスタ18のソー
スはフローティング状態なので、同じ現象がこのデプレ
ッション型MOSトランジスタ18にも起こる。しかし、こ
の場合にはソース18bが電子を捕獲して、寄生NPNトラン
ジスタが導通状態にならないようにする。デプレッショ
ン型MOSトランジスタ18は破壊しないため、上記の現象
を利点として利用することができる。
本発明の別の特徴によれば、２つのデプレッション型
MOSトランジスタ17と18の比W/Lの値は同じでも異なって
いてもよい。さらに、第１図と同じ特性をもつ電圧スイ
ッチ回路を得るためには、デプレッション型MOSトラン
ジスタ17と18の面積がデプレッション型MOSトランジス
タ14の面積の約２倍になっていなくてはならない。
また、デプレッション型MOSトランジスタ15、17、18
は、上記の実施例に示したのと同様にすべて同じ型であ
ってもよいし、互いに異なった型でもよい。
【図面の簡単な説明】
第１図は、電圧スイッイ回路を備える電気的にプログラ
ム可能な不揮発性メモリの概略図である。 第２図は、本発明の電圧スイッチ回路の概略図である。 （主な参照番号） １……フローティングゲートMOSトランジスタ、 ６、８……MOSトランジスタ、 ７……行アドレスデコーダ、 ９……列アドレスデコーダ、 10……読出し増幅器、 11……エンハンスメント型MOSトランジスタ、 12、14、15、17、18……デプレッション型MOSトランジ
スタ、 13……書込み制御回路、 16……RSフリップフロップ、 19……インバータ、 27、28……NORゲート、 Ｎ、N1……ノード

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】スイッチ信号に応答して第１の電圧
    （Vpp）またはこの第１の電圧よりも小さい第２の電圧
    （Vcc）を出力するMOS技術応用電圧スイッチ回路であっ
    て、該電圧スイッチ回路は、電極の１つが上記第２の電
    圧（Vcc）に接続された第１のMOSトランジスタと、電極
    の１つが上記第１の電圧（Vpp）に接続されており、２
    つのゲートが相互に接続された直列接続の２つのMOSト
    ランジスタとを備え、該直列接続の２つのMOSトランジ
    スタの間の共通地点がフローティングノードであり、上
    記第１のMOSトランジスタの他方の電極と上記直列接続
    の２つのMOSトランジスタの他方の電極とが相互に接続
    され、上記第１のMOSトランジスタのゲートと上記直列
    接続の２つのMOSトランジスタのゲートにはそれぞれス
    イッチ信号と反転スイッチ信号が入力されることを特徴
    とする電圧スイッチ回路。
  2. 【請求項２】上記第１の電圧（Vpp）が、上記第２の電
    圧（Vcc）と、上記直列接続の２つのMOSトランジスタを
    構成する２つのMOSトランジスタの破壊電圧の和との合
    計値に等しいことを特徴とする特許請求の範囲第１項に
    記載の電圧スイッチ回路。
  3. 【請求項３】上記の３つのMOSトランジスタがすべて同
    じ型であることを特徴とする特許請求の範囲第１項に記
    載の電圧スイッチ回路。
  4. 【請求項４】上記の３つのMOSトランジスタの型がそれ
    ぞれ異なることを特徴とする特許請求の範囲第１項に記
    載の電圧スイッチ回路。
  5. 【請求項５】上記直列接続の２つのMOSトランジスタを
    構成する２つのMOSトランジスタの比W/Lの値が同じであ
    ることを特徴とする特許請求の範囲第１項に記載の電圧
    スイッチ回路。
  6. 【請求項６】上記直列接続の２つのMOSトランジスタを
    構成する２つのMOSトランジスタの比W/Lの値が異なるこ
    とを特徴とする特許請求の範囲第１項に記載の電圧スイ
    ッチ回路。
JP62293873A 1986-11-21 1987-11-20 Ｍｏｓ技術を応用した電圧スイッチ回路 Expired - Fee Related JP2588483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8616256 1986-11-21
FR8616256A FR2607338A1 (fr) 1986-11-21 1986-11-21 Circuit de commutation de tension en technologie mos

Publications (2)

Publication Number Publication Date
JPS63179617A JPS63179617A (ja) 1988-07-23
JP2588483B2 true JP2588483B2 (ja) 1997-03-05

Family

ID=9341078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62293873A Expired - Fee Related JP2588483B2 (ja) 1986-11-21 1987-11-20 Ｍｏｓ技術を応用した電圧スイッチ回路

Country Status (5)

Country Link
US (1) US4835423A (ja)
EP (1) EP0272955B1 (ja)
JP (1) JP2588483B2 (ja)
DE (1) DE3774253D1 (ja)
FR (1) FR2607338A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217373B (it) * 1988-03-28 1990-03-22 Sgs Thomson Microelectronics Stadio ad alta resistenza d'uscita in tecnologia mos,particolarmente per circuiti integrati
JPH01300714A (ja) * 1988-05-30 1989-12-05 Norio Akamatsu 負荷電流制御型論理回路
JPH01317022A (ja) * 1988-06-16 1989-12-21 Toshiba Corp 電源切り換え回路
IT1225607B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
IT1228166B (it) * 1988-10-06 1991-05-31 Sgs Thomson Microelectronics Circuito programmabile di selezione statica per dispositivi programmabili
GB2226727B (en) * 1988-10-15 1993-09-08 Sony Corp Address decoder circuits for non-volatile memories
US5021680A (en) * 1989-07-31 1991-06-04 Advanced Micro Devices, Inc. Voltage supply circuit for programming circuits of programmable logic arrays
FR2655737B1 (fr) * 1989-12-08 1992-06-12 Sgs Thomson Microelectronics Detecteur de variation rapide d'alimentation de circuit integre.
FR2659166A1 (fr) * 1990-03-05 1991-09-06 Sgs Thomson Microelectronics Circuit memoire avec element de memorisation de selection de lignes de mot pour un effacement d'un bloc d'informations.
FR2660795B1 (fr) * 1990-04-10 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de detection de fusible.
JP2672740B2 (ja) * 1991-10-07 1997-11-05 三菱電機株式会社 マイクロコンピュータ
IT1252624B (it) * 1991-12-05 1995-06-19 Cons Ric Microelettronica Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione
JP3266331B2 (ja) * 1992-10-09 2002-03-18 富士通株式会社 出力回路
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
FR2811131A1 (fr) * 2000-06-30 2002-01-04 St Microelectronics Sa Dispositif de controle d'alimentation dans un circuit integre comprenant des elements de memoire non volatile electriquement programmable
US6747905B1 (en) * 2003-05-15 2004-06-08 Ememory Technology Inc. Voltage recovery switch
US20070170979A1 (en) * 2005-11-25 2007-07-26 Giovanni Campardo Charge pump systems and methods
JP4199765B2 (ja) * 2005-12-02 2008-12-17 マイクロン テクノロジー，インコーポレイテッド 高電圧スイッチング回路
DE602006016230D1 (de) * 2006-03-17 2010-09-30 St Microelectronics Srl Mit Niederspannungstransistoren implementierter Pegelschieber für eine Halbleiterspeichervorrichtung
DE602006012011D1 (de) * 2006-03-21 2010-03-18 St Microelectronics Srl Verbesserungen am Entwurf von Spannungsschalter
US20070230252A1 (en) * 2006-03-21 2007-10-04 Stmicroelectronics S.R.L. Row selector for a semiconductor memory device
US7974705B2 (en) 2008-11-13 2011-07-05 Proteus Biomedical, Inc. Multiplexed multi-electrode neurostimulation devices
US8644919B2 (en) * 2008-11-13 2014-02-04 Proteus Digital Health, Inc. Shielded stimulation and sensing system and method
KR102141207B1 (ko) * 2013-11-11 2020-08-05 삼성디스플레이 주식회사 디스플레이 장치, 전원 전압 생성 장치, 및 전원 전압 생성 방법
US9577639B1 (en) * 2015-09-24 2017-02-21 Qualcomm Incorporated Source separated cell

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976949A (en) * 1975-01-13 1976-08-24 Motorola, Inc. Edge sensitive set-reset flip flop
US4023050A (en) * 1976-05-10 1977-05-10 Gte Laboratories Incorporated Logic level converter
JPS55115729A (en) * 1979-02-28 1980-09-05 Toshiba Corp Mos transistor circuit
JPS5852288B2 (ja) * 1979-06-15 1983-11-21 松下電工株式会社 無開路切換型接点構造
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
JPS56111180A (en) * 1980-02-06 1981-09-02 Toshiba Corp Semiconductor device
JPS56111320A (en) * 1980-02-08 1981-09-03 Nec Corp Voltage switching control circuit
US4317110A (en) * 1980-06-30 1982-02-23 Rca Corporation Multi-mode circuit
US4463273A (en) * 1981-10-26 1984-07-31 Rca Corporation Electronic circuits and structures employing enhancement and depletion type IGFETs
JPS5919436A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 転送回路
US4697101A (en) * 1983-08-30 1987-09-29 Kabushiki Kaisha Toshiba Read/write control circuit
US4578601A (en) * 1983-12-07 1986-03-25 Motorola, Inc. High speed TTL clock input buffer circuit which minimizes power and provides CMOS level translation
US4584491A (en) * 1984-01-12 1986-04-22 Motorola, Inc. TTL to CMOS input buffer circuit for minimizing power consumption

Also Published As

Publication number Publication date
EP0272955B1 (fr) 1991-10-30
FR2607338A1 (fr) 1988-05-27
US4835423A (en) 1989-05-30
JPS63179617A (ja) 1988-07-23
EP0272955A1 (fr) 1988-06-29
DE3774253D1 (de) 1991-12-05

Similar Documents

Publication Publication Date Title
JP2588483B2 (ja) Ｍｏｓ技術を応用した電圧スイッチ回路
KR950003346B1 (ko) 불휘발성 반도체 기억 장치
US6269021B1 (en) Memory cell of nonvolatile semiconductor memory device
US4870615A (en) Nonvolatile floating gate semiconductor memory device
JPS5833638B2 (ja) メモリ装置
JPS63188896A (ja) 不揮発性半導体メモリ
US4348745A (en) Non-volatile random access memory having non-inverted storage
US5043941A (en) Non-volatile memory
JPH0323999B2 (ja)
JPH0323997B2 (ja)
JP2606941B2 (ja) 不揮発性メモリの書込み回路
JPS6120958B2 (ja)
JP2732070B2 (ja) 不揮発性半導体記憶装置の書込み方法
JP3399547B2 (ja) 不揮発性半導体メモリ装置用制御回路
JPS5953637B2 (ja) 記憶回路
JPS61284896A (ja) 不揮発性プログラマブル・スタチツク・メモリ・セル
JPS6027118B2 (ja) 半導体メモリ装置
JPH0516119B2 (ja)
JPH05174592A (ja) 不揮発性メモリー
JPH081759B2 (ja) 不揮発性メモリ
JPS6321998B2 (ja)
JPH0519239B2 (ja)
JPH03101168A (ja) 半導体不揮発性メモリ
JPH01166156A (ja) モノリシック電子素子
JPS6233393A (ja) 半導体不揮発性メモリ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees