JP2554073B2 - プリント配線基板およびその製造方法 - Google Patents

プリント配線基板およびその製造方法

Info

Publication number
JP2554073B2
JP2554073B2 JP62068125A JP6812587A JP2554073B2 JP 2554073 B2 JP2554073 B2 JP 2554073B2 JP 62068125 A JP62068125 A JP 62068125A JP 6812587 A JP6812587 A JP 6812587A JP 2554073 B2 JP2554073 B2 JP 2554073B2
Authority
JP
Japan
Prior art keywords
lacquer layer
lacquer
land
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62068125A
Other languages
English (en)
Other versions
JPS62230083A (ja
Inventor
ベルナー・ウゴビッツァ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS62230083A publication Critical patent/JPS62230083A/ja
Application granted granted Critical
Publication of JP2554073B2 publication Critical patent/JP2554073B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Paper (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は絶縁材料の板（基板）上に所望の相互接続線
およびはんだ付けランドが導電性区域の形態で設けられ
ていて、かつ前記ランドは別にして基板および相互接続
線が２層のラッカー層からなる耐はんだラッカーマスク
でマスキングされていて、その内の一方のラッカー層の
少なくとも一部分が他方のラッカー層により覆れている
プリント配線基板に関するものである。
（従来の技術） かかるプリント配線基板は、米国特許第4,088,828号
公報明細書に開示されているが、このプリント配線基板
の場合、ラッカーマスクは、それがランドの端縁領域で
ランドの部分もマスキングするように構成されている。
この場合において、このラッカーマスクは、基板、相互
接続線および前記ランドの端縁とをマスキングする一層
のラッカー層より成る。そのラッカー層の上部に新たな
ラッカー層が形成される。その新たなラッカー層は、ラ
ンドが極めて接近して位置するプリント配線基板の領域
に塗布される。最初のラッカー層に積層されかつ隣接す
る２個のランドの間に壁を形成するこの新たなラッカー
層は、はんだ付け処理中に隣接するランドの間にはんだ
ブリッジを形成されるのを防止する役目を果たす。例え
ば、ランド部分をもマスキングする様なラッカーマスク
を使用する場合、はんだ付けを行なうランドの領域部分
をマスキングせずに残して、信頼性あるはんだ接合を可
能とするようにラッカーマスクを極めて高い精度で塗布
することが重要である。しかし、この様にラッカーマス
クを高い精度で塗布することは、実際にはかなり困難で
あり、ラッカーマスクを塗布するために複雑かつ高価な
方法が必要とされる。他方において、***国特許出願29
37 886号公報に示されるように、単一層のラッカー層
から成るラッカーマスクは、これらラッカーマスクが相
互接続線をマスキングしている状態でランドの端縁まで
延在するように、塗布される。この場合においてもラッ
カーマスクの塗布には高い精度が要求され、これがた
め、この塗布が複雑且つ高価になる。これらの困難性を
解消することを意図して、一般に既知であるように、ラ
ッカーマスクの単一層は、ランドをマスキングしないよ
うにランドの周囲を広い間隔で取り囲むように塗布され
る。しかしながら、これにはランドの端縁とラッカーマ
スクの端縁との間の基板領域がマスキングされなくなる
という欠点がある。
（発明の目的及びその達成手段） 本発明の一目的は、ランドの全領域をマスキングせず
に残す一方で、基板および相互接続線を欠陥なく確実に
マスキングして形成する第一パラグラフに述べたプリン
ト配線基板を提供することである。
この目的達成のために、本発明においては、前記導電
性区域の端縁まで延在しかつ直接基板をマスキングして
いる一方のラッカー層が、少なくとも前記ランドの領域
に設けられていて、かつ他方のラッカー層が、前記ラン
ドをマスキングしない状態で前記相互接続線をマスキン
グしていて、かつ前記導電性区域の端縁まで延在する一
方のラッカー層により占有される前記領域まで延在して
いて、前記２層のラッカー層が重なり合っていて、かつ
前記２層のラッカー層の両方ともが前記ランドの端縁に
接していることがないことを特徴とする。
これによって、一方のラッカー層により基板がランド
の端縁まで確実にマスクされ、他方のラッカー層により
ランドをマスキングせずに残したまま、相互接続線が確
実にマスキングされ、これら２層のラッカー層が重複す
ることにより基板の全ての部分が欠点なく確実にマスキ
ングされる。この場合、ランドの端縁と相互接続線をマ
スキングするラッカー層の端縁との間の間隔を比較的広
くとることにより、ランドをマスキングせずに残すこと
ができる。というのもこの領域内において、基板は最初
のラッカー層により既にマスキングされているからであ
る。さらに、２層のラッカー層を塗布することにより、
もはや許容差の問題は生じず、満足すべく精度の程度に
余裕が生じる。
本発明によると、導電性区域の端縁まで延在する一方
のラッカー層により基板を広範囲にマスキングし、かつ
その一方のラッカー層を他方のラッカー層により、ラン
ドを覆わない状態で広範囲に覆っていることが有利であ
ることが判明した。この構成により、ラッカー層の塗布
は簡単になると共に厳密性が不必要となる。２層のラッ
カー層が広範囲に重なり合う結果、ランドをマスキング
せずに確実に残して、ラッカーマスクをプリント配線基
板全体に欠陥なくマスキングさせることが可能となる。
また、他方のラッカー層が、ランドをマスキングしな
い状態で相互接続線および基板を広範囲にマスキング
し、かつそれが導電性区域の端縁まで延在する一方のラ
ッカー層により少なくとも部分的に覆われていることも
有利であることが判明した。この方法によると、厳密性
が必要とされないので、ラッカー層の塗布が簡単にな
る。何故ならば、他方のラッカー層が、ランドを覆わず
に比較的大きな間隔をあけてランドを囲むように通常の
方法で塗布され、かつまだマスクされていない基板部分
は、ランドの端縁まで延在する一方のラッカー層により
マスキングされ、ランドを被覆せずに残す他方のラッカ
ー層が少なくとも部分的に覆われているからである。し
たがって、ランドをマスキングせずに確実に残してプリ
ント配線基板をラッカーマスクにより完全にマスキング
することが出来る。
さらに、本発明は上記プリント配線基板を製造する方
法にも関する。
これらの製造方法では、ランドを除いて基板および相
互接続線が耐はんだラッカーマスクでマスキングされ
て、導電性区域の形態の所望の相互接続線およびランド
が基板上に製造される。
本発明の一目的は、特に簡単なプリント配線基板の製
造方法を提供することにある。
本発明の第一の方法においては、前記相互接続線およ
び前記ランドを形成した後、前記基板にのみ接着する耐
はんだラッカー層を前記基板および少なくとも前記ラン
ドの領域を含む前記導電性区域に塗布し、前記ラッカー
層を硬化させ、前記ラッカー層を前記導電性区域から化
学的手段により除去し、次に接着選択性の無い新たな耐
はんだラッカー層を、前記ランドを被覆しない様にかつ
間隔を保って前記ランドを取り囲むようにして、前記導
電性区域と既に塗布されている前記ラッカー層とを部分
的に覆うように塗布し、そして次に硬化させることを特
徴とする。
この方法によると、二層の何れのラッカー層の塗布に
も厳密性は必要とされない。何故ならば、最初に塗布さ
れたラッカー層は少なくともランドの一領域を完全に被
覆しているので、要求される精度に関する問題が発生し
ないからである。新たなラッカー層を塗布する場合、比
較的広い安全間隔を維持することにより、ランドを被覆
せずに残すことができるので、この場合にも何等特別な
精度条件が必要とされない。二種類のラッカー、即ち基
板にのみ接着する一方のラッカーと接着選択性が無い他
方のラッカーとを用いることによって、一方のラッカー
により形成されかつ導電性区域、特にランド、を被覆す
るラッカー層を、化学的手段により容易に除去すること
が可能になるので、残存ラッカー量を導電性区域、特に
ランド、の端縁に正確に隣接して延在させる事が出来
る。かかるラッカー層の化学的除去は、しばしばプリン
ト配線基板の製造に使用され、そしてこれはストリッピ
ングとも称される。２層のラッカー層が部分的に重なる
と言うことは、ラッカーマスクがランドまでプリント配
線基板を完全にマスキングすることを意味する。
この様なプリント配線基板の製造方法においては、ラ
ッカー層を導電性区域から化学的に除去した後に、残存
ラッカー層を再び硬化させることが有利であることも判
明している。導電性区域からラッカー層を化学的に除去
する際に、残存ラッカー層は軟化しているが、この方法
により、基板に残るラッカー層は完全に硬化される。
本発明の第二の方法は、前記相互接続線および前記ラ
ンドを形成した後、接着選択性が無い耐はんだラッカー
層を、ランドがマスキングされない様にかつ前記ランド
を所定の間隔を設けて取り囲む様にして、前記基板およ
び前記相互接続線に塗布し、前記ラッカー層を硬化さ
せ、次に前記基板と最初に塗布されている前記ラッカー
層とのみに接着し、かつ前記ランドと、まだ被覆されて
いない前記基板の部分と、最初に塗布された前記ラッカ
ー層の少なくとも一部とを覆う新たな耐はんだラッカー
層を塗布し、そして次に硬化させ、そして次に前記新た
なラッカー層を前記ランドから化学的手段により除去す
ることを特徴とする。この方法の場合にも、特別な精度
条件が課されないので、２層のラッカー層の塗布は、全
く厳密性を要しない。さらに、２層のラッカー層を少な
くとも部分的に重複させることにより、基板全体を欠陥
なく確実にマスキングすることが出来、また新たなラッ
カー層をランドの端縁にまで正確に隣接させて延在させ
ることが出来る。この第二の方法の実施には、ランドを
被覆している新たなラッカー層をランドから化学的に容
易に除去させることを可能とする様な、選択性を有さな
い先に塗布されるラッカー層と、基板と先に塗布された
ラッカー層にのみ接着する新たなラッカー層の、二種類
のラッカー層を使用する事が重要である。
この第二の方法の実施には、ランドから新たなラッカ
ー層を化学的に除去した後、残存ラッカー層を再び硬化
させることが有利であることが判明した。これにより、
残存ラッカー層を完全に硬化させることができる。
（実施例） 以下に、本発明の実施例即ち２例の製造方法について
図面に基づいて説明するが、本発明はこれら２実施例の
みに限定されない。
第１および２図において、１は基板を示し、この基板
１に導電性区域より成る種々の相互接続線２およびラン
ド３が設けられている。これらは従来の処理工程により
基板上に形成される。第３および６図を参照して、第一
の製造工程を以下に説明する。まず、ランド３をマスキ
ングせずに、基板１と相互接続線２とを２層のラッカー
層より成る耐はんだラッカーマスクでマスキングする。
ラッカーマスクの内の一層のラッカー層がランド３の端
縁にまで直接延在しているが、ランド自体は全くマスキ
ングされていない。製造工程の第一段階、例えば、既知
のスクリーン印刷工程の間、に第１および２図に示され
るようなプリント配線基板、即ち、基板、相互接続線お
よびランドが、耐はんだラッカー層４によって被覆され
る。実際には、例えば写真印刷プロセスを使用しても良
い。又、このラッカー層４には、基板にのみ接着し導電
性区域、即ち相互接続線２およびランド３、には接着し
ないタイプのラッカーが使用される。
かかるラッカーは、熱可塑性合成樹脂には接着する
が、金属には接着しないタイプの組成を有する。電気的
絶縁基板と導電性薄膜とをプリント配線基板に積層する
のに用いられる接着剤が、この種合成樹脂に含まれる。
導電被覆の無い絶縁基板の部分に接着剤が残存している
部分では、ラッカー層４が絶縁基板に強力に接着する。
この目的を有する耐はんだラッカーは、例えばパンゴリ
ン（Pangolin）社から15.89/5TAの型名で商業的に得る
事が可能である。このラッカーは、アクリレートを主成
分としかつ紫外線照射により硬化させる事が出来る紫外
線硬化型単一成分ラッカーである。実際には、このラッ
カー層４は塗布された後に紫外線硬化が行われる。次の
製造工程の段階において、ラッカー層４は、第４図に示
されるように化学的手段により導電性区域、即ち相互接
続線２とランド３、から除去される。この様なラッカー
層４の除去、即ちプリント配線基板技術においてストリ
ッピングされるものは、プリント配線基板を所定期間水
酸化カリウム若しくは水酸化ナトリウムを含有する浴槽
に浸漬することにより行われる。
この製造工程においては、ラッカー層４は、強く接着
している場所より接着していない場所、即ち導電性部分
上の場所、の方からより早く除去される。この様にして
導電性部分からラッカー層が取り除かれる。この後、基
板１にのみ残存するラッカー層４を好ましくは再び硬化
させて、化学処理中に軟化してしまったラッカー層の全
ての領域を再強化する。
このようにして、基板１を被覆するラッカー層４は、
導電性区域、特にランド３、の端縁まで正確に延在する
様になる。ラッカー層４は、プリント配線基板全般に広
く塗布さえすれば良いので、それほど厳密性を要しない
ことは明らかである。しかしラッカー層４を各ランド３
の区域にのみ塗布することも可能で、この場合にはラッ
カー材料を節約することができる。この場合でも、ラッ
カーの塗布された領域がランド３をかなり広い間隔で囲
むことが可能で、かつそれらの領域が相互に結合しても
構わないので、ラッカー層４の塗布には何等厳密性を必
要としない。
製造工程の次の段階において、さらに耐はんだラッカ
ー層５が塗布される。このラッカー層５は、ランド３を
被覆せずかつ所定の間隔を設けてラッカー層５により囲
まれる様に、残存導電性区域、つまり相互接続線２の主
要部分、と最初に塗布されたラッカー層４とを部分的に
覆う。従ってラッカー層５はランド３の周囲の領域まで
相互接続線２をマスキングする。この耐はんだラッカー
層５には、耐はんだラッカー層として普通に用いられる
選択性が無い、換言すれば相互接続線２と最初に塗布さ
れたラッカー層４とに接着するタイプのラッカーが使用
される。斯る特性を有する耐はんだラッカーとしては、
例えばダイナケム（Dynachem商会）のSM15LV型のもの
が、工業的に利用されている。これもまた紫外線硬化型
単一成分ラッカーである。このラッカーはアクリレート
を主成分とし、紫外線の照射により硬化する。実際に
は、紫外線はラッカー層５を塗布した後に照射される。
ラッカー層５が比較的大きな間隔を保持してランド３
を取り囲んでいるため、（例えば、スクリーン印刷処理
の間に行うことができる）ラッカー層５の塗布に関し許
容誤差については全く厳密性が必要とされない。何故な
らば、ラッカー層５は比較的大きな間隔でランド３を囲
むことができるので、このラッカー層５を塗布するため
の何等の特別な精度が存在しないからである。この領域
内で基板１は耐はんだラッカー層４によりすでにマスキ
ング、即ち保護されているので、ラッカー層５がかなり
大きな間隔を保ってランド３を取り囲むことは可能であ
る。この様にして、ランド３のみがラッカー材料により
全くマスキングされていない状態を得ることが可能とな
る。他方において、２層のラッカー層４および５が重な
っているために、プリント配線基板の残りの部分は、正
確、完全かつ欠陥なくラッカーマスクによりマスキング
される。さらに、ラッカー層を塗布する際に何等特別な
精度条件が必要とされないため、製造工程は極めて単純
になる。２層のラッカー層４および５は広い範囲に塗布
されるので、これらラッカー層の塗布は容易である。２
層のラッカー層間で広く重なり合う結果、プリント配線
基板の無欠陥マスキングが、ラッカーマスクによりラン
ドにまで達成可能となる。
耐はんだラッカー層５を塗布し硬化させた後、プリン
ト配線基板を通常の方法で仕上げる。この仕上げ工程の
間に、プリント配線基板に印刷が施され、ランドからは
酸化層が除去され、ラッカー保護層を塗布することが可
能となる。さらに、フィードスルー孔を穴あけ若しくは
パンチングにて形成する様な機械加工を施すことも可能
となる。
ランドの領域でそれらの端縁まで延在する耐はんだラ
ッカーマスクが設けられたプリント配線基板を製造する
第二の方法も、又、相互接続線２とランド３とを基板１
に導電性区域の形態で設ける第１および２図に示される
プリント配線基板に基づいている。かかるプリント配線
基板には、接着選択性が無い耐はんだラッカー層６が、
ランドをマスキングせずにかつ耐はんだラッカー層６が
第７図に示すように所定の間隔でランド３を囲む状態
で、基板１と相互接続線２とに塗布される。ランド３の
端縁とランド３を取り囲むラッカー層６の端縁との間の
間隔は、このラッカー層６の塗布が厳密性を有しない
様、つまり特別な精度条件に曝されないように、比較的
大きくなるように選択される。従って、このことは、一
般に知られている技術を用いて耐はんだラッカー層を塗
布する事に過ぎない。
このラッカー層６が硬化した後、第８図に示すよう
に、新たな耐はんだラッカー層７を塗布する。このラッ
カー層７は、基板１と先に塗布したラッカー層６とにの
み接着し、そして未だマスクされてない基板１の一部分
を覆いかつ先に塗布したラッカー層６を少なくとも部分
的に覆っている。
ラッカー層７に用いるラッカーの選択は、前述した製
造工程におけるラッカー層４の選択と同一の観点で行
う。ラッカー層７が絶縁基板１と先た塗布したラッカー
層６とにのみ接着することは、熱可塑性樹脂には接着す
る（ラッカー層６に対し当該技術分野において通常塗布
されるラッカーが含まれる）が金属には接着しないタイ
プのラッカーを使用することにより達成される。本発明
の実施例において、このラッカー層７は、ラッカー材料
を節約するために、ランド３にのみ塗布される。しかし
ながら、必要に応じ、第７図に示すプリント配線基板全
体をラッカー層７でマスキングしても良い。ラッカー層
７が硬化した後、このラッカー層を先に説明したように
ランド３を化学的処理することにより取り除くことがで
きる。このことは、ラッカー層７に対し基板１と先に塗
布されたラッカー層６にのみ接着し、従って、ラッカー
層６によりマスキングされていない導電性区域（この場
合にはランド３）には接着しないラッカーを使用すると
言う事実により可能となる。この方法により得られたプ
リント配線基板を第9,10図に示す。
硬化処理は、残存ラッカー層７が完全に硬化するのを
担保するため、化学的処理後に再び施すのが好ましい。
続いて、このプリント配線基板を一般的方法で仕上げ
る。
このようにして、ラッカーマスクに用いられた１層の
ラッカー層（この場合には新たなラッカー層７）は、ラ
ンド３の端縁に正確に隣接して延在し、かつ２層のラッ
カー層６および７が少なくとも部分的に重なり合うた
め、プリント配線基板の残存部が欠陥なくマスキングさ
れる。この２層のラッカー層６および７の塗布は満足さ
せるべき特殊な精度条件がないため、厳密性を要しな
い。このため、プリント配線基板を製造する工程も極め
て単純である。
【図面の簡単な説明】
第１図は、所望の相互接続線およびランドが設けられた
プリント配線基板を示す平面図、 第２図は、第１図のII−II線上の断面図、 第３図は、第２図のプリント配線基板に、基板にのみ接
着する耐はんだラッカー層が塗布された様子を示す断面
図、 第４図は、第３図のプリント配線基板に塗布されたラッ
カー層が相互接続線およびランドから除去された様子を
示す断面図、 第５図は、第４図のプリント配線基板に接着選択性が無
い耐はんだラッカー層をランドが被覆されないように塗
布し、相互接続線をほぼ被覆し、先に塗布したラッカー
層を部分的に被覆する様子を示す断面図、 第６図は、第５図のプリント配線基板の平面図、 第７図は、第２図に示したプリント配線基板にランドを
被覆せずかつ接着選択性が無い耐はんだラッカー層を設
けた様子を示す断面図、 第８図は、第７図のプリント配線基板に、基板および先
に塗布したラッカー層にのみ接着するとともにランド、
またはマスクされない基板部分および先に塗布したラッ
カー層の一部分を被覆する新たなラッカー層を設けた様
子を示す断面図、 第９図は、第８図のプリント配線基板に塗布した新たな
ラッカー層を化学的処理によりランドから除去した様子
を示す断面図、 第10図は、第９図のプリント配線基板の平面図である。 １……基板 ２……相互接続線 ３……ランド 4,5,6,7……耐はんだラッカー層

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁材料の板（基板）上に所望の相互接続
    線およびはんだ付けランドが導電性区域の形態で設けら
    れていて、かつ前記ランドは別にして、基板および相互
    接続線が２層のラッカー層から成る耐はんだラッカーマ
    スクでマスキングされていて、前記２層のラッカー層の
    一方のラッカー層の少なくとも一部分は、他方のラッカ
    ー層と互いに重なり合っているプリント配線基板におい
    て、 前記導電性区域の端縁まで延在し基板を直接マスキング
    している一方のラッカー層が、少なくとも前記ランドの
    領域に設けられていて、かつ他方のラッカー層が、前記
    ランドをマスキングしない状態で前記相互接続線をマス
    キングしていて、かつ前記導電性区域の端縁まで延在す
    る一方のラッカー層により占有される前記領域まで延在
    していて、前記２層のラッカー層が重なり合っていて、
    かつ前記２層のラッカー層のうちの一方はランドの端縁
    に接し、他方はこれに接していないことを特徴とするプ
    リント配線基板。
  2. 【請求項２】前記導電性区域の端縁まで広範囲に延在す
    る一方のラッカー層が前記ランドを被覆しない状態で基
    板をマスキングし、他方のラッカー層が一方のラッカー
    層を広範囲に覆っていることを特徴とする特許請求の範
    囲第１項記載のプリント配線基板。
  3. 【請求項３】他方のラッカー層が、前記ランドを被覆し
    ない状態で、相互接続線および基板を広範囲にマスキン
    グし、かつ他方のラッカー層が、前記導電性区域の端縁
    まで延在する一方のラッカー層により少なくとも部分的
    に被覆されていることを特徴とする特許請求の範囲第１
    項記載のプリント配線基板。
  4. 【請求項４】絶縁材料の板（基板）上に所望の相互接続
    線およびはんだ付けランドが導電性区域の形態で設けら
    れていて、かつ前記ランドは別にして、基板および相互
    接続線が２層のラッカー層から成る耐はんだラッカーマ
    スクでマスキングされていて、前記２層のラッカー層の
    一方のラッカー層の少なくとも一部分は、他方のラッカ
    ー層と互いに重なり合っており、前記導電性区域の端縁
    まで延在し基板を直接マスキングしている一方のラッカ
    ー層が、少なくとも前記ランドの領域に設けられてい
    て、かつ他方のラッカー層が、前記ランドをマスキング
    しない状態で前記相互接続線をマスキングしていて、か
    つ前記導電性区域の端縁まで延在する一方のラッカー層
    により占有される前記領域まで延在していて、前記２層
    のラッカー層が重なり合っていて、かつ前記２層のラッ
    カー層のうちの一方はランドの端縁に接し、他方はこれ
    に接していないプリント配線基板の製造方法において、 前記相互接続線および前記ランドを形成した後、前記基
    板にのみ接着する耐はんだラッカー層を前記基板および
    少なくとも前記ランドの領域を含む前記導電性区域に塗
    布し、前記ラッカー層を硬化させ、前記ラッカー層を前
    記導電性区域から化学的手段により除去し、次に接着選
    択性の無い新たな耐はんだラッカー層を、前記ランドを
    被覆しない様にかつ間隔を保って前記ランドを取り囲む
    ようにして、前記導電性区域と既に塗布されている前記
    ラッカー層とを部分的に覆うように塗布し、そして次に
    硬化させることを特徴とするプリント配線基板の製造方
    法。
  5. 【請求項５】前記ラッカー層を前記導電性区域から化学
    的に除去した後に、前記残存ラッカー層を再び硬化させ
    ることを特徴とする特許請求の範囲第４項記載のプリン
    ト配線基板の製造方法。
  6. 【請求項６】絶縁材料の板（基板）上に所望の相互接続
    線およびはんだ付けランドが導電性区域の形態で設けら
    れていて、かつ前記ランドは別にして、基板および相互
    接続線が２層のラッカー層から成る耐はんだラッカーマ
    スクでマスキングされていて、前記２層のラッカー層の
    一方のラッカー層の少なくとも一部分は、他方のラッカ
    ー層と互いに重なり合っており、前記導電性区域の端縁
    まで延在し基板を直接マスキングしている一方のラッカ
    ー層が、少なくとも前記ランドの領域に設けられてい
    て、かつ他方のラッカー層が、前記ランドをマスキング
    しない状態で前記相互接続線をマスキングしていて、か
    つ前記導電性区域の端縁まで延在する一方のラッカー層
    により占有される前記領域まで延在していて、前記２層
    のラッカー層が重なり合っており、かつ前記２層のラッ
    カー層のうちの一方はランドの端縁に接し、他方はこれ
    に接していないプリント配線基板の製造方法において、 前記相互接続線および前記ランドを形成した後、接着選
    択性が無い耐はんだラッカー層を、ランドがマスキング
    されない様にかつ前記ランドを所定の間隔を設けて取り
    囲む様にして、前記基板および前記相互接続線に塗布
    し、前記ラッカー層を硬化させ、次に前記基板と最初に
    塗布されている前記ラッカー層とのみに接着し、かつ前
    記ランドと、まだ被覆されていない前記基板の部分と、
    最初に塗布された前記ラッカー層の少なくとも一部とを
    覆う新たな耐はんだラッカー層を塗布し、そして次に硬
    化させ、そして次に前記新たなラッカー層を前記ランド
    から化学的手段により除去することを特徴とするプリン
    ト配線基板の製造方法。
  7. 【請求項７】前記ランドから前記新たなラッカー層を化
    学的に除去した後、残存ラッカー層を再び硬化させるこ
    とを特徴とする特許請求の範囲第６項記載のプリント配
    線基板の製造方法。
JP62068125A 1986-03-25 1987-03-24 プリント配線基板およびその製造方法 Expired - Lifetime JP2554073B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0079186A AT389793B (de) 1986-03-25 1986-03-25 Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten
AT791/86 1986-03-25

Publications (2)

Publication Number Publication Date
JPS62230083A JPS62230083A (ja) 1987-10-08
JP2554073B2 true JP2554073B2 (ja) 1996-11-13

Family

ID=3499837

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61197447A Pending JPS62230082A (ja) 1986-03-25 1986-08-25 プリント配線板およびその製造方法
JP62068125A Expired - Lifetime JP2554073B2 (ja) 1986-03-25 1987-03-24 プリント配線基板およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61197447A Pending JPS62230082A (ja) 1986-03-25 1986-08-25 プリント配線板およびその製造方法

Country Status (8)

Country Link
US (1) US4766268A (ja)
EP (1) EP0239158B1 (ja)
JP (2) JPS62230082A (ja)
KR (2) KR870009616A (ja)
AT (2) AT389793B (ja)
CA (1) CA1253259A (ja)
DE (1) DE3773241D1 (ja)
SG (1) SG68893G (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302595A (ja) * 1987-06-02 1988-12-09 Murata Mfg Co Ltd チップ部品の取付構造
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US4985601A (en) * 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
US5195238A (en) * 1990-07-20 1993-03-23 Nippon Cmk Corp. Method of manufacturing a printed circuit board
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
KR100307776B1 (ko) 1995-06-06 2001-11-22 엔도 마사루 프린트배선판
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
KR100333612B1 (ko) * 1999-09-21 2002-04-24 구자홍 인쇄회로기판의 회로패턴 노출부 형성방법
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
DE10109993A1 (de) * 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
US6684433B2 (en) * 2001-03-07 2004-02-03 Gualtiero G. Giori Pressure adjustable foam support apparatus
JP4554873B2 (ja) * 2002-04-22 2010-09-29 日本電気株式会社 配線板、電子機器および電子部品の実装方法並びに製造方法
US20060075569A1 (en) * 2002-09-17 2006-04-13 Gino Giori Adjustable foam mattress
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
TWI335194B (en) * 2007-06-11 2010-12-21 Au Optronics Corp Display and circuit device thereof
TW201352078A (zh) * 2012-06-05 2013-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
KR20140027731A (ko) * 2012-08-27 2014-03-07 삼성전기주식회사 솔더 레지스트 형성 방법 및 패키지용 기판
JP6185880B2 (ja) * 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
DE102017207491A1 (de) * 2017-05-04 2018-11-08 Bayerische Motoren Werke Aktiengesellschaft Elektronikmodul
CN110933862A (zh) * 2019-10-08 2020-03-27 广合科技（广州）有限公司 一种阻焊零净空度的pcb板制备方法
US20220165998A1 (en) * 2020-11-21 2022-05-26 Adam Vincent Hayball Lantern Battery Adapter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1187282B (de) * 1964-06-12 1965-02-18 Nordmende Schaltungsplatte mit aufkaschierten Leiterbahnen und im Tauchloetverfahren elektrisch leitend verbundenen Schaltungsbauteilen
GB1259304A (ja) * 1968-01-29 1972-01-05
DE2154958C3 (de) * 1971-11-05 1976-01-08 Norddeutsche Mende Rundfunk Kg, 2800 Bremen Sicherheitslötstelle in hochspannungsführenden Leiterbahnen in gedruckten Schaltungen
DE2400665C3 (de) * 1974-01-08 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines lotabweisenden Schutzes auf Leiterplatten mit durchgehenden Lochern
US4003877A (en) * 1974-05-24 1977-01-18 Dynachem Corporation Photopolymerizable screen printing inks for permanent coatings prepared from aryloxyalkyl compositions
JPS5148173A (ja) * 1974-10-23 1976-04-24 Hitachi Ltd Purintokibannohogohimakunokeiseihoho
JPS5441102B2 (ja) * 1975-03-04 1979-12-06
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
JPS54158661A (en) * 1978-06-01 1979-12-14 Tokyo Purinto Kougiyou Kk Printed circuit board
JPS5726379Y2 (ja) * 1978-09-21 1982-06-08
US4390615A (en) * 1979-11-05 1983-06-28 Courtney Robert W Coating compositions
DE3027389A1 (de) * 1980-07-17 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer mit elektrischen bauelementen bestueckten leiterplatten
JPS5724775U (ja) * 1980-07-17 1982-02-08
US4479983A (en) * 1983-01-07 1984-10-30 International Business Machines Corporation Method and composition for applying coatings on printed circuit boards
FR2551618B1 (fr) * 1983-09-02 1989-12-01 Inf Milit Spatiale Aeronaut Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede
JPS6072294A (ja) * 1983-09-28 1985-04-24 富士通株式会社 ソルダ−レジストの形成方法

Also Published As

Publication number Publication date
EP0239158A2 (de) 1987-09-30
ATA79186A (de) 1989-06-15
EP0239158A3 (en) 1989-01-11
DE3773241D1 (de) 1991-10-31
CA1253259A (en) 1989-04-25
KR940005419B1 (ko) 1994-06-18
SG68893G (en) 1993-08-06
AT389793B (de) 1990-01-25
JPS62230082A (ja) 1987-10-08
ATE67917T1 (de) 1991-10-15
JPS62230083A (ja) 1987-10-08
KR870009616A (ko) 1987-10-27
KR870009618A (ko) 1987-10-27
US4766268A (en) 1988-08-23
EP0239158B1 (de) 1991-09-25

Similar Documents

Publication Publication Date Title
JP2554073B2 (ja) プリント配線基板およびその製造方法
WO1993014516A1 (en) Flexible circuit wiring board, and its manufacture
CA1301952C (en) Selective solder formation on printed circuit boards
JPH04122092A (ja) 印刷回路板上にろう付け阻止被覆を施す方法
US3325379A (en) Method of making metallic patterns having continuous interconnections
WO1986007191A1 (en) Process for manufacturing an electric circuit using hybrid technology
JPH038390A (ja) 電子部品搭載用基板の製造方法
JPH0373593A (ja) フレキシブルプリント配線板の製造方法
JP2003198078A (ja) プリント配線基板及びその製造方法
JPS61256789A (ja) プリント配線板製造方法
JPH03108790A (ja) プリント配線板の露光方法
JPH06291232A (ja) リードフレーム及びその製造方法
JPH02244663A (ja) リードフレームの製造方法
JPH0212931A (ja) 回路装置の製造方法
JPS60208869A (ja) 光起電力素子の製造法
JPH03255693A (ja) 印刷配線板の製造方法
JPH02183600A (ja) 端子接続部へのシール材の塗布方法
JPH05167233A (ja) 配線基板の製造方法およびその接続構造
JPS6115131A (ja) 液晶表示素子の製造方法
JPH0382095A (ja) 半導体ｉｃの接続方法
JPH06318778A (ja) プリント配線板の保護コーティング方法
JPH06152143A (ja) 電子部品搭載用基板の製造方法
JPH01149435A (ja) 半導体装置の製造方法
DE3319351A1 (de) Verfahren zur herstellung von leiterplatten mit flankenvergoldeten kontaktfingern
JPS5832799B2 (ja) 金属芯入り印刷配線基板の製造方法