KR100307776B1 - 프린트배선판 - Google Patents

프린트배선판 Download PDF

Info

Publication number
KR100307776B1
KR100307776B1 KR1019970700629A KR19970700629A KR100307776B1 KR 100307776 B1 KR100307776 B1 KR 100307776B1 KR 1019970700629 A KR1019970700629 A KR 1019970700629A KR 19970700629 A KR19970700629 A KR 19970700629A KR 100307776 B1 KR100307776 B1 KR 100307776B1
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
solder
via hole
solder resist
Prior art date
Application number
KR1019970700629A
Other languages
English (en)
Other versions
KR970705331A (ko
Inventor
모토 아사이
마사토 가와데
신지 히라츠카
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7139501A external-priority patent/JPH08335781A/ja
Priority claimed from JP14451695A external-priority patent/JPH08340173A/ja
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR970705331A publication Critical patent/KR970705331A/ko
Application granted granted Critical
Publication of KR100307776B1 publication Critical patent/KR100307776B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

땜납 범프를 사용하는 부품실장의 고밀도화, 및 접속신뢰성과 실장신뢰성의 향상에 유리한 프린트배선판을 제공하는 것을 목적으로 하는 본 발명은 실장표면에 솔더 레지스트를 피복하고 땜납 범프를 가지는 실장용패드를 형성한 프린트배선판에 있어서, 상기 땜납 범프형성위치를 바이어홀의 위치에 일치시켜 설치하거나, 또는 상기 솔더 레지스트에 설치하는 개구부의 크기를 상기 바이어홀의 랜드지름보다도 크게 함에 따라 솔더 레지스트가 바이어홀과 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판을 제안한다.

Description

프린트배선판{PRINTED CIRCUIT BOARDS}
전자기기는 항상 기능의 고도화가 요구됨이 현실이고, 최근에는 특히 이동용 및 휴대용 전자기기의 분야에서, 초소형, 슬림형, 경량화의 경향이 한층 더 증가하고 있다. 그 때문에 프린트배선판의 분야에서는 배선기판에의 전자부품(칩)실장의 고밀도화에 대응하는 기술의 개발이 진행되고 있다.
이러한 부품실장의 고밀도화에 알맞은 종래 기술로서는, 배선기판에 설치한 표면실장용 패드상에 땜납범프를 배열설치하고, 이 땜납범프와 칩을 접합하는 플립칩실장이라는 기법이 알려져 있다.
이 플립칩실장은 구체적으로는 배선기판의 실장표면에 실장용 패드를 포함하는 도체회로를 형성한 후에 그 실장용 패드상에 솔더 레지스트(solder resist)를 통해 그 레지스트 개구부에 땜납을 공급하여 땜납범프를 형성하고, 그 후 이 땜납범프를 리플로우(reflow) 처리함에 의해 땜납범프와 전자부품과의 전기적인 접속을 하는 기술이다.
그러나, 이 플립칩실장에도 이하에 서술하는 것과 같은 많은 문제점이 있었다.
(1) 플립칩실장에 있어서, 땜납을 공급하는 프린트배선판의 솔더 레지스트 개구부는 개구패턴이 인쇄된 포토마스크필름을 통해 개구 이외의 위치를 노광하고, 이어서 현상처리함에 의해 미노광부를 용해제거하고, 그 후 열경화함으로써 형태가 만들어진다. 이와 같이 형성된 솔더 레지스트 개구부는 종래에 도 1에 도시한 것과 같이, 그 크기를 실장용 패드보다도 작게 하고 동시에 그 개구 테두리부와 실장용 패드의 외주 테두리부(패드의 외주)가 중첩되도록 구성되어 있었다. 즉, 솔더 레지스트 개구 테두리는 패드표면에 위치한다. 그 때문에, 솔더 레지스트 개구 이외의 위치를 노광하는 때는 입사광의 굴절 등에 의해서 솔더 레지스트 상층부와 하층부로 노광에 의한 경화도에 차가 생기는 것 외에, 특히 패드표면에서는 그 표면에서 발생하는 광산란의 영향을 받기 쉽게 된다. 이러한 것을 원인으로, 솔더 레지스트 개구부의 형성에 있어서는, 솔더 레지스트 하층의 특히 패드표면과의 계면에서는 노광에 의한 경화가 불충분하고, 현상처리에 의해서 개구부 이외의 위치까지 침식된다. 그 결과, 그 후의 열경화를 거치면, 솔더 레지스트 개구 테두리의 패드와의 계면 사이에는 간극이 생기는 문제점이 있었다.
(2) 프린트배선판의 솔더 레지스트 개구부에 땜납을 공급하여, 실장용 패드상에 땜납범프를 형성함에 있어서는, 미리 솔더 레지스트의 개구부에 노출하고 있는 실장용 패드표면에 Ni/Au 도금을 실행할 필요가 있다. 그 때문에 상기 (1)에 기재한 종래의 솔더 레지스트 구성으로서는, Ni/Au 도금처리를 할 때에, 솔더 레지스트 개구 테두리의 패드와의 계면을 형성할 때에 생긴 간극에 도금액이 스며들어,그 부분으로 도금의 석출이 진행하여 솔더 레지스트와 패드와의 계면에 침입한다. 그 결과, 솔더 레지스트 개구 테두리에 부유(박리)가 생기하는 문제점이 있었다.
(3) 프린트배선판의 솔더 레지스트 개구부에 땜납을 공급하여, 실장용 패드상에 땜납범프를 형성함에 있어서는, 땜납의 유출이나 땜납 브릿지 등의 불량을 회피하기 위해서, 실장용 패드면과 솔더 레지스트면과의 사이에 단차(step difference)를 설치할 필요가 있다. 따라서, 솔더 레지스트의 두께는 해상도가 허용되는 한 두꺼운 것이 바람직하다. 그렇지만, 부품실장의 고밀도화에 따라서 실장용 패드가 작아지면, 그 패드가 작아져 공급은 매우 어렵고, 상기 단차를 설치하더라도, 작은 지름패드에 땜납범프를 형성하고 땜납의 유출이나 땜납 브릿지 등의 불량을 회피할 수 없는 문제점이 있었다. 더욱이 상기 (1)에 기재한 종래의 솔더 레지스트 구성으로서는, 땜납과 솔더 레지스트가 접촉하기 위해서 그 접촉점으로부터 크랙(crack)이 발생하기 쉬운 문제점이 있었다.
(4) 전자기기의 경량화, 슬림화 및 소형화에 의한 부품실장의 고밀도화에 따라, 패드면적이 작아지는 경향이 있고, 그에 대처하기 위해서는, 솔더 레지스트의 개구부를 미소화하면서 동시에 솔더 레지스트의 해상도의 향상을 꾀하는 것이 필요하다. 그러나, 노광시에 패드표면에서 발생하는 광산란의 영향을 받는 상기(1)에 기재한 종래의 솔더 레지스트 구성으로서는, 충분한 해상도를 수득할 수 없는 문제점이 있었다.
(5) 배선기판을 다층화한 경우에, 실장표면에 존재하는 바이어홀(viahole)이나 관통구멍(through-hole)은 솔더 레지스트로써 완전히 폐쇄할 필요가 있다.그렇지만, 이것들의 완전한 폐쇄는 실현이 매우 어렵고, 기포나 미충전부분 등의 결함이 남는 문제점이 있었다. 이러한 결함은 열충격에 의한 크랙의 발생이나 단선 등을 야기하며, 나아가 접속신뢰성의 저하를 초래한다.
(6) 배선기판을 다층화한 경우에, 도 2에 도시한 바와 같이, 바이어홀로부터 땜납범프를 형성하기 위한 실장용 패드를 새롭게 배선하여 배선기판과 칩을 접속하는 것이 일반적이다. 그 때문에, 배선길이가 길게 되고 배선밀도가 저하하여 부품의 고밀도실장화가 어렵다는 문제점이 있었다.
본 발명은, 땜납범프를 사용하는 부품실장(플립칩실장)에 있어서의 상술한 문제점을 해소함으로써, 땜납범프를 사용하는 부품실장의 고밀도화 및 접속신뢰성과 실장신뢰성의 향상에 유리한 프린트배선판을 제공하는 것을 목적으로 한다.
그 때문에 제1의 목적은, 솔더 레지스트의 박리를 생기게 하지 않고, 그 해상도가 우수하고, 부품실장용의 땜납범프를 패드표면에 확실히 공급할 수 있는 새로운 구성의 프린트배선판을 제공하는 것에 있다.
또한 제2의 목적은, 배선밀도의 저하나 접속신뢰성의 저하를 초래하지 않고, 부품실장용의 땜납범프를 패드표면에 확실히 공급하는 새로운 구성의 프린트배선판을 제공하는 것에 있다.
또, 특개평 4-337695호에는, 절연재층의 양면에 가지는 배선층(도체회로)을 땜납에 의해서 전기적으로 접속하는 기술이 개시되어 있다. 그렇지만, 본원 발명은 배선기판에 전자부품을 실장하기 위해서 유리한 솔더 레지스트와 땜납범프의 새로운 구성에 관한 것이며, 상기 특개평 4-337695호에 개시의 기술과는 분명히 상이하다. 또한, 이 특개평 4-337695호에 개시된 기술은 땜납을 수지절연재층에 접촉시키는 구성이다. 그 때문에, 가령 이 기술을 본원 발명에 따르는 기술에 적용하면, ① 절연재층의 수지중에 납이 확산하여 층간이나 패턴사이의 단락의 원인이 되고, ② 수지와의 습윤성이 나쁜 땜납이 수지와의 접촉면에서 박리되기 쉽고, 땜납으로 구성한 바이어홀이 탈락하는 새로운 문제가 생긴다. 이 때문에, 상기 종래기술은 본 발명의 목적을 실현하는 것이 불가능하다.
본 발명은 프린트배선판에 관련되고, 특히 땜납범프를 사용하는 부품실장의 고밀도화 및 접속신뢰성과 실장신뢰성의 향상에 유리한 프린트배선판에 관련된다.
도 1은 종래의 프린트배선판에 있어서의 솔더 레지스트(4)의 개구형상을 가리키는 선 A-A의 부분단면도이다.
도 2는 종래의 프린트배선판에 있어서의 땜납범프(1)의 형성상태를 가리키는 부분단면도이다.
도 3은 본 발명의 프린트배선판에 있어서의 솔더 레지스트(4)의 개구형상을 가리키는 선 A-A의 부분단면도이다.
도 4는 본 발명의 프린트배선판에 있어서의 땜납범프(1)의 형성상태를 가리키는 부분단면도이다.
도 5는 본 발명에 이러한 프린트배선판의 실장표면에 땜납범프(1)를 형성하는 일 제조공정을 가리키는 부분단면도이다.
여기서, 도면중의 인용부호 1은 땜납범프, 2는 실장용 패드, 3은 도체(도체회로), 4는 솔더 레지스트, 5는 바이어홀, 6은 절연층, 7은 도금 레지스트(영구 레지스트), X는 솔더 레지스트의 개구지름, Y는 바이어홀의 개구지름, Z는 바이어홀의 랜드지름, △X는 솔더 레지스트의 개구 테두리와 실장용 패드 외주 테두리와의 사이에 생기는 클리어런스이다.
(발명의 개시)
발명자들은 상기의 목적을 실현하기 위한 연구를 수행하였다. 그 결과, 발명자들은 솔더 레지스트(4)가 실장용 패드(2)와 겹치지 않도록 그 레지스트 개구부를 패드의 크기보다도 크게 하는 구성이 상기의 제1의 목적의 실현에 유효하다는 것을 찾아내었다.
또한, 발명자들은 부품접속용 패드를 배선하지 않고서 땜납범프(1)를 바이어홀(5)의 위치에 일치시켜 형성하는 구성이 상기의 제2의 목적의 실현에 유효하다는 것을 찾아내었다.
본 발명은 이들에 의해 행해진 것으로서, 그 요지구성은 이하와 같다.
(1) 실장표면에, 실장용 패드(2)를 포함하는 도체패턴과 그 도체패턴을 피복하는 솔더 레지스트(4)를 형성한 프린트배선판에 있어서, 상기 솔더 레지스트(4)에 설치하는 개구부의 크기를 상기 실장용 패드(2)보다도 크게 함에 따라, 솔더 레지스트(4)가 패드와 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판(제1발명).
(2) 상기 (1)에 기재된 발명에 있어서, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2) 외주 테두리 사이에 생기는 클리어런스(ΔX)(clearance)는 20∼60㎛로 하는 것이 바람직하다.
(3) 상기 (1)에 기재된 발명에 있어서, 솔더 레지스트(4)의 막 두께는 15∼30㎛의 두께로 하는 것이 바람직하다.
(4) 실장표면에 땜납범프(1)를 형성한 프린트배선판에 있어서, 상기 땜납범프(1) 형성위치를 바이어홀(5)의 위치에 일치시켜 설치한 것을 특징으로 하는 프린트배선판(제2발명).
(5) 실장표면에 땜납범프(1)를 형성한 프린트배선판에 있어서, 상기 프린트배선판은 도체회로와 층간절연재가 교대로 적층된 구조를 가지고, 표층의 도체회로와 내층의 도체회로를 절연하는 층간절연재층에는 내층의 도체회로를 노출하는 개구가 설정되고, 그 개구에는 상기 표층의 도체회로와 내층의 도체회로를 전기적으로 접속하는 금속피막으로 이루어지는 바이어홀(5)이 형성되고, 그 바이어홀(5)에는 땜납범프(1)가 충전형성되어 있는 것을 특징으로 하는 프린트배선판(제3발명).
(6) 상기 (4) 또는 (5)에 기재된 발명에 있어서, 땜납범프(1)는 실장표면의 바이어홀(5)내에 충전하고 동시에 그 바로 윗쪽을 덮도록 형성한 것이 바람직하다.
(7) 상기 (4) 또는 (5)에 기재된 발명에 있어서, 바이어홀(5)은 양면에 도체층을 가지는 절연재층의 표면에서 내층도체가 노출하도록 그 절연재층에 설치한 오목형의 개구부에 상기 내층도체와 외층도체를 전기적으로 접속하기 위한 금속막이 피막된 구조를 가지는 것이 바람직하다.
(8) 상기 (4) 또는 (5)에 기재된 발명에 있어서, 땜납범프(1)를 가지는 바이어홀(5)의 개구지름은 50∼220㎛의 크기로 하는 것이 바람직하다.
(9) 상기 (4) 또는 (5)에 기재의 발명에 있어서, 땜납범프(1)를 가지는 바이어홀(5)의 랜드(land) 지름은 80∼300㎛의 크기로 하는 것이 바람직하다.
(10) 실장표면에 솔더 레지스트(4)를 피복하고 땜납범프(1)를 가지는 실장용 패드(2)를 형성한 프린트배선판에 있어서, 상기 땜납범프(1) 형성위치를 바이어홀(5)의 위치에 일치시켜 설치하고 동시에 상기 솔더 레지스트(4)에 설치하는 개구부의 크기를 상기 바이어홀(5)의 랜드지름보다도 크게 함에 따라, 솔더 레지스트(4)가 바이어홀(5)과 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판(제4발명).
(11) 실장표면에 솔더 레지스트(4)를 피복하고 땜납범프(1)를 가지는 실장용 패드(2)를 형성한 프린트배선판에 있어서, 상기 프린트배선판은 도체회로와 층간절연재가 교대로 적층된 구조를 가지고, 표층의 도체회로와 내층의 도체회로를 절연하는 층간절연재층에는 내층의 도체회로를 노출하는 개구가 설정되고, 그 개구에는 상기 표층의 도체회로와 내층의 도체회로를 전기적으로 접속하는 금속피막으로 이루어지는 바이어홀(5)이 형성되어, 그 바이어홀(5)에는 땜납범프(1)가 충전형성되고 상기 솔더 레지스트(4)에 설치하는 개구부의 크기는 상기 바이어홀(5)의 랜드지름보다도 크게 함에 따라, 솔더 레지스트(4)가 바이어홀(5)과 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판(제5발명).
(12) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 땜납범프(1)는 실장표면의 바이어홀(5)내에 충전하고 동시에 그 바로 윗쪽을 덮도록 형성한 것이 바람직하다.
(13) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 바이어홀(5)은 양면에 도체층을 가지는 절연재층의 표면에서 내층도체가 노출하도록 그 절연재층에 설치한 오목형의 개구부에 상기 내층도체와 외층도체를 전기적으로 접속하기 위한 금속막이 피막된 구조를 가지는 것이 바람직하다.
(14) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(ΔX)는 20∼60㎛으로 하는 것이 바람직하다.
(15) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 솔더 레지스트(4)의 막 두께는 15∼30㎛의 두께로 하는 것이 바람직하다.
(16) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 땜납범프(1)를 가지는 바이어홀(5)의 개구지름은 50∼220㎛의 크기로 하는 것이 바람직하다.
(17) 상기 (10) 또는 (11)에 기재된 발명에 있어서, 땜납범프(1)를 가지는 바이어홀(5)의 랜드지름은 80∼300㎛의 크기로 하는 것이 바람직하다.
(발명을 실시하기 위한 최선의 형태)
제1발명에 있어서, 본 발명의 프린트배선판은 도 3에 도시한 바와 같이 솔더 레지스트(4)가 패드상에 남지 않도록 설치한 솔더 레지스트(4)의 개구형상, 즉 그 크기를 실장용 패드(2) 보다도 크게 함으로써, 솔더 레지스트(4)가 패드와 겹치지 않도록 하는 구성을 특징으로 한다.
이렇게 구성함으로써, 노광시에 패드표면에서 발생하는 광산란 등의 영향을 받지 않게 되어, 솔더 레지스트(4) 개구 테두리의 패드와의 계면을 형성할 때의 경화도가 종래의 구성과 비교하여 향상되고, 현상을 통하여 간극이 생기는 문제를 해결할 수 있다. 그 결과, Ni/Au 도금처리시에, 도금액이 상기 간극에 스며들어, 그 부분에 도금의 석출이 진행되어 솔더 레지스트(4) 개구 테두리에 박리가 발생하는 문제를 해결할 수 있다.
또한, 상기 구성에 따라, 패드지름을 작게 함으로써 해상도의 허용범위가 확대되고, 또한 노광시에 패드표면에서 발생하는 광산란 등의 영향을 받지 않게 되기 때문에, 더 한층 고밀도실장화가 가능하게 된다.
특히, 기판상에 무전해도금용접착제층을 형성하여 이 접착제층의 표면을 흠화(roughened)한 후에, 그 흠화면에 도금레지스트 및 실장패드를 포함하는 도체패턴을 형성하고, 그 도금레지스트, 실장패드 및 도체패턴을 솔더 레지스트(4)로 피복하는 애디티브(additive) 법에 의한 프린트배선판에 있어서는, 땜납과 솔더 레지스트(4)가 접촉하는 일이 없어져 크랙이 거의 발생하지 않는다. 왜냐하면, 상기한 애디티브법에 의한 프린트배선판에서는, 도금레지스트(영구레지스트)가 잔존하고, 그 영구레지스트와 실장패드 사이의 단차에 의해서, 솔더 레지스트(4)의 개구지름을 크게 하더라도 땜납이 흐르는 일이 없는 때문이다.
더욱이, 솔더 레지스트(4)의 개구지름을 패드지름보다도 크게 하는 상기 구성은 땜납전사법에 의해 땜납범프(1)를 형성하는 경우에 유리하다. 땜납전사법이란 폴리에틸렌 테레프탈레이트 등의 수지필름상에 점착한 땜납호일(foil)을 에칭하고 패드위치에 해당하는 위치에 납땜호일의 패턴을 형성하고 이것을 땜납호일이 패드에 접촉하도록 얹어 놓고, 가열 및 리플로우함에 의해, 땜납을 패드에 전사시키는 것이다. 이러한 땜납전사법에서는, 필름상에 형성된 땜납호일의 패턴의 면적은일반적으로 패드보다도 크다. 이 때문에 솔더 레지스트(4)의 개구지름을 패드지름보다도 크게 하면, 땜납패턴이 솔더 레지스트(4)의 개구부와 정확히 끼워 맞추어지고 전사의 때에 위치 맞춤이 용이하게 된다.
이러한 본 발명에 따르는 프린트배선판에 있어서, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(ΔX)는 20∼60㎛로 하는 것이 바람직하다. 그 이유는, 본 발명에서는 솔더 레지스트(4)는 패드와 겹치지 않도록 개구부를 설치할 필요가 있어, 상기 클리어런스(ΔX)가 20㎛보다도 작으면, 그 솔더 레지스트(4)의 개구부와 패드부와의 얼라인먼트가 어렵게 된다. 또한, 솔더 레지스트(4)를 형성한 후, Ni /Au 도금을 패드상에 실행할 때에, 솔더 레지스트(4)의 테두리에는 도금액이 남아 있기 쉽다. 그 결과, 상기 클리어런스(ΔX)가 작으면, 그 나머지 도금액이 패드상에 가해지기 쉽게 되고, 결국 땜납범프(1) 형성시의 땜납습윤성이 나쁘게 되어, 접속신뢰성이 저하된다. 한편, 상기 클리어런스(ΔX)가 60㎛보다도 크면, 배선밀도의 저하 또는 인접패드의 노출에 의한 단락 등이 발생하기 쉽고 땜납범프(1)의 거대화 또는 부품실장시에 범프의 횡측확대 등에 의해서, 브릿지 등의 불량이 발생하기 쉽기 때문이다.
또한, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(ΔX)란 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 간극을 의미한다.
본 발명에 이러한 프린트배선판에 있어서, 솔더 레지스트(4)의 막 두께는 15∼30㎛의 두께로 하는 것이 바람직하다. 그 이유는, 상기 막 두께가 15㎛ 보다도얇으면, 솔더 레지스트(4)의 솔더-댐(dam)으로서의 효과를 얻을 수 없고, 더구나 배선회로의 은폐성이 저하된다.
더욱이, 하층의 요철에 영향받기 쉽게 되어 하층이 노출될 염려가 있다. 특히, 종래 기술에서 지적된 문제점, 즉, 솔더 레지스트(4)하층의 경화도가 불충분하여 솔더 레지스트(4)의 부유(박리)가 발생하는 문제점은, 솔더 레지스트(4)의 막 두께가 15㎛ 이상의 경우에 현저하다. 따라서 본 발명에 이러한 구성은 상기와 같이 솔더 레지스트(4)의 막 두께가 15㎛ 이상의 경우에 있어서 특히 효과적이다. 한편, 상기 막 두께가 30㎛보다도 크면, 노광 및 현상이 어렵고, 솔더 레지스트(4) 상층부와 하층부의 노광에 의한 경화도에 큰 차가 생기며, 본 발명의 구성을 채용하더라도 솔더 레지스트(4) 개구 테두리에 생기는 박리를 방지할 수 없기 때문이다.
특히, 애디티브법에 의한 프린트배선판에 있어서는, 솔더 레지스트(4)의 막 두께는 30㎛보다도 작은 것이 필요하다. 그 이유는, 애더티브법에 있어서는, 도금(영구)레지스트상에 솔더 레지스트(4)를 형성하기 위해서, 단차(패드면과 땜납범프(1)의 표면)이 커져 실장하기 어렵게 되기 때문이다.
이상에서 설명한 이유로부터, 솔더 레지스트(4)의 막 두께를 15∼30㎛로 함으로써, 특이적으로 일어나는 솔더 레지스트(4)의 박리를 방지할 수 있다.
다음에, 제2발명에 이러한 본 발명의 프린트배선판은, 도 4에 도시한 바와 같이, 땜납범프(1)의 형성위치를 바이어홀(5)의 위치에 일치시켜 설치한 점에 특징이 있고, 특히 실장표면의 바이어홀(5)내에 땜납범프(1)를 충전하면 동시에 그 바로 윗쪽을 덮도록 형성하는 구성에 특징이 있다. 특히, 상기 바이어홀(5)은 도체회로와 층간절연재가 교대로 적층된 구조를 가지는 프린트배선판으로 되어 있고, 표층의 도체회로와 내층의 도체회로를 절연하는 층간절연재층을 관통하여 설치한 개구부에, 상기 내층의 도체와 표층의 도체를 전기적으로 접속하기 위한 금속피막이 이루어진 구조를 가지는 것이 바람직하다(제3발명).
이러한 구성에 따라, 땜납범프(1) 형성용의 패드를 바이어홀(5)에서 새롭게 배선할 필요가 없고 배선길이를 짧게 할 수 있기 때문에, 배선밀도의 향상을 꾀할 수 있다.
또한, 상기 구성에 따라, 바이어홀(5)내에는 땜납범프(1)에 의해서 완전히 충전된다. 그 결과, 솔더 레지스트(4) 등을 바이어홀(5)내에 충전할 필요가 없어져, 그 충전할 때에 문제가 되는 기포나 미충전부분 등의 결함이 남는 종래 기술의 결점을 해소할 수 있다. 따라서, 땜납이 용융에 의하여 바이어홀(5)내에 균일하게 완전충전된다. 더구나, 상기 구성을 가지는 본 발명의 프린트배선판은 바이어홀(5)내가 완전히 충전되어 있기 때문에, 전기적인 접속신뢰성에도 우수하다.
더욱이, 상기 구성에 따라, 땜납범프(1)는 금속피막으로 구성되는 바이어홀(5)의 오목부에 충전형성된다. 그 결과, 이 땜납범프(1)는 수지절연재층의 수지에 직접 접촉하는 경우가 없기 때문에, 고온다습조건하에서도 납이 확산하고 층간 또는 패턴간의 절연을 파괴하는 경우가 없다. 또한, 땜납은 수지와는 밀착하지 않기 때문에, 땜납에 바이어홀(5)을 형성하면 박리가 생긴다. 이 점에서, 본발명에 이러한 상기 땜납범프(1)는 바이어홀(5)을 구성하는 금속피막과의 접촉하기 때문에, 금속피막과의 밀착성이 우수하다. 더구나, 상기 땜납범프(1)는 바이어홀(5)의 오목부에 충전하여 형성되고 또한 땜납량을 다량으로 할 수 있기 때문에, 표면장력에 의한 셀프얼라인먼트효과에 의해 정확한 부품실장이 가능해진다. 또한, 본 발명에 이러한 상기 바이어홀(5)의 표면에는, 바이어홀(5) 표면측으로부터 니켈과 금의 순서로 금속피막이 형성되는 것이 바람직하다. 니켈은 구리와의 친화성이 우수하고, 금은 니켈이나 땜납과의 친화성이 우수하기 때문이다.
이러한 본 발명의 프린트배선판에 있어서, 바이어홀(5)의 개구지름은 50∼220 ㎛로 하는 것이 바람직하다. 그 이유는, 바이어홀(5)의 개구지름이 50㎛보다 작으면, 땜납범프(1)의 크기가 작게 제한되어, 부품과의 전기적인 접속신뢰성이 나쁘게 되고, 바이어홀(5)과 그 하층도체와의 접촉면적이 작아져, 내층회로와의 전기적인 접속신뢰성도 나쁘게 된다. 한편, 바이어홀(5)의 개구지름이 220㎛를 넘으면, 땜납범프(1)가 지나치게 크고 접속된 부품측으로 브릿지 등의 불량이 생기기 쉽고, 또한 플립칩의 피치(pitch)에도 대응하기 어렵게 되고, 또한 배선밀도의 향상이라는 효과를 얻을 수 없기 때문이다.
본 발명에 이러한 프린트배선판에 있어서, 바이어홀(5)의 랜드지름은, 80∼300㎛로 하는 것이 바람직하다. 그 이유는, 바이어홀(5)의 개구지름이 작아지면 납땜의 공급량이 적어질 수도 있고, 랜드지름이 80㎛보다 작으면, 땜납범프(1)를 바이어홀(5)내에 완전히 충전하면서 동시에 솔더 레지스트(4)보다도 높아지도록 형성할 수 없다. 한편, 랜드지름이 300㎛를 넘으면, 반대로 땜납범프(1)가 커져접속된 부품측에 브릿지 등의 불량이 생기기 쉽고, 또한 실장밀도나 배선밀도의 저하를 초래하기 때문이다. 또한, 실장밀도의 저하는 필요실장수가 변화하지 않고, 땜납범프(1)가 커진 분만큼 실장면적이 감소하기 때문에 생긴다.
제4발명 및 제5발명에 따르는 본 발명의 프린트배선판은 상기 제2발명 또는 제3발명의 프린트배선판에 있어서, 제1발명에 있어서의 솔더 레지스트(4)의 구성을 채용한다는 점에 특징이 있다. 이러한 구성에 따라, 제4발명 또는 제5발명의 프린트배선판은 이하의 효과를 발휘한다.
① 본 발명의 프린트배선판은, 땜납범프(1)의 형성위치를 바이어홀(5)의 위치에 일치시켜 설치하기 때문에, 범프형성용의 패드를 새롭게 배선할 필요가 없어져, 배선길이를 짧게 할 수 있으므로, 배선밀도의 향상을 꾀할 수 있다. 이에 따라, 기판의 경량화, 슬림화 및 소형화에 용이하게 대응할 수 있다.
② 본 발명의 프린트배선판은, 땜납범프(1)를 실장표면의 바이어홀(5)내에 충전하면서 동시에 그 바로 윗쪽을 덮도록 형성하여, 솔더 레지스트(4)의 개구지름을 바이어홀(5)의 개구지름보다도 크게 설정하기 때문에, 그 레지스트에 요구된 해상도나 막 두께 등의 조건이 완화되고, 솔더 레지스트(4)의 선택폭이 넓다. 더구나, 땜납의 공급시에, 땜납전사법에서는 전사판에 땜납패턴을 형성하기 위한 해상도의 제약이 완화되고 또한 크림인쇄법에서는 금속마스크 등의 마스크형성시의 해상도의 제약이 완화되어, 땜납공급방법의 조건이 완화된다. 더욱이, 솔더 레지스트(4)의 개구지름이 바이어홀(5)의 랜드지름보다 크기 때문에, 그것의 개구위치에 어긋남이 생기더라도, 땜납범프(1)의 위치어긋남을 작게 할 수 있다. 따라서, 본발명에 의하면, 솔더 레지스트(4)의 박리가 생기는 일이 없이 땜납범프(1)를 확실히 형성한 프린트배선판을 제공할 수 있고, 프린트배선판의 효율의 향상시키고 저비용화하는 데에 유효이다.
③ 본 발명의 프린트배선판은, 땜납범프(1)를 바이어홀(5)의 구멍내에 완전히 충전할 수 있는 구성으로서, 솔더 레지스트(4) 등을 바이어홀(5)내에 충전할 필요가 없어져, 그 충전시에 문제가 되는 기포나 미충전부분 등의 결함이 남는다는 결점을 해소할 수 있다. 더구나, 바이어홀(5)내가 완전히 충전되어 전기적인 접속신뢰성에도 우수하다.
④ 본 발명의 프린트배선판은, 땜납범프(1)를 바이어홀(5)의 오목부에 충전하고 있고, 그 땜납량이 종래의 실장용 패드(2)상에 형성한 동일지름의 땜납범프(1)와 비교해서 많기 때문에, 전자부품을 실장하는 경우에 그 실장신뢰성이 향상되고, 특히 DIP 등의 핀을 가지는 전자부품에 있어서는 상기 오목부에 핀을 삽입하여 얼라인먼트하기 용이하게 되는 효과를 얻을 수 있다.
⑤ 본 발명의 프린트배선판은, 금속피막으로 구성된 바이어홀(5)의 오목부에 땜납범프(1)가 충전형성되고, 또한 이 땜납범프(1)는 수지절연재층의 수지에 직접접촉하지 않고 고온다습조건하에서도 납이 확산하여 층간 또는 패턴간의 절연을 파괴하지 않는다. 더구나, 본 발명에 이러한 상기 땜납범프(1)는 바이어홀(5)을 구성하는 금속피막만 접촉하기 때문에, 금속피막과의 밀착성이 우수하다.
다음에, 본 발명에 따르는 프린트배선판의 대표적인 제조방법을 설명한다.
(1) 첫째로, 기판상에 내부층 구리패턴을 형성한다. 이 기판에의 구리패턴의 형성은 구리적층판을 에칭하거나, 또는 글래스엑폭시기판, 폴리이미드기판, 세라믹기판 또는 금속기판 등의 기판에 무전해도금용접착제층을 형성하고, 이 접착제층표면을 흠화하여 흠화면으로 만들고 여기에 무전해도금을 실행하는 방법이 있다.
특히, 강철적층판을 에칭하여 구리패턴으로 한 경우는, 불용제의 절연수지(엑폭시수지 또는 폴리이미드수지)를 도포하고, 이것을 경화한 후 연마하여 구리패턴을 노출시키고, 기판표면을 평활화하는 것이 바람직하다. 기판표면을 평활화하면, 그 위에 감광성의 수지절연층을 형성할 때에 그 두께가 균일하게 되기 때문에, 노광 및 현상이 용이하기 때문이다.
(2) 다음에, 상기 (1)에서 형성된 내부층 구리패턴상에 층간절연재층을 형성한다.
여기서, 층간절연재층은 엑폭시수지, 폴리이미드수지, 비스말레이미드 트리아진수지 또는 페놀수지 등의 열경화성수지, 이들 수지를 감광화한 감광성수지, 폴리에테르술폰 등의 열가소성수지, 열가소성수지와 열경화성수지의 복합체 또는 열가소성수지와 감광성수지의 복합체로 구성되는 것이 바람직하다.
이들 수지층의 표면은 산화제, 산 또는 알칼리 등으로 흠화처리를 할 수 있다. 흠화함에 의해, 이 표면에 형성된 도체회로와의 밀착을 개선할 수 있기 때문이다.
이러한 층간절연재로서는, 특히 무전해도금용접착제를 사용하는 것이 바람직하다. 이 무전해도금용접착제는 산 또는 산화제에 난용성의 내열성수지중에 산 또는 산화제에 가용성의 내열성수지입자가 분산된 것이 최적이다. 이것은 산 또는산화제에 가용성의 내열성수지입자를 흠화하고 제거함에 의해, 표면에 낙지잡이 항아리형상의 앵커(anchor)를 형성할 수 있고, 도체회로와의 밀착성을 개선할 수 있기 때문이다.
상기 접착제에 있어서, 산 또는 산화제에 난용성의 내열성수지로서는 감광화된 열경화성수지, 감광화된 열경화성수지와 열가소성수지의 복합체가 바람직하다. 감광화함으로써, 노광 및 현상에 의해 바이어홀(5)을 용이하게 형성할 수 있기 때문이다. 또한, 열가소성수지와 복합화함으로써 인성(toughness)을 향상시킬 수 있고, 도체회로의 박리강도의 향상 및 히트(heat)사이클에 의한 바이어홀(5)부분의 크랙의 발생을 방지할 수 있기 때문이다.
구체적으로는, 엑폭시수지를 아크릴산이나 메타크릴산 등과 반응시킨 엑폭시아크릴레이트 또는 엑폭시아크릴레이트와 폴리에테르술폰과의 복합체가 좋다. 엑폭시아크릴레이트는 전체 엑폭시기의 20∼80%가 아크릴산이나 메타크릴산등과 반응한 것이 바람직하다.
상기 접착제에 있어서, 상기 내열성수지입자로서는 ① 평균입자지름이 10㎛ 이하의 내열성수지분말, ② 평균입자지름이 2㎛ 이하의 내열성수지분말을 응집시켜 평균입자지름이 상기 입자의 입자지름의 3배 이상의 크기인 응집입자, ③ 평균입자지름이 10㎛ 이하의 내열성분말수지분말과, 평균입자지름이 상기 입자의 입자지름의 1/5 이하 그러나 2㎛ 이하의 내열성수지분말과의 혼합물, ④ 평균입자지름이 2㎛∼10㎛의 내열성수지분말의 표면에, 평균입자지름이 2㎛ 이하의 내열성수지분말 또는 무기분말중 적어도 어느 하나를 부착시킨 의사(false) 입자중에서 선택하는것이 바람직하다. 이들은 복잡한 앵커를 형성할 수 있기 때문이다. 내열성수지입자로서는 엑폭시수지, 아미노수지(멜라민수지, 요소수지, 구아나민수지)등이 좋다. 특히, 엑폭시수지는 그 올리고머(oligomer)의 종류, 경화제의 종류, 가교(cross- linking) 밀도를 바꿈에 따라 임의로 산이나 산화제에 대한 용해도를 바꿀 수 있다. 예컨대, 비스페놀 A형 엑폭시수지 올리고머를 아민계경화제로 경화처리한 것은 산화제에 용해되기 쉽다. 그러나, 노볼락에폭시수지 올리고머를 이미다졸계경화제로 경화시킨 것은 산화제에 용해되기 어렵다.
본 발명에 사용할 수 있는 산으로서는 인산, 염산, 황산 또는 포름산이나, 아세트산 등의 유기산이 있지만, 특히 유기산이 바람직하다. 흠화처리한 경우에 바이어홀(5)로부터 노출되는 금속도체층을 부식시키지 않기 때문이다. 산화제로서는 크롬산, 과망간산염(과망간산칼륨 등)이 바람직하다. 특히, 아미노수지를 용해제거하는 경우는 산과 산화제를 이용하여 교대로 흠화처리하는 것이 바람직하다.
본 발명의 프린트배선판에 있어서, 층간절연재층은 복수층이라도 좋다. 예컨대, 복수층으로 하는 경우는 다음과 같은 형태가 있다.
① 상층도체회로와 하층도체회로의 사이에 설정되는 층간절연재층에 있어서, 상층도체회로에 가까운 측을 산 또는 산화제에 대해 난용성인 내열성수지중에 산 또는 산화제에 대해 가용성인 내열성수지입자가 분산된 무전해도금용접착제로 하고, 하층도체회로에 가까운 측을 산 또는 산화제에 난용성인 내열성수지로 한 2층구조의 층간절연재층.
이러한 구성에서는, 무전해도금용접착제층이 흠화처리에 의해 흠화가 지나쳐층간을 단락시켜 버리는 경우는 없다.
② 상층도체회로와 하층도체회로의 사이에 설정되는 층간절연제층에 있어서, 하층도체회로사이에 충전수지재를 매설하고, 하층도체회로에 충전수지재의 표면을 동일평면이 되도록 하고, 그 위에 산 또는 산화제에 대해 난용성인 내열성수지층을 형성하고, 또한 산 또는 산화제에 대해 난용성인 내열성수지중에 산 또는 산화제에 가용성의 내열성수지입자가 분산되어 무전해도금용접착제를 형성한 3층구조의 층간절연재층.
이러한 구성에서는, 하층도체회로 사이에 충전수지재를 충전하고 있기 때문에, 기판표면이 평활하게 되어 두께의 불균형에 의해 생기는 현상불량은 없다. 또한, 충전수지재에 실리카등의 무기입자를 함유시킴으로써, 경화수축을 감소시키고, 기판의 휘어짐을 방지할 수 있다. 또한 충전수지재로서는, 무용제수지가 바람직하고, 특히 무용제엑폭시수지가 최적이다. 용제를 사용하면, 가열한 경우에 잔류용제가 기화하여 층간박리의 원인이 되기 때문이다.
(3) 상기 (2)에서 형성한 층간절연재층을 건조한 후에, 감광성수지의 경우는 노광 및 현상함에 의해, 또한 열경화성수지의 경우는 열경화한 후에 레이저가공을 함에 의해, 바이어홀(5)용의 개구부를 설치한다.
(4) 상기 층간절연재층의 표면을 흠화한 후에, 촉매핵을 가한다. 이 촉매핵은 귀금속이온 또는 콜로이드 등이 바람직하고, 일반적으로 염화팔라디윰이나 팔라디윰 콜로이드를 사용한다. 또한 촉매핵을 고정하기 위해서 가열처리를 하는 것이 바람직하다.
(5) 상기 (4)에서 촉매핵을 가한 후에, 도금레지스트를 형성한다. 이 도금레지스트로서는, 시판품을 사용하더라도 좋고 엑폭시수지를 아크릴산이나 메타크릴산 등과 반응시킨 에폭시아크릴레이트 아미다졸 경화제로 이루어지는 조성물, 또는 엑폭시아크릴레이트, 폴리에텔술폰및 아미노졸 경화제로 이루어지는 조성물이라도 좋다.
여기서, 에폭시아크릴레이트와 폴리에텔술폰의 비율은 50/50∼80/20 정도가 바람직하다. 에폭시아크릴레이트가 과다한 경우에는 유연성이 저하되고, 너무 적은 경우에는 감광성, 내염기성, 내산성 및 내산화제특성이 저하되기 때문이다.
에폭시아크릴레이트는 전체 엑폭시기의 20∼80%가 아크릴산이나 메타크릴산 등과 반응한 것이 바람직하다. 아크릴화율이 너무 높으면, OH기에 대해 친수성이 높아져 흡습성이 상승하고, 아크릴화율이 너무 낮으면 해상도가 저하되기 때문이다.
기본골격수지인 에폭시수지로서는, 노볼락형 에폭시수지가 바람직하다. 가교밀도가 높고, 경화물의 흡수율이 0.1% 이하로 조정될 수 있고, 내염기성이 우수하기 때문이다. 노볼락형 에폭시수지로서는, 크레졸노볼락형 및 페놀노볼락형이 있다.
(6) 상기 (5)의 처리로 도금레지스트가 형성되지 않은 부분에 일차도금을 실행한다. 이 때, 구리패턴뿐만 아니라, 바이어홀(5)을 형성한다.
이 일차도금으로서는, 구리, 니켈, 코발트 및 인중에서 적어도 2종이상의 금속이온을 사용한 합금도금이 바람직하다. 그 이유는 이들의 합금은 강도가 높아서, 박리강도를 향상시킬 수 있기 때문이다.
상기 일차도금의 무전해도금액에 있어서, 구리, 니켈, 코발트이온과 염기성조건하에서 안정된 착체를 형성하는 착화제로서는 히드록시카르복실산을 사용하는 것이 바람직하다.
상기 일차도금의 무전해도금액에 있어서, 금속이온을 환원금속원소로 만들기 위한 환원제는 알데히드, 차아인산염(포스핀산염으로 불리운다), 수소화붕소염 및 히드라진중에서 선택된 적어도 하나인 것이 바람직하다. 이들 환원제는 수용성이고 환원력에 우수하기 때문이다. 특히, 니켈을 석출시키는 점에서는 차아인산염이 바람직하다.
상기 일차도금의 무전해도금액에 있어서, 염기성조건하에서 조정하기 위한 pH 조정제로서는, 수산화나트륨, 수산화칼륨 및 수산화칼슘중에서 선택된 적어도 하나의 염기성화합물을 사용하는 것이 바람직하다. 염기성조건 아래에서, 히드록시카르복실산은 니켈이온 등과 착체를 형성하기 때문이다. 이 히드록시카르복실산은 구연산, 능금산 및 주석산 등이 바람직하다. 이들은, 니켈, 코발트 및 구리와 착체를 형성하기 용이하기 때문이다. 상기 히드록시카르복실산의 농도는 0.1∼0.8M인 것이 바람직하다. 0.1M보다 적으면 충분한 착체가 형성될 수 없고, 비정상 석출이나 액의 분해가 생긴다. 한편, 0.8M을 넘으면 석출속도가 느리게 되고, 수소의 발생이 많아지는 등의 불편함이 발생하기 때문이다.
상기 일차도금의 무전해도금액은 비피리딜을 함유하는 것이 바람직하다. 그 이유는, 비피리질은 도금중에 금속산화물의 발생을 억제하여 노듈(nodule)의 발생을 억제할 수 있기 때문이다.
또한, 구리이온, 니켈이온 및 코발트이온은 황산구리, 황산니켈, 황산코발트, 염화구리, 염화니켈, 염화코발트 등의 구리, 니켈, 코발트화합물을 용해시킴으로써 공급한다.
이러한 무전해도금액에 의해 형성된 일차도금막은 무전해도금용접착제층의 흠화면에 대하는 추종성(followability)이 우수하고, 흠화면의 형태를 트레이스한다. 그 때문에, 일차도금막은 흠화면과 같이 앵커를 가진다. 따라서, 이 일차도금막상에 형성된이차도금막은 이 앵커에 의해 밀착성이 확보된다. 따라서, 일차도금막은 박리강도를 제어하기 위해서, 상술하였던 것같은 무전해도금액에 의해서 석출하는 강도가 높은 도금막이 바람직하고, 한편 이차도금막은 전기도전성이 높고 석출속도가 빠른 것이 바람직하기 때문에, 복합도금보다도 단순한 구리 도금액에 의해서 석출하는 도금막이 바람직하다.
(7) 상기 (6)로 형성한 일차도금막 위에 이차도금을 실행하여, 바이어홀(5)을 포함하는 도체회로를 형성한다. 이 이차도금에 의한 도금막은 구리도금막인 것이 바람직하다.
상기 이차도금의 무전해도금액은 구리이온, 트리알칸올아민, 환원제, pH 조정제로 구성된 무전해구리 도금액에 있어서, 구리이온의 농도가 0.005∼0.015moℓ/ℓ, pH 조정제의 농도가 0.25∼0.35moℓ/ℓ이고, 환원제의 농도가 0.01∼0.04moℓ/ℓ인 무전해도금액을 사용하는 것이 바람직하다. 이 도금액은 용기내에서 안전하고 노듈 등의 발생이 적어진다.
상기 이차도금의 무전해도금액에 있어서, 트리알칸올아민의 농도는 0.1∼0.8M인 것이 바람직하다. 이 범위에서 도금석출반응이 가장 진행되기 때문이다. 이 트리알칸올아민은 트리알카놀아민, 트리이소파놀아민, 트리메탄올아민 및 트리프로판올아민중에서 선택된 적어도 하나인 것이 바람직하다. 이들은 수용성이다.
상기 이차도금의 무전해도금액에 있어서, 환원제는 알데히드, 차아인산염, 수소화붕소염 및 히드라진중에서 선택된 적어도 하나인 것이 바람직하다. 수용성이고, 염기성조건하에서 환원력을 가지기 때문이다. pH 조정제는 수산화나트륨, 수산화칼륨 및 수산화칼슘중에서 선택된 적어도 하나인 것이 바람직하다.
(8) 또한, 필요에 따라서, 상기 (2)∼(8)의 공정을 되풀이함에 따라, 실장표면에 바이어홀(5)을 포함하는 도체회로를 형성한 다층프린트배선판을 소정의 방법에 의해 제조한다. 이 경우에, 프린트배선판의 실장표면의 도체회로에 종래 같은 땜납범프(1) 형성용의 패드는 배선하지 않고 있다. 도 5는 프린트배선판의 실장표면에 땜납범프(1)를 형성하는 제조공정을 가리키는 부분단면도이고, 이하 이 도면에 따라서 설명한다.
(9) 상기 (1)∼(8)에서 제조한 프린트배선판의 실장표면의 바이어홀(5)을 포함하는 도체회로(3)상에, Ni도금과 Au도금을 순차로 하고, 이어서 바이어홀(5)부를 개구시킨 솔더 레지스트(4)를 노광 및 현상 등에 의해 형성하고, 바이어홀(5)의 개구지름 Y보다도 큰 지름 X의 개구부를 갖는 땜납범프(1)형성부를, 그 바이어홀(5)부에 일치시켜 설치한다(도 5(2) 참조).
(10) 그리고, 바이어홀(5)내에 땜납볼을 공급하고, 리플로우처리를 실행하고, 용융납땜이 그 바이어홀(5)내를 완전히 충전하도록 하여 땜납범프(1)을 형성하여, 실장표면에 땜납범프(1)가 형성된 다층프린트배선판을 제조한다(도 5(3) 참조).
이하에서, 본 발명에 이러한 프린트배선판을 구성하는 솔더 레지스트(4)의 개구형상에 관한 실시예를, 도 3에 따라서 설명한다.
(실시예 1)
내층회로를 형성한 기판상에, 전자부품실장면으로서 애디티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성한다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 한다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화처리하여, 솔더 레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다. 이때의 솔더 레지스트(4)는, 그 막 두께를 20㎛로 하고, 그 개구지름을 180㎛로 하였다. 또, 이때의 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(△X)는, 25∼55㎛의 범위에 있게 된다.
(비교예 1)
내층회로를 형성한 기판상에, 전자부품실장면으로서 애디티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성하였다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 하였다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화처리하여, 솔더레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다. 이때의 솔더 레지스트(4)는, 그 막두께를 20㎛로 하고 그 개구지름을 90㎛로 하여, 패드의 외주 테두리와 솔더 레지스트(4) 개구 테두리가 겹치도록 형성하였다.
(비교예 2)
내층회로를 형성한 기판상에, 전자부품실장면으로서 애티티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성하였다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 하였다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화처리하여, 솔더 레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다. 이때의 솔더 레지스트(4)는 그 막 두께를 20㎛로 하고, 그 개구지름을 120㎛로 하였다. 또한, 이때의 솔더레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(△X)는 0∼20㎛의 범위에 있게 된다.
(비교예 3)
내층회로를 형성한 기판상에, 전자부품실장면으로서 애디티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성하였다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 하였다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화하고, 솔더 레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다. 이때의 솔더 레지스트(4)는, 그 막 두께를 20㎛로 하고, 그 개구지름을 300㎛로 하였다. 또, 이때의 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(△X)는 80∼120㎛의 범위에 있게 된다.
(비교예 4)
내층회로를 형성한 기판상에, 전자부품실장면으로서 애디티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성하였다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 하였다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화하여, 솔더 레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다.
이때의 솔더 레지스트(4)는 그 막 두께를 10㎛로 하여, 그 개구지름을 180㎛로 하였다. 또한, 이때의 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(△X)는 25∼55㎛의 범위에 있게 된다.
(비교예 5)
내층회로를 형성한 기판상에, 전자부품실장면으로서 에디티브법에 의해 실장용 패드(2)를 포함하는 도체패턴을 형성하였다. 이때의 실장용 패드(2)의 크기는 100㎛ phi 로 하였다.
다음에, 영구레지스트(7) 표면을 화학적으로 흠화처리하고, 솔더 레지스트(4)를 실장용 패드(2)부분이 개구되도록 형성하였다. 이때의 솔더 레지스트(4)는 그 막 두께를 40㎛로 하고, 그 개구지름을 180㎛로 하였다. 또한, 이때의 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(△X)는 25∼55㎛의 범위에 있게 된다.
이와 같이 실장용 패드(2)를 포함하는 도체패턴과 솔더 레지스트(4)를 형성한 프린트배선판에 관하여, 그 실장용 패드(2)에 3㎛의 Ni/Au 도금을 하고, 크림(cream) 인쇄법에 의해 땜납을 공급하고, 솔더 레지스트(4)의 개구형상의 차이에 의한 외관, 내냉열충격성 및 절연성의 평가하였다. 그 결과를 표 1에 도시한다.
*1솔더 레지스트의 박리유무 *2내냉열충격시험 *3절연성
실시예 1 없음 1000 사이클 이상
비교예 1 있음 500 사이클
비교예 2 있음 500 사이클
비교예 3 없음 1000 사이클 이상 ×
비교예 4 없음 1000 사이클 이상 ×
비교예 5 있음 500 사이클
*1 솔더 레지스트의 박리: 육안검사에 의한 박리의 유무
*2: 내냉열충격시험: -65℃∼125℃의 사이클시험에서 바이어홀(5) 부분의 크랙 발생시간
*3: 절연성: 인접도체회로(인접범프 포함)에의 전기절연성
○은 양호, ×는 불량을 표시함
이 표 1에 나타난 결과로부터 명백하듯이, 본 발명에 이러한 프린트배선판은 솔더 레지스트의 박리가 전혀 없고, 내냉열충격성 및 절연성이 우수하다. 반대로 비교예 1이 나타내는 것과 같이 패드의 외주 테두리와 솔더 레지스트(4) 개구 테두리가 겹치는 구성의 프린트배선판으로서는, 솔더 레지스트(4) 개구 테두리가 패드와 계면하는 솔더 레지스트(4) 형성시에 간극이 생기고, Ni/Au 도금액이 침입하여 도금의 석출이 진행되고, 솔더 레지스트(4)의 개구 테두리에 박리가 생겼다. 그 때문에, 내냉열충격 시험에 있어서, 부유(박리)부분으로부터 크랙이 발생하였다.
비교예 2가 나타내는 것과 같이, 패드의 외주 테두리와 솔더 레지스트(4) 개구 테두리와의 사이에 생기는 클리어런스(△X)를 본 발명범위의 하한치보다도 작게 하는 구성의 프린트배선판으로서는, 솔더 레지스트(4)의 개구부의 얼라인먼트 실패가 생기기 쉬워지고, 도체패드의 일부분이 솔더 레지스트(4)로써 덮어지고, 그 계면으로부터 박리가 생기는 불량이 발생하였다. 그 때문에, 내냉열충격 시험에 있어서, 부유(박리)부분으로부터 크랙이 발생하였다.
비교예 3이 나타내는 것과 같이 솔더 레지스트(4)의 개구지름을 크게 하는 구성의 프린트배선판으로서는, 패드 외주 테두리와 솔더 레지스트(4)의 개구 테두리와의 사이에 생기는 클리어런스(△X)가 본 발명범위의 상한치보다도 커지게 하는 구성으로서는, 인접하는 도체회로가 노출하고, 땜납범프(1)를 형성한 때에 전기적인 단락이 생겼다.
비교예 4가 나타내는 것과 같이 솔더 레지스트(4)의 막 두께를 본 발명범위의 하한치보다도 얇게 하는 구성의 프린트배선판으로서는, 땜납범프(1) 형성시에 그 땜납이 솔더 레지스트(4)상에 흘러들어 솔더 레지스트(4)가 땜납-댐으로서 기능하지 않고 인접하는 땜납범프(1)와 브릿지의 불량을 일으켜, 전기적인 단락이 생겼다.
비교예 5가 나타내는 것과 같이 솔더 레지스트(4)의 막 두께를 본 발명범위의 상한치보다도 두텁게 하는 구성의 프린트배선판으로서는, 솔더 레지스트(4) 하층의 경화가 불충분하게 되어, 솔더 레지스트(4)의 개구 테두리에 부유가 생겼다. 그 때문에, 내냉열충격 시험에 있어서, 부유(박리)부분으로부터 크랙이 발생하였다.
또한, 솔더 레지스트(4)의 막 두께가 두껍게 하면 범프가 솔더 레지스트(4)의 개구에서 돌출하는 부분이 적어져, 전기적 신뢰성이 저하되었다.
다음에, 본 발명에 따르는 프린트배선판을 구성하는 땜납범프(1)의 형성상태에 관계되는 실시예를 도 4에 따라서 설명한다.
(실시예 2)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에 절연성수지를 도포하고, 이어서 노광하고, 현상하고, 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍을 설치한 절연층(6)을 형성하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고, 촉매를 가한후, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하여 도금레지스트(7)를 형성하고, 그 후 15㎛의 무전해 구리도금을 실행하였다. 이때의 바이어홀(5)의 개구지름(Y)은 120㎛이고, 바이어홀(5)의 랜드부분의 지름(Z)은 190㎛이었다.
(3) 다음에, 바이어홀(5)을 포함하는 도체회로(3)상에 Ni도금 및 Au도금을 순차로 하고, 이어서 바이어홀(5) 부분을 개구시킨 솔더 레지스트(4)를 노광 및 현상 등에 의해 형성하였다. 이때의 솔더 레지스트(4)는 그 막 두께를 20㎛로 하고, 그 개구지름을 250㎛로 하였다.
(4) 그리고, 금속마스크를 사용하여 크림땜납을 닥터바(doctor bar)에 의해 인쇄하고, 이어서, 금속마스크를 제거한 후에 리플로우를 함으로써 땜납의 공급을 행하는 인쇄법에 의해, 땜납범프(1)를 형성하여 프린트배선판을 제조하였다.
(실시예 3)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에, 절연성수지를 도포하고, 경화하여 절연층(6)을 형성하고, 이어서 그 절연층(6)에 개구지름(Y)이 100㎛의 바이어홀(5) 형성용의 비관통구멍을 레이저를 사용하여 설치하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고, 촉매를 가한 후에, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하고 도금레지스트(7)를 형성하고, 그 후 15㎛의 무전해구리도금을 실행하였다. 이때의 바이어홀(5)의 랜드부분의 지름(Z)은 150㎛이었다.
(3) 다음에, 바이어홀(5)을 포함하는 도체회로(3)상에, Ni도금 및 Au도금을 순차로 하고, 이어서, 바이어홀(5)부분을 개구시킨 솔더 레지스트(4)를 노광현상 등에 의해 형성하였다. 이때의 솔더 레지스트(4)는 그 막 두께(10)를 20㎛로 하고, 그 개구지름을 200㎛로 하였다. 또한, 솔더 레지스트(4)의 개구 테두리와 바이어홀(5)의 랜드부분의 외주 테두리와의 사이에 생기는 클리어런스(△X)는 25∼30㎛의 범위에 있게 된다.
(4) 그리고, 대응하는 패턴을 가지는 땜납시트를 사용하여 위치를 맞추어 리플로우함에 의해 땜납의 공급을 행한다. 땜납전사법에 의해, 땜납범프(1)를 형성한 다층프린트배선판을 제조하였다. 또한, 이때의 땜납시트의 막 두께는 35㎛, 패턴직경은 120㎛로 하고, 땜납의 플로우는 245℃에서 행하였다.
(비교예 6)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에, 절연성수지를 도포하고, 이어서 노광하고, 현상하고, 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍 및 실장용 평면형상패드를 위한 개구를 설치한 절연층(6)을 형성하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고, 촉매를 가한 후에, 실장용 패드(2)를 포함하는 도체부분을 개구하여 도금레지스트(257)를 형성하고, 그 후에, 15㎛의 무전해구리도금을 실행하였다. 이때의 패드지름은 200㎛이었다.
(3) 그리고, 실시예 2와 같이 하여, 솔더 레지스트(4)를 실장용 패드(2)부분을 개구하여 형성하고, 인쇄법에 의해 땜납의 공급을 행하고, 땜납범프(1)를 형성하여, 프린트배선판을 제조하였다.
(비교예 7)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에, 절연성수지를 도포하고, 이어서 노광하고 현상하고 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍을 설치한 절연층(6)을 형성한다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고, 촉매를 가한 후에, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하여 도금레지스트를 형성하고, 그 후에, 15㎛의 무전해구리도금을 실행하였다. 이때의 바이어홀(5)의 개구지름(Y)은 100㎛이고, 바이어홀(5)의 랜드부분의 직경(Z)은 330㎛이다.
(3) 그리고, 실시예 2와 같이 하여, 솔더 레지스트(4)를 실장용 패드(2)부분을 관한 것으로 형성하고, 인쇄법에 의해, 땜납범프(1)를 형성하여 프린트배선판을 제조하였다.
(비교예 8)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에 절연성수지를 도포하고, 이어서 노광하고, 현상하고, 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍을 설치한 절연층(6)을 형성하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하여, 촉매를 가한 후에, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하여 도금레지스트(7)를 형성하고, 그 후에 15㎛의 무전해구리 도금을 실행하고, 이때의 바이어홀(5)의 개구지름(Y)은 50㎛이고, 바이어홀(5)의 랜드부분의 지름(Z)은 70㎛이었다.
(3) 그리고, 실시예 2와 같이 하여, 솔더 레지스트(4)를 실장용 패드(2)부분을 개구하여 형성하고, 인쇄법에 의해 땜납범프(1)를 형성하여 프린트배선판을 제조하였다.
(비교예 9)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에 절연성수지를 도포하고 이어서 노광하고 현상하고 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍을 설치한 절연층(6)을 형성하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고, 촉매를 가한후에, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하여 되는 도금레지스트(7)를 형성하고, 그후에, 15㎛의 무전해구리도금을 실행한 이때의 바이어홀(5)의 개구지름(Y)은 250㎛이고, 바이어홀(50의 랜드부분의 지름(Z)은 300㎛이었다.
(3) 그리고, 실시예 2와 같이 하여, 솔더 레지스트(4)를 실장용 패드(2)부분을 개구하여 형성하고, 인쇄법에 의해, 땜납범프(1)를 형성하여 프린트배선판을 제조하였다.
(비교예 10)
(1) 소정의 방법에 의해서 내층회로를 형성한 기판상에, 절연성수지를 도포하고, 이어서 노광하고 현상하고 경화함에 의해, 바이어홀(5) 형성용의 비관통구멍을 설치한 절연층(6)을 형성하였다.
(2) 다음에, 절연층(6) 표면을 크롬산으로 처리함에 의해 흠화하고 촉매를 가한 후에, 바이어홀(5) 및 그 랜드를 포함하는 도체부분을 개구하여 도금레지스트(7)를 형성하고, 그 후, 15㎛의 무전해구리도금을 실행하였다. 이때의 바이어홀(5)의 개구지름(Y)은 30㎛이고, 바이어홀(5)의 랜드부분의 지름(Z)은 80㎛이었다.
(3) 그리고, 실시예 2와 같이 하여, 솔더 레지스트(4)를 실장용 패드(2)부분을 개구하여 형성하고, 인쇄법에 의해 땜납범프(1)를 형성하여 프린트배선판을 제조하였다.
이와 같이 제조한 프린트배선판에 관하여, 바이어홀(5)의 단면관찰, 내냉열충격시험, 실장수의 평가 및 접속신뢰성의 평가를 행하였다. 그 결과를 표 2에 나타낸다.
*1바이어/랜드 *2내냉열충격시험 바이어홀단면 SEM 관찰결과 *3실장수 *4접속신뢰성
실시예 2 120/190 1000 사이클이상 기포없음 10 3.5△101
3 100/150 1000 사이클이상 기포없음 11 3.4△101
비교예 6 패드실장 500 사이클 기포있음 5 3.1△101
7 100/330 1000 사이클이상 기포없음 7 3.5△101
8 50/70 1000 사이클이상 기포없음 14 5.2△10 1
9 250/300 1000 사이클이상 기포없음 7 1.3△101
10 30/80 1000 사이클이상 기포없음 13 7.4△10 1
*1 바이어/랜드; 바이어홀의 개구지름(㎛)/랜드지름(㎛)
*2 내냉열충격시험; -65℃∼125℃의 사이클시험에서 바이어홀 부분의 크랙 발생시간
*3 실장수; 범프형상(크기)에 상대적인 단위면적당 범프의 실장가능수
단, 범프간의 거리는 일정하며, 실시예 1에서 실장수는 10이다.
*4 접속신뢰성; -65℃∼125℃(내냉열충격시험)의 300사이클후에 측정된 실장부분의 저항치(Ω)
표 2가 나타내는 결과로부터 명백하듯이, 본 발명에 이러한 프린트배선판은 보다 고밀도의 실장이 가능하고, 바이어홀(5)내에 기포의 발생이 없고, 내냉열충격성이나 접속신뢰성에 우수하다.
이것에 대하여 비교예 6에 나타낸 것과 같이 바이어홀(5)로부터 실장용 패드(2)를 배선하고 땜납범프(1)를 형성하여종래의 프린트배선판으로서는, 바이어홀(5)내에 충전한 수지에 기포가 존재하기 때문에, 내냉열충격시험에서 크랙이 발생하기 쉽고, 부품과의 접속신뢰성의 악화를 초래하였다. 더구나 실장용 패드(2)를 배선함으로써, 실시예 2 및 실시예 3과 비교해서 배선, 밀도가 저하되어, 실장밀도(실장수)의 고밀도화를 꾀할 수 없다.
또한 비교예 7∼9에 나타낸 것과 같이 바이어홀(5)의 개구지름(Y) 또는 랜드지름(Z)이 본 발명의 적합한 범위를 일탈한 프린트배선판으로서는, 실장밀도(실장수) 및 부품과의 접속신뢰성중 적어도 어느 하나가 실시예 2 및 실시예 3의 배선판에 비교해서 뒤떨어지는 것은 확인할 수 있다. 즉 비교예 7 또는 비교예 9와 같이 바이어홀(5)의 개구지름(Y) 또는 랜드지름(Z)이 크면, 배선밀도가 낮게 되고 형성된 땜납범프(1)가 크기 때문에, 실장밀도(실장수)의 고밀도화를 꾀할 수 없다. 한편, 비교예 8 또는 비교예 10과 같이 바이어홀의 개구지름(Y) 또는 랜드지름(Z)이 작으면, 바이어홀(5)내에 충전되더라도 솔더 레지스트(4)보다도 높게 범프(1)가 형성될 수 없기 때문에, 부품과의 전기적인 접속신뢰성이 확보될 수 없다. 또한, 바이어홀(5)의 개구지름(Y)이 작으면, 바이어홀(5)과 그 하층도체(3)와의 전기적인 접속신뢰성도 저하된다.
이상 설명한 바와 같이 본 발명에 의하면, 땜납범프(1)를 사용하는 부품실장의 고밀도화 및 접속신뢰성과 실장신뢰성의 향상에 유리한 프린트배선판을 안정되게 제공할 수 있다.
따라서, 본 발명에 이러한 프린트배선판은 기판의 경량화, 슬림화 및 소형화에 용이하게 대응할 수 있어, 전자부품의 고성능화나 고밀도화가 요구되는 많은 분야에서 우수하게 적용된다.

Claims (16)

  1. 실장표면에 실장용 패드(2)를 포함하는 도체패턴과 그 도체패턴을 피복하는 솔더 레지스트(4)를 형성하여 이루어진 프린트배선판에 있어서, 상기 솔더 레지스트(4)의 막 두께는 15 ∼ 30㎛ 이고, 상기 솔더 레지스트(4)에 설치하는 개구부의 크기를 상기 실장용 패드(2)보다도 크게 함에 의해, 솔더 레지스트(4)가 패드와 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판.
  2. 제 1 항에 있어서, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(ΔX)를 20∼60㎛로 하는 것을 특징으로 하는 프린트배선판.
  3. 실장표면에 땜납범프(1)를 형성하여 이루어진 프린트배선판에 있어서, 상기 땜납범프(1)형성위치를 바이어홀(5)의 위치에 일치시켜 설치하며, 상기 바이어홀(5)이 금속피막으로 구성된 오목부를 갖는 것을 특징으로 하는 프린트배선판.
  4. 실장표면에 땜납범프(1)를 형성하여 이루어진 프린트배선판에 있어서, 상기 프린트배선판은 도체회로와 층간절연재가 교대로 적층된 구조를 갖고, 표층의 도체회로와 내층의 도체회로를 절연하는 층간절연재층에는 내층의 도체회로를 노출하는개구가 설치되고, 그 개구에는 상기 표층의 도체회로와 내층의 도체회로를 전기적으로 접속하는 금속피막으로 이루어지는 바이어홀(5)이 형성되고, 상기 바이어홀(5)이 금속피막으로 구성된 오목부를 갖고, 상기 바이어홀(5)에는 땜납범프(1)가 충전형성되어 있는 것을 특징으로 하는 프린트배선판.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 땜납범프(1)는 실장표면의 바이어홀(5)내에 충전함과 동시에 그 바로 위를 덮도록 형성한 것을 특징으로 하는 프린트배선판.
  6. 제 3 항 또는 제 4 항에 있어서, 상기 바이어홀(5)은 양면에 도체층을 가지는 절연재층의 표면으로부터 내층도체가 노출하도록 그 절연재층에 설치한 오목형의 개구부에 상기 내층도체와 외층도체를 전기적으로 접속하기 위한 금속막이 피막된 구조를 가지고 있는 것을 특징으로 하는 프린트배선판.
  7. 제 3 항 또는 제 4 항에 있어서, 땜납범프(1)를 가지고 있는 바이어홀(5)의 개구지름을 50∼220㎛의 크기로 하는 것을 특징으로 하는 프린트배선판.
  8. 제 3 항 또는 제 4 항에 있어서, 땜납범프(1)를 가지고 있는 바이어홀(5)의 랜드지름을 80∼300㎛의 크기로 하는 것을 특징으로 하는 프린트배선판.
  9. 실장표면에 솔더 레지스트(4)를 피복하고 땜납범프(1)를 가지고 있는 실장용 패드(2)를 형성하여 이루어진 프린트배선판에 있어서, 상기 땜납범프(1) 형성위치를 바이어홀(5)의 위치에 일치시켜 설치함과 동시에, 상기 솔더 레지스트(4)에 설치하는 개구부의 크기를 상기 바이어홀(5)의 랜드지름(Z)보다도 크게 함에 의해, 솔더 레지스트(4)가 바이어홀(5)과 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판.
  10. 실장표면에 솔더 레지스트(4)를 피복하고 땜납범프(1)를 가지고 있는 실장용 패드(2)를 형성하여 이루어진 프린트배선판에 있어서, 상기 프린트배선판은 도체회로와 층간절연재가 교대로 적층된 구조를 가지고 있고, 표층의 도체회로와 내층의 도체회로를 절연하는 층간절연재층에는 내층의 도체회로를 노출하는 개구가 설치되고, 그 개구에는 상기 표층의 도체회로와 내층의 도체회로를 전기적으로 접속하는 금속피막으로 이루어지는 바이어홀(5)이 형성되고, 그 바이어홀(5)에는 땜납범프(1)가 충전형성되고, 상기 솔더 레지스트(4)에 설치하는 개구부의 크기는 상기 바이어홀(5)의 랜드지름(Z)보다도 크게 함에 의해, 솔더 레지스트(4)가 바이어홀(5)과 겹치지 않도록 하는 것을 특징으로 하는 프린트배선판.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 땜납범프(1)는 실장표면의 바이어홀(5)내에 충전함과 동시에 그 바로 위를 덮도록 형성하는 것을 특징으로 하는 프린트배선판.
  12. 제 9 항 또는 제 10 항에 있어서, 상기 바이어홀(5)은 양면에 도체층을 갖는 절연재층의 표면으로부터 내층도체가 노출하도록 그 절연재층에 설치한 오목형의 개구부에, 상기 내층도체와 외층도체를 전기적으로 접속하기 위한 금속막이 피막된 구조를 가지고 있는 것을 특징으로 하는 프린트배선판.
  13. 제 9 항 또는 제 10 항에 있어서, 솔더 레지스트(4)의 개구 테두리와 실장용 패드(2)의 외주 테두리와의 사이에 생기는 클리어런스(ΔX)를 20∼60㎛로 하는 것을 특징으로 하는 프린트배선판.
  14. 제 9 항 또는 제 10 항에 있어서, 솔더 레지스트(4)의 막 두께를 15∼30㎛의 두께로 하는 것을 특징으로 하는 프린트배선판.
  15. 제 9 항 또는 제 10 항에 있어서, 땜납범프(1)를 가지고 있는 바이어홀(5)의 개구지름(Y)을 50∼220㎛m의 크기로 하는 것을 특징으로 하는 프린트배선판.
  16. 제 9 항 또는 제 10 항에 있어서, 땜납범프(1)를 갖는 바이어홀(5)의 랜드지름을 80∼300㎛의 크기로 하는 것을 특징으로 하는 프린트배선판.
KR1019970700629A 1995-06-06 1996-06-06 프린트배선판 KR100307776B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7139501A JPH08335781A (ja) 1995-06-06 1995-06-06 多層プリント配線板
JP95-139501 1995-06-06
JP95-144516 1995-06-12
JP14451695A JPH08340173A (ja) 1995-06-12 1995-06-12 プリント配線板
PCT/JP1996/001539 WO1996039796A1 (fr) 1995-06-06 1996-06-06 Plaquette de circuit imprime

Publications (2)

Publication Number Publication Date
KR970705331A KR970705331A (ko) 1997-09-06
KR100307776B1 true KR100307776B1 (ko) 2001-11-22

Family

ID=26472294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700629A KR100307776B1 (ko) 1995-06-06 1996-06-06 프린트배선판

Country Status (7)

Country Link
US (2) US6291778B1 (ko)
EP (1) EP0776150B1 (ko)
KR (1) KR100307776B1 (ko)
CN (1) CN1080981C (ko)
DE (1) DE69636212T2 (ko)
SG (2) SG65717A1 (ko)
WO (1) WO1996039796A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038235B1 (ko) 2009-08-31 2011-06-01 삼성전기주식회사 인쇄회로기판

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
EP1893005B1 (en) * 1997-07-08 2012-02-29 Ibiden Co., Ltd. Printed wiring board and method of producing a printed wiring board
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
CN100475005C (zh) 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
JPH11297889A (ja) 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2001251040A (ja) * 2000-03-06 2001-09-14 Stanley Electric Co Ltd 高周波用回路基板及びその製造方法
JP2001274537A (ja) * 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
KR100546695B1 (ko) * 2000-08-24 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 가요성 필름 구조
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
EP1392089A1 (en) * 2002-08-21 2004-02-25 Ultratera Corporation Printed circuit board with self align bonding pads thereon
DE112005000522T5 (de) * 2004-03-03 2007-01-18 Shinko Electric Industries Co., Ltd. Platinen-Herstellungsverfahren und Platine
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
JP5050384B2 (ja) 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
CN100531527C (zh) * 2007-01-23 2009-08-19 李东明 印刷电路板掩膜露孔电镀成型工艺
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
KR101022942B1 (ko) 2008-11-12 2011-03-16 삼성전기주식회사 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
JP5269563B2 (ja) 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
CN101754579B (zh) * 2009-11-16 2012-02-22 华为终端有限公司 城堡式模块及终端设备
TW201325338A (zh) * 2011-12-14 2013-06-16 Wistron Corp 避免金手指結構沾錫之電路板
KR20140086531A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US20220046792A1 (en) * 2020-08-07 2022-02-10 Infineon Technologies Ag Pre-Plating of Solder Layer on Solderable Elements for Diffusion Soldering

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572177U (ja) * 1992-03-05 1993-09-28 ティーディーケイ株式会社 多層基板による回路モジュール
JPH0653640A (ja) * 1992-07-30 1994-02-25 Toppan Printing Co Ltd プリント配線板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118595A (en) * 1977-06-06 1978-10-03 Bell Telephone Laboratories, Incorporated Crossovers and method of fabrication
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
AT389793B (de) * 1986-03-25 1990-01-25 Philips Nv Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
JPH0311792A (ja) 1989-06-09 1991-01-21 Fujitsu Ltd はんだバンプの形成方法
JPH045844A (ja) 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
JPH04337695A (ja) 1991-05-15 1992-11-25 Hitachi Cable Ltd 多層配線構造体
JPH04354398A (ja) 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
JP2541063Y2 (ja) * 1991-09-04 1997-07-09 日本電気株式会社 プリント基板のパターン構造
JP2658661B2 (ja) 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JPH05206622A (ja) * 1992-07-23 1993-08-13 Ibiden Co Ltd プリント配線板
JPH0669615A (ja) 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JPH07112107B2 (ja) 1992-12-21 1995-11-29 日本電気株式会社 プリント配線板及びその製造方法
JPH06204631A (ja) 1993-01-08 1994-07-22 Nec Toyama Ltd 印刷配線板
DE4310930A1 (de) * 1993-04-02 1994-10-06 Siemens Ag Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
JPH06350230A (ja) 1993-06-08 1994-12-22 Fujitsu Ten Ltd プリント配線基板及びその製造方法
JPH0794885A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 並設プラグイン実装用プリント板の前面板
JP2550881B2 (ja) * 1993-09-27 1996-11-06 日本電気株式会社 プリント配線板及びその検査方法
KR0141952B1 (ko) * 1994-12-19 1998-06-01 문정환 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572177U (ja) * 1992-03-05 1993-09-28 ティーディーケイ株式会社 多層基板による回路モジュール
JPH0653640A (ja) * 1992-07-30 1994-02-25 Toppan Printing Co Ltd プリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038235B1 (ko) 2009-08-31 2011-06-01 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
CN1155968A (zh) 1997-07-30
SG71838A1 (en) 2000-04-18
WO1996039796A1 (fr) 1996-12-12
DE69636212D1 (de) 2006-07-20
SG65717A1 (en) 1999-06-22
DE69636212T2 (de) 2007-04-05
US6291778B1 (en) 2001-09-18
KR970705331A (ko) 1997-09-06
CN1080981C (zh) 2002-03-13
EP0776150B1 (en) 2006-06-07
EP0776150A4 (en) 1999-03-31
US6303880B1 (en) 2001-10-16
EP0776150A1 (en) 1997-05-28

Similar Documents

Publication Publication Date Title
KR100307776B1 (ko) 프린트배선판
KR100271430B1 (ko) 다층프린트배선판
KR100485628B1 (ko) 프린트배선판및그의제조방법
KR100276802B1 (ko) 다층프린트배선판
US8705248B2 (en) Multilayer printed circuit board
US8912451B2 (en) Multilayered printed circuit board and method for manufacturing the same
US6835895B1 (en) Printed wiring board and method for manufacturing the same
JP3405886B2 (ja) 半田バンプの構造及びその形成方法
JP3610154B2 (ja) ワークフィルム及びワークフィルムを用いた多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee