JP2541745B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法Info
- Publication number
- JP2541745B2 JP2541745B2 JP6204193A JP6204193A JP2541745B2 JP 2541745 B2 JP2541745 B2 JP 2541745B2 JP 6204193 A JP6204193 A JP 6204193A JP 6204193 A JP6204193 A JP 6204193A JP 2541745 B2 JP2541745 B2 JP 2541745B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- stoichiometric
- silicon
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 64
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 44
- 239000002210 silicon-based material Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000002178 crystalline material Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 150000003377 silicon compounds Chemical class 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000037230 mobility Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- IPWKGIFRRBGCJO-IMJSIDKUSA-N Ala-Ser Chemical compound C[C@H]([NH3+])C(=O)N[C@@H](CO)C([O-])=O IPWKGIFRRBGCJO-IMJSIDKUSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NUFNQYOELLVIPL-UHFFFAOYSA-N acifluorfen Chemical compound C1=C([N+]([O-])=O)C(C(=O)O)=CC(OC=2C(=CC(=CC=2)C(F)(F)F)Cl)=C1 NUFNQYOELLVIPL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 150000001485 argon Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/091—Laser beam processing of fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、エネルギービームでア
ニールすることにより形成した半導電性結晶性シリコン
材料から成る本体部分を有する少なくとも１個の半導体
装置（例えば、薄膜トランジスタ）を具える電子装置を
製造方法に関するものであり、さらにこの方法によって
製造した電子装置に関するものである。本発明は、半導
体装置がこの半導体装置と同一基板より形成したスイッ
チング装置アレイを駆動する回路を構成する電子装置の
製造だけに限定されるものではない。このスイッチング
装置はＭＩＭ型とすることができ、電子装置は例えば液
晶表示装置又はデータメモリとすることができる。
ニールすることにより形成した半導電性結晶性シリコン
材料から成る本体部分を有する少なくとも１個の半導体
装置（例えば、薄膜トランジスタ）を具える電子装置を
製造方法に関するものであり、さらにこの方法によって
製造した電子装置に関するものである。本発明は、半導
体装置がこの半導体装置と同一基板より形成したスイッ
チング装置アレイを駆動する回路を構成する電子装置の
製造だけに限定されるものではない。このスイッチング
装置はＭＩＭ型とすることができ、電子装置は例えば液
晶表示装置又はデータメモリとすることができる。
【０００２】
【従来の技術】従来、液晶表示装置の画素の動作をアク
ティブ制御するアレイのスイッチング装置として非晶質
シリコン薄膜トランジスタ（ＴＦＴ）が用いられてい
た。ＭＩＭ型装置が２個の端子電極を有し比較的容易に
製造されるため、近年においては薄膜トランジスタの代
わりにＭＩＭ型の装置が用いられている。
ティブ制御するアレイのスイッチング装置として非晶質
シリコン薄膜トランジスタ（ＴＦＴ）が用いられてい
た。ＭＩＭ型装置が２個の端子電極を有し比較的容易に
製造されるため、近年においては薄膜トランジスタの代
わりにＭＩＭ型の装置が用いられている。
【０００３】ＭＩＭ型装置は、ダイオード電極を構成す
る２個の金属層（すなわち、導電性）間の絶縁材料の１
層又は複数の層における非線形電流−電圧特性を有する
スイッチングダイオード型のものである。つまり、“Ｍ
ＩＭ”という文言はMetallic-Insulative-Metallicの文
言から取り出されたものである。英国特許出願公開第２
２１３９８７及び第２２３１２００号、並びに欧州特許
出願ＥＰ−Ａ０１８２４８４号，ＥＰ−Ａ０２２０２０
９２号及びＥＰ−Ａ０３３３３９２号には、絶縁材料と
して非化学量論性のシリコンをベースとする化合物、例
えばシリコンニトライド、シリコンオキサイド、シリコ
ンオキシニトライド及び／又はシリコンカーバイドを用
いるＭＩＭ型装置の製造並びに液晶表示装置のアクティ
ブマトリックスアドレスを行うアレイ装置のスイッチン
グ装置として用いることについて記載されている。
る２個の金属層（すなわち、導電性）間の絶縁材料の１
層又は複数の層における非線形電流−電圧特性を有する
スイッチングダイオード型のものである。つまり、“Ｍ
ＩＭ”という文言はMetallic-Insulative-Metallicの文
言から取り出されたものである。英国特許出願公開第２
２１３９８７及び第２２３１２００号、並びに欧州特許
出願ＥＰ−Ａ０１８２４８４号，ＥＰ−Ａ０２２０２０
９２号及びＥＰ−Ａ０３３３３９２号には、絶縁材料と
して非化学量論性のシリコンをベースとする化合物、例
えばシリコンニトライド、シリコンオキサイド、シリコ
ンオキシニトライド及び／又はシリコンカーバイドを用
いるＭＩＭ型装置の製造並びに液晶表示装置のアクティ
ブマトリックスアドレスを行うアレイ装置のスイッチン
グ装置として用いることについて記載されている。
【０００４】アレイ中のＭＩＭ型装置は、適当に高い走
査電圧信号（例えば、１０〜１５Ｖの範囲）を表示装置
の行導体に順次印加することによりオンに切り換えられ
る。ここで英国特許出願公開第２２１３９８７号及び第
２２３１２００号、並びに欧州特許出願公開１８２４８
４号、２０２０９２号及び３３３３９２号の全記載内容
を本願の内容に援用する。
査電圧信号（例えば、１０〜１５Ｖの範囲）を表示装置
の行導体に順次印加することによりオンに切り換えられ
る。ここで英国特許出願公開第２２１３９８７号及び第
２２３１２００号、並びに欧州特許出願公開１８２４８
４号、２０２０９２号及び３３３３９２号の全記載内容
を本願の内容に援用する。
【０００５】このアレイをアドレスする駆動回路はアレ
イと同一の基板上に一体化して外部接続回路の数を減少
させることが好ましい。典型的には、基板はガラスやプ
ラスチック材料のような安価な基板材料とし、低温処理
工程を用いて駆動回路を製造する必要がある。従って、
好ましくは、駆動回路を製造するために用いる半導体装
置の技術は、基板を例えば約７００℃以上の温度まで加
熱すること（少なくとも相当な時間に亘って）を含むべ
きではない。
イと同一の基板上に一体化して外部接続回路の数を減少
させることが好ましい。典型的には、基板はガラスやプ
ラスチック材料のような安価な基板材料とし、低温処理
工程を用いて駆動回路を製造する必要がある。従って、
好ましくは、駆動回路を製造するために用いる半導体装
置の技術は、基板を例えば約７００℃以上の温度まで加
熱すること（少なくとも相当な時間に亘って）を含むべ
きではない。
【０００６】スイッチングアレイが薄膜トランジスタで
構成される場合、駆動回路は表示基板上に一体形成した
薄膜トランジスタで構成することができる。従って、列
駆動回路は充分に高い移動度を有する薄膜トランジスタ
で形成して行導体を例えばテレビジョン表示装置用の約
３０ｋＨｚで走査することができる。簡単に言えば、こ
の走査速度を達成するためには、約１ｃｍ2 ・Ｖ-1秒-1
を越える電界効果移動度を必要とし、この高い移動度
は、基板上に層を形成しこの層の少なくとも一部をエネ
ルギービームでアニールすることによって形成されるシ
リコン結晶材料で達成することができる。ＣＷアルゴン
レーザビームを用いる実施例が１９８８年１２月に発行
された「ＩＥＥＥ Transactions on Electron Device
s」第３５巻“ハイ−ボルテージ ポリシリコン ＴＦ
Ｔｓ ウィズ マルチ−チャネル ストラクチュ（High
-Voltage polysilicon TFTs with multi-channil struc
ture)"、１９８９年に発行された雑誌「Non-Crystallin
e Solids」第１１５巻第１４７頁〜１４９頁に記載され
ている文献“ロー テンパレチャ ファブリケーション
オブ ポリーＳｉ ＴＦＴｓバイレーザ インデュース
ド クリスライゼーション オブ ａ−Ｓｉ（Low Temp
erature of poly-Si TFTs by Laser Crystallization o
f a-Si)"、及び１９９０年１月に発行された雑誌「ＩＥ
ＥＥ Transactions or Electron Device 」第３巻、第
１２１〜１２７頁に記載されている文献”ア レーザー
リクリスタラィゼーション テクニーク フォ シリ
コーン−ＴＦＴ インテグレーテッド サーキュート
オン クゥオーツ サブストレート アンド イッツ
アプリケーション ツウ スモールサイズ モノリシッ
クアクティブ−マトリックスＬＣＤｓ（A laser-recrys
tallization technequefor Silecon-TFT integrated ci
rcuits on quartz substrate, and its application to
small-size monolithic active-matrix LCDs)" に記
載されている。これら文献の記載内容全体は本願の内容
として援用する。これら既知のレーザアニールする装置
処理技術において、堆積層は半導電性非晶質シリコン又
は微小粒径シリコンとされ、レーザビームで加熱するこ
とにより大粒径の多結晶シリコン(ポリシリコン) に変
換されている。この技術により、ＴＦＴスイッチングア
レイの駆動回路を構成する満足し得るＴＦＴが得られ
る。
構成される場合、駆動回路は表示基板上に一体形成した
薄膜トランジスタで構成することができる。従って、列
駆動回路は充分に高い移動度を有する薄膜トランジスタ
で形成して行導体を例えばテレビジョン表示装置用の約
３０ｋＨｚで走査することができる。簡単に言えば、こ
の走査速度を達成するためには、約１ｃｍ2 ・Ｖ-1秒-1
を越える電界効果移動度を必要とし、この高い移動度
は、基板上に層を形成しこの層の少なくとも一部をエネ
ルギービームでアニールすることによって形成されるシ
リコン結晶材料で達成することができる。ＣＷアルゴン
レーザビームを用いる実施例が１９８８年１２月に発行
された「ＩＥＥＥ Transactions on Electron Device
s」第３５巻“ハイ−ボルテージ ポリシリコン ＴＦ
Ｔｓ ウィズ マルチ−チャネル ストラクチュ（High
-Voltage polysilicon TFTs with multi-channil struc
ture)"、１９８９年に発行された雑誌「Non-Crystallin
e Solids」第１１５巻第１４７頁〜１４９頁に記載され
ている文献“ロー テンパレチャ ファブリケーション
オブ ポリーＳｉ ＴＦＴｓバイレーザ インデュース
ド クリスライゼーション オブ ａ−Ｓｉ（Low Temp
erature of poly-Si TFTs by Laser Crystallization o
f a-Si)"、及び１９９０年１月に発行された雑誌「ＩＥ
ＥＥ Transactions or Electron Device 」第３巻、第
１２１〜１２７頁に記載されている文献”ア レーザー
リクリスタラィゼーション テクニーク フォ シリ
コーン−ＴＦＴ インテグレーテッド サーキュート
オン クゥオーツ サブストレート アンド イッツ
アプリケーション ツウ スモールサイズ モノリシッ
クアクティブ−マトリックスＬＣＤｓ（A laser-recrys
tallization technequefor Silecon-TFT integrated ci
rcuits on quartz substrate, and its application to
small-size monolithic active-matrix LCDs)" に記
載されている。これら文献の記載内容全体は本願の内容
として援用する。これら既知のレーザアニールする装置
処理技術において、堆積層は半導電性非晶質シリコン又
は微小粒径シリコンとされ、レーザビームで加熱するこ
とにより大粒径の多結晶シリコン(ポリシリコン) に変
換されている。この技術により、ＴＦＴスイッチングア
レイの駆動回路を構成する満足し得るＴＦＴが得られ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、ＭＩＭ
装置アレイ用の駆動回路はＭＩＭ型の装置として製造す
ることができず、従ってスイッチングアレイをＭＩＭ型
の装置で構成する場合、異なる材料を用いる異なる技術
が基板について必要となる。
装置アレイ用の駆動回路はＭＩＭ型の装置として製造す
ることができず、従ってスイッチングアレイをＭＩＭ型
の装置で構成する場合、異なる材料を用いる異なる技術
が基板について必要となる。
【０００８】本発明の目的は、ＭＩＭ装置技術の非適合
性の欠点を駆動回路装置で克服すること、特に装置基板
に対して低温処理することができる方法で半導体装置用
の好適な半導電性材料を形成する別の方法を提供するこ
とにある。
性の欠点を駆動回路装置で克服すること、特に装置基板
に対して低温処理することができる方法で半導体装置用
の好適な半導電性材料を形成する別の方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段及び作用】本発明は、高い
移動度の薄膜トランジスタ及び他の半導体装置を構成す
るのに充分な品質の半導電性シリコン材料の本体部分
は、(a) 絶縁性のシリコンベースの非化学量論性化合物
材料の層を堆積し、(b) この材料をエネルギービームで
加熱することにより半導電性結晶性シリコン材料に変換
することにより形成できるという認識に基づいている。
移動度の薄膜トランジスタ及び他の半導体装置を構成す
るのに充分な品質の半導電性シリコン材料の本体部分
は、(a) 絶縁性のシリコンベースの非化学量論性化合物
材料の層を堆積し、(b) この材料をエネルギービームで
加熱することにより半導電性結晶性シリコン材料に変換
することにより形成できるという認識に基づいている。
【００１０】従って、本発明は、半導電性結晶性シリコ
ン材料から成る本体部分を有する少なくとも１個の半導
体装置を具える電子装置を製造するに際し、前記シリコ
ン結晶材料を、基板上に層を堆積し、この層の少なくと
も一部をエネルギービームでアニールすることにより形
成される電子装置の製造方法において、前記層を、少な
くとも１種類の他の元素を含む絶縁性の非化学量論性シ
リコン化合物材料の層として形成し、この絶縁性の非化
学量論性シリコン化合物材料の一部をエネルギービーム
で加熱することにより前記本体部分の半導電性シリコン
結晶材料に変換し、前記絶縁性非化学量論性シリコン化
合物材料の別の部分についてはエネルギービームで処理
せず、製造された電子装置中に絶縁性材料として基板上
に残存させることを特徴とする。
ン材料から成る本体部分を有する少なくとも１個の半導
体装置を具える電子装置を製造するに際し、前記シリコ
ン結晶材料を、基板上に層を堆積し、この層の少なくと
も一部をエネルギービームでアニールすることにより形
成される電子装置の製造方法において、前記層を、少な
くとも１種類の他の元素を含む絶縁性の非化学量論性シ
リコン化合物材料の層として形成し、この絶縁性の非化
学量論性シリコン化合物材料の一部をエネルギービーム
で加熱することにより前記本体部分の半導電性シリコン
結晶材料に変換し、前記絶縁性非化学量論性シリコン化
合物材料の別の部分についてはエネルギービームで処理
せず、製造された電子装置中に絶縁性材料として基板上
に残存させることを特徴とする。
【００１１】装置処理技術は、エネルギービームを用い
て絶縁性化合物材料を半導電性結晶性シリコン材料に変
換することに基づいており、その処理技術は個々の低温
要件に適合して個々の安価な基板を処理することができ
る。層全体を半導電性シリコン材料に変換することがで
きる。一方、ビーム（例えば、レーザからのビームが最
も一般的である）の波長及びエネルギー並びにレーザ照
射される区域を適切に制御して堆積層のどの部分を変換
すべきか及びどの部分を変換すべきでないかを制御する
ことができる。これにより、堆積層の厚さ方向における
変換すべき深さ及び表面領域の長さ方向における変換す
べき位置を正確に規定することができる。
て絶縁性化合物材料を半導電性結晶性シリコン材料に変
換することに基づいており、その処理技術は個々の低温
要件に適合して個々の安価な基板を処理することができ
る。層全体を半導電性シリコン材料に変換することがで
きる。一方、ビーム（例えば、レーザからのビームが最
も一般的である）の波長及びエネルギー並びにレーザ照
射される区域を適切に制御して堆積層のどの部分を変換
すべきか及びどの部分を変換すべきでないかを制御する
ことができる。これにより、堆積層の厚さ方向における
変換すべき深さ及び表面領域の長さ方向における変換す
べき位置を正確に規定することができる。
【００１２】従って、選択的にマスキングし又は選択的
にエネルギービームを照射することにより、堆積した層
の第１の区域をエネルギービームでアニールして半導体
装置のための半導電性結晶性シリコン材料を形成するこ
とができ、堆積した層のエネルギービームが照射されな
かった第２の区域を製造されるべき電子装置の絶縁性非
化学量論性の化合物材料として基板上に維持することが
できる。この第２の区域は製造された装置において、例
えばアクティブな装置間又は装置の区域間において構造
上簡単な絶縁作用を果たす。
にエネルギービームを照射することにより、堆積した層
の第１の区域をエネルギービームでアニールして半導体
装置のための半導電性結晶性シリコン材料を形成するこ
とができ、堆積した層のエネルギービームが照射されな
かった第２の区域を製造されるべき電子装置の絶縁性非
化学量論性の化合物材料として基板上に維持することが
できる。この第２の区域は製造された装置において、例
えばアクティブな装置間又は装置の区域間において構造
上簡単な絶縁作用を果たす。
【００１３】一方、本発明によれば、絶縁非化学量論性
化合物材料の堆積層はＭＩＭ型のスイッチング装置を構
成するのに好適な材料、例えば非化学量論性シリコンニ
トライドとすることができる。実際には、ＭＩＭ装置を
構成するためにすでに用いられている絶縁性材料から、
シリコンリッチの範囲を本発明に基づいて適切に選択し
てエネルギービームでアニールすることにより半導電性
結晶性シリコンに変換することができる。従って、本発
明者は、ＭＩＭスイッチングアレイの装置に適合する行
駆動薄膜トランジスタのような高移動度半導体装置の製
造方法を提供する。絶縁性非化学量論化合物材料層の第
１の区域はエネルギービームにより薄膜トランジスタ又
は他の半導体装置のための半導電性結晶性シリコン材料
に変換され、第２の区域はそのまま維持され、２個の電
極が設けられて基板上にＭＩＭ型のスイッチング装置を
構成する。
化合物材料の堆積層はＭＩＭ型のスイッチング装置を構
成するのに好適な材料、例えば非化学量論性シリコンニ
トライドとすることができる。実際には、ＭＩＭ装置を
構成するためにすでに用いられている絶縁性材料から、
シリコンリッチの範囲を本発明に基づいて適切に選択し
てエネルギービームでアニールすることにより半導電性
結晶性シリコンに変換することができる。従って、本発
明者は、ＭＩＭスイッチングアレイの装置に適合する行
駆動薄膜トランジスタのような高移動度半導体装置の製
造方法を提供する。絶縁性非化学量論化合物材料層の第
１の区域はエネルギービームにより薄膜トランジスタ又
は他の半導体装置のための半導電性結晶性シリコン材料
に変換され、第２の区域はそのまま維持され、２個の電
極が設けられて基板上にＭＩＭ型のスイッチング装置を
構成する。
【００１４】堆積層の照射区域は層の全厚さに亘って半
導体結晶性シリコン材料に変換することができる。一
方、エネルギービームを用いることにより堆積層中にお
ける吸収深さが堆積層の厚さよりも薄く絶縁性非化学量
論性化合物材料がその厚さの一部に亘ってだけ半導電性
結晶に変換される短いビーム波長を選択することができ
る。この場合、エネルギービームにより基板の加熱を減
少させることができ安価な低温処理用の基板に電子装置
を形成することができる。下側に位置する非変換部分を
用いて半導電性結晶性シリコン材料と基板との間に絶縁
性中間領域を形成することができる。
導体結晶性シリコン材料に変換することができる。一
方、エネルギービームを用いることにより堆積層中にお
ける吸収深さが堆積層の厚さよりも薄く絶縁性非化学量
論性化合物材料がその厚さの一部に亘ってだけ半導電性
結晶に変換される短いビーム波長を選択することができ
る。この場合、エネルギービームにより基板の加熱を減
少させることができ安価な低温処理用の基板に電子装置
を形成することができる。下側に位置する非変換部分を
用いて半導電性結晶性シリコン材料と基板との間に絶縁
性中間領域を形成することができる。
【００１５】一方、堆積層の下側非変換部分は半導体装
置のアクティブ部分を構成することもできる。従って、
例えば、この半導体装置は、層を堆積する前に基板上に
形成したゲートを有する薄膜トランジスタとすることが
できる。この場合、この半導体結晶性シリコン材料は、
このトランジスタのチャネル領域を形成し、絶縁性非化
学量論性化合物材料は下側に位置するゲートと上側に位
置するチャネル領域との迄ゲート絶縁体の少なくとも一
部を形成することができる。これにより、簡単な方法で
絶縁されたゲートＴＦＴを製造することができる。以
下、図面に基づいて本発明を詳細に説明する。
置のアクティブ部分を構成することもできる。従って、
例えば、この半導体装置は、層を堆積する前に基板上に
形成したゲートを有する薄膜トランジスタとすることが
できる。この場合、この半導体結晶性シリコン材料は、
このトランジスタのチャネル領域を形成し、絶縁性非化
学量論性化合物材料は下側に位置するゲートと上側に位
置するチャネル領域との迄ゲート絶縁体の少なくとも一
部を形成することができる。これにより、簡単な方法で
絶縁されたゲートＴＦＴを製造することができる。以
下、図面に基づいて本発明を詳細に説明する。
【００１６】
【実施例】全ての図面は線図的に表示したものであり、
スケール通りに記載されていない。図面を明瞭にするた
め、図面の一部の寸法及び倍率は拡大され又は縮小され
ている。また、実施例において同一又は対応する部材に
は同一の符号を付して説明する。
スケール通りに記載されていない。図面を明瞭にするた
め、図面の一部の寸法及び倍率は拡大され又は縮小され
ている。また、実施例において同一又は対応する部材に
は同一の符号を付して説明する。
【００１７】ＭＩＭスイッチング装置及びＴＦＴ駆動回
路の製造方法に関する説明を除き、図１の液晶表示装置
は英国特許出願公開第２２１３９８７号の第１図及び第
２図の記載内容と同一である。本発明による電子装置は
個々の画素１０の行列マトリックを有し、図面を簡単化
するため図１には数個の画素だけを示す。実際には、例
えばテレビジョン表示装置の場合１０5 個又はこの程度
の画素を有している。各画素は２個の離間した基板（例
えば、ガラス又は他の安価な絶縁材料）の互いに対向す
る表面上に支持されている電極対によって規定され、こ
れら基板間に液晶材料を配置する。画素アレイは基板の
主要な中央領域上に位置し、駆動回路２８及び２９は周
辺領域に配置する。
路の製造方法に関する説明を除き、図１の液晶表示装置
は英国特許出願公開第２２１３９８７号の第１図及び第
２図の記載内容と同一である。本発明による電子装置は
個々の画素１０の行列マトリックを有し、図面を簡単化
するため図１には数個の画素だけを示す。実際には、例
えばテレビジョン表示装置の場合１０5 個又はこの程度
の画素を有している。各画素は２個の離間した基板（例
えば、ガラス又は他の安価な絶縁材料）の互いに対向す
る表面上に支持されている電極対によって規定され、こ
れら基板間に液晶材料を配置する。画素アレイは基板の
主要な中央領域上に位置し、駆動回路２８及び２９は周
辺領域に配置する。
【００１８】特に、一方の基板１４（図２に示す）は個
々の透明電極１８のアレイを支持し、これら電極アレイ
はそれぞれ一般的に矩形であり列及び行として配置す
る。各個々の電極１８は各画素１０の区域を規定する。
基板１４は、ＭＩＭ２４のスイッチング（画素電極１８
と一体化されている）と、平行列アドレス導体２２の組
と、列駆動回路２８（例えば、薄膜トランジスタ２６及
び２７）とを支持する。
々の透明電極１８のアレイを支持し、これら電極アレイ
はそれぞれ一般的に矩形であり列及び行として配置す
る。各個々の電極１８は各画素１０の区域を規定する。
基板１４は、ＭＩＭ２４のスイッチング（画素電極１８
と一体化されている）と、平行列アドレス導体２２の組
と、列駆動回路２８（例えば、薄膜トランジスタ２６及
び２７）とを支持する。
【００１９】他方の基板（図示せず）は、列駆動回路２
９に接続されている平行列アドレス導体２０の組を支持
する。列アドレス導体２０は行導体２２に対して直角に
延在する。これら導体が画素電極１８と重畳する位置に
おいて、導体２０が画素１０の他方の電極を構成する。
９に接続されている平行列アドレス導体２０の組を支持
する。列アドレス導体２０は行導体２２に対して直角に
延在する。これら導体が画素電極１８と重畳する位置に
おいて、導体２０が画素１０の他方の電極を構成する。
【００２０】同一行中の全ての画素の画素電極１８は、
ＭＩＭ装置２４の形態の関連する直列接続した２端子非
線形スイッチング素子を介して各行アドレス導体２２に
接続する（図１および２）。各画素毎にただ１個のＭＩ
Ｍ装置を図示したが、既知の方法により２個又はそれ以
上のＭＩＭ装置２４を各画素１０とに関連させることも
できる。
ＭＩＭ装置２４の形態の関連する直列接続した２端子非
線形スイッチング素子を介して各行アドレス導体２２に
接続する（図１および２）。各画素毎にただ１個のＭＩ
Ｍ装置を図示したが、既知の方法により２個又はそれ以
上のＭＩＭ装置２４を各画素１０とに関連させることも
できる。
【００２１】個々の画素１０は、回路２８から各行導体
２２に順次供給される走査信号を用いて通常の方法でア
ドレスされ、ビデオデータ信号は回路２９から列導体２
０に適切に同期して供給され、ビデオ情報に用いて画素
の光透過性を変調する。画素１０は時間ベースで行に附
勢され、例えば１スィールドのＴＶ画像が構築される。
２２に順次供給される走査信号を用いて通常の方法でア
ドレスされ、ビデオデータ信号は回路２９から列導体２
０に適切に同期して供給され、ビデオ情報に用いて画素
の光透過性を変調する。画素１０は時間ベースで行に附
勢され、例えば１スィールドのＴＶ画像が構築される。
【００２２】この表示装置及びその動作はＭＩＭ型の非
線形スイッチング装置を用いる既知表示装置と同一であ
る。従って、この装置の説明は簡単なものとし、多くは
回路ブロック２８，２９として図示した列及び行駆動回
路について説明するＴＶ表示装置の場合、列駆動回路２
８は典型的な場合約３０ｋＨｚで駆動し、行駆動回路２
９は約ＭＨｚで駆動する。列駆動回路及び行駆動回路共
に薄膜トランジスタで構成することができる。一例とし
て、図１はインバータの形態で接続され行アドレス導体
２２を駆動する２個のＴＦＴ２６及び２７を示す。
線形スイッチング装置を用いる既知表示装置と同一であ
る。従って、この装置の説明は簡単なものとし、多くは
回路ブロック２８，２９として図示した列及び行駆動回
路について説明するＴＶ表示装置の場合、列駆動回路２
８は典型的な場合約３０ｋＨｚで駆動し、行駆動回路２
９は約ＭＨｚで駆動する。列駆動回路及び行駆動回路共
に薄膜トランジスタで構成することができる。一例とし
て、図１はインバータの形態で接続され行アドレス導体
２２を駆動する２個のＴＦＴ２６及び２７を示す。
【００２３】低コストの基板は高温処理に耐えることが
できないので、画素アレイ及び駆動回路を形成するため
に用いる基板処理は低い基板処理温度だけを含むものと
する。行駆動回路２８のＴＦＴは、本発明による製造工
程を利用して基板１４上に形成する。従って、例えばＴ
ＦＴ２６は本発明によって形成され、本体部分３６を具
える。この本体部分は、行駆動トランジスタとして満足
し得る機能を果たすように１ｃｍ1 Ｖ-1・秒-1以上の電
界効果移動度を有する半導電性結晶シリコン材料で構成
する。列駆動回路２９及び列導体２０を有する他の基板
は既知の方法で作成することができる。
できないので、画素アレイ及び駆動回路を形成するため
に用いる基板処理は低い基板処理温度だけを含むものと
する。行駆動回路２８のＴＦＴは、本発明による製造工
程を利用して基板１４上に形成する。従って、例えばＴ
ＦＴ２６は本発明によって形成され、本体部分３６を具
える。この本体部分は、行駆動トランジスタとして満足
し得る機能を果たすように１ｃｍ1 Ｖ-1・秒-1以上の電
界効果移動度を有する半導電性結晶シリコン材料で構成
する。列駆動回路２９及び列導体２０を有する他の基板
は既知の方法で作成することができる。
【００２４】従って、本発明では、本電子装置は、少な
くとも１種類の他の元素を含むシリコンの絶縁性非化学
量論性化合物材料の層３２を基板１４上に堆積する工程
(a)（図４）と、層３２の一部をエネルギービーム４０
（例えばエキシマレーザ）を用いてアニーリングしてエ
ネルギービーム４０で加熱することにより部分３６を半
導電性結晶シリコン材料に変換する工程 (b)（図５）と
を含む。
くとも１種類の他の元素を含むシリコンの絶縁性非化学
量論性化合物材料の層３２を基板１４上に堆積する工程
(a)（図４）と、層３２の一部をエネルギービーム４０
（例えばエキシマレーザ）を用いてアニーリングしてエ
ネルギービーム４０で加熱することにより部分３６を半
導電性結晶シリコン材料に変換する工程 (b)（図５）と
を含む。
【００２５】図３〜５は本発明による特有な方法を用い
て図２のＴＦＴ２６及びＭＩＭ２４の製造における各工
程を示し、本発明の方法はフォトリソグラフィマスクア
ライメント工程を３回だけ必要とする。この方法におい
て、堆積層３２の１個又はそれ以上の周辺区域４１（駆
動回路２８の区域に対応する）をエネルギービーム４０
でアニールしてＴＦＴ２６，２７等の本体部分の半導電
性結晶シリコン材料体を形成し、堆積層３２の１個又は
それ以上の中央区域４２（画像表示区域に対応する）に
はエネルギービーム４０を照射しないでＭＩＭ装置２４
の絶縁性の非化学量論性化合物材料として基板１４上に
そのまま維持する。
て図２のＴＦＴ２６及びＭＩＭ２４の製造における各工
程を示し、本発明の方法はフォトリソグラフィマスクア
ライメント工程を３回だけ必要とする。この方法におい
て、堆積層３２の１個又はそれ以上の周辺区域４１（駆
動回路２８の区域に対応する）をエネルギービーム４０
でアニールしてＴＦＴ２６，２７等の本体部分の半導電
性結晶シリコン材料体を形成し、堆積層３２の１個又は
それ以上の中央区域４２（画像表示区域に対応する）に
はエネルギービーム４０を照射しないでＭＩＭ装置２４
の絶縁性の非化学量論性化合物材料として基板１４上に
そのまま維持する。
【００２６】この実施例において、ＴＦＴ２６は基板１
４と隣接するゲート電極３１を有する、いわゆる“反転
型”とし、ＭＩＭ装置２４は基板１４に隣接する１個の
電極３０を有する縦型とする。これら電極３０及び３１
は、導電性材料を基板１４上に堆積し、そのまま維持す
べき区域をフォトリソグラフィで規定し、余分の材料を
エッチングにより除去することにより既知の方法で形成
される。
４と隣接するゲート電極３１を有する、いわゆる“反転
型”とし、ＭＩＭ装置２４は基板１４に隣接する１個の
電極３０を有する縦型とする。これら電極３０及び３１
は、導電性材料を基板１４上に堆積し、そのまま維持す
べき区域をフォトリソグラフィで規定し、余分の材料を
エッチングにより除去することにより既知の方法で形成
される。
【００２７】図２〜５に示す実施例において、電極３０
及び３１は共に２個の層を有し、例えば一方の層は不透
明金属３０ａ及び３１ａ（例えば、クロム）とし、他方
の層３０ｂ及び３１ｂは例えばインジウム リン オキ
サイド（ＩＴＯ）の透明層とすることができる。この場
合、図２に示す最終的な装置のＭＩＭ電極部３０ｂは、
画素電極を構成する大面積の非コートＩＴＯ区域１８の
うちの小面積のクロムコート延長部とすることができ
る。一方、図３〜５に示す工程において、このＩＴＯ電
極区域１８は、後で除去される対応するクロム区１８ａ
がコートされている。しかしながら、ＩＴＯがＴＦＴゲ
ート電極３１ａの直下に存在せずＭＩＭ電極３０ａがＭ
ＩＭ電極３０ａの縁部とオーバラップしてＭＩＭ２４を
ＩＴＯの透明画素電極１８に接続した他の形態のものと
することもできる。
及び３１は共に２個の層を有し、例えば一方の層は不透
明金属３０ａ及び３１ａ（例えば、クロム）とし、他方
の層３０ｂ及び３１ｂは例えばインジウム リン オキ
サイド（ＩＴＯ）の透明層とすることができる。この場
合、図２に示す最終的な装置のＭＩＭ電極部３０ｂは、
画素電極を構成する大面積の非コートＩＴＯ区域１８の
うちの小面積のクロムコート延長部とすることができ
る。一方、図３〜５に示す工程において、このＩＴＯ電
極区域１８は、後で除去される対応するクロム区１８ａ
がコートされている。しかしながら、ＩＴＯがＴＦＴゲ
ート電極３１ａの直下に存在せずＭＩＭ電極３０ａがＭ
ＩＭ電極３０ａの縁部とオーバラップしてＭＩＭ２４を
ＩＴＯの透明画素電極１８に接続した他の形態のものと
することもできる。
【００２８】絶縁性の非化学量論性化合物材料３２は基
板１４上及び電極パターン１８，３０及び３１上に適切
な低温度で堆積する。層３２の材料は、例えば非化学量
論性シリコン ナイトライド（ＳｉＮｘ）、非化学量論
性シリコン オキシナイトライド（ＳｉＮｘＯｙ）、非
化学量論性シリコン オキサイド（ＳｉＯｘ）及び／又
はシリコン カーバイド（ＳｉＣｘ）とすることができ
る。この層３２の非化学量論性はシリコン濃度（すなわ
ち、化合物の化学当量比よりも大きくなる）が過剰にな
り及び他の元素が不足すると増大し、これによりエネル
ギービーム４０により加熱する際絶縁性材料からＴＦＴ
２６，２７等の本体部分用の半導電性結晶シリコン材料
への変換が促進される。好ましくは、堆積した層３２は
高い濃度の水素を含むので、水素が変換された材料層３
２中に含まれ結晶粒子界面を不動化する。さらに、残留
する絶縁性材料層３２の非化学量論性に起因する格子欠
陥は、ＭＩＭ装置２４の切り換え可能な非線形電流−電
圧特性の形成に重要な役割を果たし、その抵抗は低印加
電圧で高くなり高印加電圧において顕著に降下するの
で、画素１０を駆動する際適切な電流を流すことができ
る。
板１４上及び電極パターン１８，３０及び３１上に適切
な低温度で堆積する。層３２の材料は、例えば非化学量
論性シリコン ナイトライド（ＳｉＮｘ）、非化学量論
性シリコン オキシナイトライド（ＳｉＮｘＯｙ）、非
化学量論性シリコン オキサイド（ＳｉＯｘ）及び／又
はシリコン カーバイド（ＳｉＣｘ）とすることができ
る。この層３２の非化学量論性はシリコン濃度（すなわ
ち、化合物の化学当量比よりも大きくなる）が過剰にな
り及び他の元素が不足すると増大し、これによりエネル
ギービーム４０により加熱する際絶縁性材料からＴＦＴ
２６，２７等の本体部分用の半導電性結晶シリコン材料
への変換が促進される。好ましくは、堆積した層３２は
高い濃度の水素を含むので、水素が変換された材料層３
２中に含まれ結晶粒子界面を不動化する。さらに、残留
する絶縁性材料層３２の非化学量論性に起因する格子欠
陥は、ＭＩＭ装置２４の切り換え可能な非線形電流−電
圧特性の形成に重要な役割を果たし、その抵抗は低印加
電圧で高くなり高印加電圧において顕著に降下するの
で、画素１０を駆動する際適切な電流を流すことができ
る。
【００２９】絶縁性非化学量論性材料層３２は、プラズ
マエンハンスド低圧化学気相堆積処理を用いてガラス基
板上に堆積させることができる。シリコンナイトライド
の場合、例えばシラン（ＳｉＨ4)、窒素（Ｎ2)及び水素
（Ｈ2)の気相混合物をＰＥＣＶＤに用いることができ
る。このガスはプラズマＣＶＤ反応チャンバに例えば１
トール（１３３パスカル）の圧力で、ＭＩＭ装置２４の
ための所望の非線形電気特性及びＴＦＴ２６のための所
望の結晶性シリコン変換特性の両方を有するシリコンリ
ッチなシリコンナイトライドを得るのに好適な比率で導
入する。ガラス基板１４の温度は堆積中比較的低い温
度、例えばガラスの軟化点よりも充分に低い約２００°
とする。ＭＩＭ２４及びＴＦＴ２６の両方に所望の装置
特性に応じて、堆積層３２の厚さを２０〜２００ｎｍ、
例えば約１００ｎｍ（すなわち、１０3 オングストロー
ム）に設定することができる。
マエンハンスド低圧化学気相堆積処理を用いてガラス基
板上に堆積させることができる。シリコンナイトライド
の場合、例えばシラン（ＳｉＨ4)、窒素（Ｎ2)及び水素
（Ｈ2)の気相混合物をＰＥＣＶＤに用いることができ
る。このガスはプラズマＣＶＤ反応チャンバに例えば１
トール（１３３パスカル）の圧力で、ＭＩＭ装置２４の
ための所望の非線形電気特性及びＴＦＴ２６のための所
望の結晶性シリコン変換特性の両方を有するシリコンリ
ッチなシリコンナイトライドを得るのに好適な比率で導
入する。ガラス基板１４の温度は堆積中比較的低い温
度、例えばガラスの軟化点よりも充分に低い約２００°
とする。ＭＩＭ２４及びＴＦＴ２６の両方に所望の装置
特性に応じて、堆積層３２の厚さを２０〜２００ｎｍ、
例えば約１００ｎｍ（すなわち、１０3 オングストロー
ム）に設定することができる。
【００３０】シリコンオキシニトライドのプラズマＣＶ
Ｄの場合、シランと、アンモニア（ＮＨ3 ）と、酸化窒
素（Ｎ2 Ｏ）との気相混合物を用いることができる。非
化学量論シリコンカーバイドのプラズマエンハンスドＣ
ＶＤの場合、シランと、水素と、メタン（ＣＨ4 ）との
気相混合物を用いることができる。ＰＥＣＶＤの代わり
に、他の材料堆積技術、例えばスパッタ堆積を用いるこ
ともできる。従って、例えばシリコンリック非化学量論
性のシリコンカーバイド、シリコンオキサイド及び／又
はシリコンニトライドは、酸素を有するアルゴン、窒素
及びＯ，Ｎ及びＣを全て他のガスの気相混合物を用いる
イオンでシリコンターゲット又はシリコン化物ターゲッ
トの反応性スパッタリングにより堆積することができ
る。層３２は非化学量論性材料の組み合わせとして、例
えば上下の異なる層として又は混合したものとして形成
することができ、これにより装置２４，２６の所望の特
性を制御することができる。
Ｄの場合、シランと、アンモニア（ＮＨ3 ）と、酸化窒
素（Ｎ2 Ｏ）との気相混合物を用いることができる。非
化学量論シリコンカーバイドのプラズマエンハンスドＣ
ＶＤの場合、シランと、水素と、メタン（ＣＨ4 ）との
気相混合物を用いることができる。ＰＥＣＶＤの代わり
に、他の材料堆積技術、例えばスパッタ堆積を用いるこ
ともできる。従って、例えばシリコンリック非化学量論
性のシリコンカーバイド、シリコンオキサイド及び／又
はシリコンニトライドは、酸素を有するアルゴン、窒素
及びＯ，Ｎ及びＣを全て他のガスの気相混合物を用いる
イオンでシリコンターゲット又はシリコン化物ターゲッ
トの反応性スパッタリングにより堆積することができ
る。層３２は非化学量論性材料の組み合わせとして、例
えば上下の異なる層として又は混合したものとして形成
することができ、これにより装置２４，２６の所望の特
性を制御することができる。
【００３１】図４は絶縁性非化学量論層３２が堆積され
た後の基体を示す。図５に示す次の工程において、ＴＦ
Ｔ２６，２７等が形成される予定の第１領域４１をレー
ザビーム４０でアニールしてこの領域４１に多結晶シリ
コンを形成し、ＭＩＭ２４と画素電極１８のアレイが形
成される予定の第２の領域４２にはレーザビームを照射
せず、この第２領域４２は絶縁性非化学量論材料３２を
そのまま維持する。基板１４の第１領域４１は、約６ｍ
ｍの幅のレーザビーム４０で機械的に走査する。この寸
法（レーザ装置内における基板１４の位置決めと共に）
は、第２の領域４２に亘ってマスクを必要とせずこの第
２領域がレーザビーム４０の照射から回避されるように
適切に設定する。
た後の基体を示す。図５に示す次の工程において、ＴＦ
Ｔ２６，２７等が形成される予定の第１領域４１をレー
ザビーム４０でアニールしてこの領域４１に多結晶シリ
コンを形成し、ＭＩＭ２４と画素電極１８のアレイが形
成される予定の第２の領域４２にはレーザビームを照射
せず、この第２領域４２は絶縁性非化学量論材料３２を
そのまま維持する。基板１４の第１領域４１は、約６ｍ
ｍの幅のレーザビーム４０で機械的に走査する。この寸
法（レーザ装置内における基板１４の位置決めと共に）
は、第２の領域４２に亘ってマスクを必要とせずこの第
２領域がレーザビーム４０の照射から回避されるように
適切に設定する。
【００３２】図２〜５の実施例においてエキシマレーザ
を用い、紫外域の波長のレーザビーム４０（例えば、Ｋ
ｒＦレーザの場合２４８ｎｍ）を発生させて堆積層３２
に浅い吸収深さを形成する。レーザビーム４０によって
形成された結晶性シリコン層の厚さは、例えばエキシマ
紫外波長の場合約６ｎｍ（６０オングストローム）の吸
収深さよりも一層厚くなる。結晶化の深さが一層深くな
ることは、材料３２を明らかに溶融する吸収エネルギー
の強い加熱効果に起因する。材料が溶融することによ
り、この材料中の他の元素（すなわち、シリコン以外
の）の含有量が気相放出時の含有量よりも減少する。従
って、層３２がシリコンニトライドで構成される場合、
Ｎ2 ガスが放出されることにより窒素含有量の損失を伴
う組成変化が生ずる。照射レーザエネルギーをパルス当
り１００〜３００ｍＪ／ｃｍの範囲で変化させることに
より、絶縁性材料３２が半導電性結晶性シリコン材料３
６に変換される深さを１０ｎｍ（１００オングストロー
ム）以下から６０〜７０ｎｍ（６００〜７００オングス
トローム）に変化させることができる。
を用い、紫外域の波長のレーザビーム４０（例えば、Ｋ
ｒＦレーザの場合２４８ｎｍ）を発生させて堆積層３２
に浅い吸収深さを形成する。レーザビーム４０によって
形成された結晶性シリコン層の厚さは、例えばエキシマ
紫外波長の場合約６ｎｍ（６０オングストローム）の吸
収深さよりも一層厚くなる。結晶化の深さが一層深くな
ることは、材料３２を明らかに溶融する吸収エネルギー
の強い加熱効果に起因する。材料が溶融することによ
り、この材料中の他の元素（すなわち、シリコン以外
の）の含有量が気相放出時の含有量よりも減少する。従
って、層３２がシリコンニトライドで構成される場合、
Ｎ2 ガスが放出されることにより窒素含有量の損失を伴
う組成変化が生ずる。照射レーザエネルギーをパルス当
り１００〜３００ｍＪ／ｃｍの範囲で変化させることに
より、絶縁性材料３２が半導電性結晶性シリコン材料３
６に変換される深さを１０ｎｍ（１００オングストロー
ム）以下から６０〜７０ｎｍ（６００〜７００オングス
トローム）に変化させることができる。
【００３３】従って、図２〜５の実施例において、ＴＦ
Ｔ２６の半導電性結晶性シリコン本体部分３６の厚さは
レーザのエネルギーを制御することにより制御すること
ができる。このＴＦＴ２６のゲート絶縁体は、ゲート３
１とＴＦＴチャネル領域の結晶性シリコン３６との間の
非変換絶縁性材料３２ａにより形成されるので、ゲート
絶縁体３２ａの厚さは堆積層３２のオリジナルの厚さ及
びレーザビーム４０のエネルギーを適切に選択すること
により決定することができる。
Ｔ２６の半導電性結晶性シリコン本体部分３６の厚さは
レーザのエネルギーを制御することにより制御すること
ができる。このＴＦＴ２６のゲート絶縁体は、ゲート３
１とＴＦＴチャネル領域の結晶性シリコン３６との間の
非変換絶縁性材料３２ａにより形成されるので、ゲート
絶縁体３２ａの厚さは堆積層３２のオリジナルの厚さ及
びレーザビーム４０のエネルギーを適切に選択すること
により決定することができる。
【００３４】図５の構造体を既知の方法でさらに処理し
てＭＩＭ装置２４及びＴＦＴ２６の本体部分を規定す
る。この処理には、層３２，３６及び３２ａの過剰な領
域を除去するフォトリソグラフィおよびエッチング工程
が含まれる。画素電極１８上から絶縁性材料層３２を除
去する際、クロミウム領域１８ａを露出しエッチングに
より除去してこの画素領域を透明にする。
てＭＩＭ装置２４及びＴＦＴ２６の本体部分を規定す
る。この処理には、層３２，３６及び３２ａの過剰な領
域を除去するフォトリソグラフィおよびエッチング工程
が含まれる。画素電極１８上から絶縁性材料層３２を除
去する際、クロミウム領域１８ａを露出しエッチングに
より除去してこの画素領域を透明にする。
【００３５】別のフォトリソグラフィ及びエッチング処
理を行ない導体トラック２２，２３等及び電極５１，５
２，５３等のパターンをＴＦＴ２６，２７等及びＭＩＭ
装置２４の頂部接続部及び相互接続部として形成する。
頂部電極５１，５２，５３等は、例えばクロミウムで構
成できる。電極５１及び５２はＴＦＴチャネル組成の半
導体結晶性シリコン材料３６上に形成され、ＴＦＴ２６
のソース及びドレインを構成する。電極５３はＭＩＭ装
置２４の絶縁材料上に形成されＭＩＭの第２の端子を構
成する。
理を行ない導体トラック２２，２３等及び電極５１，５
２，５３等のパターンをＴＦＴ２６，２７等及びＭＩＭ
装置２４の頂部接続部及び相互接続部として形成する。
頂部電極５１，５２，５３等は、例えばクロミウムで構
成できる。電極５１及び５２はＴＦＴチャネル組成の半
導体結晶性シリコン材料３６上に形成され、ＴＦＴ２６
のソース及びドレインを構成する。電極５３はＭＩＭ装
置２４の絶縁材料上に形成されＭＩＭの第２の端子を構
成する。
【００３６】レーザビーム４０を用いて絶縁材料を加熱
することによって形成される結晶性シリコン材料３６
は、低温で堆積されているにも拘わらず、おどろく程良
好な品質の半導体装置を構成する。分光測定による測定
結果によれば、大粒径の多結晶シリコン材料が形成され
ていることが示されている。ある実施例において、所望
のＰＥＣＶＤ処理によって形成した非晶質シリコンニト
ライド材料３２を、波長２４８ｎｍのＫｒＦエキシマレ
ーザビームを用いて、１パルス当り２００ｍＪ・ｃｍ-2
のエネルギーでパルス幅２０ｎ秒で数Ｈｚの低いデュー
ティサイクルで加熱した。この結果において層構造中に
Ｓｉ3 Ｎ4 を含有するシリコン結晶粒子から成る結晶性
シリコン材料が得られた。結晶性材料３６の表面におけ
る平均結晶粒子径は、１５０〜２５０ｍＪ・ｃｍ-2の範
囲において照射エネルギーが増大するにつれて粒子径も
増大することが見出されており、この結果、例えば５〜
１５ｃｍ2 ・Ｖ-1・秒-1の範囲において電界効果移動が
増大している。シリコン結晶材料は、ＰＥＣＶＤ材料３
２に含有されている水素が保持されることにより水素化
しているものと考えられる。この水素を含有することに
より、材料３６中のシリコン結晶粒子境界が不働化され
結晶性シリコン材料３６と非変換絶縁性材料３２との間
の界面（例えば、ＴＦＴゲート絶縁体構造中の）が不働
化されて、材料３６が装置品質を改善するものと考えら
れる。
することによって形成される結晶性シリコン材料３６
は、低温で堆積されているにも拘わらず、おどろく程良
好な品質の半導体装置を構成する。分光測定による測定
結果によれば、大粒径の多結晶シリコン材料が形成され
ていることが示されている。ある実施例において、所望
のＰＥＣＶＤ処理によって形成した非晶質シリコンニト
ライド材料３２を、波長２４８ｎｍのＫｒＦエキシマレ
ーザビームを用いて、１パルス当り２００ｍＪ・ｃｍ-2
のエネルギーでパルス幅２０ｎ秒で数Ｈｚの低いデュー
ティサイクルで加熱した。この結果において層構造中に
Ｓｉ3 Ｎ4 を含有するシリコン結晶粒子から成る結晶性
シリコン材料が得られた。結晶性材料３６の表面におけ
る平均結晶粒子径は、１５０〜２５０ｍＪ・ｃｍ-2の範
囲において照射エネルギーが増大するにつれて粒子径も
増大することが見出されており、この結果、例えば５〜
１５ｃｍ2 ・Ｖ-1・秒-1の範囲において電界効果移動が
増大している。シリコン結晶材料は、ＰＥＣＶＤ材料３
２に含有されている水素が保持されることにより水素化
しているものと考えられる。この水素を含有することに
より、材料３６中のシリコン結晶粒子境界が不働化され
結晶性シリコン材料３６と非変換絶縁性材料３２との間
の界面（例えば、ＴＦＴゲート絶縁体構造中の）が不働
化されて、材料３６が装置品質を改善するものと考えら
れる。
【００３７】種々の変形が可能であることは明らかであ
る。例えば、図２〜５においてＴＦＴ２６用に反転スタ
ッガード形態を用いたが、絶縁性の非化学量論性化合物
材料を堆積する前に（図４）ゲート絶縁体の一部をゲー
ト３１上に形成した別の絶縁層として形成することもで
きる（図３）。この別の絶縁層は堆積により形成するこ
とができ、或いは金属ゲートの表面を変換することにあ
り例えばタンタリウム、アルミニウム又はチタニウムゲ
ート３１を陽極化又は酸化することにより形成すること
もできる。これによりゲート絶縁体として極めて高い品
質の誘電体を形成することができ、しかもレーザビーム
４０によって変換されなかった絶縁性非化学量論性材料
の残存部３２ａは結晶シリコン材料３６とゲート絶縁体
との間の歪みを減少させるように作用する。この場合、
別の絶縁層をＴＦＴ２６の単一のゲート絶縁体としてそ
のまま維持し材料３２をその全厚さに亘って半導電性結
晶性シリコン材料に変換することもできる。この別の絶
縁層は図３においてＭＩＭ電極３０に亘って形成するこ
ともでき、この場合この別の絶縁層は最終的なＭＩＭ装
置２４において非線形抵抗特性をさらに制御するように
作用する。
る。例えば、図２〜５においてＴＦＴ２６用に反転スタ
ッガード形態を用いたが、絶縁性の非化学量論性化合物
材料を堆積する前に（図４）ゲート絶縁体の一部をゲー
ト３１上に形成した別の絶縁層として形成することもで
きる（図３）。この別の絶縁層は堆積により形成するこ
とができ、或いは金属ゲートの表面を変換することにあ
り例えばタンタリウム、アルミニウム又はチタニウムゲ
ート３１を陽極化又は酸化することにより形成すること
もできる。これによりゲート絶縁体として極めて高い品
質の誘電体を形成することができ、しかもレーザビーム
４０によって変換されなかった絶縁性非化学量論性材料
の残存部３２ａは結晶シリコン材料３６とゲート絶縁体
との間の歪みを減少させるように作用する。この場合、
別の絶縁層をＴＦＴ２６の単一のゲート絶縁体としてそ
のまま維持し材料３２をその全厚さに亘って半導電性結
晶性シリコン材料に変換することもできる。この別の絶
縁層は図３においてＭＩＭ電極３０に亘って形成するこ
ともでき、この場合この別の絶縁層は最終的なＭＩＭ装
置２４において非線形抵抗特性をさらに制御するように
作用する。
【００３８】図２〜５の実施例において、絶縁性非化学
量論性化合物の非変換部分３２ａはＴＦＴ２６のチャネ
ル領域のゲート絶縁体の少なくとも一部を形成するばか
りでなく、チャネル領域を超える領域において半導電性
結晶性シリコン材料３６と基板１４との間の界面も形成
する。この界面を形成する非変換部分３２ａは上側の結
晶シリコン材料３６と下側の基板１４との間で生ずる歪
みを減少させる。さらに、層３２をその厚さの一部に亘
ってだけ結晶性シリコン材料に変換することは、層３
２，３６の基板１４に対する良好な接着性を維持するた
めにも有益である。従って、例えば本発明が可視光線の
波長域で動作するアルゴンレーザ（紫外域の放射を放出
するエキシマレーザの代わりに）を用いて層３２をアニ
ール処理したところ、層３２はその厚さに亘って変換さ
れたが、変換された層３６が基板１４からはがれる傾向
にあることを見出した。このはがれ易さは、レーザ照射
は短い期間で行われるが、層３２の照射中基板が強く加
熱されことに起因するように思われる。このアルゴンレ
ーザビームの浸透深さはエキシマレーザの数倍である。
量論性化合物の非変換部分３２ａはＴＦＴ２６のチャネ
ル領域のゲート絶縁体の少なくとも一部を形成するばか
りでなく、チャネル領域を超える領域において半導電性
結晶性シリコン材料３６と基板１４との間の界面も形成
する。この界面を形成する非変換部分３２ａは上側の結
晶シリコン材料３６と下側の基板１４との間で生ずる歪
みを減少させる。さらに、層３２をその厚さの一部に亘
ってだけ結晶性シリコン材料に変換することは、層３
２，３６の基板１４に対する良好な接着性を維持するた
めにも有益である。従って、例えば本発明が可視光線の
波長域で動作するアルゴンレーザ（紫外域の放射を放出
するエキシマレーザの代わりに）を用いて層３２をアニ
ール処理したところ、層３２はその厚さに亘って変換さ
れたが、変換された層３６が基板１４からはがれる傾向
にあることを見出した。このはがれ易さは、レーザ照射
は短い期間で行われるが、層３２の照射中基板が強く加
熱されことに起因するように思われる。このアルゴンレ
ーザビームの浸透深さはエキシマレーザの数倍である。
【００３９】図６は層３２をその一部の厚さだけに亘っ
て結晶性シリコン材料３６に変換して非変換層３２ａが
基板１４と界面を形成する別の実施例を示す。本例で
は、層３２を形成する前に基板上に電極を形成せず、レ
ーザビーム４０を用いて変換処理した後ＴＦＴ２６及び
ＭＩＭ２４の全ての装置を層３６及び３２の上面に形成
する。従って、ソー及びドレイ電極５１及び５２並びに
ゲート絶縁体５５及びゲート３１を有するいわゆる共面
型のＴＦＴ２６が形成される。このＴＦＴ２６は変換さ
れたシリコン層３６上に本願人により１９９１年６月２
８日に出願された英国特許出願第９１１４０１８．６号
に記載されている方法と同一の方法で形成することがで
き、該本願人の特許出願の内容を本明細書の内容として
援用する。本例のＭＩＭ２４は縦型であり、絶縁性非化
学量論性化合物材料層３２上に英国特許出願公開第２２
４４８６０号に記載されている方法と同一の方法で形成
する。尚、この英国特許出願の内容を本願の内容として
援用する。
て結晶性シリコン材料３６に変換して非変換層３２ａが
基板１４と界面を形成する別の実施例を示す。本例で
は、層３２を形成する前に基板上に電極を形成せず、レ
ーザビーム４０を用いて変換処理した後ＴＦＴ２６及び
ＭＩＭ２４の全ての装置を層３６及び３２の上面に形成
する。従って、ソー及びドレイ電極５１及び５２並びに
ゲート絶縁体５５及びゲート３１を有するいわゆる共面
型のＴＦＴ２６が形成される。このＴＦＴ２６は変換さ
れたシリコン層３６上に本願人により１９９１年６月２
８日に出願された英国特許出願第９１１４０１８．６号
に記載されている方法と同一の方法で形成することがで
き、該本願人の特許出願の内容を本明細書の内容として
援用する。本例のＭＩＭ２４は縦型であり、絶縁性非化
学量論性化合物材料層３２上に英国特許出願公開第２２
４４８６０号に記載されている方法と同一の方法で形成
する。尚、この英国特許出願の内容を本願の内容として
援用する。
【００４０】図１は液晶表示装置の製造における本発明
の実施例を示す。本例では、液晶フィルムを基板１４と
列導体２０を支持すると共に列駆動回路２９を有する別
の基板との間に封止する。この表示装置は機器のパネル
又はパーソナルコンピュータ又はテレビジョン受像機の
表示パネル用のものとすることができる。液晶材料の代
わりに、本発明によって製造される表示装置は、別の光
電材料（例えば、エレクトロフェレティックサスペンジ
ョン(electropheretic suspension)又はエレクトロクロ
ミック材料）を２個の基板間に有して動作するように設
計することもできる。
の実施例を示す。本例では、液晶フィルムを基板１４と
列導体２０を支持すると共に列駆動回路２９を有する別
の基板との間に封止する。この表示装置は機器のパネル
又はパーソナルコンピュータ又はテレビジョン受像機の
表示パネル用のものとすることができる。液晶材料の代
わりに、本発明によって製造される表示装置は、別の光
電材料（例えば、エレクトロフェレティックサスペンジ
ョン(electropheretic suspension)又はエレクトロクロ
ミック材料）を２個の基板間に有して動作するように設
計することもできる。
【００４１】さらに、表示装置の代わりに、別の型式の
電子装置を本発明に基づいて製造することもできる。従
って、例えばこの電子装置は、画像検知アレイをアドレ
スするように作用すると共に本発明に基づいて形成した
半導電性結晶体シリコン材料３６で形成したＴＦＴを有
する回路によって駆動されるＭＩＭ装置のスイッチング
アレイを有する画像センサとすることができる。別の形
態として、本発明に基づいて製造した電子装置は、記憶
装置アレイ（例えば、キャパシタ）をアドレスするよう
に作用するＭＩＭ装置２４のスイッチングアレイを具え
るデータメモリとすることができる。このデータメモリ
のスイッチメモリは互いに直交する列導体２０及び行導
体２１の組によってアドレスすることができ、これら両
方の導体は同一の基板１４上に支持することができる。
この場合、行及び列回路２８及び２９は、同一の基板１
４上に本発明に基づいて形成した半導電性結晶体シリコ
ン材料で形成することができる。
電子装置を本発明に基づいて製造することもできる。従
って、例えばこの電子装置は、画像検知アレイをアドレ
スするように作用すると共に本発明に基づいて形成した
半導電性結晶体シリコン材料３６で形成したＴＦＴを有
する回路によって駆動されるＭＩＭ装置のスイッチング
アレイを有する画像センサとすることができる。別の形
態として、本発明に基づいて製造した電子装置は、記憶
装置アレイ（例えば、キャパシタ）をアドレスするよう
に作用するＭＩＭ装置２４のスイッチングアレイを具え
るデータメモリとすることができる。このデータメモリ
のスイッチメモリは互いに直交する列導体２０及び行導
体２１の組によってアドレスすることができ、これら両
方の導体は同一の基板１４上に支持することができる。
この場合、行及び列回路２８及び２９は、同一の基板１
４上に本発明に基づいて形成した半導電性結晶体シリコ
ン材料で形成することができる。
【００４２】図２〜６に示す実施例において、半導電性
結晶性シリコン材料３６に形成した半導体装置は、制御
電極として作用する絶縁ゲート（３１，３２ａ）を有す
る薄膜トランジスタとする。しかしながら、他の半導体
装置例えば半導体ダイオードを形成することもできる。
また、半導電性結晶性シリコン材料に形成したベース領
域を流れる電流を制御する制御電極として作用するベー
スコンタクトを有するバイポーラ薄膜トランジスタを形
成することもできる。
結晶性シリコン材料３６に形成した半導体装置は、制御
電極として作用する絶縁ゲート（３１，３２ａ）を有す
る薄膜トランジスタとする。しかしながら、他の半導体
装置例えば半導体ダイオードを形成することもできる。
また、半導電性結晶性シリコン材料に形成したベース領
域を流れる電流を制御する制御電極として作用するベー
スコンタクトを有するバイポーラ薄膜トランジスタを形
成することもできる。
【００４３】ＭＩＭ装置２４の所望の特性に関し、絶縁
性非化学量論性化合物材料３２は、例えば欧州特許出願
公開２０２０９２号に記載されているリンのような不純
物元素を含有させることができる。材料３２中に不純物
元素を含有させることは、本発明に基づいてレーザビー
ム４０を用いて材料３２をアニール処理することによっ
て形成される半導電性結晶性シリコン材料３６のドープ
ングにおいて半導体装置２６に対しても有益である。
性非化学量論性化合物材料３２は、例えば欧州特許出願
公開２０２０９２号に記載されているリンのような不純
物元素を含有させることができる。材料３２中に不純物
元素を含有させることは、本発明に基づいてレーザビー
ム４０を用いて材料３２をアニール処理することによっ
て形成される半導電性結晶性シリコン材料３６のドープ
ングにおいて半導体装置２６に対しても有益である。
【００４４】図２〜６の実施例において、絶縁性非化学
量論性化合物材料３２の一部の区域をそのままに維持し
てスイッチ可能なＭＩＭ装置２４を形成した。一方、本
発明においては、ＭＩＭ装置を有しない装置を製造する
こともできる。従って、いかなる残存絶縁性材料３２も
他の目的のためにも用いることができ、例えば半導電性
結晶性シリコン材料で形成してアクティブ装置間又は装
置回路間を電気的に絶縁するためにも用いることができ
る。さらに、本発明に基づいて形成した半導電性結晶性
材料３６を用いて表示装置又は撮像装置或いはデータメ
モリのスイッチングアレイとしての半導体装置を形成す
ることもできる。
量論性化合物材料３２の一部の区域をそのままに維持し
てスイッチ可能なＭＩＭ装置２４を形成した。一方、本
発明においては、ＭＩＭ装置を有しない装置を製造する
こともできる。従って、いかなる残存絶縁性材料３２も
他の目的のためにも用いることができ、例えば半導電性
結晶性シリコン材料で形成してアクティブ装置間又は装
置回路間を電気的に絶縁するためにも用いることができ
る。さらに、本発明に基づいて形成した半導電性結晶性
材料３６を用いて表示装置又は撮像装置或いはデータメ
モリのスイッチングアレイとしての半導体装置を形成す
ることもできる。
【００４５】図２〜６に基づいて説明した実施例におい
て、レーザを用いてエネルギービーム４０を発生させ
た。レーザビームはアニール及び加熱条件を制御するの
に特に有用である。一方、この形態のエネルギービーム
を用いて（例えば、電子ビーム又は高パワーランプ）、
絶縁性非化学量論性材料３２から半導電性結晶性シリコ
ン材料３６を製造することもできる。従って、結晶性シ
リコン材料への変換は高強度ランプで短い時間期間照射
によって行うことができ、マスクプレートを用いて照射
されるべき区域を位置決めして変換されるべきでない区
域４２を保護することができる。
て、レーザを用いてエネルギービーム４０を発生させ
た。レーザビームはアニール及び加熱条件を制御するの
に特に有用である。一方、この形態のエネルギービーム
を用いて（例えば、電子ビーム又は高パワーランプ）、
絶縁性非化学量論性材料３２から半導電性結晶性シリコ
ン材料３６を製造することもできる。従って、結晶性シ
リコン材料への変換は高強度ランプで短い時間期間照射
によって行うことができ、マスクプレートを用いて照射
されるべき区域を位置決めして変換されるべきでない区
域４２を保護することができる。
【００４６】本発明は上述した実施例だけに限定されず
種々の変形や変形が可能である。
種々の変形や変形が可能である。
【図１】ＴＦＴ回路によって駆動されるＭＩＭスイッチ
ングアレイを含む液晶表示装置の一部を示す回路図であ
る。
ングアレイを含む液晶表示装置の一部を示す回路図であ
る。
【図２】本発明による製造方法によって製造された図１
に示す表示装置の基板部分の一部を示す断面図である。
に示す表示装置の基板部分の一部を示す断面図である。
【図３】図２に示す表示装置の順次の製造工程を示す断
面図である。
面図である。
【図４】図２に示す表示装置の順次の製造工程を示す断
面図である。
面図である。
【図５】図２に示す表示装置の順次の製造工程を示す断
面図である。
面図である。
【図６】本発明による製造工程を用いて形成した別の表
示装置の構成を示す断面図である。
示装置の構成を示す断面図である。
１０ 画素 １４ 基板 １８ 透明電極アレイ ２０ 列アドレス導体 ２２ 行アドレス導体 ２４ ＭＩＭ ２６ ＴＦＴ ２８，２９ 駆動退路 ３２ 堆積層 ３６ 半導電性結晶性シリコン材料
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−35565（ＪＰ，Ａ) 特開 平３−177395（ＪＰ，Ａ) 特開 平３−85529（ＪＰ，Ａ) 特開 昭64−36046（ＪＰ，Ａ) 特開 昭61−174509（ＪＰ，Ａ)
Claims (13)
- 【請求項１】 半導電性シリコン結晶材料の本体部分を
有する少なくとも１個の半導体装置を具える電子装置を
製造するに際し、前記シリコン結晶材料の本体部分が、
基板上に層を堆積し、この層の少なくとも一部をエネル
ギービームでアニールすることにより形成される電子装
置の製造方法において、 前記層を、少なくとも１種類の他の元素を含む絶縁性の
非化学量論性シリコン化合物材料の層として形成し、こ
の絶縁性の非化学量論性シリコン化合物材料の一部をエ
ネルギービームで加熱することにより前記本体部分の半
導電性シリコン結晶材料に変換し、前記絶縁性非化学量
論性シリコン化合物材料の別の部分についてはエネルギ
ービームで処理せず、製造された電子装置中に絶縁性材
料として基板上に残存させることを特徴とする電子装置
の製造方法。 - 【請求項２】 請求項１に記載の方法において、前記堆
積した層の第１の区域をエネルギービームでアニールし
て前記半導体装置のための半導電性結晶性材料を形成
し、前記堆積された層の第２の区域はエネルギービーム
を照射せず製造されるべき電子装置の絶縁性非化学量論
性化合物材料として基板上に維持させることを特徴とす
る電子装置の製造方法。 - 【請求項３】 請求項２に記載の方法において、前記第
２の区域に２個の電極を形成して基板上にＭＩＭ型のス
イッチング装置を形成することを特徴とする電子装置の
製造方法。 - 【請求項４】 請求項３に記載の方法において、ＭＩＭ
型のスイッチング装置のアレイを基板上に形成すると共
に同様に基板上に形成した駆動回路に接続し、これらＭ
ＩＭ型のスイッチング装置を前記絶縁非化学量論性化合
物材料を用いて形成し、前記駆動回路が、エネルギービ
ームにより形成した半導電性結晶シリコン材料から成る
本体部分を有する複数の半導体装置を具えることを特徴
とする電子装置の製造方法。 - 【請求項５】 請求項１から４までのいずれか１項に記
載の方法において、前記エネルギービームの波長を、前
記堆積した層において前記堆積した層の厚さよりも浅い
吸収深さをする波長とし、前記絶縁性非化学量論性化合
物材料をその厚さの一部に亘ってだけ半導電性結晶性シ
リコン材料に変換することを特徴とする電子装置の製造
方法。 - 【請求項６】 請求項５に記載の方法において、前記半
導体装置を、前記層を堆積する前に基板上に形成したゲ
ートを有する薄膜トランジスタとし、前記半導電性結晶
性シリコン材料が前記トランジスタのチャネル領域を形
成し、前記絶縁性非化学量論性材料の非変換部分が、下
側に位置するゲートと上側に位置するチャネル領域との
間のゲート絶縁体の少なくとも一部を構成することを特
徴とする電子装置の製造方法。 - 【請求項７】 請求項６に記載の方法において、前記絶
縁性非化学量論性化合物材料を堆積する前に前記ゲート
上に前記トランジスタのゲート絶縁体の一部を構成する
絶縁層を形成することを特徴とする電子装置の製造方
法。 - 【請求項８】 請求項５から７までのいずれか１項に記
載の方法において、前記絶縁性非化学量論性化合物材料
の下側に位置する非変換部分が、半導電性結晶性シリコ
ン材料と基板との間の仲介物を構成し、前記半導体装置
が、半導電性結晶性シリコン材料上に形成した少なくと
も１個の電極を有することを特徴とする電子装置の製造
方法。 - 【請求項９】 請求項５から８までのいずれか１項に記
載の方法において、前記エネルギービームがエキシマレ
ーザから発生した紫外波長を有することを特徴とする電
子装置の製造方法。 - 【請求項１０】 請求項１から９までのいずれか１項に
記載の方法において、前記絶縁性非化学量論性化合物材
料を、非化学量論性シリコンニトライド、非化学量論性
シリコンオキシニトライド、及び非化学量論性シリコン
カーバイドの群から選択したことを特徴とする電子装置
の製造方法。 - 【請求項１１】 請求項１から１０までのいずれか１項
に記載の方法において、前記絶縁性非化学量論性材料を
水素含有物を用いて堆積し、この水素の一部が前記結晶
性シリコン材料中に含まれることを特徴とする電子装置
の製造方法。 - 【請求項１２】 請求項１から１１までのいずれか１項
に記載の方法において、前記半導体装置が、前記半導電
性結晶性シリコン材料の本体部分を流れる電流を制御す
る制御電極を有する薄膜トランジスタとしたことを特徴
とする電子装置の製造方法。 - 【請求項１３】 請求項１から１２までのいずれかの方
法によって製造された電子装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9206086:2 | 1992-03-20 | ||
| GB929206086A GB9206086D0 (en) | 1992-03-20 | 1992-03-20 | Manufacturing electronic devices comprising,e.g.tfts and mims |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0611738A JPH0611738A (ja) | 1994-01-21 |
| JP2541745B2 true JP2541745B2 (ja) | 1996-10-09 |
Family
ID=10712509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204193A Expired - Lifetime JP2541745B2 (ja) | 1992-03-20 | 1993-03-22 | 電子装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5466617A (ja) |
| EP (1) | EP0561462A3 (ja) |
| JP (1) | JP2541745B2 (ja) |
| KR (1) | KR930020197A (ja) |
| GB (1) | GB9206086D0 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9314849D0 (en) * | 1993-07-16 | 1993-09-01 | Philips Electronics Uk Ltd | Electronic devices |
| GB9315798D0 (en) * | 1993-07-30 | 1993-09-15 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film transistors |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JP3221473B2 (ja) * | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB9410567D0 (en) * | 1994-05-26 | 1994-07-13 | Philips Electronics Uk Ltd | Plasma treatment and apparatus in electronic device manufacture |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
| US7271410B2 (en) * | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| FR2732781B1 (fr) * | 1995-04-07 | 1997-06-20 | Thomson Lcd | Procede de fabrication de matrice active tft pour ecran de systeme de projection |
| KR100193348B1 (ko) * | 1996-02-12 | 1999-07-01 | 구자홍 | 액정표시장치의 박막트랜지스터 제조방법 |
| FR2757183B1 (fr) * | 1996-12-16 | 1999-02-05 | Commissariat Energie Atomique | Fils atomiques de grande longueur et de grande stabilite, procede de fabrication de ces fils, application en nano-electronique |
| US5811325A (en) * | 1996-12-31 | 1998-09-22 | Industrial Technology Research Institute | Method of making a polysilicon carbon source/drain heterojunction thin-film transistor |
| JP4175437B2 (ja) * | 1997-09-16 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6333556B1 (en) * | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6858526B2 (en) * | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6207586B1 (en) * | 1998-10-28 | 2001-03-27 | Lucent Technologies Inc. | Oxide/nitride stacked gate dielectric and associated methods |
| US6171947B1 (en) * | 1998-12-08 | 2001-01-09 | Advanced Micro Devices, Inc. | Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines |
| US6369452B1 (en) * | 1999-07-27 | 2002-04-09 | International Business Machines Corporation | Cap attach surface modification for improved adhesion |
| US6350679B1 (en) * | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI236557B (en) * | 2000-09-29 | 2005-07-21 | Au Optronics Corp | TFT LCD and method of making the same |
| US6319767B1 (en) * | 2001-03-05 | 2001-11-20 | Chartered Semiconductor Manufacturing Ltd. | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| US6793980B2 (en) | 2001-06-28 | 2004-09-21 | Fuji Xerox Co., Ltd. | Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof |
| JP4110752B2 (ja) | 2001-06-28 | 2008-07-02 | 富士ゼロックス株式会社 | 基材上に設けた透明導電膜を低抵抗化する方法。 |
| US6599813B2 (en) * | 2001-06-29 | 2003-07-29 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
| US6509282B1 (en) | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
| US6797628B2 (en) * | 2002-01-16 | 2004-09-28 | Micron Technology, Inc. | Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| JP4463493B2 (ja) | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| DE10223954A1 (de) * | 2002-05-29 | 2003-12-11 | Infineon Technologies Ag | Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| US6814801B2 (en) | 2002-06-24 | 2004-11-09 | Cree, Inc. | Method for producing semi-insulating resistivity in high purity silicon carbide crystals |
| US7601441B2 (en) | 2002-06-24 | 2009-10-13 | Cree, Inc. | One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer |
| US7147715B2 (en) * | 2003-07-28 | 2006-12-12 | Cree, Inc. | Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen |
| US7220313B2 (en) | 2003-07-28 | 2007-05-22 | Cree, Inc. | Reducing nitrogen content in silicon carbide crystals by sublimation growth in a hydrogen-containing ambient |
| US7670936B1 (en) * | 2002-10-18 | 2010-03-02 | Advanced Micro Devices, Inc. | Nitridation of gate oxide by laser processing |
| TW560001B (en) * | 2002-10-22 | 2003-11-01 | Toppoly Optoelectronics Corp | Method of forming reflective liquid crystal display and driving circuit |
| TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
| US7147900B2 (en) * | 2003-08-14 | 2006-12-12 | Asm Japan K.K. | Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation |
| FR2859820B1 (fr) * | 2003-09-17 | 2006-06-09 | Commissariat Energie Atomique | Structure multi-zones apte a subir un recuit par irradiation lumineuse et procede de mise en oeuvre de ladite structure |
| US7208401B2 (en) * | 2004-03-12 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Method for forming a thin film |
| CN101061576A (zh) * | 2004-06-21 | 2007-10-24 | 3M创新有限公司 | 图案化并排列半导体纳米粒子 |
| US7294324B2 (en) | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
| US7026226B1 (en) * | 2004-11-02 | 2006-04-11 | Toppoly Optoelectronics Corp. | Method of hydrogenating a poly-silicon layer |
| US7422634B2 (en) | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
| US7855401B2 (en) * | 2005-06-29 | 2010-12-21 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| US7525122B2 (en) * | 2005-06-29 | 2009-04-28 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| TWI333275B (en) * | 2008-05-09 | 2010-11-11 | Au Optronics Corp | Method for fabricating light sensor |
| US20100224912A1 (en) * | 2008-11-10 | 2010-09-09 | Varshni Singh | Chromium doped diamond-like carbon |
| KR101906751B1 (ko) | 2009-03-12 | 2018-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| TWI556323B (zh) | 2009-03-13 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置及該半導體裝置的製造方法 |
| TWI381534B (zh) * | 2009-03-24 | 2013-01-01 | Au Optronics Corp | 光學感測器與其製作方法以及具有光學感測器之顯示面板 |
| US20150107671A1 (en) * | 2012-01-24 | 2015-04-23 | AMI Research & Development, LLC | Monolithic broadband energy collector with dichroic filters and mirrors embedded in waveguide |
| US9281424B2 (en) | 2012-01-24 | 2016-03-08 | AMI Research & Development, LLC | Wideband light energy waveguide and detector |
| US8994073B2 (en) | 2012-10-04 | 2015-03-31 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| US9349870B2 (en) * | 2013-09-29 | 2016-05-24 | Boe Technology Group Co., Ltd | Method for forming low-temperature polysilicon thin film, thin film transistor and display device |
| US9557480B2 (en) | 2013-11-06 | 2017-01-31 | R.A. Miller Industries, Inc. | Graphene coupled MIM rectifier especially for use in monolithic broadband infrared energy collector |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555300A (en) * | 1984-02-21 | 1985-11-26 | North American Philips Corporation | Method for producing single crystal layers on insulators |
| US4755256A (en) * | 1984-05-17 | 1988-07-05 | Gte Laboratories Incorporated | Method of producing small conductive members on a substrate |
| JPS6194086A (ja) * | 1984-10-16 | 1986-05-12 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPH0617956B2 (ja) * | 1985-01-29 | 1994-03-09 | セイコー電子工業株式会社 | 液晶表示装置の製造方法 |
| JPH0617957B2 (ja) * | 1985-05-15 | 1994-03-09 | セイコー電子工業株式会社 | 液晶表示装置 |
| JPH0773094B2 (ja) * | 1985-08-01 | 1995-08-02 | ソニー株式会社 | 結晶性半導体薄膜の製造方法 |
| JPS6235565A (ja) * | 1985-08-08 | 1987-02-16 | Seiko Epson Corp | 半導体素子 |
| US4732801A (en) * | 1986-04-30 | 1988-03-22 | International Business Machines Corporation | Graded oxide/nitride via structure and method of fabrication therefor |
| JPH01135028A (ja) * | 1987-11-20 | 1989-05-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| GB2213987A (en) * | 1987-12-18 | 1989-08-23 | Philips Electronic Associated | MIM devices and liquid crystal display devices incorporating such devices |
| EP0333392B1 (en) * | 1988-03-17 | 1995-05-10 | Seiko Instruments Inc. | Electro-optical device |
| US4962065A (en) * | 1989-02-13 | 1990-10-09 | The University Of Arkansas | Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices |
| GB2231200A (en) * | 1989-04-28 | 1990-11-07 | Philips Electronic Associated | Mim devices, their method of fabrication and display devices incorporating such devices |
| JPH0385529A (ja) * | 1989-08-30 | 1991-04-10 | Hitachi Ltd | 薄膜半導体表示装置 |
| JPH03177395A (ja) * | 1989-12-05 | 1991-08-01 | Nec Corp | 結晶シリコン膜の製造方法及び製造装置 |
| JPH03200319A (ja) * | 1989-12-27 | 1991-09-02 | Nec Corp | 多結晶シリコンの形成方法 |
| US5074067A (en) * | 1989-12-29 | 1991-12-24 | Cohart Richard M | Mat structure and method of matting a picture |
| JP2798769B2 (ja) * | 1990-02-22 | 1998-09-17 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| US5130263A (en) * | 1990-04-17 | 1992-07-14 | General Electric Company | Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer |
| GB2244860A (en) * | 1990-06-04 | 1991-12-11 | Philips Electronic Associated | Fabricating mim type device array and display devices incorporating such arrays |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
-
1992
- 1992-03-20 GB GB929206086A patent/GB9206086D0/en active Pending
-
1993
- 1993-03-12 EP EP9393200730A patent/EP0561462A3/en not_active Ceased
- 1993-03-17 KR KR1019930004075A patent/KR930020197A/ko not_active Application Discontinuation
- 1993-03-22 JP JP6204193A patent/JP2541745B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-15 US US08/260,502 patent/US5466617A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9206086D0 (en) | 1992-05-06 |
| KR930020197A (ko) | 1993-10-19 |
| US5466617A (en) | 1995-11-14 |
| EP0561462A3 (en) | 1994-10-19 |
| JPH0611738A (ja) | 1994-01-21 |
| EP0561462A2 (en) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541745B2 (ja) | 電子装置の製造方法 | |
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| JP2845303B2 (ja) | 半導体装置とその作製方法 | |
| JP2999271B2 (ja) | 表示装置 | |
| US5569936A (en) | Semiconductor device employing crystallization catalyst | |
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JP2585158B2 (ja) | 半導体装置の作成方法 | |
| JPH06268212A (ja) | 半導体回路およびその作製方法 | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP4104888B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP3431903B2 (ja) | 半導体回路及び半導体装置 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JP3242884B2 (ja) | 半導体装置 | |
| JP2652366B2 (ja) | 半導体装置とその作製方法 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 | |
| JP4112451B2 (ja) | 半導体装置の作製方法 | |
| JP2002164353A (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 |