JPH09330976A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09330976A JPH09330976A JP17295196A JP17295196A JPH09330976A JP H09330976 A JPH09330976 A JP H09330976A JP 17295196 A JP17295196 A JP 17295196A JP 17295196 A JP17295196 A JP 17295196A JP H09330976 A JPH09330976 A JP H09330976A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- via hole
- wiring layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造の層間絶縁膜のビアホールに発
生するポインズンド・ビアの発生を有効に防止し得る半
導体装置の製造方法を提供する。 【解決手段】 ＰＴＥＯＳ−ＮＳＧ膜１３，１５、およ
びＳＯＧ膜１４からなる層間絶縁膜にビアホールを形成
する際、１度のエッチングによってアルミニウム配線層
１２に達するビアホールを形成するのでなく、まず第１
段階のエッチングで少なくともＳＯＧ膜１４が露出する
ところまでビアホール１８−１を形成した上で、ＳＯＧ
膜１４を耐酸化性の薄膜（ＰＴＥＯＳ−ＮＳＧ膜３０）
で覆い、第２段階のエッチングでアルミニウム配線層１
２に達するビアホール１８−２を形成する。ここで生ず
る導電性堆積物はＳＯＧ膜１４の露出部分に直接付着し
ないので、その後に行う導電性堆積物除去のためのレジ
ストアッシングおよび有機洗浄工程中に、ＳＯＧ膜１４
はＰＴＥＯＳ−ＮＳＧ膜３０によって酸化から保護され
る。
生するポインズンド・ビアの発生を有効に防止し得る半
導体装置の製造方法を提供する。 【解決手段】 ＰＴＥＯＳ−ＮＳＧ膜１３，１５、およ
びＳＯＧ膜１４からなる層間絶縁膜にビアホールを形成
する際、１度のエッチングによってアルミニウム配線層
１２に達するビアホールを形成するのでなく、まず第１
段階のエッチングで少なくともＳＯＧ膜１４が露出する
ところまでビアホール１８−１を形成した上で、ＳＯＧ
膜１４を耐酸化性の薄膜（ＰＴＥＯＳ−ＮＳＧ膜３０）
で覆い、第２段階のエッチングでアルミニウム配線層１
２に達するビアホール１８−２を形成する。ここで生ず
る導電性堆積物はＳＯＧ膜１４の露出部分に直接付着し
ないので、その後に行う導電性堆積物除去のためのレジ
ストアッシングおよび有機洗浄工程中に、ＳＯＧ膜１４
はＰＴＥＯＳ−ＮＳＧ膜３０によって酸化から保護され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線の層間膜
としてＳＯＧ(Spin On Glass) 等の水分を多く含む平坦
化絶縁膜を用いた半導体装置の製造方法に係り、特に、
そのような平坦化絶縁膜を貫いてその上下の配線層間を
接続するビアホール（接続孔）を形成する工程を含む半
導体装置の製造方法に関する。
としてＳＯＧ(Spin On Glass) 等の水分を多く含む平坦
化絶縁膜を用いた半導体装置の製造方法に係り、特に、
そのような平坦化絶縁膜を貫いてその上下の配線層間を
接続するビアホール（接続孔）を形成する工程を含む半
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、微細な多層配線を有する半導
体装置においては、下層配線の平坦化を図るため、優れ
たギャップフィル(Gap fill)特性を有する絶縁膜とし
て、いわゆるＳＯＧ等の塗布絶縁膜や、Ｏ3 （オゾンガ
ス）−ＴＥＯＳ（テトラ・エチル・オルソシリケート）
−ＮＳＧ(Non doped Silicate Glass)等のテオス膜が用
いられていた。しかし、これらの材料は水分を多く含む
という性質を有するので、ビアホールの側壁にＳＯＧや
Ｏ3 −ＴＥＯＳ−ＮＳＧ等の絶縁膜が露出すると、その
後に形成された上層配線層のビアホール部分が酸化さ
れ、いわゆるポイズンド・ビア(Poisoned Via)と呼ばれ
る現象が生ずることが知られている。このポイズンド・
ビアとは、ビアホールの内部の配線が酸化によって浸食
される現象であり、ビアホール部分における配線の断線
や抵抗の異常増大の原因となる。
体装置においては、下層配線の平坦化を図るため、優れ
たギャップフィル(Gap fill)特性を有する絶縁膜とし
て、いわゆるＳＯＧ等の塗布絶縁膜や、Ｏ3 （オゾンガ
ス）−ＴＥＯＳ（テトラ・エチル・オルソシリケート）
−ＮＳＧ(Non doped Silicate Glass)等のテオス膜が用
いられていた。しかし、これらの材料は水分を多く含む
という性質を有するので、ビアホールの側壁にＳＯＧや
Ｏ3 −ＴＥＯＳ−ＮＳＧ等の絶縁膜が露出すると、その
後に形成された上層配線層のビアホール部分が酸化さ
れ、いわゆるポイズンド・ビア(Poisoned Via)と呼ばれ
る現象が生ずることが知られている。このポイズンド・
ビアとは、ビアホールの内部の配線が酸化によって浸食
される現象であり、ビアホール部分における配線の断線
や抵抗の異常増大の原因となる。
【０００３】そこで、最近では、このような不都合に対
処すべく、含水分量の少ないＳＯＧ（例えば、有機成分
を含むＳＯＧ）が開発され、これを層間平坦化絶縁膜と
して用いることが提案されている。この種のＳＯＧを用
いると、ビアホール部にＳＯＧが露出してもポイズンド
・ビア現象を防止することができる可能性がある。
処すべく、含水分量の少ないＳＯＧ（例えば、有機成分
を含むＳＯＧ）が開発され、これを層間平坦化絶縁膜と
して用いることが提案されている。この種のＳＯＧを用
いると、ビアホール部にＳＯＧが露出してもポイズンド
・ビア現象を防止することができる可能性がある。
【０００４】
【発明が解決しようとする課題】しかしながら、その実
用化を進める検討途上において、上記のような含水分量
の少ない新種のＳＯＧにおいても、次のような問題点が
あることが判ってきた。以下、図面を参照して、その問
題点を説明する。
用化を進める検討途上において、上記のような含水分量
の少ない新種のＳＯＧにおいても、次のような問題点が
あることが判ってきた。以下、図面を参照して、その問
題点を説明する。
【０００５】図４および図５は、層間平坦化絶縁膜とし
て上記のような含水分量の少ない新種のＳＯＧを用いた
半導体装置における多層配線層間接続用ビアホールの形
成方法を表すものである。
て上記のような含水分量の少ない新種のＳＯＧを用いた
半導体装置における多層配線層間接続用ビアホールの形
成方法を表すものである。
【０００６】この方法では、まず、図４（ａ）に示した
ように、トランジスタ素子等の半導体素子（図示せず）
を覆うようにして形成した下地絶縁膜１１１上に、第１
の配線層であるアルミニウム配線層１１２を形成してパ
ターニングしたのち、さらにこれを覆うようにして、第
１の絶縁膜としてのＰＴＥＯＳ（プラズマ・テオス）−
ＮＳＧ膜１１３、平坦化絶縁膜として含水分量の少ない
ＳＯＧ膜１１４、および第２の絶縁膜としてのＰＴＥＯ
Ｓ−ＮＳＧ膜１１５を順次堆積形成する。そして、ビア
ホール形成部分に開口１１７を有するようにパターニン
グしたレジスト膜１１６を形成する。
ように、トランジスタ素子等の半導体素子（図示せず）
を覆うようにして形成した下地絶縁膜１１１上に、第１
の配線層であるアルミニウム配線層１１２を形成してパ
ターニングしたのち、さらにこれを覆うようにして、第
１の絶縁膜としてのＰＴＥＯＳ（プラズマ・テオス）−
ＮＳＧ膜１１３、平坦化絶縁膜として含水分量の少ない
ＳＯＧ膜１１４、および第２の絶縁膜としてのＰＴＥＯ
Ｓ−ＮＳＧ膜１１５を順次堆積形成する。そして、ビア
ホール形成部分に開口１１７を有するようにパターニン
グしたレジスト膜１１６を形成する。
【０００７】次に、図４（ｂ）に示したように、レジス
ト膜１１６をマスクとして、ＰＴＥＯＳ−ＮＳＧ膜１１
５、ＳＯＧ膜１１４およびＰＴＥＯＳ−ＮＳＧ膜１１３
をエッチングしてビアホール１１８を形成する。このと
きのエッチングは、アルミニウム配線層１１２が露出す
るまで十分に行う。このため、ビアホール１１８の側壁
には、アルミニウム配線層１１２のエッチング物からな
る導電性堆積物１１９が付着形成される。
ト膜１１６をマスクとして、ＰＴＥＯＳ−ＮＳＧ膜１１
５、ＳＯＧ膜１１４およびＰＴＥＯＳ−ＮＳＧ膜１１３
をエッチングしてビアホール１１８を形成する。このと
きのエッチングは、アルミニウム配線層１１２が露出す
るまで十分に行う。このため、ビアホール１１８の側壁
には、アルミニウム配線層１１２のエッチング物からな
る導電性堆積物１１９が付着形成される。
【０００８】次に、図５（ａ）に示したように、レジス
トアッシッング工程および有機洗浄工程を行い、導電性
堆積物１１９を除去する。しかし、含水分量の少ないＳ
ＯＧ膜１１４は、レジストアッシッングや有機洗浄によ
って酸化されやすいという欠点をもっているため、露出
したＳＯＧ膜１１４は酸化されて水分を含んだ変質層１
２０を形成する。
トアッシッング工程および有機洗浄工程を行い、導電性
堆積物１１９を除去する。しかし、含水分量の少ないＳ
ＯＧ膜１１４は、レジストアッシッングや有機洗浄によ
って酸化されやすいという欠点をもっているため、露出
したＳＯＧ膜１１４は酸化されて水分を含んだ変質層１
２０を形成する。
【０００９】次に、図５（ｂ）に示したように、ビアホ
ール１１８を覆うようにして第２の配線層であるアルミ
ニウム配線層１２１を形成して所定のパターニングを行
う。このとき、アルミニウム配線層１２１は変質層１２
０に接触しているため、この接触部分においてアルミニ
ウムが酸化される可能性がある。このため、結局、図５
（ｂ）に示したように、上記したポイズンド・ビアが発
生するおそれがあり、ビアホール部分における配線の断
線や抵抗の異常増大等の製造工程不良を十分少なくする
ことが困難であるという問題があった。
ール１１８を覆うようにして第２の配線層であるアルミ
ニウム配線層１２１を形成して所定のパターニングを行
う。このとき、アルミニウム配線層１２１は変質層１２
０に接触しているため、この接触部分においてアルミニ
ウムが酸化される可能性がある。このため、結局、図５
（ｂ）に示したように、上記したポイズンド・ビアが発
生するおそれがあり、ビアホール部分における配線の断
線や抵抗の異常増大等の製造工程不良を十分少なくする
ことが困難であるという問題があった。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、多層配線構造を有する半導体装置の
層間絶縁膜のビアホールに発生するポインズンド・ビア
の発生を有効に防止して配線不良を低減することができ
る半導体装置の製造方法を提供することにある。
ので、その目的は、多層配線構造を有する半導体装置の
層間絶縁膜のビアホールに発生するポインズンド・ビア
の発生を有効に防止して配線不良を低減することができ
る半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、第１の配線層の上に形成された層間絶縁
膜に接続孔を形成し、この接続孔によって前記第１の配
線層と層間絶縁膜上に形成した第２の配線層との間を接
続するようにした半導体装置の製造方法において、第１
の配線層上に、第１の絶縁膜、平坦化絶縁膜および第２
の絶縁膜を順次堆積して、層間絶縁膜を形成する工程
と、この層間絶縁膜のうち、少なくとも前記第２の絶縁
膜および平坦化絶縁膜をエッチングして、第１の接続孔
を形成する工程と、少なくとも、第１の接続孔の内側壁
に露出した平坦化絶縁膜を覆うようにして耐酸化性の薄
膜を形成する工程と、第１の接続孔の内側壁の薄膜を残
しつつ、第１の接続孔の底部の薄膜およびその下層の前
記第１の絶縁膜をエッチングして、第１の配線層に達す
る第２の接続孔を形成する工程とを含んでいる。耐酸化
性の薄膜としては、例えばテトラ・エチル・オルソシリ
ケートを用いてプラズマ化学蒸着法により形成されたシ
リコン酸化膜や金属タングステンを用いる。
の製造方法は、第１の配線層の上に形成された層間絶縁
膜に接続孔を形成し、この接続孔によって前記第１の配
線層と層間絶縁膜上に形成した第２の配線層との間を接
続するようにした半導体装置の製造方法において、第１
の配線層上に、第１の絶縁膜、平坦化絶縁膜および第２
の絶縁膜を順次堆積して、層間絶縁膜を形成する工程
と、この層間絶縁膜のうち、少なくとも前記第２の絶縁
膜および平坦化絶縁膜をエッチングして、第１の接続孔
を形成する工程と、少なくとも、第１の接続孔の内側壁
に露出した平坦化絶縁膜を覆うようにして耐酸化性の薄
膜を形成する工程と、第１の接続孔の内側壁の薄膜を残
しつつ、第１の接続孔の底部の薄膜およびその下層の前
記第１の絶縁膜をエッチングして、第１の配線層に達す
る第２の接続孔を形成する工程とを含んでいる。耐酸化
性の薄膜としては、例えばテトラ・エチル・オルソシリ
ケートを用いてプラズマ化学蒸着法により形成されたシ
リコン酸化膜や金属タングステンを用いる。
【００１２】本発明に係る半導体装置の製造方法では、
第１の接続孔を形成した際にその内側壁に露出した平坦
化絶縁膜は耐酸化性の薄膜によって覆われ、この状態
で、第１の接続孔の底部の薄膜およびその下層の第１の
絶縁膜がエッチングされて、第１の配線層に達する第２
の接続孔が形成される。その際、第１の配線層のエッチ
ングにより導電性堆積物が生ずるが、この導電性堆積物
は第１の接続孔の内側壁の平坦化絶縁膜に直接付着する
のでなく、耐酸化性の薄膜の上に付着する。このため、
その後に行われる導電性堆積物の除去のためのレジスト
アッシングや有機洗浄工程中、平坦化絶縁膜は耐酸化性
の薄膜によって保護され、酸化による変質が生じない。
これにより、その後に形成される第２の配線層のビアホ
ール部分にボイズンド・ビアが発生することが回避され
る。
第１の接続孔を形成した際にその内側壁に露出した平坦
化絶縁膜は耐酸化性の薄膜によって覆われ、この状態
で、第１の接続孔の底部の薄膜およびその下層の第１の
絶縁膜がエッチングされて、第１の配線層に達する第２
の接続孔が形成される。その際、第１の配線層のエッチ
ングにより導電性堆積物が生ずるが、この導電性堆積物
は第１の接続孔の内側壁の平坦化絶縁膜に直接付着する
のでなく、耐酸化性の薄膜の上に付着する。このため、
その後に行われる導電性堆積物の除去のためのレジスト
アッシングや有機洗浄工程中、平坦化絶縁膜は耐酸化性
の薄膜によって保護され、酸化による変質が生じない。
これにより、その後に形成される第２の配線層のビアホ
ール部分にボイズンド・ビアが発生することが回避され
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図１および図２は、本発明の一実施の形態
に係る半導体装置の製造工程を表すものである。
に係る半導体装置の製造工程を表すものである。
【００１５】まず、図１（ａ）に示したように、トラン
ジスタ素子等の半導体素子（図示せず）を覆うようにし
て形成した下地絶縁膜１１上に、第１の配線層であるア
ルミニウム配線層１２を形成してパターニングする。こ
のアルミニウム配線層１２としては、例えばアルミニウ
ムとシリコンとからなるＡｌＳｉ膜や、アルミニウムと
銅からなるＡｌＣｕ膜を用い、例えば５００ｎｍ程度の
膜厚とする。
ジスタ素子等の半導体素子（図示せず）を覆うようにし
て形成した下地絶縁膜１１上に、第１の配線層であるア
ルミニウム配線層１２を形成してパターニングする。こ
のアルミニウム配線層１２としては、例えばアルミニウ
ムとシリコンとからなるＡｌＳｉ膜や、アルミニウムと
銅からなるＡｌＣｕ膜を用い、例えば５００ｎｍ程度の
膜厚とする。
【００１６】次に、同図に示したように、アルミニウム
配線層１２を覆うようにして、第１の絶縁膜としてのＰ
ＴＥＯＳ−ＮＳＧ膜１３、平坦化絶縁膜としての含水分
量の少ないＳＯＧ膜１４、および第２の絶縁膜としての
ＰＴＥＯＳ−ＮＳＧ膜１５を全面に順次堆積形成する。
これらのうち、ＰＴＥＯＳ−ＮＳＧ膜１３およびＰＴＥ
ＯＳ−ＮＳＧ膜１５は、不純物を含まないシリコン酸化
膜であり、いわゆるプラズマＣＶＤ（Chemical Vapor D
eposition:化学的気相成長 )法により、ＴＥＯＳ（テト
ラ・エチル・オルソシリケート）を用いて、例えば３０
０ｎｍ程度の膜厚に形成する。また、ＳＯＧ膜１４は、
有機物成分を含んだ含水分量の少ないシリコン酸化膜で
あり、シリコン化合物を有機溶剤に溶解した溶液を回転
塗布（スピン塗布）したのち、これを焼成して形成す
る。このＳＯＧ膜１４は、例えば３００ｎｍ程度の膜厚
に形成する。
配線層１２を覆うようにして、第１の絶縁膜としてのＰ
ＴＥＯＳ−ＮＳＧ膜１３、平坦化絶縁膜としての含水分
量の少ないＳＯＧ膜１４、および第２の絶縁膜としての
ＰＴＥＯＳ−ＮＳＧ膜１５を全面に順次堆積形成する。
これらのうち、ＰＴＥＯＳ−ＮＳＧ膜１３およびＰＴＥ
ＯＳ−ＮＳＧ膜１５は、不純物を含まないシリコン酸化
膜であり、いわゆるプラズマＣＶＤ（Chemical Vapor D
eposition:化学的気相成長 )法により、ＴＥＯＳ（テト
ラ・エチル・オルソシリケート）を用いて、例えば３０
０ｎｍ程度の膜厚に形成する。また、ＳＯＧ膜１４は、
有機物成分を含んだ含水分量の少ないシリコン酸化膜で
あり、シリコン化合物を有機溶剤に溶解した溶液を回転
塗布（スピン塗布）したのち、これを焼成して形成す
る。このＳＯＧ膜１４は、例えば３００ｎｍ程度の膜厚
に形成する。
【００１７】次に、同図に示したように、ビアホール形
成部分に開口１７を有するようにパターニングしたレジ
スト膜１６を全面に形成する。その膜厚は、例えば１．
２μｍ程度とする。
成部分に開口１７を有するようにパターニングしたレジ
スト膜１６を全面に形成する。その膜厚は、例えば１．
２μｍ程度とする。
【００１８】次に、図１（ｂ）に示したように、レジス
ト膜１６をマスクとして、ＰＴＥＯＳ−ＮＳＧ膜１５お
よびＳＯＧ膜１４をエッチングして、第１の接続孔とし
てのビアホール１８−１を形成する。このときのエッチ
ングは、少なくともＰＴＥＯＳ−ＮＳＧ膜１３が露出
し、かつアルミニウム配線層１２が露出しない程度に行
う。このエッチングの結果、ビアホール１８−１の内側
壁にはＳＯＧ膜１４が露出する。なお、エッチングに
は、例えばＣＦ4 （４フッ化炭素）系のガスを用い、シ
リコン酸化膜系絶縁膜用のエッチング条件を適用する。
ト膜１６をマスクとして、ＰＴＥＯＳ−ＮＳＧ膜１５お
よびＳＯＧ膜１４をエッチングして、第１の接続孔とし
てのビアホール１８−１を形成する。このときのエッチ
ングは、少なくともＰＴＥＯＳ−ＮＳＧ膜１３が露出
し、かつアルミニウム配線層１２が露出しない程度に行
う。このエッチングの結果、ビアホール１８−１の内側
壁にはＳＯＧ膜１４が露出する。なお、エッチングに
は、例えばＣＦ4 （４フッ化炭素）系のガスを用い、シ
リコン酸化膜系絶縁膜用のエッチング条件を適用する。
【００１９】このように、アルミニウム配線層１２が露
出しないようにエッチングを行うのは、アルミニウム配
線層１２までエッチングしてしまうと、後述するような
導電性堆積物がＳＯＧ膜１４の露出部に直接付着してし
まい、これを除去するためのレジストアッシングおよび
有機洗浄工程においてＳＯＧ膜１４が酸化されて変質し
てしまうからである。
出しないようにエッチングを行うのは、アルミニウム配
線層１２までエッチングしてしまうと、後述するような
導電性堆積物がＳＯＧ膜１４の露出部に直接付着してし
まい、これを除去するためのレジストアッシングおよび
有機洗浄工程においてＳＯＧ膜１４が酸化されて変質し
てしまうからである。
【００２０】次に、同図に示したように、レジスト膜１
６を除去したのち、耐酸化性の薄膜として、ＰＴＥＯＳ
−ＮＳＧ膜３０を全面に形成する。このＰＴＥＯＳ−Ｎ
ＳＧ膜３０もまた、上記のＰＴＥＯＳ−ＮＳＧ膜１３，
１５と同様に、プラズマＣＶＤ法により、ＴＥＯＳを用
いて形成する。その膜厚は、例えば３００ｎｍ程度とす
る。このＰＴＥＯＳ−ＮＳＧ膜３０は、ＳＯＧ膜１４に
比較して、後工程におけるレジストアッシングや有機洗
浄に対して高い耐性を有する。
６を除去したのち、耐酸化性の薄膜として、ＰＴＥＯＳ
−ＮＳＧ膜３０を全面に形成する。このＰＴＥＯＳ−Ｎ
ＳＧ膜３０もまた、上記のＰＴＥＯＳ−ＮＳＧ膜１３，
１５と同様に、プラズマＣＶＤ法により、ＴＥＯＳを用
いて形成する。その膜厚は、例えば３００ｎｍ程度とす
る。このＰＴＥＯＳ−ＮＳＧ膜３０は、ＳＯＧ膜１４に
比較して、後工程におけるレジストアッシングや有機洗
浄に対して高い耐性を有する。
【００２１】次に、図２（ａ）に示したように、ビアホ
ール１８−１の部分に対応した開口を有するようにパタ
ーニングされたレジスト膜３１を形成したのち、このレ
ジスト膜３１をマスクとして、アルミニウム配線層１２
が露出する段階までＰＴＥＯＳ−ＮＳＧ膜１３をエッチ
ングし、第２のビアホールとしてのビアホール１８−２
を形成する。これにより、ビアホール１８−１の内側壁
部分を除くすべてのＰＴＥＯＳ−ＮＳＧ膜３０が除去さ
れるが、このとき、ビアホール１８−１内側壁に残存し
たＰＴＥＯＳ−ＮＳＧ膜３０の内側およびビアホール１
８−２の内側壁には、アルミニウム配線層１２のエッチ
ング物からなる導電性堆積物１９が付着形成される。
ール１８−１の部分に対応した開口を有するようにパタ
ーニングされたレジスト膜３１を形成したのち、このレ
ジスト膜３１をマスクとして、アルミニウム配線層１２
が露出する段階までＰＴＥＯＳ−ＮＳＧ膜１３をエッチ
ングし、第２のビアホールとしてのビアホール１８−２
を形成する。これにより、ビアホール１８−１の内側壁
部分を除くすべてのＰＴＥＯＳ−ＮＳＧ膜３０が除去さ
れるが、このとき、ビアホール１８−１内側壁に残存し
たＰＴＥＯＳ−ＮＳＧ膜３０の内側およびビアホール１
８−２の内側壁には、アルミニウム配線層１２のエッチ
ング物からなる導電性堆積物１９が付着形成される。
【００２２】次に、図２（ｂ）に示したように、レジス
トアッシッング工程および有機洗浄工程を行い、導電性
堆積物１９を除去する。この場合のレジストアッシング
は、例えば酸素（Ｏ2 ）ガス１２０００ｓｃｃｍ，高周
波（ＲＦ）電力７００Ｗ，到達真空度４０００Ｐａとい
う条件下で行い、また、有機洗浄は、例えば有機アミン
系剥離液等の有機洗浄剤を用いて、例えば温度６０℃，
時間６０分という条件下で行う。
トアッシッング工程および有機洗浄工程を行い、導電性
堆積物１９を除去する。この場合のレジストアッシング
は、例えば酸素（Ｏ2 ）ガス１２０００ｓｃｃｍ，高周
波（ＲＦ）電力７００Ｗ，到達真空度４０００Ｐａとい
う条件下で行い、また、有機洗浄は、例えば有機アミン
系剥離液等の有機洗浄剤を用いて、例えば温度６０℃，
時間６０分という条件下で行う。
【００２３】このとき、含水分量の少ないＳＯＧ膜１４
はＰＴＥＯＳ−ＮＳＧ膜３０によって覆われ、ビアホー
ル１８−１内に露出していない。このため、ＳＯＧ膜１
４は、レジストアッシッング工程および有機洗浄工程に
おいても、耐酸化性の高いＰＴＥＯＳ−ＮＳＧ膜３０に
よって保護され、従来のように酸化による変質が生じな
い。
はＰＴＥＯＳ−ＮＳＧ膜３０によって覆われ、ビアホー
ル１８−１内に露出していない。このため、ＳＯＧ膜１
４は、レジストアッシッング工程および有機洗浄工程に
おいても、耐酸化性の高いＰＴＥＯＳ−ＮＳＧ膜３０に
よって保護され、従来のように酸化による変質が生じな
い。
【００２４】次に、図３に示したように、ビアホール１
８−２を覆うようにして第２の配線層であるアルミニウ
ム配線層２１を形成して所定のパターニングを行う。こ
のとき、アルミニウム配線層２１は、ビアホール１８−
２の内側壁面において、耐酸化性の高いＰＴＥＯＳ−Ｎ
ＳＧ膜３０およびＰＴＥＯＳ−ＮＳＧ膜１３とのみ接触
し、ＳＯＧ膜１４とは直接接触しない。このため、この
ビアホール部分においてアルミニウム配線層１２が酸化
されるおそれは少なくなる。
８−２を覆うようにして第２の配線層であるアルミニウ
ム配線層２１を形成して所定のパターニングを行う。こ
のとき、アルミニウム配線層２１は、ビアホール１８−
２の内側壁面において、耐酸化性の高いＰＴＥＯＳ−Ｎ
ＳＧ膜３０およびＰＴＥＯＳ−ＮＳＧ膜１３とのみ接触
し、ＳＯＧ膜１４とは直接接触しない。このため、この
ビアホール部分においてアルミニウム配線層１２が酸化
されるおそれは少なくなる。
【００２５】このように、本実施の形態では、ＰＴＥＯ
Ｓ−ＮＳＧ膜１３、ＳＯＧ膜１４およびＰＴＥＯＳ−Ｎ
ＳＧ膜１５からなる層間絶縁膜にビアホールを形成する
場合に、１度のエッチング工程によって第１の配線層で
あるアルミニウム配線層１２に達するビアホールを形成
するのでなく、まず第１段階のエッチングでは、少なく
ともＳＯＧ膜１４が露出するところまでビアホールを形
成した上で、その露出したＳＯＧ膜１４を耐酸化性の高
い薄膜（ＰＴＥＯＳ−ＮＳＧ膜３０）によって覆ってお
き、第２段階のエッチングにおいて、アルミニウム配線
層１２に達するビアホールを形成するようにしたので、
第２段階のエッチングにおいて生ずる導電性堆積物１９
がＳＯＧ膜１４の露出部分に直接付着することがない。
このため、その後に行われる導電性堆積物１９の除去の
ためのレジストアッシングおよび有機洗浄工程中におい
ても、ＳＯＧ膜１４の断面部分は耐酸化性の高い薄膜
（ＰＴＥＯＳ−ＮＳＧ膜３０）によって保護されてお
り、酸化性ガスや有機洗浄剤に直接曝されることがな
く、酸化による変質が防止される。これにより、ビアホ
ール部分におけるポインズンド・ビアの発生が防止さ
れ、配線の断線や抵抗の異常増大等の製造工程不良を低
減することができる。
Ｓ−ＮＳＧ膜１３、ＳＯＧ膜１４およびＰＴＥＯＳ−Ｎ
ＳＧ膜１５からなる層間絶縁膜にビアホールを形成する
場合に、１度のエッチング工程によって第１の配線層で
あるアルミニウム配線層１２に達するビアホールを形成
するのでなく、まず第１段階のエッチングでは、少なく
ともＳＯＧ膜１４が露出するところまでビアホールを形
成した上で、その露出したＳＯＧ膜１４を耐酸化性の高
い薄膜（ＰＴＥＯＳ−ＮＳＧ膜３０）によって覆ってお
き、第２段階のエッチングにおいて、アルミニウム配線
層１２に達するビアホールを形成するようにしたので、
第２段階のエッチングにおいて生ずる導電性堆積物１９
がＳＯＧ膜１４の露出部分に直接付着することがない。
このため、その後に行われる導電性堆積物１９の除去の
ためのレジストアッシングおよび有機洗浄工程中におい
ても、ＳＯＧ膜１４の断面部分は耐酸化性の高い薄膜
（ＰＴＥＯＳ−ＮＳＧ膜３０）によって保護されてお
り、酸化性ガスや有機洗浄剤に直接曝されることがな
く、酸化による変質が防止される。これにより、ビアホ
ール部分におけるポインズンド・ビアの発生が防止さ
れ、配線の断線や抵抗の異常増大等の製造工程不良を低
減することができる。
【００２６】以上、実施の形態を挙げて本発明を説明し
たが、本発明はこの実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。
たが、本発明はこの実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。
【００２７】例えば、上記の実施の形態では、平坦化絶
縁膜として、有機物成分を含んだ含水分量の少ないＳＯ
Ｇ膜に適用する場合について説明したが、通常の含水分
量の多いＳＯＧ膜についても適用することもできる。ま
た、ＳＯＧ膜に限らず、他の含水分量の多い平坦化絶縁
膜、例えばＯ3 −ＴＥＯＳ−ＮＳＧ等のテオス膜にも適
用可能である。
縁膜として、有機物成分を含んだ含水分量の少ないＳＯ
Ｇ膜に適用する場合について説明したが、通常の含水分
量の多いＳＯＧ膜についても適用することもできる。ま
た、ＳＯＧ膜に限らず、他の含水分量の多い平坦化絶縁
膜、例えばＯ3 −ＴＥＯＳ−ＮＳＧ等のテオス膜にも適
用可能である。
【００２８】また、上記の実施の形態では、耐酸化性の
高い薄膜としてＰＴＥＯＳ−ＮＳＧ膜という絶縁膜を使
用するものとして説明したが、耐酸化性の高い膜であれ
ば絶縁膜には限られず、例えばタングステン金属等の導
電性薄膜を用いることも可能である。
高い薄膜としてＰＴＥＯＳ−ＮＳＧ膜という絶縁膜を使
用するものとして説明したが、耐酸化性の高い膜であれ
ば絶縁膜には限られず、例えばタングステン金属等の導
電性薄膜を用いることも可能である。
【００２９】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、第１の発生層にまで達しな
い第１の接続孔を形成した際にその内側壁に露出する平
坦化絶縁膜を耐酸化性の薄膜によって覆った状態で、第
１の接続孔の底部の薄膜およびその下層の第１の絶縁膜
をエッチングして、第１の配線層に達する第２の接続孔
を形成するようにしたので、第１の配線層のエッチング
により生じた導電性堆積物は、第１の接続孔の内側壁の
平坦化絶縁膜に直接付着するのでなく、耐酸化性の薄膜
の上に付着することとなる。このため、その後に行われ
る導電性堆積物の除去のためのレジストアッシングや有
機洗浄工程中、耐酸化性の薄膜によって平坦化絶縁膜を
保護することができ、酸化による変質を防止できる。こ
れにより、その後に形成される第２の配線層のビアホー
ル部分にボイズンド・ビアが発生することを回避でき、
配線の断線や抵抗の異常増大等の製造工程不良を低減す
ることができる。
体装置の製造方法によれば、第１の発生層にまで達しな
い第１の接続孔を形成した際にその内側壁に露出する平
坦化絶縁膜を耐酸化性の薄膜によって覆った状態で、第
１の接続孔の底部の薄膜およびその下層の第１の絶縁膜
をエッチングして、第１の配線層に達する第２の接続孔
を形成するようにしたので、第１の配線層のエッチング
により生じた導電性堆積物は、第１の接続孔の内側壁の
平坦化絶縁膜に直接付着するのでなく、耐酸化性の薄膜
の上に付着することとなる。このため、その後に行われ
る導電性堆積物の除去のためのレジストアッシングや有
機洗浄工程中、耐酸化性の薄膜によって平坦化絶縁膜を
保護することができ、酸化による変質を防止できる。こ
れにより、その後に形成される第２の配線層のビアホー
ル部分にボイズンド・ビアが発生することを回避でき、
配線の断線や抵抗の異常増大等の製造工程不良を低減す
ることができる。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法を表す工程の一部を表す断面図である。
方法を表す工程の一部を表す断面図である。
【図２】図１に続く各工程を表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】従来の半導体装置の製造方法の工程を表す断面
図である。
図である。
【図５】図４に続く各工程を表す断面図である。
【符号の説明】 １１…下地絶縁層、１２…アルミニウム配線層（第１の
配線層）、２１…アルミニウム配線層（第２の配線
層）、１３…ＰＴＥＯＳ−ＮＳＧ膜（第１の絶縁膜）、
１４…ＳＯＧ膜（平坦化絶縁膜）、１５…ＰＴＥＯＳ−
ＮＳＧ膜（第２の絶縁膜）、１６，３１…レジスト、１
８−１…ビアホール（第１の接続孔），１８−２…ビア
ホール（第２の接続孔）、１９…導電性堆積物、３０…
ＰＴＥＯＳ−ＮＳＧ膜（耐酸化性の薄膜）
配線層）、２１…アルミニウム配線層（第２の配線
層）、１３…ＰＴＥＯＳ−ＮＳＧ膜（第１の絶縁膜）、
１４…ＳＯＧ膜（平坦化絶縁膜）、１５…ＰＴＥＯＳ−
ＮＳＧ膜（第２の絶縁膜）、１６，３１…レジスト、１
８−１…ビアホール（第１の接続孔），１８−２…ビア
ホール（第２の接続孔）、１９…導電性堆積物、３０…
ＰＴＥＯＳ−ＮＳＧ膜（耐酸化性の薄膜）
Claims (3)
- 【請求項１】 第１の配線層の上に形成された層間絶縁
膜に接続孔を形成し、この接続孔によって前記第１の配
線層と前記層間絶縁膜上に形成した第２の配線層との間
を接続するようにした半導体装置の製造方法において、 前記第１の配線層上に、第１の絶縁膜、平坦化絶縁膜お
よび第２の絶縁膜を順次堆積して、前記層間絶縁膜を形
成する工程と、 この層間絶縁膜のうち、少なくとも前記第２の絶縁膜お
よび平坦化絶縁膜をエッチングして、第１の接続孔を形
成する工程と、 少なくとも、前記第１の接続孔の内側壁に露出した平坦
化絶縁膜を覆うようにして耐酸化性の薄膜を形成する工
程と、 前記第１の接続孔の内側壁の薄膜を残しつつ、第１の接
続孔の底部の薄膜およびその下層の前記第１の絶縁膜を
エッチングして、前記第１の配線層に達する第２の接続
孔を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記耐酸化性の薄膜は、テトラ・エチル
・オルソシリケートを用いてプラズマ化学蒸着法により
形成されたシリコン酸化膜からなることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記耐酸化性の薄膜は、金属タングステ
ンからなることを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17295196A JPH09330976A (ja) | 1996-06-12 | 1996-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17295196A JPH09330976A (ja) | 1996-06-12 | 1996-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330976A true JPH09330976A (ja) | 1997-12-22 |
Family
ID=15951390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17295196A Pending JPH09330976A (ja) | 1996-06-12 | 1996-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849885B2 (en) | 2001-01-12 | 2005-02-01 | Renesas Technology Corp. | Method of producing a semiconductor integrated circuit device and the semiconductor integrated circuit device |
| US8362623B2 (en) | 2008-12-24 | 2013-01-29 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1996
- 1996-06-12 JP JP17295196A patent/JPH09330976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849885B2 (en) | 2001-01-12 | 2005-02-01 | Renesas Technology Corp. | Method of producing a semiconductor integrated circuit device and the semiconductor integrated circuit device |
| US8362623B2 (en) | 2008-12-24 | 2013-01-29 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| KR20000018646A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JPH11354720A (ja) | 半導体デバイス内にコンデンサを形成する方法 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09330976A (ja) | 半導体装置の製造方法 | |
| JPH0969560A (ja) | 半導体装置及びその製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH11111693A (ja) | コンタクトホール形成方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JPH0846045A (ja) | 半導体装置 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| JPH09321044A (ja) | 半導体装置およびその製造方法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPH0574962A (ja) | 半導体装置及びその製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| JPH05114656A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH06177260A (ja) | 半導体装置 | |
| JPH08288388A (ja) | 多層配線コンタクト構造の形成方法 |