JP2021015851A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021015851A
JP2021015851A JP2019128554A JP2019128554A JP2021015851A JP 2021015851 A JP2021015851 A JP 2021015851A JP 2019128554 A JP2019128554 A JP 2019128554A JP 2019128554 A JP2019128554 A JP 2019128554A JP 2021015851 A JP2021015851 A JP 2021015851A
Authority
JP
Japan
Prior art keywords
thickness
metal film
semiconductor substrate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019128554A
Other languages
English (en)
Other versions
JP7249898B2 (ja
Inventor
小林　仁
Hitoshi Kobayashi
仁 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019128554A priority Critical patent/JP7249898B2/ja
Priority to US16/797,947 priority patent/US11462486B2/en
Publication of JP2021015851A publication Critical patent/JP2021015851A/ja
Application granted granted Critical
Publication of JP7249898B2 publication Critical patent/JP7249898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄い半導体基板によってオン抵抗を低減しながら、チップ強度を確保した半導体装置、及び薄い半導体基板の損傷を抑えながらダイシングすることが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置１００は、第１方向Ｘ及び第１方向に交わる第２方向Ｙに延在する第１金属膜１と、第１方向及び第２方向において第１金属膜よりも大きい一方の面及び一方の面に対向する他方の面を有し、一方の面が第１金属膜と接する第１半導体層２と、第１半導体層の他方の面に接し、第１方向及び第２方向に延在する平面における内側部分５の厚みが第１厚みＴ２であり、周縁部に厚みが第１厚み以上の第２厚みＴ３である延出部分６を備えた半導体基板３と、半導体基板に接し、延出部分の間に埋め込まれ、厚みが第３厚みＴ５である第２金属膜４と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
低耐圧の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置においては、ドライ
ブ領域を短くしてオン抵抗を低減するために半導体基板を薄化（１０μｍ以下）すること
が求められる。
特開２０１７−３４２５５号公報
本発明が解決しようとする課題は、薄い半導体基板によってオン抵抗を低減しながら、
チップ強度を確保した半導体装置、及び半導体装置の製造方法を提供することである。
上記の課題を達成するために、実施形態の半導体装置は、第１方向及び前記第１方向に
交わる第２方向に延在する第１金属膜と、前記第１方向及び前記第２方向において前記第
１金属膜よりも大きい一方の面及び前記一方の面に対向する他方の面を有し、前記一方の
面が前記第１金属膜と接する第１半導体層と、前記第１半導体層の前記他方の面に接し、
前記第１方向及び前記第２方向に延在する平面における内側部分の厚みが第１厚みであり
、周縁部に厚みが前記第１厚み以上の第２厚みである延出部分を備えた半導体基板と、前
記半導体基板に接し、前記延出部分の間に埋め込まれた、厚みが第３厚みである第２金属
膜と、を有する。
（ａ）第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。（ｂ）第１の実施形態に係る半導体装置の裏面側の構成を模式的に示す平面図である。 （ａ）〜（ｆ）第１の実施形態に係る半導体装置の製造工程を模式的に示す断面図である。 図２（ｃ）におけるウェーハの裏面側を示す平面図である。 （ａ）第１の実施形態の比較例（１）に係る半導体装置の断面図である。（ｂ）第１の実施形態の比較例（１）に係る第２金属膜形形成前のウェーハを示す断面図である。（ｃ）第１の実施形態の比較例（１）に係るダイシング前のウェーハを示す断面図である。 （ａ）第１の実施形態の比較例（２）に係る半導体装置の断面図である。（ｂ）第１の実施形態の比較例（２）に係る第２金属膜形形成前のウェーハを示す断面図である。（ｃ）第１の実施形態の比較例（２）に係るダイシング前のウェーハを示す断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材に
は同一の符号を付し、一度説明した部材については適宜その説明を省略する。
なお、図面での部分の厚みと幅との関係、部分間の大きさの比率などは、模式的に示し
たものであり、必ずしもこれに限定されない。また、同じ部分を表す場合であっても、図
面により互いの寸法や比率が異なって表される場合もある。
（第１の実施形態）
第１の実施形態の半導体装置１００について、図１を参照して説明する。図１（ａ）は
、第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。図１（ｂ）は、
第１の実施形態に係る半導体装置の裏面側の構成を模式的に示す平面図である。図（ｂ）
のＡ−Ａ断面が図１（ａ）に相当する。
半導体装置１００は、例えば低耐圧ＵＭＯＳＦＥＴ（縦型トレンチＭＯＳＦＥＴ）であ
る。図１（ａ）に示すように、第１の実施形態の半導体装置１００は、第１半導体層２、
半導体基板３、第１金属膜１、第２金属膜４、を有する。
第１半導体層２は、パターンを有し、エピタキシャル膜によって形成された半導体であ
る。第１半導体層２は、不純物を含むＳｉ、ＳｉＣ、ＧａＮ等の半導体によって形成され
、例えば１０１５ｃｍ−３程度のＰを含むＳｉによって形成することができる。第１半導
体層２は、一方の面と、一方の面に対向する他方の面とを有する。
第１半導体層２の一方の面と水平な一つの方向をＸ方向とし、一方の面と水平でＸ方向
に直行する一つの方向をＹ方向とする。Ｘ方向及びＹ方向と直行する方向をＺ方向とする
。以降、Ｚ方向において、第１半導体層２の一方の面側を裏面側と称し、他方の面側を表
面側と称することがある。
半導体装置１００は、主にＺ方向に電流が流れる。このため、第１半導体層２のＺ方向
の厚みを小さくすることで、特にドリフト層の厚みを小さくすることで、半導体装置１０
０のオン抵抗を下げることができる。第１半導体層２のＺ方向の厚みＴ１は、例えば２μ
ｍ以下であるが、第１半導体層２の構成、半導体装置１００の駆動電圧、後述する半導体
基板３の厚み等に応じた値とすることができる。
半導体基板３は、第１半導体層２の一方の面に接し、第１半導体層２よりも高濃度の不
純物を含む半導体である。半導体基板３は、例えば１０２１ｃｍ−３程度のＰまたは１０
２０ｃｍ−３程度のＡｓを含むＳｉによって形成することができる。図１には、半導体基
板３が、ＸＹ平面において（Ｚ方向からの平面視において）第１半導体層２と同じ形状を
有する場合を示す。半導体基板３は、後述するダイシングを、段差をつけるステップダイ
シングやＶ字のブレードを用いたダイシングによって実施した場合、ＸＹ方向において第
１半導体層２と異なる形状となることがある。
半導体基板３は、Ｘ方向及びＹ方向に平行な平面において、内側部分５と周縁部分（延
出部分６）とで厚みが異なる。後述する第１金属膜１と第２金属膜４とにはさまれた、第
１半導体層２と半導体基板３の内側部分５とを合わせて導通部分７と称する。導通部分７
には、半導体装置１００のドレイン−ソース間電流が流れる。半導体基板３部分のオン抵
抗を低減させるため、半導体基板３の内側部分５の厚みＴ２は１０μｍ以下である。導通
部分７の厚み（Ｔ１＋Ｔ２）が薄いため、半導体装置１００のオン抵抗が下がる。Ｔ２で
はなく、第１半導体層２と半導体基板３の内側部分５とを合わせた導通部分７の厚み（Ｔ
１＋Ｔ２）を１０μｍ以下とすることで、半導体装置１００のオン抵抗をさらに下げるこ
とができる。
半導体基板３は、周縁部分にＺ方向において第１半導体層２から離れる方向、つまり裏
面側に延出する延出部分６を有する。半導体基板３の延出部分６の厚みＴ３は、厚みＴ２
よりも大きい。延出部分６の厚みＴ３を数１０μｍ以上とすることで、後述する半導体装
置１００の製造工程において、ウェーハ１１０の強度を保つことができる。また、延出部
分６は、Ｚ方向において、後述する第２金属膜４よりも裏面側に延出し、または裏面側に
おいて第２金属膜４と同じ高さである。第２金属膜４との位置関係を満足させるために、
延出部分６の厚みＴ３は、例えば、２０μｍ〜５０μｍとすることができる。
延出部分６のＸ方向（またはＹ方向）における幅Ｗ１は、後述するダイシングの方法や
半導体装置１００の設計に合わせて変更が可能な値であり、例えば３０μｍ〜５００μｍ
である。延出部分６は、厚みＷ１は３０μｍ〜５００μｍ程度あれば、後述する第２金属
膜４から剥離することを防ぐことができる。半導体装置１００の第１半導体層２及び半導
体基板３の内側部分５は特に薄いが、周縁部に厚い延出部分６を有するため強度が確保さ
れる。
第１金属膜１は、半導体装置１００の電極として機能する。第１金属膜１は、第１半導
体層２の他方の面に接するように設けられる。第１金属膜１は、Ｘ方向及びＹ方向におい
て第１半導体層２よりも小さく、Ｚ方向の平面視において第１半導体層２に含まれる。第
１金属膜１は、例えばＣｕメッキによって形成されるが、これに限定されない。第１金属
膜１の厚みＴ４は、１０μｍ〜４０μｍである。
第２金属膜４は半導体装置１００の電極として機能する。第２金属膜４は、半導体基板
３の裏面側に接して、延出部分６の間に埋め込まれる。第２金属膜４は、例えばＣｕメッ
キによって形成されるが、これに限定されない。第２金属膜４の厚みＴ５は、１０μｍ〜
４０μｍである。
第１金属膜１及び第２金属膜４は、特に薄い導通部分７を挟み込みこむことで、半導体
装置１００の強度を確保する。導通部分７の強度を確保するにあたって、第１金属膜１の
厚みＴ４及び第２金属膜４のＴ５は、１０μｍ〜４０μｍであることが望ましい。第１金
属膜１及び第２金属膜４を同じ厚みの同じ金属によって形成することで、導通部分７が表
面側及び裏面側から受ける応力の差を小さくすることができる。導通部分７が表面側及び
裏面側から受ける応力の差が小さくなれば、導通部分７部分が反って割れることを抑制で
きる。
半導体装置１００実装するにあたって、第２金属膜４と配線との接続が可能な範囲で、
延出部分６が、Ｚ方向において第２金属膜４よりも裏面側に延出してもよい。また、延出
部分６と第２金属膜４とは、裏面側において同じ高さであってもよい。
第１の実施形態の半導体装置１００の製造方法の一例について、図２及び図３を参照し
て説明する。図２は、第１の実施形態に係る半導体装置１００の製造工程を模式的に示す
断面図である。図２に示す図は、ウェーハ１１０の一部を抜き出して半導体装置１００を
２つ分示したものであり、図示する部分に隣接する部分にも半導体装置１００が形成され
る。図３は、エッチング後のウェーハ１１０の裏面側を示す平面図であり、図３のＢ−Ｂ
断面が図２（ｃ）に相当する。
図２（ａ）には、第２金属膜４の形成前のウェーハ１１０を示す。ウェーハ１１０は、
第１金属膜１、第１半導体層２、及び半導体基板３を有する。ウェーハ１１０は、例えば
、半導体基板３に第１半導体層２を形成する工程、第１金属膜１を成膜しリフトオフによ
ってパターニングする工程、半導体基板３を薄化する工程を経て形成することができる。
図２（ａ）において、半導体基板３は厚さＴ３である。
支持板１０は、ウェーハ１１０の第１金属膜１に接するように貼り付けられる。支持板
１０は、薄い第１半導体層２及び半導体基板３を有するウェーハ１１０を支持する機能を
有し、ウェーハ１１０が製造工程の操作時に受ける応力によって損傷することを防ぐ。
第１半導体層２の表面側には、ダイシングをする位置を示すダイシングラインＤＬが規
定される。なお、第１金属膜１は、第１半導体層の表面側において、ダイシングラインＤ
Ｌの外部に位置する。
図２（ｂ）に示すように、半導体基板３の裏面上のダイシングラインＤＬに相当する部
分に沿って、半導体基板３をエッチングする際のマスクとするためにレジスト１１を形成
しパターニングする。レジスト１１は、例えば、スピンコート法を用いて感光性のレジス
ト樹脂を半導体基板３の裏面上に塗布した後、レジスト樹脂を乾燥させ、続いて露光及び
現像を順次行う工程ことで形成することができる。レジスト１１の幅Ｗ２は、後述するダ
イシング方法に合わせて調整され、ダイシングラインの幅よりも広い。
図２（ｃ）に示すように、半導体基板３裏面側のパターニングされたレジスト１１から
露出した部分を、半導体基板３の厚みがＴ２になるまでエッチングする。この工程で、半
導体基板３は、半導体装置１００の内側となる部分が薄くなる。また、この工程で、半導
体装置１００の周縁となる部分に半導体基板３のエッチングされない厚みＴ３の部分が残
り、延出部分６となる。つまり、ウェーハ１１０には、チップ単位で窪みが形成される。
半導体基板３のエッチングされずに残った厚みＴ３の部分の幅は、レジスト１１の幅Ｗ２
におおむね等しい。
図３において、（６）の符号は、メッシュ状に示されたレジスト１１の直下に、延出部
分６が設けられていることを表現している。ウェーハ１１０は、エッチングによって部分
的に薄くなる。しかしながら、ウェーハ１１０は、メッシュ状に延出部分６が設けられて
いることで、強度が確保される。
図２（ｄ）に示すように、ウェーハ１１０の裏面側全面、つまりレジスト１１上とレジ
スト１１から露出している半導体基板３上に、厚さ４０μｍ以下の第２金属膜４を形成す
る。第２金属膜４は例えばＣｕメッキによって形成されるがこれに限定されない。
図２（ｅ）に示すように、レジスト１１が溶融除去される。この工程で、レジスト１１
上に形成されたＣｕメッキが取り除かれ、延出部分６の間に第２金属膜４が残る。第２金
属膜４は、半導体基板３の裏面側に接する。つまり、ウェーハ１１０にチップ単位で形成
されたくぼみの中に、第２金属膜４が形成される。
図２（ｆ）に示すように、ウェーハ１１０は、裏面側でダイシングテープ１３に貼り付
けられる。ダイシングテープ１３は粘着剤によって形成された粘着層を有し、半導体基板
３の延出部分６及び第２金属膜４、あるいは延出部分６のみと粘着する。支持板１０は、
ウェーハ１１０から取り外される。
図２（ｆ）に示すように、ダイシングテープ１３に貼り付けられたウェーハ１１０は、
ダイシングラインＤＬの中央に沿って、第１半導体層２及び半導体基板３が除去され、チ
ップに分離（ダイシング）される。図２（ｆ）では、ダイシング方法として、ブレード１
４を用いたブレードダイシングを採用した例を示す。ダイシング方法は、ブレードダイシ
ングに限定されずプラズマダイシングでもよい。
図２（ｈ）に示すように、ダイシングテープ１３から取り外されることで、半導体装置
１００が得られる。
第１の実施形態の比較例（１）に係る半導体装置８００及び第１の実施形態の比較例（
２）に係る半導体装置９００について説明する。半導体装置８００及び半導体装置９００
は、第１の実施形態の半導体装置１００と同等の厚みの導通部分（第１半導体層２及び半
導体基板３８、３９）を有し、半導体装置１００と同等に低い値のオン抵抗持つ。なお、
実施形態の比較例（１）及び比較例（２）の説明において、第１の実施形態と同様の構成
には、同じ符号を付し説明を省略する。
第１の実施形態の比較例（１）に係る半導体装置８００について、図４を参照し説明す
る。
図４（ａ）は第１の実施形態の比較例（１）に係る半導体装置８００の断面図である。
半導体装置８００は、半導体基板３８の厚みがＴ２で一定であり、第２金属膜４８が半導
体基板３８の裏面側全面に設けられる。
図４（ｂ）は、第１の実施形態の比較例（１）に係る第２金属膜４８形成前のウェーハ
１１８を示す断面図であり、第１の実施形態において図２（ａ）に相当する。比較例に係
るダイシング前のウェーハ１１８は、半導体基板３８の厚みがＴ２で一定である。
図４（ｃ）は第１の実施形態の比較例（１）に係るダイシング前のウェーハ１１８を示
す断面図であり、第１の実施形態において図２（ｆ）に相当する断面図である。図４（ｃ
）に示すウェーハ１１８は、第２金属膜４８が半導体基板３８の裏面側全面に設けられて
いる点で、第１の実施形態のウェーハ１１８と異なる。図４（ｃ）に示すウェーハ１１８
のダイシングでは、第２金属膜４８を除去する必要がある。
第１の実施形態の比較例（２）に係る半導体装置９００について、図５を参照し説明す
る。
図５（ａ）は第１の実施形態の比較例（２）に係る半導体装置９００の断面図である。
半導体装置９００は、半導体基板の厚みが厚みＴ２で一定である点で、半導体装置１００
と異なる。また、第１半導体層２及び半導体基板３９は、第１金属膜１及び第２金属膜４
９よりもＸ方向（Ｙ方向）に突出した突端９０を形成する。
図５（ｂ）は、第１の実施形態の比較例（２）に係る第２金属膜４９形成前のウェーハ
１１９を示す断面図であり、図２（ａ）に相当する。比較例に係るダイシング前のウェー
ハ１１９は、半導体基板３９の厚みがＴ２で一定であり、第１の実施形態のウェーハ１１
０と異なる。
図５（ｃ）は第１の実施形態の比較例（２）に係るダイシング前のウェーハ１１９を示
す断面図であり、図２（ｆ）に相当する断面図である。ダイシングにおいて除去される半
導体基板３９とダイシングテープ１３との間には、第２金属膜４９と同等の厚みの空間Ｒ
が形成される。ブレードダイシングにおいて、ブレードが表面側から第１半導体層２及び
半導体基板３９と接触する際、半導体基板３９は裏面側から支持されないため、空間Ｒ側
に押されて変形する。さらに、ブレードによって押される部分（第１半導体層と半導体基
板３９）の断面積が半導体装置１００と比べて小さいため、この部分にかかるせん断応力
（単位断面積当たりの断面と平行に加わる力の大きさ）が大きくなる。
第１半導体層２及び半導体基板３９は、極めて薄い。このため、第１半導体層２及び半
導体基板３９は、製造時に生じる応力によって割れや欠けが発生し、損傷しやすい。
半導体装置１００は、第１半導体層２及び半導体基板３の導通部分７を薄くすることで
、オン抵抗を低減することができる。しかし、単に半導体基板３を薄くすると、あらゆる
方向の応力に弱なり、搬送時や製造時に割れる危険性が高まる。比較例（１）及び比較例
（２）と対比して、第１の実施形態によって第１半導体層２及び半導体基板３の損傷を防
ぎながら半導体装置１００を製造できることを説明する。
まず、第２金属膜を形成する前の段階において、延出部分６がない場合（比較例（１）
及び比較例（２））と延出部分６がある場合（第１の実施形態）の、第１半導体層及び半
導体基板が損傷する可能性について比較する。
比較例（１）に係るウェーハ１１８（図４（ｂ））及び比較例（２）に係るウェーハ１
１９（図５（ｂ））について説明する。この段階では、隣り合った第１金属膜１同士の間
は、第１半導体層２と半導体基板３８（及び３９）とによってつながっている。ウェーハ
１１８（及び１１９）の薄い第１半導体層２と半導体基板３８（及び３９）とによってつ
ながっている部分は、製造工程において発生する応力によって割れやすい。
一方、第２金属膜４を形成する前の段階における第１の実施形態に係るウェーハ１１０
には、メッシュ状に厚い延出部分６が設けられる。第１の実施形態に係るウェーハ１１０
は、メッシュ状に設けられた延出部分６によって補強され、製造工程において発生する応
力によって割れにくい。
次に、ダイシング工程で金属材料を除去する場合（比較例（１））としない場合（第１
の実施形態）の、第１半導体層及び半導体基板の損傷する可能性について比較する。
まず、比較例（１）に係るウェーハ１１８（図４（ｂ））について説明する。ダイシン
グ（ブレードダイシング及びプラズマダイシング）において、金属材料（Ｃｕ）は半導体
材料（Ｓｉ）と比べて除去しづらい。比較例（１）に係るウェーハ１１８は、ダイシング
において第２金属膜４８を除去する必要があり、比較例（１）はダイシングが困難である
。特にブレードダイシングにおいて、第２金属膜４８を除去することは、ウェーハ１１８
に掛かる応力を大きくする原因、及び振動発生の原因となりうる。応力の増大及び振動の
発生は、薄い第１半導体層２及び半導体基板３８を損傷させうる。
第１の実施形態では、ダイシングにおいて除去される領域に、第２金属膜４が設けられ
ないためウェーハ１１０の個片化が容易である。これにより、ウェーハ１１０に掛かる応
力と振動を小さくすることができ、第１半導体層２及び半導体基板３の損傷を防ぐことが
できる。
続いて、ダイシング工程で、半導体基板の除去される部分とダイシングテープ１６との
間に空間Ｒがある場合（比較例（２））と空間Ｒがない場合（第１の実施形態）の、第１
半導体層及び半導体基板の損傷する可能性について比較する。
比較例（２）に係るウェーハ１１９（図５（ｂ））について説明する。ブレードダイシ
ングにおいて、ブレードが表面側から第１半導体層２及び半導体基板３９と接触する際、
半導体基板３９はブレードと反対側（裏面側）に押される。比較例（１）に係るウェーハ
１１９の半導体基板３９は、裏面側に空間Ｒがあり、支持されない。このため、ウェーハ
１１９の第１半導体層２及び半導体基板３９は、空間Ｒ側に押されてたわむように変形す
る。
ウェーハ１１９が変形することと、第１半導体層２及び半導体基板３９とにかかるせん
断応力が大きくなることとによって、第１半導体層２及び半導体基板３９は割れる。半導
体基板３９が割れて生じる面には、小さな欠けや割れが多く、割れ面からさらに欠けて損
傷する可能性が高くなる。このため、比較例（２）ではダイシングが困難である。さらに
ダイシング後の半導体装置９００には、Ｘ方向（Ｙ方向）において、薄く脆い第１半導体
層２及び半導体基板３９が突出した突端９０が形成される。突端９０はピックアップ等の
ハンドリング時に製造装置等と接触することで、第１半導体層２及び半導体基板３９にさ
らに割れや欠けを生じさせる可能性がある。
第１の実施形態では、ブレードが第１半導体層２及び半導体基板３と接触する際、半導
体基板３の除去される部分（延出部分６）の裏面側がダイシングテープ１３と接すること
で支持される。半導体基板３は、ダイシング時にブレード１４に押されても、ダイシング
テープ１６によって支えられるため変形しにくい。
第１の実施形態において、ダイシングで除去される部分の半導体基板３の厚みはＴ３で
あり、比較例（２）におけるダイシングで除去される部分の半導体基板３の厚みＴ２より
も大きい。すなわち、第１の実施形態では、ブレードによって押される部分（第１半導体
層と半導体基板３９）の断面積が大きくなるため、せん断応力（単位断面積当たりの断面
と平行に加わる力の大きさ）が小さくなる。
第１の実施形態では、半導体基板３が変形しにくいことと、生じるせん断応力が小さい
こととによって、第１半導体層２及び半導体基板３が割れにくくなる。さらに、半導体装
置１００には突端９０が形成されないため、突端９０がハンドリング時に製造装置等と接
触することで、損傷する可能性が低い。
以上、説明した第１の実施形態によれば、半導体装置１００は、薄い第１半導体層２及
び半導体基板３の薄い内側部分からなる導通部分７を有し、オン抵抗が低い。半導体装置
１００は、第１半導体層２及び半導体基板３を挟み込むように設けられた第１金属膜１及
び第２金属膜４と、半導体基板３の周縁部に内側部分よりも厚みが大きい延出部分６とを
有する。半導体装置１００は、第１金属膜１、第２金属膜４、及び延出部分６を有するこ
とによって強度が増し、第１半導体層２及び半導体基板３が応力によって損傷する可能性
が低くなる。
このように、第１の実施形態によって、薄い半導体基板によってオン抵抗を低減しなが
ら、チップ強度を確保した半導体装置、及び半導体装置の製造方法を提供することができ
る。
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したもので
あり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほか
様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略
、置き換え、変更を行うことができる。これらの実施形態は、発明の範囲や要旨に含まれ
るとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 第１金属膜
２ 第１半導体層
３ 半導体基板
４ 第２金属膜
５ 内側部分
６ 延出部分
７ 導通部分
１０ 支持板
１１ レジスト
１３ ダイシングテープ
１４ ブレード
９０ 突端
１００ 半導体装置
１１０ ウェーハ

Claims (9)

  1. 第１方向及び前記第１方向に交わる第２方向に延在する第１金属膜と、
    前記第１方向及び前記第２方向において前記第１金属膜よりも大きい一方の面及び前記
    一方の面に対向する他方の面を有し、前記一方の面が前記第１金属膜と接し、不純物を第
    １濃度で含む第１半導体層と、
    前記第１半導体層の前記他方の面に接し、前記第１方向及び前記第２方向に延在する平
    面における内側部分の前記第１方向及び前記第２方向に直交する第３方向の厚みが第１厚
    みであり、周縁部の厚みが前記第１厚み以上の第２厚みである延出部分を備え、不純物を
    前記第１濃度よりも高い第２濃度で含む半導体基板と、
    前記半導体基板に接し、前記延出部分の間に設けられ、厚みが第３厚みである第２金属
    膜と、を有する半導体装置。
  2. 前記第１方向及び前記第２方向において、前記第１半導体層の形状と前記半導体基板の
    形状が同じである、請求項１に記載の半導体装置。
  3. 前記第１厚みが１０μｍ以下であり、
    前記第２厚みが５０μｍ以下であり、
    前記第３厚みが４０μｍ以下である、請求項１または請求項２に記載の半導体装置。
  4. 前記延出部分は、前記第２金属膜よりも前記第３方向において前記第１金属膜から離れ
    る方向に突出する、請求項１から請求項３に記載の半導体装置。
  5. 前記第１金属膜の厚みである第４厚みは、前記第３厚みに等しい、請求項１から請求項
    ３に記載の半導体装置。
  6. 前記第１方向における、前記延出部分の幅である第１幅が３０μｍ以上５００μｍ以下
    である、請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 第１面と前記第１面に対向する第２面とを備え、厚みが第１厚みである半導体基板、前
    記第１面上に設けられ、ダイシングラインが規定された第１半導体層、及び前記第１半導
    体層上の前記ダイシングラインの外部の位置に設けられた第１金属膜を有するウェーハに
    対し、前記第２面上に前記ダイシングラインに沿って、レジストを形成する工程と、
    前記第２面の前記レジストから露出した部分を、前記半導体基板の厚みが第１厚み以下
    の第２厚みになるまでエッチングする工程と、
    前記レジスト上及び前記レジストから露出した前記半導体基板上に、厚みが第３厚みで
    ある第２金属膜を形成する工程と、
    前記レジストを溶解することで、前記半導体基板上に形成された前記第２金属膜を残し
    ながら、前記レジスト上に形成された前記第２金属膜を除去する工程と、
    前記第２金属膜及び前記第２面をダイシングテープに貼り付ける工程と、
    前記第１半導体層上に規定された前記ダイシングラインに沿って、前記第１半導体層及
    び前記半導体基板を除去し、前記ウェーハをチップに分離するダイシング工程と、を有す
    る半導体装置の製造方法。
  8. 前記第１厚みは、５０μｍ以下であり、
    前記第２厚みは、１０μｍ以下であり、
    前記第３厚みは、４０μｍ以下である、請求項７に記載の半導体装置の製造方法。
  9. 前記ウェーハは、前記ウェーハを支持する支持板に張り付けられた状態で、前記レジス
    トを形成する工程と、前記半導体基板をエッチングする工程と、前記第２金属膜を形成す
    る工程と、前記レジストを除去する工程を経る、請求項７または請求項８に記載の半導体
    装置の製造方法。
JP2019128554A 2019-07-10 2019-07-10 半導体装置及び半導体装置の製造方法 Active JP7249898B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019128554A JP7249898B2 (ja) 2019-07-10 2019-07-10 半導体装置及び半導体装置の製造方法
US16/797,947 US11462486B2 (en) 2019-07-10 2020-02-21 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019128554A JP7249898B2 (ja) 2019-07-10 2019-07-10 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021015851A true JP2021015851A (ja) 2021-02-12
JP7249898B2 JP7249898B2 (ja) 2023-03-31

Family

ID=74102379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019128554A Active JP7249898B2 (ja) 2019-07-10 2019-07-10 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11462486B2 (ja)
JP (1) JP7249898B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070210316A1 (en) * 2006-03-13 2007-09-13 Fuji Electric Holdings Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010205761A (ja) * 2009-02-27 2010-09-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20170033011A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device
JP2019016738A (ja) * 2017-07-10 2019-01-31 トヨタ自動車株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076326A (ja) 2000-09-04 2002-03-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005302816A (ja) 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US9912314B2 (en) * 2014-07-25 2018-03-06 Akoustics, Inc. Single crystal acoustic resonator and bulk acoustic wave filter
US10873174B2 (en) * 2016-11-02 2020-12-22 Sony Corporation Light-emitting element and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070210316A1 (en) * 2006-03-13 2007-09-13 Fuji Electric Holdings Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2010205761A (ja) * 2009-02-27 2010-09-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20170033011A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device
JP2017034255A (ja) * 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 半導体デバイスの形成方法および半導体デバイス
CN106449507A (zh) * 2015-07-31 2017-02-22 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
JP2019016738A (ja) * 2017-07-10 2019-01-31 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP7249898B2 (ja) 2023-03-31
US11462486B2 (en) 2022-10-04
US20210013157A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US9564365B2 (en) Method of singulating semiconductor wafer having back layer
JP5232185B2 (ja) 半導体装置の製造方法
US9966311B2 (en) Semiconductor device manufacturing method
JP2008098529A (ja) 半導体装置及びその製造方法
US7288486B2 (en) Method for manufacturing semiconductor device having via holes
JP2017162999A (ja) 素子チップの製造方法
US20170076982A1 (en) Device manufacturing method
US7488993B2 (en) Semiconductor device and method of manufacturing the same
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
JPH06268112A (ja) 半導体装置、及びその製造方法
US9633902B2 (en) Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
JP5568824B2 (ja) 半導体装置の製造方法
JP7249898B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017017072A (ja) 半導体チップの製造方法
JP4703127B2 (ja) 半導体ウェーハ、半導体チップおよびその製造方法
TWI760712B (zh) 半導體裝置及半導體裝置之製造方法
JP2020177963A (ja) 半導体チップの製造方法
JP2017055013A (ja) デバイスの製造方法
JP2016167574A (ja) 半導体装置の製造方法
US20230326748A1 (en) Manufacturing method of semiconductor device
JP7150662B2 (ja) 半導体装置の製造方法
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
KR101090773B1 (ko) 엘이디 제조방법
JP2021097090A (ja) 半導体装置の製造方法
JP2012235049A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7249898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150