JP2020522137A - ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク - Google Patents

ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク Download PDF

Info

Publication number
JP2020522137A
JP2020522137A JP2019565287A JP2019565287A JP2020522137A JP 2020522137 A JP2020522137 A JP 2020522137A JP 2019565287 A JP2019565287 A JP 2019565287A JP 2019565287 A JP2019565287 A JP 2019565287A JP 2020522137 A JP2020522137 A JP 2020522137A
Authority
JP
Japan
Prior art keywords
mask
semiconductor wafer
water
plasma etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019565287A
Other languages
English (en)
Other versions
JP7181899B6 (ja
JP7181899B2 (ja
Inventor
ウェンコアン リー，
ウェンコアン リー，
ジェームス エス． パパヌ，
ジェームス エス． パパヌ，
ウェイ−ション レイ，
ウェイ−ション レイ，
プラブハット クマール，
プラブハット クマール，
ブラッド イートン，
ブラッド イートン，
アジャイ クマール，
アジャイ クマール，
アレクサンダー エヌ． ラーナー，
アレクサンダー エヌ． ラーナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020522137A publication Critical patent/JP2020522137A/ja
Application granted granted Critical
Publication of JP7181899B2 publication Critical patent/JP7181899B2/ja
Publication of JP7181899B6 publication Critical patent/JP7181899B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

光吸収マスクと半導体ウエハのダイシング方法が、説明される。一例では、複数の集積回路を含む半導体ウエハをダイシングする方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分および水に基づく水溶性マトリックス、ならびに水溶性マトリックス全体にわたる光吸収種を含む。マスクおよび半導体ウエハの一部が、レーザスクライビングプロセスでパターニングされ、間隙を備えたパターニングされたマスクおよび集積回路間の領域における半導体ウエハ内の対応するトレンチを提供する。半導体ウエハが、パターニングされたマスク内の間隙を通ってプラズマエッチングされ、トレンチを延長して、集積回路を個片化する。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。【選択図】図１

Description

本発明の実施形態は、半導体処理の分野に関し、特に、各ウエハがその上に複数の集積回路を有する半導体ウエハをダイシングする方法に関する。
半導体ウエハ処理では、シリコンまたは他の半導体材料で構成されるウエハ（基板とも呼ばれる）上に集積回路が形成される。一般に、半導体、導電体、または絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。集積回路を形成するために、これらの材料は、様々な周知のプロセスを使用して、ドープ、堆積、エッチングされる。各ウエハは、ダイとして知られる集積回路を含む多数の個別領域を形成するように処理される。
集積回路形成プロセスに続いて、ウエハは「ダイシング」されて、個々のダイが互いに分離され、パッケージングされるか、またはより大きな回路内でパッケージングされていない形で使用される。ウエハダイシングに使用される２つの主な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドチップスクライブが、事前に形成されたスクライブラインに沿ってウエハ表面を横切って移動する。これらのスクライブラインは、ダイ間のスペースに沿って延びている。これらのスペースは、一般に「ストリート」と呼ばれる。ダイヤモンドスクライブは、ストリートに沿ってウエハ表面に浅いスクラッチを形成する。ローラーなどで圧力をかけると、ウエハが、スクライブラインに沿って分離する。ウエハの割れ目は、ウエハ基板の結晶格子構造に従う。スクライビングは、厚さが約１０ミル（１０００分の１インチ）以下のウエハに使用することができる。より厚いウエハの場合、現在、ソーイングが、ダイシングのために好ましい方法である。
ソーイングでは、毎分高回転数で回転しているダイヤモンドチップソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハは、フィルムフレーム全体に引き伸ばされた接着フィルムなどの支持部材に取り付けられ、ソーが、縦および横の両方のストリートに繰り返し適用される。スクライビングまたはソーイングの問題の１つは、チップと溝がダイの切断された縁に沿って形成される可能性があることである。さらに、クラックが形成され、ダイの縁から基板に伝わって、集積回路が動作しなくなる可能性がある。正方形または長方形のダイの１つの辺しか結晶構造の＜１１０＞方向にスクライビングできないので、チッピングとクラッキングは、スクライビングで特に問題になる。その結果、ダイの他の辺の切断は、ギザギザの分離線を生じさせる。チッピングとクラッキングのせいで、集積回路への損傷を防ぐために、例えば、チップとクラックが、実際の集積回路から離れた場所に維持されるように、ウエハ上のダイ間に追加のスペースが必要である。スペース要件の結果として、標準サイズのウエハ上にはそれほど多くのダイを形成できず、そうでなければ回路に使用することのできたウエハ面積が、無駄になる。ソーの使用は、半導体ウエハ上の面積の無駄を悪化させる。ソーのブレードの厚さは、約１５ミクロンである。したがって、ソーで作られた切断部の周囲のクラッキングやその他の損傷が集積回路に害を及ぼさないようにするために、多くの場合、各ダイの回路を３００〜５００ミクロン分離する必要がある。さらに、切断後、各ダイは、ソーイングプロセスから生じるパーティクルやその他の汚染物質を除去するために、かなりの洗浄を必要とする。
プラズマダイシングも使用されているが、同様に制約を有し得る。例えば、プラズマダイシングの実施を妨げる１つの制約は、コストであり得る。レジストをパターニングするための標準的なリソグラフィ工程は、実施コストが非常に高くなり得る。プラズマダイシングの実施を妨げている可能性のある別の制約は、ストリートに沿ったダイシングで一般的に遭遇する金属（例えば、銅）のプラズマエッチングが、生産上の問題またはスループットの制限を引き起こす可能性があることである。
本発明の実施形態は、半導体ウエハをダイシングする方法および装置を含む。
一実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分および水に基づく水溶性マトリックス、ならびに水溶性マトリックス全体にわたる光吸収種を含む。マスクおよび半導体ウエハの一部が、レーザスクライビングプロセスでパターニングされ、間隙を備えたパターニングされたマスクおよび集積回路間の領域における半導体ウエハ内の対応するトレンチを提供する。半導体ウエハが、パターニングされたマスク内の間隙を通ってプラズマエッチングされ、トレンチを延長して、集積回路を個片化する。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。
別の実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分および水に基づく水溶性マトリックス、ならびに水溶性マトリックス全体にわたる光吸収種を含む。レーザスクライビングプロセスで、マスクがパターニングされ、半導体ウエハの集積回路が、個片化される。
別の実施形態では、ウエハ個片化プロセスのためのマスクは、固形成分および水に基づく水溶性マトリックスを含む。光吸収種が、水溶性マトリックス全体にわたって存在する。複数の粒子が、水溶性マトリックス全体にわたって分散している。複数の粒子は、光吸収種とは異なる。
本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法における工程を表すフローチャートである。 本発明の一実施形態による、半導体ウエハをダイシングする方法の実行中の、図１のフローチャートの工程１０２に対応する、複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法の実行中の、図１のフローチャートの工程１０４に対応する、複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法の実行中の、図１のフローチャートの工程１０６に対応する、複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、染料濃度０％、０．２５％、および０．５％における、レーザスクライビング後であるがマスク除去前の、トレンチプロファイルの視点から撮影された走査電子顕微鏡（ＳＥＭ）画像を示す。 本発明の一実施形態による、染料濃度０％、０．２５％、および０．５％における、レーザスクライビングマスク除去後のトレンチ表面の走査電子顕微鏡（ＳＥＭ）画像および光学顕微鏡画像を示す。 本発明の一実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料のスタックの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 本発明の一実施形態による、ウエハまたは基板のレーザおよびプラズマダイシングのためのツールレイアウトのブロック図を示す。 本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
各ウエハがその上に複数の集積回路を有する半導体ウエハをダイシングする方法が、説明されている。以下の説明では、本発明の実施形態の完全な理解を提供するために、光吸収マスク材料および処理、レーザスクライビング条件、ならびにプラズマエッチング条件および材料レジメンなど、多くの特定の詳細が記述される。本発明の実施形態は、これらの特定の詳細なしで実施できることが、当業者には明らかであろう。他の例では、本発明の実施形態を不必要に曖昧にしないために、集積回路製造などの周知の態様は、詳細には説明されない。さらに、図に示される様々な実施形態は、例示的な表現であり、必ずしも縮尺通りに描かれていないことを、理解されたい。
１つ以上の実施形態は、特に、エッチングマスクのレーザ損傷を低減するために光吸収剤を使用することに関する。実施形態は、レーザおよびエッチングウエハダイシングアプローチならびに電子デバイスウエハの個片化またはダイシングのためのツールに適用可能であり得る。
コンテキストを提供するために、ウエハを個々のダイに個片化する際、ウエハが、ダイ間のダイシングストリートに沿って切断または切り分けられる。従来、ダイシングは、機械ソーで行われてきた。モバイルデバイスやその他の技術ドライバは、クラッキング、層剥離、チッピングの欠陥を減らすために、より高度な個片化アプローチを必要とする場合がある。レーザおよびエッチングウエハダイシングアプローチは、水溶性保護コーティングを基板に塗布することと、レーザスクライビングによってストリート領域のコーティングおよびデバイステスト層を除去して、下にある基板材料（通常はシリコン（Ｓｉ））を開けることと、を含むことができる。次に、露出したＳｉが、その厚さ全体にわたってプラズマエッチングされて、ウエハを個々のダイに個片化する。保護コーティングは、脱イオン（ＤＩ）水に基づく洗浄工程で除去される。環境への配慮と処理の容易さから、水溶性保護コーティングが望ましい場合がある。そのような水溶性コーティングは、主に、プラズマエッチングステップ中のエッチングマスクとして、またレーザスクライビング中に発生したデブリを収集する層として使用されてもよい。
さらなるコンテキストを提供すると、フェムト秒レーザが、プロセスのレーザスクライビング部分において、好ましい場合がある。ナノ秒および他の長パルスレーザとは異なり、フェムト秒レーザは、関連する超短パルスのために熱効果がほとんどない。フェムト秒レーザのもう１つの利点は、吸収性材料、反射性材料、透過性材料を含むほとんどの材料を除去できることであり得る。一般的なウエハ上には、反射性の金属と吸収性の金属、透過性の誘電体、およびほとんどのレーザ光を吸収するシリコン基板がある。水溶性保護コーティングは、完全にまたはほとんど透過性である。これらの材料は、フェムト秒レーザでアブレーションすることができる。
典型的なフェムト秒レーザは、いわゆる「ガウシアンビーム」を有し、ビームの中心付近では強度が高く、ビームの端部では強度が低くなる。ガウシアンビームは、吸収性基板上に透過性層を有する、例えば、シリコン上に、またはシリコン上の誘電体層上に透過性保護コーティング（水溶性マスクなど）を有するウエハを処理するために、フェムト秒レーザを使用する場合に、問題になる可能性がある。透過性層を除去するために、レーザプロセスは、非線形吸収を生み出すために適切に高い強度（例えば、ガウシアンビームの前端部）を必要とする。しかしながら、ガウシアンビームの低強度部分（後端部）は、非線形吸収を生み出すのに十分な強度を有しないので、ガウシアンビームの低強度部分は、ほとんど減衰せずに透過性層を通過する。しかしながら、ガウシアンビームの低強度部分は、シリコンに吸収される。このようなシナリオは、透過性層／シリコン界面の加熱を引き起こす可能性があり、透過性層とシリコンの間の層剥離、および透過性層とシリコンの両方のチッピングまたはクラッキングにさえ至る可能性がある。その結果、通常、ガウシアンビームは、意図したスクライブ領域よりもはるかに広いレーザ損傷領域を生ずる。しかしながら、別の実施形態では、レーザは、ガウシアンビームではなく、高強度部分と低強度部分を有する非ガウシアンビームである。
本発明の１つ以上の実施形態によれば、ガウシアンビームの低強度部分が透過性層／シリコン界面に到達するのを防ぐために、光吸収剤が、水溶性マスクなどの保護コーティングの中に使用される。そのような１つの実施形態では、レーザ損傷ゾーンが、大幅に減少または完全に除去される。一実施形態では、さもなければ透過性のマスク材料に光吸収種を含めることで、レーザスクライビング中にガウシアンビームの後端部がマスク内に保持されるか閉じ込められ、ガウシアンビームの前端部のみしか基板に入り込むことができないようなスクライビングプロセスが可能になる。
以下に説明する多くの実施形態は、フェムト秒レーザスクライビングに関連しているが、他の実施形態では、他のレーザビームタイプのレーザスクライビングもまた、本明細書に記載のマスキング材料に適合し得ることを、理解されたい。以下に説明する多くの実施形態は、メタライズされたフィーチャ部を有するスクライビングストリートに関連しているが、他の実施形態では、金属を含まないスクライビングストリートもまた考慮できることも、理解されたい。
したがって、本発明の一態様では、半導体ウエハをダイシングして個片化された集積回路にするための、レーザスクライビングプロセスとプラズマエッチングプロセスとの組み合わせに基づく個片化プロセスに、光吸収マスクが使用される。図１は、本発明の実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法における工程を表すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の実施形態による、半導体ウエハをダイシングする方法の実行中の、フローチャート１００の工程に対応する、複数の集積回路を含む半導体ウエハの断面図を示す。
フローチャート１００の工程１０２および対応する図２Ａを参照すると、マスク２０２が、半導体ウエハまたは基板２０４の上に形成される。マスク２０２は、半導体ウエハ２０４の表面に形成された集積回路２０６を覆い保護する。マスク２０２は、各集積回路２０６の間に形成された間にあるストリート２０７も覆う。一実施形態では、マスク２０２は、固形成分および水に基づく水溶性マトリックス、ならびに水溶性マトリックス全体にわたる光吸収種を含む。
一実施形態では、水溶性マトリックスは、ポリビニルアルコール（ＰＶＡ）に基づく水溶性マトリックスであり、ＰＶＡが、固形成分である。別の実施形態では、水溶性マトリックスの固形成分は、ポリエチレンオキシド、ポリエチレングリコール、ポリアクリル酸、ポリアクリルアミド、ポリスチレン−マレイン酸コポリマー、ヒドロキシエチルセルロースおよびヒドロキシエチルデンプンからなる群から選択される。一実施形態では、水溶性マトリックスは、約１０〜４０重量％の固形成分と残りの水を含む。
一実施形態では、半導体ウエハ２０４の上にマスク２０２を形成することは、半導体ウエハ２０４の表面にマスク２０２をスピンコーティングすることを含む。特定の実施形態では、ウエハのより良い濡れ性およびコーティングが可能になるように、コーティングの前に、プラズマまたは化学的前処理が実行される。
一実施形態では、マスク２０２は、水性媒体に容易に溶解可能であるという点で、水溶性マスクである。例えば、一実施形態では、堆積されたままの水溶性マスク２０２は、アルカリ溶液、酸性溶液、または脱イオン水のうちの１つ以上に可溶性の材料で構成される。特定の実施形態では、堆積されたままの水溶性マスク２０２は、おおよそ１〜１５ミクロン／分の範囲の、より詳細には約１．３ミクロン／分の、水溶液中におけるエッチングまたは除去速度を有する。
一実施形態では、マスク２０２の水溶性マトリックス全体にわたる光吸収種は、限定されないが、水溶性マトリックス中に溶解した水溶性染料、水溶性マトリックス全体にわたる顔料のナノ分散、または水溶性マトリックス中に溶解した水溶性染料と水溶性マトリックス全体にわたる顔料のナノ分散の組み合わせなどの種である。
一実施形態では、５３０ナノメートルの緑色レーザの場合、光吸収種は、ローダミンＢ、ローダミンＧ、およびＤ＆Ｃ ｒｅｄ２７からなる群から選択される。一実施形態では、５３０ナノメートルの緑色レーザの場合、光吸収種は、５３０ｎｍの光を吸収する染料または顔料の群から選択され、染料の例は、ローダミンＢ、ローダミンＧ、ベタニンおよびＤ＆Ｃ ｒｅｄ２７である。比較的大きな顔料の分散は、光を散乱させ、ウエハのアライメントに悪影響を与える可能性があるので、水溶性染料が好ましい光吸収剤であり得ることを、理解されたい。しかしながら、一実施形態では、顔料のナノ分散（ナノメートルスケールのサイズを有する顔料粒子の分散）が使用され、比較的弱い光散乱を示す。一実施形態では、顔料粒子の分散は、カーボンブラック、酸化鉄、または金コロイドで構成される。一実施形態では、ＣｅＯ２粒子の分散が、ＵＶ吸収種として使用される。
追加の態様では、通常の水溶性ポリマーは、プラズマエッチングに対して高い耐性を持たず、他方、良好なエッチング耐性を有するポリマーは、通常、水溶性ではない。エッチング選択性は、エッチングプロセス中におけるマスク減損の量に対する除去された基板材料（例えば、Ｓｉ）の量の比として定義することができる。水溶性ポリマーは、通常、選択性が比較的低く、水溶性を犠牲にすることなくマスクの選択性を高めることが、有利になり得る。
本発明の実施形態によれば、光吸収水溶性マスクは、レーザスクライビングおよびプラズマエッチングウエハ個片化のエッチング選択性のために提供された追加の粒子をその中に有する。実施形態は、水溶性ダイシングマスクにおける改善されたエッチング耐性に対する潜在的なニーズに対処し得る。特定の例では、シリカ粒子が分散したポリビニルアルコール（ＰＶＡ）マトリックスが、エッチングマスクとして提供される。より一般的には、一実施形態では、粒子の分散が、水溶性ポリマーと混合されて、複合マスクを形成する。水溶性ではない酸化物やポリマーなどの材料は、水溶性ポリマー混合物の中に分散として組み入れることができる。適切な粒子分散は、無機粒子とポリマーのコロイド分散であり得る。適切な無機粒子は、酸化ケイ素、酸化アルミニウム、酸化チタン、および酸化セリウムなどの酸化物、ならびに炭酸カルシウム、硫酸バリウムなどの他の粒子を含むことができる。適切なポリマー粒子は、ポリスチレンおよびＰＴＦＥを含むことができる。マスクはレーザスクライビングされるので、通常、マスクのヘイズは低くする必要があることを、理解されたい。ヘイズを最小限に抑えるために、一実施形態では、１００ナノメートルより小さい粒子が、マトリックスに含められ得る。
このように、一実施形態では、複数の粒子が、光吸収種を含むマスクの水溶性マトリックス全体にわたって分散している。複数の粒子は、光吸収種とは異なる。一実施形態では、複数の粒子は、おおよそ５〜１００ナノメートルの範囲の平均直径を有する。一実施形態では、水溶性マトリックスの固形成分の重量％と複数の粒子の重量％の比は、おおよそ１：０．１〜１：４の範囲にある。一実施形態では、複数の粒子は、おおよそ５〜１００ナノメートルの範囲の平均直径を有し、水溶性マトリックスの固形成分の重量％と複数の粒子の重量％の比は、おおよそ１：０．１〜１：４の範囲にある。一実施形態では、複数の粒子は、おおよそ５〜５０ナノメートルの範囲の平均直径を有する。潜在的なレーザ光散乱またはヘイズを軽減または無くすために、より小さい直径が好ましい場合があることを理解されたい。一実施形態では、固形成分の重量％と複数の粒子の重量％の比は、おおよそ１：０．５〜１：２の範囲にある。
一実施形態では、複数の粒子は、シリカ（ＳｉＯ２）粒子、アルミナ（Ａｌ２Ｏ３）粒子、アルミナ被覆シリコン粒子、ポリテトラフルオロエチレン（ＰＴＦＥ）粒子、およびそれらの組み合わせからなる群から選択された複数の粒子である。酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウムスズ、酸化ジルコニウムなどの他の酸化物、および炭酸カルシウム、硫酸バリウムなどの他の無機粒子もまた粒子添加剤として使用できることを、理解されたい。適切なポリマー粒子は、ポリスチレン、エポキシなども含む。一実施形態では、複数の粒子は、複数の吸収種である。
一実施形態では、半導体ウエハまたは基板２０４は、製造プロセスに耐えるのに適した材料であって、その上に半導体処理層を適切に配置することができる材料で、構成される。例えば、一実施形態では、半導体ウエハまたは基板２０４は、限定されないが、結晶シリコン、ゲルマニウムまたはシリコン／ゲルマニウムなどの、ＩＶ族系の材料で構成される。特定の実施形態では、半導体ウエハ２０４を提供することは、単結晶シリコン基板を提供することを含む。詳細な実施形態では、単結晶シリコン基板には、不純物原子がドープされている。別の実施形態では、半導体ウエハまたは基板２０４は、例えば発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板などのＩＩＩ−Ｖ材料で構成される。
一実施形態では、半導体ウエハまたは基板２０４には、集積回路２０６の一部として、その上またはその中に半導体デバイスのアレイが配置されている。そのような半導体デバイスの例は、シリコン基板に製造され誘電体層に入れられたメモリデバイスまたは相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属配線が、デバイスまたはトランジスタの上、および周囲の誘電体層に形成されて、デバイスまたはトランジスタを電気的に結合して集積回路２０６を形成するために使用されてもよい。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と同類または同じであってもよい。例えば、ストリート２０７は、誘電体材料、半導体材料、およびメタライゼーションの層で構成されてもよい。一実施形態では、１つ以上のストリート２０７は、集積回路２０６の実際のデバイスと同様のテストデバイスを含む。
任意選択の実施形態において、マスク２０２は、マスクのレーザパターニングの前にベーキングされる。一実施形態では、マスク２０２は、マスク２０２のエッチング耐性を高めるためにベーキングされる。特定の実施形態では、マスク２０２は、おおよそ摂氏５０度から１３０度の範囲の比較的高い温度でベーキングされる。そのようなより高い温度でのベーキングは、マスク２０２の架橋を引き起こし、エッチング耐性を大幅に向上させることができる。例えば、マスク２０２が摂氏１３０度またはその近くで約３分間ベーキングされた場合、結果として得られる強化された光吸収性および耐エッチング性のマスクは、シリコンエッチングプロセスに対して安定している。一実施形態では、ベーキングは、ホットプレート技術、またはウエハ表側（例えば、基板キャリアを使用する場合には非テープ取り付け側）から加えられる熱（光）放射、または他の適切な技術を使用して実行される。
フローチャート１００の工程１０４および対応する図２Ｂを参照すると、マスク２０２は、レーザスクライビングプロセスでパターニングされ、間隙２１０を備えたパターニングされたマスク２０８を提供し、集積回路２０６間の半導体ウエハまたは基板２０４の領域を露出させる。このように、レーザスクライビングプロセスは、集積回路２０６の間に元々形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク２０２をパターニングすることは、図２Ｂにも示されるように、集積回路２０６間の半導体ウエハ２０４の領域の中に部分的にトレンチ２１２を形成することを、さらに含む。
一実施形態では、マスク２０２は、ガウシアンレーザビームでパターニングされる。マスクの光吸収種は、パターニング中にガウシアンビームの後端部をマスク２０２に実質的に閉じ込める。ガウシアンビームの前端部は、パターニング中に半導体ウエハまたは基板２０４に実質的に閉じ込められる。一実施形態では、マスク２０２が、エッチング耐性を高めるための複数の粒子をさらに含む場合、マスク２０２の複数の粒子は、レーザスクライビングプロセスによるマスク２０２のパターニング中にレーザスクライビングプロセスを実質的に妨げることがない。
一実施形態では、フェムト秒ベースのレーザが、レーザスクライビングプロセスにおけるソースとして使用される。例えば、一実施形態では、可視スペクトルに紫外（ＵＶ）および赤外（ＩＲ）範囲を加えた範囲（全体で広帯域光スペクトル）の波長のレーザを使用して、フェムト秒ベースのレーザ、すなわち、フェムト秒（１０−１５秒）のオーダーのパルス幅を持つレーザを提供する。一実施形態では、アブレーションは、波長に依存しない、または本質的に依存しないので、マスク２０２、ストリート２０７、および場合によっては半導体ウエハまたは基板２０４の一部の膜などの複合的な膜に適している。
レーザスクライビングプロセスに対する光吸収剤の効果を決定するために、例えば光吸収剤の相対量として、光吸収種の有る液体コーティングと光吸収種の無い液体コーティングを調製して、スクライビング環境でテストした。図３Ａは、本発明の一実施形態による、染料濃度０％、０．２５％、および０．５％における、レーザスクライビング後であるがマスク除去前の、トレンチプロファイルの視点から撮影された走査電子顕微鏡（ＳＥＭ）画像を示す。図３Ｂは、本発明の一実施形態による、染料濃度０％、０．２５％、および０．５％における、レーザスクライビングマスク除去後のトレンチ表面の走査電子顕微鏡（ＳＥＭ）画像および光学顕微鏡画像を示す。
図３Ａおよび図３Ｂを参照すると、光吸収剤を含まない、０．２５重量％の光吸収剤を含む、および０．５重量％の光吸収剤を含む透過性の水溶性マスクのサンプルが調製された。使用した光吸収剤は、Ｄ＆Ｃ Ｒｅｄ２７であった。水溶性マスク材料が、コーティング材料とともにベアシリコン（Ｓｉ）ウエハにコーティングされた。コーティングが、乾燥するようにベーキングされた。レーザスクライビングプロセスを使用して、マスク材料を開いた。プラズマエッチングを実行して、Ｓｉ中に所望のトレンチエッチング深さを達成した。ＳＥＭ画像とレーザの影響を受けた領域の幅の測定値を得るために、ウエハが、切断されて／断面で切断されて、サンプルが作られた。図３Ａおよび図３Ｂに示すように、０．５％Ｄ＆Ｃ ｒｅｄ２７が、レーザ損傷ゾーンの幅を著しく縮小させる。
フェムト秒の範囲からの寄与を伴うレーザビームプロファイルを使用することにより、より長いパルス幅（例えば、ナノ秒処理）と比較して、熱損傷の問題が軽減または除去されることを、理解されたい。レーザスクライビング中の損傷の除去または軽減は、低エネルギー再結合がないこと、または熱平衡に起因し得る。きれいなレーザスクライブ切断を達成するために、チッピング、マイクロクラック、層剥離を最小限に抑えるレーザスクライビングおよびダイシングプロセスを成功させるのに、ビームプロファイルなどのレーザパラメータの選択が重要であり得ることもまた、理解されたい。レーザスクライブ切断がきれいになるほど、最終的なダイ個片化のために実行され得るエッチングプロセスが、順調になる。半導体デバイスのウエハでは、様々な材料タイプ（例えば、導体、絶縁体、半導体）と厚さの多くの機能層が、通常その上に配置される。そのような材料は、ポリマーなどの有機材料、金属、または二酸化ケイ素および窒化ケイ素などの無機誘電体を含むことができるが、これらに限定されない。
ウエハまたは基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様または同じ層を含んでもよい。例えば、図４は、本発明の一実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料のスタックの断面図を示す。
図４を参照すると、ストリート領域４００は、シリコン基板の上部４０２、第１の二酸化ケイ素層４０４、第１のエッチング停止層４０６、第１の低Ｋ誘電体層４０８（例えば、二酸化ケイ素の誘電率４．０より低い誘電率を有する）、第２のエッチング停止層４１０、第２の低Ｋ誘電体層４１２、第３のエッチング停止層４１４、非ドープシリカガラス（ＵＳＧ）層４１６、第２の二酸化ケイ素層４１８、ならびにスクライビングおよび／またはエッチングマスク４２０（マスク２０２に関連して上述したマスクなど）を含む。銅メタライゼーション４２２が、第１のエッチング停止層４０６と第３のエッチング停止層４１４との間に、第２のエッチング停止層４１０を貫通して配置される。特定の実施形態では、第１、第２、および第３のエッチング停止層４０６、４１０、および４１４は、窒化ケイ素から成り、低Ｋ誘電体層４０８および４１２は、炭素ドープ酸化ケイ素材料から成る。
従来のレーザ照射（ナノ秒ベースの照射など）では、ストリート４００の材料は、光吸収およびアブレーションメカニズムの点でまったく異なる挙動を示す。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では、商業的に利用可能な全てのレーザ波長に対して本質的に透過性である。対照的に、金属、有機物（例えば、低Ｋ材料）、およびシリコンは、特にナノ秒ベースの照射に応答して、非常に簡単に光子を結合させることができる。一実施形態では、フェムト秒ベースのレーザスクライビングプロセスを使用して、低Ｋ材料の層および銅の層をアブレーションする前に二酸化ケイ素の層をアブレーションすることにより、二酸化ケイ素の層、低Ｋ材料の層、および銅の層をパターニングする。
レーザビームがフェムト秒ベースのレーザビームである場合、一実施形態では、適切なフェムト秒ベースのレーザプロセスは、通常様々な材料で非線形相互作用をもたらす高いピーク強度（放射照度）によって、特徴付けられる。そのような一実施形態では、フェムト秒レーザ源は、おおよそ１０フェムト秒から５００フェムト秒の範囲のパルス幅を有するが、好ましくは１００フェムト秒から４００フェムト秒の範囲である。一実施形態では、フェムト秒レーザ源は、おおよそ１５７０ナノメートルから２００ナノメートルの範囲の波長を有するが、好ましくは５４０ナノメートルから２５０ナノメートルの範囲である。一実施形態では、レーザおよび対応する光学システムは、おおよそ３ミクロンから１５ミクロンの範囲の焦点スポットをワーク面に提供するが、好ましくは、おおよそ５ミクロンから１０ミクロンの範囲または１０から１５ミクロンの間である。
一実施形態では、レーザ源は、おおよそ２００ｋＨｚから１０ＭＨｚの範囲のパルス繰り返し数を有するが、好ましくは、おおよそ５００ｋＨｚから５ＭＨｚの範囲である。一実施形態では、レーザ源は、おおよそ０．５ｕＪから１００ｕＪの範囲のパルスエネルギーをワーク面に送達するが、好ましくは、おおよそ１ｕＪから５ｕＪの範囲である。一実施形態では、レーザスクライビングプロセスは、おおよそ５００ｍｍ／秒から５ｍ／秒の範囲の速度でワークピース表面に沿って実行されるが、好ましくは、おおよそ６００ｍｍ／秒から２ｍ／秒の範囲である。
スクライビングプロセスは、シングルパスのみで、またはマルチパスで実行されてもよいが、一実施形態では、好ましくは１〜２パスで実行されてもよい。一実施形態では、ワークピース中のスクライビング深さは、おおよそ５ミクロンから５０ミクロンの範囲の深さであり、好ましくは、おおよそ１０ミクロンから２０ミクロンの範囲の深さである。一実施形態では、生成されたレーザビームのカーフ幅は、おおよそ２ミクロンから１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定して、好ましくは、おおよそ６ミクロンから１０ミクロンの範囲である。
無機誘電体（例えば、二酸化ケイ素）のイオン化を達成し、かつ無機誘電体の直接アブレーションの前に下層の損傷によって引き起こされる層剥離とチッピングを最小限に抑えるために、十分に高いレーザ強度を提供するなどの利益および利点を有するレーザパラメータが、選択されてもよい。また、アブレーションの幅（例えば、カーフ幅）と深さが正確に制御され、産業用アプリケーションにとって意味のあるプロセススループットを提供するように、パラメータが選択されてもよい。
レーザスクライビングを使用して、マスクをパターニングするだけでなく、ダイを個片化するために、ウエハまたは基板を完全に貫通してスクライビングする場合、ダイシングまたは個片化プロセスは、上記のレーザスクライビング後に停止させることができることを、理解されたい。そのようなアプローチによれば、一実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分および水に基づく水溶性マトリックス、ならびに水溶性マトリックス全体にわたる光吸収種を含む。マスクがパターニングされ、半導体ウエハの集積回路が、レーザスクライビングプロセスで個片化される。特定のそのような実施形態では、マスクは、ガウシアンビームでパターニングされる。マスクの光吸収種は、パターニング中にガウシアンビームの後端部をマスクに実質的に閉じ込める。ガウシアンビームの前端部は、パターニング中に半導体ウエハに実質的に閉じ込められる。レーザスクライビングが、個片化を完了させる。
したがって、一実施形態では、個片化を達成するためのプラズマエッチングなどのさらなる個片化処理は、不要である。しかしながら、完全な個片化のためにレーザスクライビングのみが実施されるのではない場合には、以下の実施形態が考慮され得る。
任意選択の実施形態では、レーザスクライビングプロセスの後で、プラズマエッチング個片化プロセスの前に、中間のマスク開口後洗浄工程が、実行される。一実施形態では、マスク開口後洗浄工程は、プラズマベースの洗浄プロセスである。一例では、以下で説明するように、プラズマベースの洗浄プロセスは、間隙２１０によって露出された基板２０４のトレンチ２１２に対して非反応性である。
一実施形態によれば、プラズマベースの洗浄プロセスは、洗浄プロセス中に露出領域がエッチングされないか、または無視できる程度にしかエッチングされないという点で、基板２０４の露出領域に対して非反応性である。そのような一実施形態では、非反応性ガスプラズマ洗浄のみが、使用される。例えば、マスク圧縮とスクライビングされた開口部の洗浄の両方のための高バイアスプラズマ処理を実行するために、Ａｒまたは別の非反応性ガス（または混合物）が使用される。このアプローチは、マスク２０２などの水溶性マスクに適し得る。別のそのような実施形態では、別個のマスク圧縮（表面層の緻密化）工程およびスクライビングされたトレンチの洗浄工程が使用され、例えば、マスク圧縮のためのＡｒまたは非反応性ガス（または混合物）の高バイアスプラズマ処理が最初に実行され、その後、レーザスクライビングされたトレンチのＡｒ＋ＳＦ６プラズマ洗浄が実行される。この実施形態は、マスク材料が厚すぎるためにＡｒ洗浄がトレンチ洗浄にとって不十分である場合に、適し得る。
フローチャート１００の工程１０６および対応する図２Ｃを参照すると、半導体ウエハ２０４が、パターニングされたマスク２０８内の間隙２１０を通ってエッチングされて、集積回路２０６を個片化する。本発明の一実施形態によれば、半導体ウエハ２０４をエッチングすることは、レーザスクライビングプロセスで最初に形成されたトレンチ２１２をエッチングすることにより、図２Ｃに示すように、最終的に半導体ウエハ２０４を完全に貫通してエッチングすることを含む。パターニングされたマスク２０８が、プラズマエッチング中に集積回路を保護する。
本発明の一実施形態によれば、間隙を通って半導体ウエハをプラズマエッチングすることは、単結晶シリコンウエハをプラズマエッチングすることを含む。そのような一実施形態では、単結晶シリコンウエハのエッチング速度とマスク２０２のエッチング速度の比は、プラズマエッチング中におおよそ１５：１〜１７０：１の範囲にある。
一実施形態では、レーザスクライビングプロセスでマスク２０２をパターニングすることは、集積回路間の半導体ウエハの領域にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることは、トレンチを延長して対応するトレンチ延長部を形成することを含む。そのような一実施形態では、トレンチのそれぞれが幅を有し、対応するトレンチ延長部のそれぞれが、その幅を有する。
一実施形態では、半導体ウエハ２０４をエッチングすることは、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通ビアタイプのエッチングプロセスが、使用される。例えば、特定の実施形態では、半導体ウエハ２０４の材料のエッチング速度は、毎分２５ミクロンより大きい。超高密度プラズマ源が、ダイ個片化プロセスのプラズマエッチング部分に使用され得る。そのようなプラズマエッチングプロセスを実行するのに適したプロセスチャンバの例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムは、容量性と誘導性のＲＦ結合を組み合わせており、容量性結合のみの場合よりも、はるかに独立したイオン密度とイオンエネルギーの制御が可能であり、磁気の強化によってもたらされる改善さえある。この組み合わせにより、イオンエネルギーからのイオン密度の効果的な分離が可能になり、非常に低い圧力でも、損傷を与える可能性のある高いＤＣバイアスレベルなしで比較的高密度のプラズマを実現できる。これにより、プロセスウィンドウが非常に広くなる。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバが、使用されてもよい。例示的な実施形態では、本質的に正確なプロファイル制御および実質的にスカラップのない側壁を維持しながら、従来のシリコンエッチング速度の約４０％を超えるエッチング速度で単結晶シリコン基板またはウエハ２０４をエッチングするために、ディープシリコンエッチングが使用される。特定の実施形態では、シリコン貫通ビアタイプのエッチングプロセスが、使用される。エッチングプロセスは、反応性ガスから生成されたプラズマに基づいており、反応性ガスは、一般に、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などのフッ素系ガスであり、または比較的速いエッチング速度でシリコンをエッチングできる他の反応性ガスである。一実施形態では、図２Ｃに示されるように、また以下でより詳細に説明されるように、光吸収水溶性のパターニングされたマスク２０８は、個片化プロセス後に除去される。別の実施形態では、図２Ｃに関連して説明したプラズマエッチング工程は、従来のボッシュ型の堆積／エッチング／堆積プロセスを使用して、基板２０４を貫通してエッチングする。一般に、ボッシュ型のプロセスは、堆積、方向性のあるボンバードエッチング、および等方性化学エッチングの３つのサブ工程で構成され、シリコンが貫通してエッチングされるまで、多くの反復（サイクル）を通して実行される。
一実施形態では、個片化プロセスに続いて、パターニングされたマスク２０８が除去される。一実施形態では、パターニングされたマスク２０８は、水溶液を使用して除去される。そのような一実施形態では、パターニングされたマスク２０８は、熱水処理などの熱水性処理によって除去される。特定の実施形態では、パターニングされたマスク２０８は、おおよそ摂氏４０〜１００度の範囲の温度の熱水処理で除去される。詳細な実施形態では、パターニングされたマスク２０８は、おおよそ摂氏８０〜９０度の範囲の温度の熱水処理で除去される。水の温度が高いほど、熱水処理に必要な時間が短くなり得ることを理解されたい。本発明の一実施形態によれば、パターニングされたマスク２０８の除去を支援するために、エッチング後にプラズマ洗浄プロセスを実行することもできる。
他の状況は、より低い水処理温度から利益を得ることができることを、理解されたい。例えば、ダイシングするためのウエハが、高温の水処理の影響を受ける（例えば、接着力の低下によって）可能性のあるダイシングテープ上に支持されている場合、比較的高い水処理温度よりも長い時間がかかるが、比較的低い水処理温度を採用してもよい。そのような一実施形態では、水処理は、室温（すなわち、水は加熱されていない）以上であるが、摂氏約４０度の温度未満である。そのような特定の実施形態では、パターニングされたマスク２０８は、おおよそ摂氏３５〜４０度の範囲の温度の温水処理で除去される。
したがって、フローチャート１００および図２Ａ〜図２Ｃを再度参照すると、マスク２０２を貫通して、ウエハストリート（メタライゼーションを含む）を貫通して、部分的にシリコン基板の中にアブレーションするための最初のアブレーションによって、ウエハダイシングを実行することができる。その後、シリコン貫通ディーププラズマエッチングによって、ダイ個片化を完了させることができる。ダイシングのための材料スタックの特定の例が、本発明の一実施形態により、図５Ａ〜図５Ｄに関連して以下に説明される。
図５Ａを参照すると、ハイブリッドレーザアブレーションおよびプラズマエッチングダイシングのための材料スタックは、マスク５０２、デバイス層５０４、および基板５０６を含む。マスク層５０２、デバイス層５０４、および基板５０６は、バッキングテープ５１０に貼り付けられたダイアタッチフィルム５０８の上に配置される。他の実施形態では、標準のダイシングテープへの直接結合が使用される。一実施形態では、マスク５０２は、マスク２０２に関連して上述したようなものである。デバイス層５０４は、１つ以上の金属層（銅層など）および１つ以上の低Ｋ誘電体層（炭素ドープ酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素など）を含む。デバイス層５０４は、集積回路間に配置されたストリートを、さらに含み、ストリートは、集積回路と同じまたは類似の層を含む。基板５０６は、バルク単結晶シリコン基板である。一実施形態では、マスク５０２は、上述のような熱処理またはベーク５９９を使用して製造される。
一実施形態では、バルク単結晶シリコン基板５０６は、ダイアタッチフィルム５０８に貼り付けられる前に、裏面から薄くされる。薄化は、裏面グラインドプロセスによって実行されてもよい。一実施形態では、バルク単結晶シリコン基板５０６は、おおよそ５０〜１００ミクロンの範囲の厚さに薄くされる。一実施形態では、薄化はレーザアブレーションおよびプラズマエッチングダイシングプロセスの前に実行される、ということに留意することが重要である。一実施形態では、マスク５０２の厚さは、おおよそ１〜５ミクロンの範囲であり、デバイス層５０４の厚さは、おおよそ２〜３ミクロンの範囲である。一実施形態では、ダイアタッチフィルム５０８（または、上部接着層およびベースフィルムからなるダイシングテープなどの、薄くされた、もしくは薄いウエハもしくは基板をバッキングテープ５１０に接着させることができる任意の適切な代替物）の厚さは、おおよそ１０〜２００ミクロンの範囲である。
図５Ｂを参照すると、マスク５０２、デバイス層５０４、および基板５０６の一部が、レーザスクライビングプロセス５１２でパターニングされて、基板５０６にトレンチ５１４を形成する。
図５Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセス５１６を使用して、トレンチ５１４をダイアタッチフィルム５０８まで下方に延長し、ダイアタッチフィルム５０８の上部を露出させ、シリコン基板５０６を個片化する。デバイス層５０４は、シリコン貫通ディーププラズマエッチングプロセス５１６中、マスク５０２により保護される。
図５Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム５０８をパターニングすること、バッキングテープ５１０の上部を露出させること、およびダイアタッチフィルム５０８を個片化することを、さらに含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスまたはエッチングプロセスによって個片化される。さらなる実施形態は、その後に、基板５０６の個片化された部分（例えば、個々の集積回路としての）をバッキングテープ５１０から取り外すことを、含んでもよい。一実施形態では、個片化されたダイアタッチフィルム５０８は、基板５０６の個片化された部分の裏側に保持される。代替の実施形態では、基板５０６が約５０ミクロンより薄い場合、レーザスクライビングプロセス５１２を使用して、追加のプラズマプロセスを使用せずに基板５０６を完全に個片化する。実施形態は、デバイス層５０４からマスク５０２を除去することを、さらに含むことができる。マスク５０２の除去は、パターニングされたマスク２０８の除去について上述した通りであってもよい。
単一のプロセスツールが、光吸収水溶性マスクを利用したハイブリッドレーザアブレーションおよびプラズマエッチング個片化プロセスにおける多くのまたは全ての工程を実行するように構成されてもよい。例えば、図６は、本発明の一実施形態による、ウエハまたは基板のレーザおよびプラズマダイシングのためのツールレイアウトのブロック図を示す。
図６を参照すると、プロセスツール６００は、複数のロードロック６０４が結合されたファクトリインターフェース６０２（ＦＩ）を含む。クラスタツール６０６が、ファクトリインターフェース６０２と結合されている。クラスタツール６０６は、プラズマエッチングチャンバ６０８などの１つ以上のプラズマエッチングチャンバを含む。レーザスクライブ装置６１０もまた、ファクトリインターフェース６０２に結合されている。図６に示すように、プロセスツール６００の全体的な占有面積は、一実施形態では、約３５００ミリメートル（３．５メートル）ｘ約３８００ミリメートル（３．８メートル）であってもよい。
一実施形態では、レーザスクライブ装置６１０は、フェムト秒ベースのレーザビームを提供するように構成されたレーザアセンブリを収容する。一実施形態では、レーザは、上述のレーザアブレーションプロセスなどの、ハイブリッドレーザおよびエッチング個片化プロセスのレーザアブレーション部分を実行するのに適している。一実施形態では、レーザに対してウエハまたは基板（またはそのキャリア）を移動させるように構成された可動ステージが、さらにレーザスクライブ装置６１０に含まれている。特定の実施形態では、レーザも可動である。図６に示すように、レーザスクライブ装置６１０の全体的な占有面積は、一実施形態では、約２２４０ミリメートルｘ約１２７０ミリメートルであってもよい。
一実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、複数の集積回路を個片化するために、パターニングされたマスク内の間隙を通ってウエハまたは基板をエッチングするように構成される。そのような一実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、ディープシリコンエッチングプロセスを実行するように構成される。特定の実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板もしくはウエハ上または内部に収容された集積回路を個片化するために使用されるディープシリコンエッチング用に特別に設計することができる。一実施形態では、高いシリコンエッチング速度を促進するために、高密度プラズマ源が、プラズマエッチングチャンバ６０８に含まれている。一実施形態では、１つより多いエッチングチャンバが、プロセスツール６００のクラスタツール６０６部分に含まれて、個片化またはダイシングプロセスの高い製造スループットを可能にする。
ファクトリインターフェース６０２は、外部製造施設とレーザスクライブ装置６１０およびクラスタツール６０６との間のインターフェースとなるのに適した大気ポートであってもよい。ファクトリインターフェース６０２は、ウエハ（またはそのキャリア）を保管ユニット（正面開口式一体型ポッドなど）からクラスタツール６０６もしくはレーザスクライブ装置６１０のいずれか、またはその両方に移送するためのアームまたはブレードを備えたロボットを含むことができる。
クラスタツール６０６は、個片化の方法における機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、堆積および／またはベークチャンバ６１２が含まれる。堆積および／またはベークチャンバ６１２は、ウエハまたは基板のレーザスクライビングの前に、ウエハまたは基板のデバイス層の上または上方にマスクを堆積させるように構成されてもよい。そのようなマスク材料は、上述のように、ダイシングプロセスの前にベーキングされてもよい。同じく上述のように、そのようなマスク材料は、水溶性であってもよい。
一実施形態では、再び図６を参照すると、ウェットステーション６１４が含まれている。ウェットステーションは、基板もしくはウエハのレーザスクライビングおよびプラズマエッチング個片化プロセスに続いて、またはレーザスクライビングのみの個片化プロセスに続いて、上述のように、光吸収水溶性マスクを除去するための室温または熱水性処理を行う洗浄に適していてもよい。一実施形態では、図示されていないが、計測ステーションもまた、プロセスツール６００の構成要素として含まれている。洗浄チャンバは、洗浄プロセスに物理的成分を追加し、マスクの溶解速度を高める霧状ミストおよび／またはメガソニックノズルハードウェアを含むことができる。
本発明の実施形態は、本発明の実施形態によるプロセスを実行するようにコンピュータシステム（または他の電子装置）をプログラムするのに使用できる命令を格納したマシン可読媒体を含むことができるコンピュータプログラム製品、すなわちソフトウェアとして提供されてもよい。一実施形態では、コンピュータシステムは、図６に関連して説明したプロセスツール６００と結合されている。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶または伝送するための任意のメカニズムを含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気、光学、音響またはその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号など））などを含む。
図７は、本明細書に記載の方法論のうちのいずれか１つ以上をマシンに実行させるための一組の命令が実行され得るコンピュータシステム７００の例示的な形態におけるマシンの図式的表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネット内の他のマシンに接続（例えば、ネットワーク化）されてもよい。マシンは、クライアント／サーバネットワーク環境におけるサーバもしくはクライアントマシンとして動作してもよいし、またはピアツーピア（もしくは分散）ネットワーク環境におけるピアマシンとして動作してもよい。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、Ｗｅｂアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、またはそのマシンによって行われるべきアクションを指定する一組の命令（シーケンシャルまたはその他）を実行することができる任意のマシンであってよい。さらに、単一のマシンのみが示されているが、「マシン」という用語はまた、本明細書に記載の方法論のうちのいずれか１つ以上を実行するための一組（または複数の組）の命令を個別または共同で実行するマシン（例えば、コンピュータ）の任意の集まりを含むものと、解釈されるべきである。
例示的なコンピュータシステム７００は、プロセッサ７０２、メインメモリ７０４（例えば、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、および二次メモリ７１８（例えば、データ記憶デバイス）を含み、これらは、バス７３０を介して互いに通信する。
プロセッサ７０２は、マイクロプロセッサ、中央処理装置などの１つ以上の汎用処理デバイスを表す。より具体的には、プロセッサ７０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、または命令セットの組み合わせを実装するプロセッサであり得る。プロセッサ７０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、ネットワークプロセッサなどの１つ以上の専用処理デバイスであってもよい。プロセッサ７０２は、本明細書に記載の動作を実行するための処理ロジック７２６を実行するように構成される。
コンピュータシステム７００は、ネットワークインターフェースデバイス７０８を、さらに含むことができる。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線管（ＣＲＴ））、英数字入力デバイス７１２（例えば、キーボード）、カーソル制御デバイス７１４（例えば、マウス）、および信号生成デバイス７１６（例えば、スピーカー）を、さらに含むことができる。
二次メモリ７１８は、本明細書に記載の方法論または機能のうちのいずれか１つ以上を具現化する命令の１つ以上の組（例えば、ソフトウェア７２２）が格納されているマシンアクセス可能記憶媒体（またはより具体的にはコンピュータ可読記憶媒体）７３２を、含むことができる。ソフトウェア７２２は、コンピュータシステム７００による実行中に完全にまたは少なくとも部分的にメインメモリ７０４内および／またはプロセッサ７０２内にあってもよく、メインメモリ７０４およびプロセッサ７０２もまたマシン可読記憶媒体を構成する。ソフトウェア７２２は、さらに、ネットワークインターフェースデバイス７０８を介してネットワーク７２０上で送信または受信されてもよい。
マシンアクセス可能記憶媒体７３２は、例示的な実施形態では、単一の媒体であるように示されているが、「マシン可読記憶媒体」という用語は、命令の１つ以上の組を格納する単一の媒体または複数の媒体（例えば、集中型もしくは分散型データベース、ならびに／または関連するキャッシュおよびサーバ）を含むものと、解釈されるべきである。「マシン可読記憶媒体」という用語はまた、マシンによって実行されて、マシンに本発明の方法論のうちのいずれか１つ以上を実行させる一組の命令を格納またはエンコードすることができる任意の媒体も含むものと、解釈されるべきである。したがって、「マシン可読記憶媒体」という用語は、限定されないが、ソリッドステートメモリ、ならびに光学および磁気媒体を含むものと、解釈されるべきである。
本発明の一実施形態によれば、マシンアクセス可能記憶媒体は、複数の集積回路を有する半導体ウエハをダイシングする方法、例えば本明細書に記載されている方法のうちの１つ以上を、データ処理システムに実行させる命令を、格納している。
かくして、光吸収マスクを実装する、レーザスクライビングプロセスおよびプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチが、開示された。

Claims (15)

  1. 複数の集積回路を含む半導体ウエハをダイシングする方法であって、
    固形成分および水に基づく水溶性マトリックスを含み、前記水溶性マトリックス全体にわたる光吸収種を含むマスクを、前記半導体ウエハの上に形成することと、
    間隙を備えたパターニングされたマスクおよび前記集積回路間の領域における前記半導体ウエハ内の対応するトレンチを提供するように、前記マスクおよび前記半導体ウエハの一部を、レーザスクライビングプロセスでパターニングすることと、
    前記トレンチを延長して、前記集積回路を個片化するように、前記パターニングされたマスク内の前記間隙を通って前記半導体ウエハをプラズマエッチングすることであって、前記パターニングされたマスクが、前記プラズマエッチング中に前記集積回路を保護する、前記プラズマエッチングすることと、
    を含む方法。
  2. 前記マスクをレーザスクライビングプロセスでパターニングすることが、ガウシアンビームでパターニングすることを含み、前記マスクの前記光吸収種が、前記パターニング中に前記ガウシアンビームの後端部を前記マスクに実質的に閉じ込め、前記ガウシアンビームの前端部が、前記パターニング中に前記半導体ウエハに実質的に閉じ込められる、請求項１に記載の方法。
  3. 前記光吸収種が、前記水溶性マトリックス中に溶解した水溶性染料である、請求項１に記載の方法。
  4. 前記光吸収種が、前記水溶性マトリックス全体にわたる顔料のナノ分散である、請求項１に記載の方法。
  5. 前記マスクが、前記水溶性マトリックス全体にわたって分散した複数の粒子を、さらに含み、前記固形成分の重量％と前記複数の粒子の重量％の比が、おおよそ１：０．１〜１：４の範囲にある、請求項１に記載の方法。
  6. 前記複数の粒子が、おおよそ５〜１００ナノメートルの範囲の平均直径を有する、請求項５に記載の方法。
  7. 前記マスクの前記複数の粒子が、レーザスクライビングプロセスでの前記マスクの前記パターニング中に、前記レーザスクライビングプロセスを実質的に妨げることをしない、請求項６に記載の方法。
  8. 前記半導体ウエハをプラズマエッチングすることが、単結晶シリコンウエハをプラズマエッチングすることを含み、前記単結晶シリコンウエハのエッチング速度と前記マスクのエッチング速度の比が、前記プラズマエッチング中に、おおよそ１５：１〜１７０：１の範囲にある、請求項５に記載の方法。
  9. 前記半導体ウエハの上に前記マスクを形成することが、前記半導体ウエハの表面に前記マスクをスピンコーティングすることを含む、請求項１に記載の方法。
  10. 前記半導体ウエハをプラズマエッチングした後に、水溶液を使用して前記パターニングされたマスクを除去することを、さらに含む、請求項１に記載の方法。
  11. 前記マスクをパターニングした後で、かつ前記集積回路を個片化するように、前記パターニングされたマスク内の前記間隙を通って前記半導体ウエハをプラズマエッチングする前に、プラズマ洗浄プロセスで前記半導体ウエハ内の前記トレンチを洗浄することを、さらに含む、請求項１に記載の方法。
  12. ウエハ個片化プロセスのためのマスクであって、
    固形成分および水に基づく水溶性マトリックス、
    前記水溶性マトリックス全体にわたる光吸収種、ならびに
    前記光吸収種とは異なる、前記水溶性マトリックス全体にわたって分散した複数の粒子、
    を含むマスク。
  13. 前記光吸収種が、前記水溶性マトリックス中に溶解した水溶性染料、および前記水溶性マトリックス全体にわたる顔料のナノ分散からなる群から選択される、請求項１２に記載のマスク。
  14. 前記複数の粒子が、おおよそ５〜１００ナノメートルの範囲の平均直径を有する、請求項１２に記載のマスク。
  15. 前記固形成分の重量％と前記複数の粒子の重量％の比が、おおよそ１：０．１〜１：４の範囲にある、請求項１２に記載のマスク。
JP2019565287A 2017-05-26 2018-05-11 ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク Active JP7181899B6 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/606,456 US11158540B2 (en) 2017-05-26 2017-05-26 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US15/606,456 2017-05-26
PCT/US2018/032444 WO2018217481A1 (en) 2017-05-26 2018-05-11 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Publications (3)

Publication Number Publication Date
JP2020522137A true JP2020522137A (ja) 2020-07-27
JP7181899B2 JP7181899B2 (ja) 2022-12-01
JP7181899B6 JP7181899B6 (ja) 2022-12-16

Family

ID=64395895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019565287A Active JP7181899B6 (ja) 2017-05-26 2018-05-11 ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク

Country Status (6)

Country Link
US (1) US11158540B2 (ja)
EP (1) EP3631848A4 (ja)
JP (1) JP7181899B6 (ja)
KR (1) KR102566322B1 (ja)
CN (1) CN110800097B (ja)
WO (1) WO2018217481A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7490108B2 (ja) 2019-05-10 2024-05-24 アプライド マテリアルズ インコーポレイテッド 基板構造化方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
CN113039628A (zh) 2018-11-15 2021-06-25 东京应化工业株式会社 等离子体切割用保护膜形成剂及半导体芯片的制造方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
WO2020176457A1 (en) * 2019-02-27 2020-09-03 John Cleaon Moore Water washable thermal and plasma resistant coating for laser interactive applications
US20220392806A1 (en) * 2019-12-24 2022-12-08 Tokyo Ohka Kogyo Co., Ltd. Protective film forming agent, and method for producing semiconductor chip
US11211247B2 (en) * 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
CN111822886B (zh) * 2020-06-11 2022-11-22 华东师范大学重庆研究院 一种微流控芯片微通道的多焦点超快激光制备装置及方法
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
WO2024064494A1 (en) * 2022-09-19 2024-03-28 Lam Research Corporation Plasma-exposed parts comprising an etch-resistant material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
JP2003518738A (ja) * 1999-12-20 2003-06-10 アプライド マテリアルズ インコーポレイテッド シリコンの金属マスクエッチング方法
JP2006140311A (ja) * 2004-11-12 2006-06-01 Tokyo Ohka Kogyo Co Ltd レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US20160365283A1 (en) * 2015-06-12 2016-12-15 Wei-Sheng Lei Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
US4990417A (en) * 1987-02-23 1991-02-05 Sony Corporation Method of manufacturing a cathode ray tube
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP2002221801A (ja) 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4873863B2 (ja) * 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP2007150065A (ja) 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP2008105709A (ja) * 2006-10-25 2008-05-08 Nihon Tetra Pak Kk 紙積層包装材料及びその製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
KR101071059B1 (ko) 2009-05-11 2011-10-10 에스티에스반도체통신 주식회사 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8859397B2 (en) * 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US20150243559A1 (en) 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9349648B2 (en) * 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196536B1 (en) * 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9245803B1 (en) * 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
JP2003518738A (ja) * 1999-12-20 2003-06-10 アプライド マテリアルズ インコーポレイテッド シリコンの金属マスクエッチング方法
JP2006140311A (ja) * 2004-11-12 2006-06-01 Tokyo Ohka Kogyo Co Ltd レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US20160365283A1 (en) * 2015-06-12 2016-12-15 Wei-Sheng Lei Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7490108B2 (ja) 2019-05-10 2024-05-24 アプライド マテリアルズ インコーポレイテッド 基板構造化方法

Also Published As

Publication number Publication date
KR20200003252A (ko) 2020-01-08
KR102566322B1 (ko) 2023-08-14
CN110800097B (zh) 2023-08-15
US11158540B2 (en) 2021-10-26
CN110800097A (zh) 2020-02-14
JP7181899B6 (ja) 2022-12-16
WO2018217481A1 (en) 2018-11-29
US20180342422A1 (en) 2018-11-29
JP7181899B2 (ja) 2022-12-01
EP3631848A1 (en) 2020-04-08
EP3631848A4 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
JP7181899B2 (ja) ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク
JP6727335B2 (ja) レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク
JP2022191302A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
KR20230074277A (ko) 플라즈마 에칭 웨이퍼 개별화 프로세스를 위한 섀도우 링 키트
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
US11600492B2 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221118

R150 Certificate of patent or registration of utility model

Ref document number: 7181899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150