JP2002221801A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2002221801A
JP2002221801A JP2001019774A JP2001019774A JP2002221801A JP 2002221801 A JP2002221801 A JP 2002221801A JP 2001019774 A JP2001019774 A JP 2001019774A JP 2001019774 A JP2001019774 A JP 2001019774A JP 2002221801 A JP2002221801 A JP 2002221801A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
manufacturing
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001019774A
Other languages
English (en)
Other versions
JP2002221801A5 (ja
Inventor
Toshihiko Tanaka
稔彦 田中
Seiji Kubo
征治 久保
Koji Hattori
孝司 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001019774A priority Critical patent/JP2002221801A/ja
Priority to KR1020010070636A priority patent/KR20020063489A/ko
Priority to TW090129059A priority patent/TW514998B/zh
Priority to US10/045,036 priority patent/US7040011B2/en
Publication of JP2002221801A publication Critical patent/JP2002221801A/ja
Publication of JP2002221801A5 publication Critical patent/JP2002221801A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

(57)【要約】 【課題】 配線基板を短いＴＡＴで製造する。 【解決手段】 少なくとも微粒子状物質とバインダーと
を含む遮光体パターン２を有するフォトマスクＭ１を用
いた露光処理によって配線基板の配線を形成するもので
ある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板の製造技
術に関し、特に、半導体装置に用いる配線基板の製造方
法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】配線基板については、例えば特開平９−
３２１１８４号公報に記載があり、高配線密度の半導体
チップと低配線密度のプリント配線基板とを接続するた
めの接続基板（配線基板）およびその製造技術が開示さ
れている。この接続基板は、感光性ガラス基板からな
り、その上面には半導体チップのバンプが接続される１
層の配線が形成されている。また、接続基板の下面には
プリント配線基板の電極に接続される複数のバンプが形
成されている。接続基板の上面の配線と下面のバンプと
は、接続基板の上下面を貫通する孔を介して電気的に接
続されている。これらの貫通孔はフォトリソグラフィ技
術によって形成され、その内部にはメッキにより導体が
埋め込まれる。
【０００３】また、例えば特開平８−２５５９８１号公
報には、紫外線による感光性材料の露光処理を用いてガ
ラス基板上に微細なヴィアホールや配線を形成する技術
が開示されている。この公報は、ガラス基板上に、Ｔ
ｉ、Ｃｒ、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｕなどのよ
うな金属からなる光遮断膜を形成することによって、感
光性材料の露光処理に際してガラス基板の上面と下面と
の間で紫外線の多重反射が生じるのを防いでいる。ま
た、上記金属からなる光遮断膜の膜厚を３μｍ以上とす
ることによって、ガラス基板の熱伝導性を向上させてい
る。
【０００４】
【発明が解決しようとする課題】ところが、上記配線基
板技術においては、以下の課題があることを本発明者は
見出した。
【０００５】すなわち、電子部品を実装するための配線
基板は、様々な用途毎にきめ細かく対応することが求め
られている。特に、半導体装置を実装する配線基板で
は、少量多品種の半導体装置に対応することが求められ
ている。そのためには、配線基板を短いＴＡＴ（Turn A
round Time）で製造する技術や安価に製造する技術が必
要となる。
【０００６】本発明の目的は、配線基板を短いＴＡＴで
製造することのできる技術を提供することにある。
【０００７】また、本発明の他の目的は、配線基板を安
価に製造することのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１０】すなわち、本発明は、少なくとも微粒子状
物質とバインダーとを含む遮光体パターンを有するフォ
トマスクを用いた露光処理により配線基板の配線を形成
する工程を有するものである。
【００１１】
【発明の実施の形態】以下の実施の形態においては便宜
上その必要があるときは、複数のセクションまたは実施
の形態に分割して説明するが、特に明示した場合を除
き、それらはお互いに無関係なものではなく、一方は他
方の一部または全部の変形例、詳細、補足説明等の関係
にある。
【００１２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００１３】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００１４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００１５】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
【００１６】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするために遮光部
（遮光膜、遮光体パターン、遮光領域等）にハッチング
を付す。
【００１７】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
【００１８】最初に本実施の形態の配線基板の製造に用
いるフォトマスク（以下、単にマスクという）について
述べる。
【００１９】<マスク作製例１>マスクの作製例１で示す
マスクを便宜的にマスクＭ１と名付ける。
【００２０】図１に本方法で作製したマスクＭ１の平面
図と断面図を示す。図１（ａ）が平面図であり、図１
（ｂ）はマスクＭ１を露光装置に載置（セッティング）
した時の図１（ａ）のＡ−Ａ'線の断面図を示してい
る。１が光学ガラス基体、２が微粒子状物質とバインダ
ーとを少なくとも含む遮光体パターン、３が層間で合わ
せを行うとき使用するウエハ合わせマーク、４がマスク
の正確な位置を把握するためのマスクアライメントマー
ク、５が回路パターン領域、６が遮光帯でスクライブラ
イン等に相当する領域、７が露光装置のマスクステー
ジ、そして、８がマスクステージ７とマスクＭ１との接
触面を示す。
【００２１】ここではマスクステージ７およびマスク搬
送系（図には示されていない）と接触する部分には、微
粒子状物質とバインダーとを少なくとも含む遮光体パタ
ーン２を形成しなかった。接触面に遮光体パターン２が
形成されていると、接触時に剥離し異物欠陥となるため
である。
【００２２】露光の際には、図１（ｂ）の上側から露光
光が照射され、下面側に置かれた投影レンズ（図示な
し）を介して基板（配線基板）に転写される。微粒子状
物質とバインダーとを少なくとも含む遮光体パターン２
が形成されている部分では、一般的なマスクの遮光体パ
ターンとして使用されているクロム等のようなメタルに
代わり、その微粒子状物質により、光が散乱され遮られ
る。本作製例１のマスクＭ１では、遮光体パターン２に
含まれた微粒子状物質が照射された光エネルギーを散乱
する。光エネルギーの一部分は吸収されるが、散乱が主
であるため、遮光体パターン２へのエネルギーの蓄積は
小さく、そのために、遮光体パターン２における光の遮
光率の変動または低減あるいは遮光体パターン２の機械
的強度の低下等のような劣化が生じ難かった。
【００２３】なお、ここでは、遮光帯６とマスクアライ
メントマーク４は、微粒子状物質とバインダーとを少な
くとも含む遮光体パターンから構成されているが、クロ
ム等のようなメタルから構成されているものでも良い。
【００２４】次に、本作製例１のマスクＭ１の製造方法
を、マスクＭ１の製造工程中の要部断面を示した図２を
参照しながら説明する。まず、図２（ａ）に示すよう
に、光学ガラス基体（ブランクス）１上に、微粒子状物
質とバインダーとを少なくとも含む遮光体パターン形成
用のレジスト材料（Ｉ）として、カーボンを分散させた
レジストＲ１を回転塗布し、例えば１００℃で２分ベー
クして膜厚６００ｎｍの塗膜を得た。その後、図１
（ｂ）に示すように、水溶性導電膜９を塗布し、所望の
パターンを電子線描画装置を用いて電子線ＥＢにて描画
した。水溶性導電膜９を被着したのは描画時のチャージ
アップを防ぐためである。
【００２５】この場合の上記レジストＲ１の材料の調製
方法は、例えば以下の通りである。ポリヒドロキシスチ
レン（重量平均分子量約２０，０００）１０ｇ、２，６
-ビス（4-アジドベンザル）アセトン‐2，2’-ジスルホ
ン酸‐N,N-ジエチレンオキシエチルアミド４ｇ、溶剤を
プロピレングリコールメチルエーテルアセテート（ＰＧ
ＭＥＡ）としたカーボンブラック分散液（カーボンブラ
ック粒径約２０ｎｍ、含率２０重量％）７５ｇ、ヘキサ
メトキシメチルメラミン１．５ｇに、さらに溶剤として
ＰＧＭＥＡを加えて、固形分が１６％のカーボンを分散
させたレジスト（Ｉ）を調製した。
【００２６】ここで用いたカーボンを分散させたレジス
トは、レジスト膜中に分散しているカーボン微粒子によ
り、光が散乱され、透過が妨げられる。分光光度計で別
途測定したカーボンを分散させたレジスト（Ｉ）の膜厚
１．０μｍでのＯＤ値は図３に示すようになった。な
お、ここで、ＯＤ値とは、入射光をＩin、透過光をＩou
tとしたとき、−log10(Ｉout／Ｉin)で表される値のこ
とである。また、透過率Ｔ％は、１００×Ｉout／Ｉin
であることから、ＯＤ＝−log(Ｔ／100)で表される。本
作製例１のカーボンを分散させたレジスト（Ｉ）は、分
散するカーボン微粒子が散乱体として働くために光の透
過が抑えられており、ＯＤ値は膜厚１．０μｍのとき、
ｉ線の露光波長である３６５ｎｍで５．０であった。
【００２７】電子線描画の後、図２（ｃ）に示すよう
に、界面活性剤として、ドデシルスルホン酸ナトリウム
０．３重量％を含む２．３８重量％テトラメチルアンモ
ニウムヒドロキシド(TMAH)水溶液によって現像を行い、
カーボンを少なくとも含む遮光体パターン２を形成し
た。ここで用いた帯電防止膜は水溶性であり、レジスト
パターン現像と同時に除去される。カーボンを分散させ
たレジスト（Ｉ）はネガ型レジストであり、最小寸法
０．８μｍの所望のパターンが形成できた。これによっ
て、カーボンブラックの微粒子を含む所望の形状の遮光
体パターン２を有するマスクＭ１が形成できた。
【００２８】作製されたマスクＭ１は、波長が３６５ｎ
ｍの光でのＯＤ値は３．０であり、透過率は０．１０％
であった。さらにブロードな遮光特性を持っていること
から、３６５ｎｍの光に限らず、４０５ｎｍの光や４３
６ｎｍの光も遮光することができた。さらに波長の長い
光も遮光することができる。このためｉ線のような単一
波長の光だけでなく、水銀ランプ等のような多波長の光
を使った露光も可能であった。
【００２９】現像後はマスクＭ１として使う際の、露光
光に対する耐性をより向上させるために熱処理を行なっ
た。ここではその熱処理温度は、例えば１２０℃とした
が、この温度は一例に過ぎずレジストの材料によって変
わる。レジストパターンに変形が起らない範囲でなるべ
く高い温度で処理するのが好ましい。なお、この熱処理
によって、膜厚や透過率はほとんど変化しなかった。
【００３０】本作成例１のマスクＭ１は有機膜の塗布、
露光、現像で製造でき、クロム膜被着時のような真空装
置を使ったスパッタリング工程やクロム膜のエッチング
工程が無いためマスク製造歩留りも高かった。また、マ
スクＭ１使用後も、本実施の形態のように微粒子状物質
としてカーボンブラックを用いた場合には、アッシング
や溶剤処理によって完全に光学ガラス基体（ブランク
ス）１の状態に再生処理することができる。したがっ
て、資源再利用の上でも効果があった。また、マスクＭ
１の再作成が必要となった際に、その再作成を短時間で
行うこともできた。
【００３１】ノボラック樹脂とジアゾナフトキノンから
なるｉ線用ポジ型レジストをＨＭＤＳ処理した配線基板
上に膜厚１．０μｍで塗布し、例えば９０℃で９０秒間
プリベークした。次に、そのレジスト膜を上述のカーボ
ンを分散させたレジスト（Ｉ）からなる遮光体パターン
を有するｉ線用のマスクＭ１を介して、ｉ線ステッパー
で露光した。さらに、露光後ベークを、例えば１１０℃
で９０秒間行い、例えば２３℃の２．３８重量％の水酸
化テトラメチルアンモニウム水溶液で６０秒間現像を行
った。その結果、５００ｎｍの配線回路パターン（配
線）が形成できた。
【００３２】ここではマスクＭ１の描画装置として電子
線描画装置を用いたが、電子線描画装置に限らずレーザ
ライタ等のような光を用いた描画装置も用いることがで
きる。この場合、例えば１０〜２０μｍ程度の遮光体パ
ターン２を光学ガラス基体１上に形成することができ
る。また、光を用いた描画装置ではチャージアップの問
題がないため水溶性導電膜の塗布は不要であり、マスク
Ｍ１の製造工程を短縮できる。一方、上記電子線描画装
置は解像度が高いという特長がある。
【００３３】また、ここではマスクＭ１の基板として光
学ガラス基体を用いた。光学ガラス基体としては、屈折
率がほぼ均一で、透明な材料であれば良く、例えば石英
ガラス、低膨張ガラス（ＬＥガラス：Low Expansion Gl
ass）またはソーダライム（ＳＬ）ガラス等を用いるこ
とができる。石英ガラスは、熱膨張係数が小さく、短波
長の光の透過率も高いため位置精度や解像度などのよう
な転写性能が高く、また、ＬＥガラスに比べて露光時位
置歪みが小さいという特長がある。ＬＥガラスは、石英
ガラスに比べて価格が安く、また、ＳＬガラスに比べて
露光時位置歪みが小さいという特徴がある。さらに、Ｓ
Ｌガラスは、ＬＥガラスに比べて価格が安いという特徴
がある。これらの基板は、必要な転写精度の見合いで使
い分けを行うが、大部分の配線基板の作製は石英ガラス
以外の基板材料で充分である。
【００３４】また、本作製例１のマスクＭ１において
は、微粒子状物質としてカーボン微粒子を用いたが、こ
れに限らず粒径が２００ｎｍ以下のもので、光を散乱す
るもの、つまり乱反射するものを用いても良かった。但
し、滑面や粗面で平面状のクロムなどのような金属のシ
ート類は含まない。本作成例１のマスクＭ１は、遮光体
パターン２中に含まれた微粒子状物質が光を散乱するこ
とにより、光の透過を妨げてマスクＭ１として機能す
る。本作成例１の遮光体パターン２に含まれる微粒子状
物質としては、無機物の微粒子が挙げられる。具体的に
は、カーボンブラックの他、グラファイトのような炭素
の微粒子や、酸化チタン、酸化アルミニウム、酸化亜鉛
などのような金属酸化物の微粒子、アルミニウムや金や
銀や銅などのような金属の微粒子を使うこともできる。
この中で、カーボンブラックやグラファイトはアッシン
グによって除去でき、光学ガラス基体（ブランクス）１
を容易に再生できるという特長がある。
【００３５】また、本作成例１のマスクＭ１で用いるバ
インダーは、上記の微粒子状物質を結びつけて膜とする
ためのもので、高分子化合物や有機化合物が挙げられ
る。本作製例１のマスクＭ１の形成の際には、活性放射
線により遮光体パターン２の形成を行うので、本作成例
Ｉで用いるバインダーは、放射線に対して何らかの感光
性を有するもの、つまりレジスト材料が望ましい。
【００３６】<マスク作製例２>マスクの作製例２で示す
マスクを便宜的にマスクＭ２と名付ける。
【００３７】マスクＭ２の作製例２は、基本的な作製工
程は前記マスクＭ１の作製例１に準拠しているが、マス
クＭ１の作製例１のレジストＲ１の代わりに露光光吸光
剤として2-(2'ヒドロキシ-5'-メトキシフェニル)ベンゾ
トリアゾールを添加したノボラック樹脂をベース樹脂と
した化学増幅型電子線レジストを用いた。この化学増幅
型電子線レジストの膜厚は2μｍとした。最小回路寸法
が０．５μｍ以下のＩＣ（Integrated circuit）前工程
用のマスクの遮光体では2μｍという厚さは転写特性に
悪影響が生じ、マスクリニアリティや焦点深度、解像度
が劣化するが、配線基板では最も寸法の小さな最上層
（電子部品実装面側）でも最小寸法１μｍであり、露光
装置のレンズの縮小率２．５倍を考慮するとこの膜厚で
も許容できた。露光光吸光剤を添加し、レジスト遮光体
の厚さを厚くすることにより露光光である３６５ｎｍの
光の透過率を１％にすることができ、マスクＭ２の遮光
体として機能した。露光光吸光剤としては、例えば2-
(2'ヒドロキシ-5'-メトキシフェニル)ベンゾトリアゾー
ルの他、クマリン構造、スチルベンゼン構造、カルコン
構造、アントラセン構造、ベンジリデンインデン構造、
アゾベンゼン構造を有する吸光剤、例えば2-ヒドロキシ
カルコン、4-ヒドロキシアゾベンゼン、4-ヒドロキシベ
ンジリデンインデン等がある。
【００３８】<マスク作製例３>マスクの作製例３で示す
マスクを便宜的にマスクＭ３と名付ける。
【００３９】第３のマスクＭ３の作製例を、その製造工
程中の断面を示した図４（ａ）〜（ｃ）を用いて説明す
る。まず、図４（ａ）に示すように、光学ガラス基体
（ブランクス）１上にｉ線用塗布型の吸光性有機反射防
止膜（以下、単に反射防止膜という）１０と、ノボラッ
ク樹脂等からなるレジストＲ３とを順次塗布した。次
に、図４（ｂ）に示すように、所望のパターンを波長３
６５ｎｍのレーザ光ＬＡ１を用いて露光した。このとき
レジストＲ３の下に反射防止膜１０が形成されているた
め反射光やレジスト膜内薄膜干渉の影響を受けることな
く精度の高い露光を行うことができた。また、描画にレ
ーザ光ＬＡ１を用いたため電子線を用いた際に問題とな
るチャージアップの問題は生じなかった。その後、図４
（ｃ）に示すように、TMAH水溶液にて現像を行いレジス
トパターンＲ３ａを形成するとともに反射防止膜１０を
加工し、反射防止膜パターン１０ａを形成した。反射防
止膜１０としては、例えばTMAH溶液に溶解するポリイミ
ド樹脂のものを用いたため、現像工程で自動的に加工さ
れる。また、ここで用いた反射防止膜１０の消衰係数は
ｉ線に対し０．３３のものを用いたが、消衰係数は高い
ほど望ましい。これは光吸収を高めることができるため
反射防止膜１０の膜厚を薄くできるからであり、反射防
止膜１０の加工精度が向上する。ここでは反射防止膜１
０の膜厚は、例えば０．３５μmとした。レジストＲ３
には、例えばポジレジストを用いた。レジストＲ３の膜
厚は、例えば１．０μmとした。この条件でレジストＲ
３及び反射防止膜１０を透過する露光光は０．２％とな
り、十分な遮光効果が得られた。
【００４０】本作成例３のマスクＭ３は、有機膜の塗
布、露光、現像、およびウエットエッチングで製造で
き、クロム膜被着時のような真空装置を使ったスパッタ
リング工程やクロム膜のエッチング工程が無いためマス
クＭ３の製造歩留りも高かった。また、マスクＭ３の使
用後は光学ガラス基体（ブランクス）１上に形成されて
いるものが有機膜だけなのでアッシングや溶剤処理によ
って完全にブランクスの状態に再生処理することがで
き、資源再利用の上でも効果があった。また、マスクＭ
３の再作成が必要となった際に、その再作成を短時間で
行うこともできた。
【００４１】ここでは、ｉ線マスクを作った場合を示し
たが、同様の方法でｇ線マスクを作ることも可能で、ｉ
線同様の効果が確認できた。
【００４２】<マスク作製例４>マスクの作製例４で示す
マスクを便宜的にマスクＭ４と名付ける。
【００４３】マスクＭ４に用いた製造装置の装置構成を
図５に示す。同図中のマスク製造装置１１を構成する符
号１１ａは回転式フォトコンダクタ、１１ｂはレーザ照
射装置、１１ｃはトナーボックス、１１ｄは帯電器、１
１ｅはクリーナ、１１ｆは交流コロナ、１は光学ガラス
基体、１１ｇは搬送アーム、１１ｈは帯電器、１１ｉは
赤外線加熱器、そして、光学ガラス基体１上の符号２ａ
は、遮光体パターンとして機能するトナーパターンを示
す。また、ＬＡ２は、レーザ光を示している。光学ガラ
ス基体１の代わりに耐熱性光学プラスチック基板を用い
ることもできる。耐熱性光学プラスチック基板は安価と
いう特長がある。一方、光学ガラス基体１は出来上がっ
たトナーパターン２ａ（すなわち、遮光体パターン（配
線パターン））の位置歪みが少なく、またトナーパター
ン２ａをＯ2プラズマ下でアッシング再生することによ
り光学ガラス基体１を再利用できるという特長がある。
【００４４】次に、マスクＭ４の製造工程を図６を参照
しながら説明する。まず、図６（ａ）に示すように、フ
ォトコンダクタ１１ａを帯電器１１ｄを用いて帯電させ
る。その後、図６（ｂ）に示すように、レーザ照射装置
から発せられたレーザ光ＬＡ２をフォトコンダクタ１１
ａの表面に照射し、所望のパターンを描画する。この
時、レーザ照射された部分の電荷は消失する。その後、
図６（ｃ）に示すように、トナーボックス１１ｃよりト
ナー１１ｃ１をフォトコンダクタ１１ａ表面上の帯電さ
れていない部分に被着する。トナー１１ｃ１は、例えば
カーボンブラックやグラファイト等のような黒色顔料ま
たは黒色染料（微粒子状物質）と、例えばノボラック樹
脂やポリスチレン等のような熱軟化性を有する樹脂（バ
インダー）とを有している。この黒色顔料または黒色染
料は、３０％以上、好ましくは３０％〜４０％程度が好
ましい。なお、通常使用されているトナーでは、黒色顔
料または黒色染料の含有率が１０％程度であり、マスク
には充分な遮光性を得る上で適していない。
【００４５】その後、図６（ｄ）に示すように、光学ガ
ラス基体１をフォトコンダクタ１１ａに近接あるいは接
触させ、光学ガラス基体１の裏面に配置された帯電器１
１ｈを使ってトナー１１ｃ１を光学ガラス基体１に移
す。最後に赤外線加熱器１１ｉを用いてトナー１１ｃ１
を加熱定着させてトナー１１ｃ１からなるトナーパター
ン２ａを光学ガラス基体１上に形成する。このとき圧着
処理を行って、定着を促進してもよい。
【００４６】このような方法で作成されるマスクＭ４で
は、遮光体として機能するトナーパターン２ａの面積
が、光透過領域の面積よりも小さいことが好ましい。す
なわち、マスクＭ４において、配線基板の配線パターン
に相当するパターンが、トナーパターン２ａで形成され
る（すなわち、ネガパターンで形成される）ことが好ま
しい。これにより、フォトコンダクタ１１ａの表面の非
帯電領域を小さくできるので、その非帯電領域に吸着さ
れるトナーで形成されるトナーパターン２ａの欠陥発生
箇所を低減できる。すなわち、上記のような方法で形成
される場合、欠陥部分は遮光体パターン（すなわち、ト
ナーパターン２ａ）に多く形成されると想定されるの
で、その部分を小さくすることで欠陥部分を低減でき
る。また、このようなトナーパターン２ａの厚さは、特
に限定されるものではないが、例えば１０μｍ程度であ
る。
【００４７】なお、図５中の交流コロナ１１ｆとクリー
ナ１１ｅはフォトコンダクタ１１ａ上の帯電電荷とトナ
ーの除去に用いられる。また、光学ガラス基体１の表面
はトナーが被着しやすいように表面処理しておくと良
い。
【００４８】本作製例４の方法によって作製したマスク
Ｍ４の遮光体（トナーパターン２ａ）は波長２５０ｎｍ
〜６００ｎｍにかけて十分な遮光性を有していた。ま
た、１枚のマスクＭ４の作製にかかる時間が、現像、定
着を含めても１０分あるいはそれよりさらに短い１分程
度と、メタル膜を遮光体とする一般的なマスクの製造時
間に比べて極めて短い時間であった。さらに、乾式現像
のため専用のウエット現像装置を準備する必要もなく、
ライン運用も極めて効率的であった。また、製造装置
（電子線描画装置等）のコストを削減でき、また、材料
費、燃料費あるいはメンテナンス費等を低減することが
できるので、マスクＭ４の製造コストを大幅に低減でき
た。さらに、マスク製造ライン中に、大型の製造装置や
ウエットエッチング装置が不要となるので、マスク製造
ラインの簡素化やスペースの縮小が可能となる。しか
も、本作製例４を用いたからといって環境に悪影響を及
ぼすことも無い。
【００４９】ここでは、マスクＭ４の作製に際して、静
電効果を使ってパターンを形成する方法を述べたが、こ
の他にカーボンブラックやグラファイト等のような微粒
子状物質である黒色顔料または黒色染料と、熱軟化樹脂
によるバインダーとからなるインクをビーム状にして光
学ガラス基体１または上記耐熱性光学プラスチック基板
に吹き付け遮光体パターンを形成するインクジェット法
で作製しても良い。インクジェット法は、上記静電効果
を使用したパターンの形成方法で得られた効果の他に、
特に装置コストを下げられる、という特長がある。
【００５０】<マスク作製例５>マスクの作製例５では、
前記マスクＭ４の作製形態を図７および図８を用いて説
明する。
【００５１】まず、設計部署で、配線やスルーホール
（ヴィアホール）などのような配線パターンをパーソナ
ルコンピュータやワークステーション等のような設計装
置１２ａを使ってレイアウトする。設計部署は、図７に
例示するように複数の設計所Ａ，Ｂに分散していても構
わない。そのレイアウト結果はプリンタ等のような印刷
手段１２ｂで印刷でき、必要に応じプリントアウトして
レイアウトチェックを行う。設計所Ａ，Ｂ間および設計
所Ａ，Ｂとマスク工場Ｃ，Ｄとの間は情報ケーブル１２
ｃで結ばれており、情報ケーブル１２ｃを通じてレイア
ウト情報を設計所Ａ，Ｂからマスク工場Ｃ，Ｄへ送る。
また、必要に応じ設計所Ａ，Ｂ間でレイアウト情報をや
り取りする。ここで情報ケーブル１２ｃは、電線や光ケ
ーブル等のようなケーブル類に限らず、無線も含まれ
る。マスク工場Ｃ，Ｄは複数でも構わない。マスク工場
Ｃ，Ｄには、マスクＭ４を作製するときに述べたマスク
製造装置１１が並べられており、そこで、前記のように
してマスクＭ４が作製される。ここで、印刷手段１２ｂ
で印刷されるレイアウトパターンは、例えば図８（ａ）
に示すような正立像パターン１３であるのに対し、マス
クＭ４に描かれるレイアウトパターンは図８（ｂ）に示
すように正立像パターンに対してミラー反転されたミラ
ー反転像１４にする。すなわち、印刷に際しては、正規
パターン（マスク設計データ上のパターン）をデータ反
転（ミラー反転）して印刷する。このマスク作製システ
ムにより、複数の離れたサイト間を結んでマスク作製で
きることからオーバヘッド時間を短縮できるとともに、
稼働率の状況を見た効率的な運用が可能となる。
【００５２】（実施の形態１）図９は、本実施の形態の
配線基板１５の一例を示す断面図である。この配線基板
１５は、半導体チップ（以下、単にチップという）等の
ような電子部品と、プリント配線基板との間に介在され
るもので、配線基板上の複数の電子部品間を互いに電気
的に接続したり、電子部品とプリント配線基板とを電気
的に接続したりする接続基板または回路基板としての機
能の他に、電子部品の微細な外部端子とプリント配線基
板のランドとを直接接続するには寸法上の相違が大きい
ので、双方のパターン間の寸法上の整合を行うインター
ポーザ基板としての機能等を有している。また、本実施
の形態において配線基板の配線は、ラインパターンと、
異なる配線層間を電気的に接続するスルーホールまたは
ヴィアホール等のようなホールパターンとを有するもの
である。
【００５３】この配線基板１は、平坦なガラス基板（基
板）１５ａの主面（第１面）上に複数層の配線（ライン
パターン）１５ｂ１〜１５ｂ４を形成した構成になって
いる。なお、ここでは配線層を４層とした場合について
説明するが、ガラス基板１５ａ上に形成される配線層の
数は４層に限定されるものではない。
【００５４】ガラス基板１５ａは、ＴＦＴ液晶用基板な
どに使用されている無アルカリガラス（組成：ＳｉＯ2
／Ｂ2Ｏ3／Ａｌ2Ｏ3／ＲＯ（アルカリ土類金属酸化物）
＝５０〜６０／５〜１５／１０〜１５／１５〜２５（重
量％）、歪み点：６００〜７００℃、熱膨張率：３．５
〜５．０ｐｐｍ／Ｋ）によって構成され、その板厚は
０．５ｍｍ程度である。
【００５５】配線１５ｂ１〜１５ｂ４は、例えばＡｌ合
金、Ｃｕ、Ｗ（タングステン）などのようなメタルによ
って構成され、上層の配線と下層の配線とは、酸化シリ
コンなどからなる層間絶縁膜１５ｃに形成されたスルー
ホール１５ｄを通じて電気的に接続されている。また、
配線１５ｂ１〜１５ｂ４は、上層になるほど線幅および
配線間隔が狭くなるように形成され、例えば最下層（第
１層目）の配線１５ｂ１の線幅および間隔がそれぞれ１
０μｍ〜３０μｍ程度であるのに対し、例えば最上層
（第４層目）の配線１５ｂ４の線幅および間隔は、それ
ぞれ１μｍ〜１０μｍ程度である。
【００５６】最上層の配線１５ｂ４を覆う絶縁膜１５ｅ
の上部には、複数のマイクロバンプ（接続端子）１５ｆ
が形成されている。これらのマイクロバンプ１５ｆは、
絶縁膜１５ｅに形成された開孔１５ｇを通じて配線１５
ｂ４と電気的に接続されている。マイクロバンプ１５ｆ
は、配線基板１５上に電子部品を実装する際の接続端子
となるもので、例えば直径５〜１００μｍ程度のＡｕバ
ンプまたはＳｎバンプなどによって構成されている。
【００５７】配線基板１５上に電子部品を実装する際
は、ガラス基板１５ａの主面上に形成されたアライメン
トマーク１５ｈを基準にして位置合わせが行われる。ア
ライメントマーク１５ｈは、配線材料によって構成さ
れ、例えば第１層目の配線１５ｂ１を形成する工程で同
時に形成される。このアライメントマーク１５ｈの上方
には、ガラス基板１５ａの裏面（下面）側からアライメ
ントマーク１５ｈと電子部品とを同時に視認できるよう
にするため、上層の配線１５ｂ１〜１５ｂ４が配置され
ていない。
【００５８】ガラス基板１５ａの裏面（下面）、すなわ
ち配線１５ｂ１〜１５ｂ４およびマイクロバンプ１５ｆ
が形成された面と反対側の面には、配線基板１５の外部
接続端子を構成する複数のバンプ電極（外部接続端子）
１５ｉが形成されている。これらのバンプ電極１５ｉ
は、ガラス基板１５ａに形成された貫通孔１５ｊを通じ
て配線１５ｂ１と電気的に接続されている。バンプ電極
１５ｊは、マイクロバンプ１５ｆよりも融点が低い半田
などによって構成され、マイクロバンプ１５ｆよりも大
きい、例えば数百μｍ程度の直径を有している。
【００５９】また、ガラス基板１５ａの裏面には、ガラ
ス基板１５ａの主面上に形成された前記アライメントマ
ーク１５ｈの視認を容易にするための開孔１５ｋが形成
されている。この開孔１５ｋは、ガラス基板１５ａに貫
通孔１５ｊを形成する工程で同時に形成される。
【００６０】このように、本実施の形態の配線基板１５
は、ガラス基板１５ａの主面上に複数層の配線１５ｂ１
〜１５ｂ４と複数のマイクロバンプ１５ｆとが形成さ
れ、ガラス基板１５ａの裏面に外部接続端子としての複
数のバンプ電極１５ｉが形成され、ガラス基板１５ａに
形成された貫通孔１５ｊを通じて配線１５ｂ１〜１５ｂ
４とバンプ電極１５ｉとが電気的に接続された構成にな
っている。
【００６１】次に、上記のように構成された配線基板１
５の製造方法の具体例を図１０〜図１８を用いて説明す
る。
【００６２】配線基板１５を製造するには、図１０
（ａ）、（ｂ）に示すような大面積のガラス板１６を使
用する。このガラス板１６は、破線で示すスクライブラ
インによって区画されたそれぞれの領域が１個のガラス
基板１５ａに相当し、後述する製造工程の最終段階でガ
ラス板１６をスクライブラインに沿ってダイシングする
ことにより、多数の配線基板１５が同時に得られる。ガ
ラス板１６は、シリコンウエハと同じようなディスク
（円盤）状としてもよく、この場合は、シリコンウエハ
の製造ラインを使って配線基板１５を製造することが可
能となる。
【００６３】ガラス板１６は、前述した組成の無アルカ
リガラスからなる。無アルカリガラスは、反りや寸法変
動が小さいため、フォトリソグラフィ技術を使って微細
な配線１５ｂ１〜１５ｂ４、スルーホール１５ｄ、マイ
クロバンプ１５ｆなどを高い寸法精度で形成することが
できる。また、無アルカリガラスは、シリコンに比べて
安価であるため、シリコン基板を使った配線基板に比べ
て製造コストを低減することもできる。
【００６４】ガラス板１６は、無アルカリガラスに限ら
ず、半導体センサなどのような透明ガラス部分に一般的
に使用されているホウケイ酸ガラスを使用することもで
きる。ホウケイ酸ガラスは、数重量％のアルカリ成分を
含有している（無アルカリガラスは０．１重量％以下）
が、反りや寸法変動は無アルカリガラスと同程度に小さ
いため、微細なパターンの形成に適している。また、ホ
ウケイ酸ガラスの原価は無アルカリガラスの１／３〜１
／５程度であるため、配線基板１の製造コストをさらに
低減することができる。
【００６５】反りや寸法変動が小さく、アルカリ成分を
含まないガラス材料として、石英ガラスを使用すること
もできる。
【００６６】ガラス中のアルカリ成分は表面に析出し易
いため、経時変化によって表面のアルカリ濃度が高くな
る傾向がある。その対策として、蒸着法などによってガ
ラス表面に窒化シリコン膜をコーティングすることによ
り、アルカリ成分を有効にバリアすることができる。ガ
ラス以外の基板としてはＳｉ基板に絶縁膜を被着したも
の、あるいはＡｌＮやＳｉＣ等のようなセラミック基
板、ガラス繊維を含有するエポキシ樹脂（ガラエポ）や
ポリイミド樹脂も用いることができる。Ｓｉ基板は加工
が容易で、樹脂基板は安価である。ただし、樹脂基板を
用いる場合は、露光時の反りをステージ吸着で補正する
機構を設けておくことが望ましい。
【００６７】上記ガラス板１６を使って配線基板１５を
製造するには、まず、図１１（ａ）に示すように、ガラ
ス板１６の主面にガラスと配線材料との接着力を増すた
めの接着層１５ｍを形成する。接着層１５ｍは、例えば
スパッタリング法で堆積したＴｉＮ（窒化チタン）膜や
ＴｉＷ（チタンタングステン）膜などによって構成す
る。
【００６８】次に、図１１（ｂ）に示すように、接着層
１５ｍの上部にスパッタリング法でＡｌ合金等からなる
金属膜１７を堆積した後、図１１（ｃ）に示すように、
前述のマスクＭ１を用い、ガラス板１６上に堆積したフ
ォトレジスト膜（図示せず）を露光、現像して、フォト
レジストパターンを形成し（図示せず）、ドライエッチ
ングで金属膜１７をパターニングすることにより、第１
層目の配線１５ｂ１を形成する。また、このとき同時に
アライメントマーク１５ｈを形成する。
【００６９】次に、図１１（ｄ）に示すように、第１層
目の配線１５ｂ１の上部に層間絶縁膜１５ｃを形成した
後、図１１（ｅ）に示すように、前述のマスクＭ１を用
い、ガラス板１６上に堆積したフォトレジスト膜（図示
せず）を露光、現像して、フォトレジストパターンを形
成し（図示せず）、層間絶縁膜１５ｃをドライエッチン
グすることにより、配線１５ｂ１の上部の層間絶縁膜１
５ｃにスルーホール１５ｄを形成する。層間絶縁膜１５
ｃは、ＣＶＤ法等で堆積した酸化シリコン膜または塗布
法で堆積したポリイミド膜などによって構成する。ここ
ではフォトレジストパターンの露光光として超高圧水銀
灯のｉ線（波長３６５ｎｍ）の光を用いた。この他にｇ
線（波長４３６ｎｍ）やｈ線（波長４０５ｎｍ）も用い
ることができるし、これらの光を含んだブロードバンド
の光を用いることもできる。ただし、露光光としては３
５０ｎｍより波長の長い光を用いることが、光学ガラス
基体（マスクブランクス）の価格を抑えるうえで好まし
い。波長が３５０ｎｍ以下では、石英ガラスのような高
価なガラスが必要となるためである。マスク価格を抑え
るうえで通常のＬＥガラスを用いることが望ましい。配
線パターン寸法が、例えば２０μｍより粗い大きなパタ
ーンを扱う場合にはマスク上の寸法精度や位置精度もゆ
るくなるのでそのような場合にはポリカーボネイトのよ
うなプラスチックの光学ガラス基体（マスクブランク
ス）を用いることもできる。この場合には特にブランク
スコストを下げることが可能となる。また、ランプはＡ
ｒＦエキシマレーザのような気体レーザ光源に比べ装置
コストもランニングコストも安いため光源として好まし
い。技術的にはＡｒＦエキシマレーザを光源としたリソ
グラフィも用いることができるが、最小の配線寸法が１
μｍという配線基板の作製にはコスト的に見合わない。
したがって、クロム（Ｃｒ）を遮光体とする一般的なマ
スクよりコストの安いマスクとして提案されている特開
平５−２８９３０７号公報記載のレジストを遮光体とし
たマスクでは、遮光率の関係で露光光に真空紫外光、す
なわち、波長が２００ｎｍ以下の光を用いることが必要
であることからこの方法は配線基板の作製に適さない。
【００７０】次に、図１２に示すように、上記図１１
（ｂ）〜図１１（ｅ）に示す工程を複数回繰り返すこと
によって第２〜第４層目の配線１５ｂ２〜１５ｂ４を形
成した後、配線１５ｂ４の上部に絶縁膜１５ｅを形成す
る。絶縁膜１５ｅは、ＣＶＤ法等で堆積した酸化シリコ
ン膜、窒化シリコン膜または塗布法で堆積したポリイミ
ド膜などによって構成する。
【００７１】次に、図１３に示すように、前述のマスク
Ｍ１を用い、ガラス板１６上に堆積したフォトレジスト
膜（図示せず）を露光、現像して、フォトレジストパタ
ーンを形成し（図示せず）、絶縁膜１５ｅをドライエッ
チングすることにより、配線１５ｂ４の上部の絶縁膜１
５ｅに開孔１５ｇを形成した後、開孔１５ｇの内部にバ
リアメタル層１５ｆ１を形成する。バリアメタル層１５
ｆ１は、例えば開孔１５ｇの内部を含む絶縁膜１５ｅ上
に蒸着法等でＣｒ膜およびＣｕ膜を堆積し、続いて前述
のマスクＭ１を用い、ガラス板１５上に堆積したフォト
レジスト膜（図示せず）を露光、現像して、フォトレジ
ストパターンを形成し（図示せず）、ドライエッチング
で絶縁膜１５ｅ上の不要なＣｒ膜およびＣｕ膜を除去す
ることによって形成する。
【００７２】次に、図１４に示すように、開孔１５ｇの
内部にマイクロバンプ１５ｆを形成する。マイクロバン
プ１５ｆは、例えば開孔１５ｇの内部を含む絶縁膜１５
ｅ上に蒸着法でＡｕ膜またはＳｎ膜を堆積し、続いて前
述のマスクＭ１を用い、ガラス板１６上に堆積したフォ
トレジスト膜（図示せず）を露光、現像して、フォトレ
ジストパターンを形成し（図示せず）、ドライエッチン
グで絶縁膜１５ｅ上の不要なＡｕ膜（またはＳｎ膜）を
除去することによって形成する。
【００７３】配線１５ｂ１〜１５ｂ４は、スパッタリン
グ法等で堆積したＷ膜やメッキ法で形成したＣｕ膜を使
って形成することもできる。メッキ法で形成したＣｕ膜
を配線材料に用いる場合、ガラス板１６と配線１５ｂ１
との間に形成する接着層１５ｍは、例えばスパッタリン
グ法で堆積したＴｉＮ（窒化チタン）膜やＣｒ膜によっ
て構成する。また、上層の配線と下層の配線とを異なる
メタル材料で構成することもできる。
【００７４】次に、図１５に示すように、フッ酸を含む
エッチング液を用いてガラス板１６の裏面（下面：プリ
ント配線基板等のような実装基板に対向する面）を板厚
の半分程度までウェットエッチングすることにより、後
の工程でバンプ電極１５ｉが接続される領域に開孔１５
ｊ１を形成する。また、このとき同時にアライメントマ
ーク１５ｈの直下に開孔１５ｋを形成し、また、スクラ
イブ領域にスクライブガイド１８を形成する。ガラス板
１６の裏面をウェットエッチングする際は、開孔１５ｊ
１、１５ｋおよびスクライブガイド１８を形成する領域
を除き、ガラス板１６の裏面をフォトレジスト膜などで
覆っておく。また、マイクロバンプ１５ｆおよび配線１
５ｂ１〜１５ｂ４が形成されたガラス板１６の主面（電
子部品が実装される面）側もレジスト膜、カバーレイフ
ィルム、紫外線の照射によって剥離が生じるＵＶフィル
ムなどで覆っておく。
【００７５】次に、図１６に示すように、開孔１５ｊ１
をさらにウェットエッチングすることによって配線１５
ｂ１に達する貫通孔１５ｊを形成する。このウェットエ
ッチングを行う際は、貫通孔１５ｊを形成する領域を除
き、ガラス板１６の裏面をフォトレジスト膜などで覆っ
ておく。また、ガラス板１６の主面側もレジスト膜、カ
バーレイフィルム、ＵＶフィルムなどで覆っておく。
【００７６】次に、図１７に示すように、貫通孔１５ｊ
の底部にバリアメタル１５ｉ１を形成した後、図１８に
示すように、貫通孔１５ｊの内部にバンプ電極１５ｉを
形成する。バリアメタル１５ｉ１は、例えば貫通孔１５
ｊの内部を含むガラス板１６の裏面に蒸着法でＣｒ膜、
Ｃｕ膜およびＡｕ膜を堆積し、続いて前述のマスクＭ１
を用い、ガラス板１６上に堆積したフォトレジスト膜
（図示せず）を露光、現像して、フォトレジストパター
ンを形成し（図示せず）、ドライエッチングで不要なＣ
ｒ膜、Ｃｕ膜およびＡｕ膜を除去することによって形成
する。バリアメタル１５ｉ１は、貫通孔１５ｊの内壁全
体を覆うように形成しても良い。
【００７７】バンプ電極１５ｉは、マイクロバンプ１５
ｆよりも低融点の共晶半田（Ｐｂ３７／Ｓｎ６３：１８
３℃）や低温半田（Ｓｎ１７／Ｂｉ５７／Ｉｎ２６：７
８．９℃）などを半田ボール供給法やスクリーン印刷法
で貫通孔１５ｊの内部に供給した後、この半田をリフロ
ーすることによって形成する。バンプ電極１５ｉの形状
は、ボール状に限らず、ランド状とすることもできる。
【００７８】その後、ガラス板１６を、図１８に示すス
クライブラインに沿ってダイシングすることにより、前
記図９に示す配線基板１５が得られる。スクライブライ
ンには、あらかじめ前記スクライブガイド１８が形成さ
れているので、ダイシングを容易に行うことができ、ダ
イシング時のガラス板１６の欠けやバリの発生を防止す
ることができる。また、スクライブラインの交点にスク
ライブガイド１８よりも径の大きい丸穴１９などを形成
しておくことにより、ダイシングをさらに容易に行うこ
とができる。この丸穴１９は、スクライブガイド１８を
形成する工程でスクライブラインの交点をウェットエッ
チングすることにより、スクライブガイド１８と同時に
形成することができる。
【００７９】ガラス板１６の裏面加工は、ドライエッチ
ングとウェットエッチングとを組み合わせて行うことも
できる。この場合は、まずフォトレジスト膜をマスクに
したドライエッチングでガラス板１６に浅い溝を形成
し、続いてこのフォトレジスト膜をマスクにしたウェッ
トエッチングでガラス板１６をさらにエッチングする。
この方法によれば、ウェットエッチングに比べてスルー
プットは低いが、異方性の高いドライエッチングで浅い
溝を形成した後、溝の内部のガラスをウェットエッチン
グするので、貫通孔１５ｊ、開孔１５ｋおよびスクライ
ブガイド１８を微細な寸法で形成することができる。
【００８０】ガラス板１６の裏面加工は、レーザ法を用
いて行うこともできる。レーザ光源としては、ガラスに
よって吸収される炭酸ガスレーザ（波長：１０．６μｍ
付近）を使用する。また、ガラス板１６の裏面加工は、
アルミナなどの研磨剤をガラス板に高圧で吹き付けるサ
ンドブラスト法を用いて行うこともできる。
【００８１】ガラス板１６の主面の加工（配線１５ｂ１
〜１５ｂ４およびマイクロバンプ１５ｆの形成）と裏面
加工（貫通孔１５ｊ、開孔１５ｋ、スクライブガイド１
８の形成およびバンプ電極１５ｉの接続）とは、上記し
た順序と異なる順序で行うこともできる。すなわち、例
えばガラス板１６の裏面に貫通孔１５ｊ、開孔１５ｋ、
スクライブガイド１８を形成し、続いてガラス板１６の
主面に配線１５ｂ１〜１５ｂ４およびマイクロバンプ１
５ｆを形成した後、貫通孔１５ｊにバンプ電極１５ｉを
接続しても良い。また、ガラス板１６の裏面に開孔１５
ｊ１、１５ｋおよびスクライブガイド１８を形成し、続
いてガラス板１６の主面に配線１５ｂ１〜１５ｂ４およ
びマイクロバンプ１５ｆを形成した後、開孔１５ｊ１を
エッチングして貫通孔１５ｊを形成し、その後、貫通孔
１５ｊにバンプ電極１５ｉを接続しても良い。
【００８２】本実施の形態では、配線形成のための露光
処理に際して、前述のマスクＭ１を用いたが、マスクＭ
１の代わりに前述のマスクＭ２，Ｍ３、Ｍ４を用いるこ
ともできる。これらのマスクを工程によって使い分ける
こともできる。マスクＭ１，Ｍ２，Ｍ３，Ｍ４ともクロ
ムを遮光体とした通常のマスクよりもマスク作製時間も
短く、また安価であるという特長がある。また、これら
のマスクＭ１〜Ｍ４はＯ2プラズマ下でアッシングする
ことにより遮光物を剥離できるという特徴がある。マス
クブランクス（光学ガラス基体１）が石英ガラスやその
他の光学ガラスでできている場合はアッシングによりマ
スクブランクスを再利用できる。用済みのマスクをアッ
シング再生することによりコスト低減効果と資源再利用
効果がある。遮光体が微粒子状物質とバインダからなる
マスクＭ１は露光光照射耐性も高く長期の使用に耐え
る。遮光体が吸光剤を添加したレジストからなるマスク
Ｍ２はクロム等を遮光体とする通常のマスクを作製する
ときと同じ描画装置と塗布、現像装置を用いることがで
き、パターン配置精度も高い。アッシング再生時間が短
く、マスクブランクス再利用に好適である。遮光体が吸
光性有機膜とレジストからなるマスクＭ３はレーザライ
タでのパターン描画時に反射防止効果があり、またレジ
スト膜厚を比較的薄くできるので微細パターン形成に適
している。遮光体がトナーからなり、乾式現像によって
作製されるマスクＭ４はマスク作製時間が他のマスクＭ
１，Ｍ２，Ｍ３に比べても短く、ウエット現像の専用の
装置も必要とせず、また、より安価という特長がある。
一方でパターン配置精度やパターン微細性はマスクＭ
１，Ｍ２，Ｍ３程は高くない。したがって、マスクＭ４
は、配線パターン寸法の微細でない下層、すなわち、プ
リント配線基板側であって寸法精度が比較的緩い第１層
目や第２層目の配線パターンの形成に好適である。
【００８３】このように、本実施の形態によれば、製作
ＴＡＴの短い、安価なマスクを用いたフォトリソグラフ
ィ技術を使ってガラス基板１５ａ上に微細な配線１５ｂ
１〜１５ｂ４やスルーホール１５ｄ等を形成することが
できるので、電子部品を高密度に実装することのできる
配線基板１５を短いＴＡＴで安価に製造することができ
る。特に、本実施の形態でも例示したように配線基板１
５の作製には多くの枚数のマスクを品種毎に用意する必
要があることから、マスクのコスト低減と作製ＴＡＴ短
縮は、配線基板１５のＴＡＴ短縮、コスト低減に与える
効果が大きい。したがって、多品種少量生産用の半導体
装置を構成する配線基板として好適である。
【００８４】また、本実施の形態によれば、外部接続端
子としてのバンプ電極１５ｉをガラス基板１５ａの裏面
側に配置し、ガラス基板１５ａに形成した貫通孔１５ｊ
を通じて配線１５ｂ１〜１５ｂ４とバンプ電極１５ｉと
を電気的に接続したことにより、電子部品の実装領域を
広く確保することができるので、電子部品をより高密度
に実装することができる。
【００８５】本実施の形態の配線基板１５には、能動素
子や集積回路が形成されたシリコンチップ、ＣＣＤ(Cha
rge Coupled Device)などのような撮像デバイス、チッ
プコンデンサ等のような受動素子など、各種電子部品を
実装することができる。電子部品を実装するには、電子
部品側にもマイクロバンプを形成し、配線基板１５のマ
イクロバンプ１５ｆと電子部品のマイクロバンプとを接
合すれば良い。
【００８６】図１９は、集積回路が形成された複数のチ
ップ２０を配線基板１５上に実装してマルチチップモジ
ュールを構成した例である。チップ２０は、例えば単結
晶シリコン等を主体として形成されている。マルチチッ
プモジュールの例としては、例えば所定のチップ２０に
ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ
（Static Random Access Memory）等のようなメモリ回
路が形成され、他のチップ２０にＣＰＵ（Central Proc
essing Unit）等のようなロジック回路等が形成され
て、全体としてシステムＬＳＩ等のようなモジュールが
形成される場合やチップ２０にＤＲＡＭやＳＲＡＭ等の
ような同一のメモリ回路が形成されて、全体としてメモ
リモジュールを形成する場合等がある。
【００８７】マイクロバンプ１５ｆ，２０ａを介した配
線基板１５とチップ２０との電気的接続は、Ａｕ／Ｓｎ
共晶（Ａｕ８０／Ｓｎ２０：２８０℃、Ａｕ１０／Ｓｎ
９０：２１７℃）あるいはＡｕ／Ａｕ熱圧着（４５０〜
５５０℃）により行う。
【００８８】また、Ａｕ／Ｓｉ共晶（Ａｕ９８／Ｓｉ
２：３７０℃）接合、Ａｕ／Ｇｅ共晶（Ａｕ８８／Ｓｉ
１２：３５６℃）接合、高温半田（Ｐｂ９７．５／Ａｇ
２．５：３０４℃）リフロー、Ｐｂフリー半田（Ｓｎ９
６／Ａｇ３．５／Ｃｕ０．５：２６０℃）リフロー、Ｗ
プラグ／Ｉｎプール（Ｉｎ融点：１５６．６℃）埋め込
みなどにより行うこともできる。
【００８９】さらに、表面が清浄（高真空下）であれ
ば、金属同士を接近させると常温で互いに接合する性質
を利用した表面活性化接合法を用いることもできる。金
属材料の組み合わせとしては、Ａｌ−Ａｌ、Ａｌ−Ｓ
ｉ、Ｃｕ−Ｓｎ、Ｓｉ−ＧａＡｓ、Ｓｉ−ＩｎＰ、Ｇａ
Ａｓ−ＩｎＰなどを挙げることができる。
【００９０】図２０は、マイクロバンプ１５ｆ，２０ａ
の接続信頼性を向上させるために、チップ２０と配線基
板１５との間に封止樹脂（アンダーフィル樹脂）２１を
充填した例であり、図２１は、チップ２０をモールド樹
脂２２で封止した例である。
【００９１】また、ガラス基板１５ａの側面から入射し
た光によってチップ２０に形成されたメモリＬＳＩが誤
作動する虞れがあるような場合は、図２２に示すよう
に、ガラス基板１５ａの側面を覆うキャップ２３でチッ
プ２０を封止することが有効である。
【００９２】また、図２３に示すように、チップ２０の
裏面（上面）側に放熱フィン２４を取り付けることによ
り、放熱特性の向上した配線基板１５が得られる。本実
施の形態の配線基板１５は、ガラス基板１５ａに形成し
た貫通孔１５ｊを通じて配線１５ｂ１〜１５ｂ４とバン
プ電極１５ｉとを電気的に接続しているので、この貫通
孔１５ｊを放熱経路（サーマルビア）として利用するこ
とで、チップ２０で発生した熱の一部をガラス基板１５
ａの裏面側から外部に放散させることもできる。
【００９３】また、ここで用いたマスクの製造ラインを
上記配線基板１５の製造ラインに併設した。このことに
よりマスクの梱包、運搬等のオーバーヘッド時間を削減
でき、本マスクの製造ＴＡＴの短さをより効果的に製造
に活かすことができた。
【００９４】（実施の形態２）図２４は、本実施形態の
配線基板１５を示す断面図である。図示のように、本実
施の形態の配線基板１５は、その一部にスパイラルコイ
ル２５、キャパシタ２６、抵抗２７などのような受動素
子を形成したものである。
【００９５】スパイラルコイル２５は、スパッタリング
法で堆積したＡｌ合金膜などの配線材料を使って形成
し、抵抗２７は、ＣＶＤ法で堆積した多結晶シリコン膜
などを使って形成する。また、キャパシタ２６の容量絶
縁膜は、ＣＶＤ法や陽極酸化法を使って堆積したＴａ2
Ｏ5（酸化タンタル）膜などを使って形成する。なお、
ガラス基板１５ａ上に堆積した多結晶シリコン膜やＴａ
2Ｏ5膜などの膜質を改善するための熱処理を行う場合
は、これらの膜にレーザなどを照射する。
【００９６】本実施の形態においては、これら受動素子
のパターンを形成するための露光処理に際しても、前記
マスクＭ１を用いた。もちろん、前記マスクＭ２〜Ｍ４
を用いることもできる。
【００９７】このように、配線基板１５の一部に受動素
子を形成することにより、動作特性や耐雑音特性が改善
された高付加価値の配線基板１５を実現することができ
る。
【００９８】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００９９】例えば前記実施の形態におけるマスクの遮
光体パターンをピーリングによって剥離しても良い。す
なわち、マスクの遮光体パターンに粘着テープを貼り付
けた後、これを剥がすことで遮光体パターンを剥離して
も良い。
【０１００】また、前記実施の形態１，２では、配線基
板の基板をガラス基板とした場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えばシリコン等のような半導体、ガラスエポキシ系樹脂
等のような樹脂またはセラミックを用いることもでき
る。また、ポリイミド系樹脂等からなるテープを基板と
する配線基板の製造方法にも本発明を適用できる。
【０１０１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である配線基
板の製造方法に適用した場合について説明したが、それ
に限定されるものではなく、例えば磁気ディスクヘッド
の製造方法、液晶基板の製造方法またはマイクロマシン
の製造方法に適用することもできる。
【０１０２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).少なくとも微粒子状物質とバインダーとを含む遮光
体パターンを有するフォトマスクを用いた露光処理によ
って配線基板の配線を形成することにより、配線基板の
配線の形成に必要なフォトマスクを短時間で製造するこ
とができるので、配線基板の製造上のＴＡＴを短縮する
ことが可能となる。 (2).少なくとも微粒子状物質とバインダーとを含む遮光
体パターンを有するフォトマスクを用いた露光処理によ
って配線基板の配線の形成に必要なフォトマスクの価格
を低減できるので、配線基板の価格を低減することが可
能となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施の形態であるフォトマ
スク作製例１により作製されたフォトマスクＭ１の平面
図、（ｂ）は（ａ）のＡ−Ａ’の断面図である。
【図２】（ａ）〜（ｃ）は図１のフォトマスクＭ１の製
造工程中の要部断面図である。
【図３】図１のフォトマスクＭ１のカーボンを分散させ
たレジスト（Ｉ）の分光特性を示す説明図である。
【図４】（ａ）〜（ｃ）は本発明の他の実施の形態であ
るフォトマスク作製例３の製造工程中の要部断面図であ
る。
【図５】本発明の他の実施の形態であるフォトマスク作
製例４の製造装置の説明図である。
【図６】（ａ）〜（ｅ）は本発明の他の実施の形態であ
るフォトマスク作製例４の製造工程の説明図である。
【図７】本発明の他の実施の形態であるフォトマスクＭ
４の製造システムの説明図である。
【図８】（ａ）および（ｂ）はフォトマスクＭ４の製造
に用いる製造装置のパターン転写状態の説明図である。
【図９】本発明の一実施の形態である配線基板を示す断
面図である。
【図１０】（ａ）は図９の配線基板の製造工程で用いる
基板の全体平面図、（ｂ）は（ａ）の断面図である。
【図１１】（ａ）〜（ｅ）は図９の配線基板の製造工程
中における断面図である。
【図１２】図１１に続く図９の配線基板の製造工程中に
おける断面図である。
【図１３】図１２に続く図９の配線基板の製造工程中に
おける断面図である。
【図１４】図１３に続く図９の配線基板の製造工程中に
おける断面図である。
【図１５】図１４に続く図９の配線基板の製造工程中に
おける断面図である。
【図１６】図１５に続く図９の配線基板の製造工程中に
おける断面図である。
【図１７】図１６に続く図９の配線基板の製造工程中に
おける断面図である。
【図１８】図１７に続く図９の配線基板の製造工程中に
おける平面図である。
【図１９】図９の配線基板を用いて製造された半導体装
置の断面図である。
【図２０】図１９の変形例を示す半導体装置の断面図で
ある。
【図２１】図１９の変形例を示す半導体装置の断面図で
ある。
【図２２】図１９の変形例を示す半導体装置の断面図で
ある。
【図２３】図１９の変形例を示す半導体装置の断面図で
ある。
【図２４】本発明のさらに他の実施の形態である配線基
板の断面図である。
【符号の説明】
１ 光学ガラス基体 ２ 遮光体パターン ２ａ 遮光体パターン ３ ウエハ合わせマーク ４ マスクアライメントマーク ５ 回路パターン領域 ６ 遮光帯 ７ マスクステージ ８ 接触面 ９ 水溶性導電膜 １０ 吸光性有機反射防止膜 １０ａ 吸光性有機反射防止膜パターン １１ マスク製造装置 １１ａ 回転式フォトコンダクタ １１ｂ レーザ照射装置 １１ｃ トナーボックス １１ｃ１ トナー １１ｄ 帯電器 １１ｅ クリーナ １１ｆ 交流コロナ １１ｇ 搬送アーム １１ｈ 帯電器 １１ｉ 赤外線加熱器 １２ａ 設計装置 １２ｂ 印刷手段 １２ｃ 情報ケーブル １３ 正立像パターン １４ ミラー反転像 １５ 配線基板 １５ａ ガラス基板（基板） １５ｂ１〜１５ｂ４ 配線（ラインパターン） １５ｃ 層間絶縁膜 １５ｄ スルーホール（配線、ホールパターン） １５ｅ 絶縁膜 １５ｆ マイクロバンプ（接続端子） １５ｆ１ バリアメタル層 １５ｇ 開孔 １５ｈ アライメントマーク １５ｉ バンプ電極（外部接続端子） １５ｉ１ バリアメタル １５ｊ 貫通孔 １５ｊ１ 開孔 １５ｋ 開孔 １５ｍ 接着層 １６ ガラス板 １７ 金属膜 １８ スクライブガイド １９ 丸穴 ２０ シリコンチップ ２０ａ マイクロバンプ ２１ 封止樹脂 ２２ モールド樹脂 ２３ キャップ ２４ 放熱フィン ２５ スパイラルコイル ２６ キャパシタ ２７ 抵抗 Ａ，Ｂ 設計所 Ｃ，Ｄ 工場 ＥＢ 電子線 ＬＡ１，ＬＡ２ レーザ光 Ｒ１ レジスト Ｒ３ レジスト Ｒ３ａ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/36 Ａ 3/36 3/46 Ｅ 3/46 Ｑ Ｈ０１Ｌ 23/12 Ｎ (72)発明者 服部 孝司 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H095 BA11 BC04 BC09 2H097 CA12 LA09 5E344 AA01 BB02 BB06 BB07 CC24 DD02 EE21 5E346 AA12 AA15 AA32 AA43 AA51 CC16 CC32 CC33 CC34 CC36 CC38 CC52 DD16 DD17 DD32 DD44 DD48 EE33 EE35 FF04 FF17 FF45 GG15 GG17 GG18 GG22 GG23 GG25 GG28 HH31

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも微粒子状物質とバインダーと
    を含む遮光体パターンを有するフォトマスクを用いた露
    光処理により配線基板の配線を形成する工程を有するこ
    とを特徴とする配線基板の製造方法。
  2. 【請求項２】 請求項１記載の配線基板の製造方法にお
    いて、前記微粒子状物質は黒色顔料からなり、前記遮光
    体パターンは、前記黒色顔料が３０％以上含まれる遮光
    体材料を印刷することで形成する工程を有することを特
    徴とする配線基板の製造方法。
  3. 【請求項３】 請求項１または２記載の配線基板の製造
    方法において、前記遮光体パターンが、前記配線に対応
    することを特徴とする配線基板の製造方法。
  4. 【請求項４】 請求項１、２または３記載の配線基板の
    製造方法において、前記遮光体パターンの面積が、前記
    遮光体パターンの無い光透過領域の面積よりも相対的に
    小さいことを特徴とする配線基板の製造方法。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の配
    線基板の製造方法において、前記配線を形成するための
    ラインパターンを配線基板本体の厚さ方向に多層にして
    形成する工程と、前記配線を形成するためのパターンで
    あって異なる配線層のラインパターン間を接続するため
    のホールパターンを形成する工程とを有することを特徴
    とする配線基板の製造方法。
  6. 【請求項６】 請求項１〜５のいずれか１項に記載の配
    線基板の製造方法において、前記微粒子状物質がカーボ
    ンからなることを特徴とする配線基板の製造方法。
  7. 【請求項７】 請求項１〜６のいずれか１項に記載の配
    線基板の製造方法において、前記基板の第１面上に１ま
    たは複数の電子部品を実装する工程を有することを特徴
    とする配線基板の製造方法。
  8. 【請求項８】 請求項７記載の配線基板の製造方法にお
    いて、前記１または複数の電子部品を実装した基板を、
    前記基板の第１面に対向する第２面をプリント配線基板
    に対向させた状態で、前記プリント配線基板上に実装す
    る工程を有することを特徴とする配線基板の製造方法。
  9. 【請求項９】 基板と、前記基板の主面上に形成された
    多層配線と、前記多層配線の上部に形成され、前記多層
    配線と電気的に接続された複数の接続端子と、前記基板
    の裏面に形成され、前記基板の主面と裏面とを貫通する
    貫通孔を通じて前記多層配線と電気的に接続された複数
    の外部接続端子とを有する配線基板の製造方法におい
    て、前記多層配線は、少なくとも微粒子状物質とバイン
    ダーとを含む遮光体パターンを有するフォトマスクを用
    いたフォトリソグラフィ技術によって形成されることを
    特徴とする配線基板の製造方法。
  10. 【請求項１０】 基板と、前記基板の主面上に形成され
    た多層配線と、前記多層配線の上部に形成され、前記多
    層配線と電気的に接続された複数の接続端子と、前記基
    板の裏面に形成され、前記基板の主面と裏面とを貫通す
    る貫通孔を通じて前記多層配線と電気的に接続された複
    数の外部接続端子とを有する配線基板の製造方法におい
    て、前記多層配線はフォトリソグラフィ技術によって形
    成されており、かつ、カーボン粒子がフォトリソグラフ
    ィ時における露光光遮光の主体となっているフォトマス
    クを用いて前記フォトリソグラフィが行われることを特
    徴とする配線基板の製造方法。
  11. 【請求項１１】 基板と、前記基板の主面上に形成され
    た多層配線と、前記多層配線の上部に形成され、前記多
    層配線と電気的に接続された複数の接続端子と、前記基
    板の裏面に形成され、前記基板の主面と裏面とを貫通す
    る貫通孔を通じて前記多層配線と電気的に接続された複
    数の外部接続端子とを有する配線基板の製造方法におい
    て、前記多層配線はフォトリソグラフィ技術によって形
    成されており、かつ、フォトリソグラフィ時における露
    光光に対する吸光剤が含まれたレジストを遮光体パター
    ンとしたフォトマスクを用いて前記フォトリソグラフィ
    を行うことを特徴とする配線基板の製造方法。
  12. 【請求項１２】 基板と、前記基板の主面上に形成され
    た多層配線と、前記多層配線の上部に形成され、前記多
    層配線と電気的に接続された複数の接続端子と、前記基
    板の裏面に形成され、前記基板の主面と裏面とを貫通す
    る貫通孔を通じて前記多層配線と電気的に接続された複
    数の外部接続端子とを有する配線基板の製造方法におい
    て、前記多層配線はフォトリソグラフィ技術によって形
    成されており、かつ遮光体パターンがフォトリソグラフ
    ィ時における露光光に対する吸光性有機膜とレジストか
    らなるフォトマスクを用いて前記フォトリソグラフィを
    行うことを特徴とする配線基板の製造方法。
  13. 【請求項１３】 請求項９〜１２のいずれか１項に記載
    の配線基板の製造方法において、前記基板は、無アルカ
    リガラスからなることを特徴とする配線基板の製造方
    法。
  14. 【請求項１４】 請求項９〜１３のいずれか１項に記載
    の配線基板の製造方法において、前記フォトリソグラフ
    ィの時に使用する露光光は波長が３５０ｎｍより長い光
    であることを特徴とする配線基板の製造方法。
  15. 【請求項１５】 請求項９〜１４のいずれか１項に記載
    の配線基板の製造方法において、前記基板の主面と裏面
    とを貫通する貫通孔を通じて前記多層配線と電気的に接
    続された複数の外部接続端子を形成した後、前記基板の
    主面上に前記接続端子を介して電子部品を実装する工程
    を有することを特徴とする配線基板の製造方法。
  16. 【請求項１６】 請求項９〜１５のいずれか１項に記載
    の配線基板の製造方法において、前記基板の主面上に受
    動素子を形成する工程を有することを特徴とする配線基
    板の製造方法。
  17. 【請求項１７】 請求項９〜１６のいずれか１項に記載
    の配線基板の製造方法において、前記微粒子状物質がカ
    ーボンであることを特徴とする配線基板の製造方法。
JP2001019774A 2001-01-29 2001-01-29 配線基板の製造方法 Pending JP2002221801A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001019774A JP2002221801A (ja) 2001-01-29 2001-01-29 配線基板の製造方法
KR1020010070636A KR20020063489A (ko) 2001-01-29 2001-11-14 배선기판의 제조방법
TW090129059A TW514998B (en) 2001-01-29 2001-11-23 Wiring substrate manufacturing method
US10/045,036 US7040011B2 (en) 2001-01-29 2002-01-15 Wiring substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001019774A JP2002221801A (ja) 2001-01-29 2001-01-29 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002221801A true JP2002221801A (ja) 2002-08-09
JP2002221801A5 JP2002221801A5 (ja) 2005-06-16

Family

ID=18885591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019774A Pending JP2002221801A (ja) 2001-01-29 2001-01-29 配線基板の製造方法

Country Status (4)

Country Link
US (1) US7040011B2 (ja)
JP (1) JP2002221801A (ja)
KR (1) KR20020063489A (ja)
TW (1) TW514998B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500783A (ja) * 2002-09-27 2006-01-05 メドトロニック ミニメド インコーポレイテッド 多層基板
JP2007033470A (ja) * 2005-07-21 2007-02-08 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP2007033469A (ja) * 2005-07-21 2007-02-08 Shin Etsu Chem Co Ltd 位相シフトマスクブランクおよび位相シフトマスクならびにこれらの製造方法
US7326310B2 (en) 2003-08-28 2008-02-05 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7387870B2 (en) 2003-08-28 2008-06-17 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7540931B2 (en) 2003-01-31 2009-06-02 Tdk Corporation Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
US7771893B2 (en) 2005-07-21 2010-08-10 Shin-Etsu Chemical Co., Ltd. Photomask blank, photomask and fabrication method thereof
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
JP2013182205A (ja) * 2012-03-02 2013-09-12 Asahi Kasei E-Materials Corp 塗装材及びペリクル
WO2015029887A1 (ja) * 2013-08-29 2015-03-05 東洋アルミニウム株式会社 発光部品実装用フレキシブルプリント基板、及び発光部品実装フレキシブルプリント基板
JP2016058581A (ja) * 2014-09-10 2016-04-21 日立化成株式会社 半導体装置の製造方法
WO2018217481A1 (en) * 2017-05-26 2018-11-29 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933331B2 (en) 1998-05-22 2005-08-23 Nanoproducts Corporation Nanotechnology for drug delivery, contrast agents and biomedical implants
US7708974B2 (en) 2002-12-10 2010-05-04 Ppg Industries Ohio, Inc. Tungsten comprising nanomaterials and related nanotechnology
CN1802603A (zh) 2003-07-17 2006-07-12 霍尼韦尔国际公司 用于高级微电子应用的平面化薄膜及其生产装置和方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5038147B2 (ja) * 2004-11-18 2012-10-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光体、及び前記発光体を製造する方法
KR100755436B1 (ko) * 2006-04-28 2007-09-05 전자부품연구원 반도체 기판 관통형 전극 제조방법
WO2008023517A1 (fr) * 2006-07-20 2008-02-28 Hitachi Chemical Company, Ltd. Substrat de montage mixte optique/électrique
JP2008151916A (ja) * 2006-12-15 2008-07-03 Shin Etsu Chem Co Ltd 大型フォトマスク基板のリサイクル方法
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI416204B (zh) * 2009-04-30 2013-11-21 Innolux Corp 電容式觸控螢幕的製作方法
WO2014052759A1 (en) * 2012-09-28 2014-04-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Calibrating single plasmonic nanostructures for quantitative biosensing
CN103969941A (zh) * 2014-05-26 2014-08-06 苏州大学 掩膜版及其制备方法和图形化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465749A (en) * 1983-06-20 1984-08-14 Eastman Kodak Company Electrostatic charge differential amplification (CDA) in imaging process
JPH05289307A (ja) 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
JPH08255981A (ja) 1995-03-16 1996-10-01 Fujitsu Ltd 回路基板形成方法及び回路基板
US5666177A (en) * 1996-02-26 1997-09-09 Industrial Technology Research Institute Black matrix for liquid crystal display
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
US5676853A (en) * 1996-05-21 1997-10-14 Micron Display Technology, Inc. Mask for forming features on a semiconductor substrate and a method for forming the mask
US5718991A (en) * 1996-12-27 1998-02-17 Industrial Technology Research Institute Method for making photomasks having regions of different light transmissivities
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500783A (ja) * 2002-09-27 2006-01-05 メドトロニック ミニメド インコーポレイテッド 多層基板
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US7781328B2 (en) 2002-09-27 2010-08-24 Medtronic Minimed, Inc. Multilayer substrate
US7540931B2 (en) 2003-01-31 2009-06-02 Tdk Corporation Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
US7387870B2 (en) 2003-08-28 2008-06-17 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7326310B2 (en) 2003-08-28 2008-02-05 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7771893B2 (en) 2005-07-21 2010-08-10 Shin-Etsu Chemical Co., Ltd. Photomask blank, photomask and fabrication method thereof
JP2007033469A (ja) * 2005-07-21 2007-02-08 Shin Etsu Chem Co Ltd 位相シフトマスクブランクおよび位相シフトマスクならびにこれらの製造方法
JP2007033470A (ja) * 2005-07-21 2007-02-08 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
TWI480678B (zh) * 2005-07-21 2015-04-11 Shinetsu Chemical Co 光罩空白基板、光罩及其製造方法
JP2013182205A (ja) * 2012-03-02 2013-09-12 Asahi Kasei E-Materials Corp 塗装材及びペリクル
WO2015029887A1 (ja) * 2013-08-29 2015-03-05 東洋アルミニウム株式会社 発光部品実装用フレキシブルプリント基板、及び発光部品実装フレキシブルプリント基板
JPWO2015029887A1 (ja) * 2013-08-29 2017-03-02 東洋アルミニウム株式会社 発光部品実装用フレキシブルプリント基板、及び発光部品実装フレキシブルプリント基板
TWI633629B (zh) * 2013-08-29 2018-08-21 東洋鋁股份有限公司 Flexible printed circuit board for mounting light-emitting parts and flexible printed circuit board for light-emitting parts
JP2016058581A (ja) * 2014-09-10 2016-04-21 日立化成株式会社 半導体装置の製造方法
WO2018217481A1 (en) * 2017-05-26 2018-11-29 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Also Published As

Publication number Publication date
US20020100164A1 (en) 2002-08-01
KR20020063489A (ko) 2002-08-03
US7040011B2 (en) 2006-05-09
TW514998B (en) 2002-12-21

Similar Documents

Publication Publication Date Title
JP2002221801A (ja) 配線基板の製造方法
US6703328B2 (en) Semiconductor device manufacturing method
US5384952A (en) Method of connecting an integrated circuit chip to a substrate
US6750000B2 (en) Electron device manufacturing method, a pattern forming method, and a photomask used for those methods
CN110554789A (zh) 双面电极及其图案化方法
US20110253422A1 (en) Wiring board and method of manufacturing the same
JPH06252151A (ja) 半導体チップバンプの製造方法
JP3619118B2 (ja) 露光用反射型マスクとその製造方法、並びに露光装置とデバイス製造方法
US10020262B2 (en) High resolution solder resist material for silicon bridge application
US11264307B2 (en) Dual-damascene zero-misalignment-via process for semiconductor packaging
JPS60203941A (ja) 多層ホトレジスト処理方法
JP3028816B2 (ja) フォトレジストシステムおよびフォトエッチング方法
JP2002313696A (ja) パターン形成方法及び半導体集積回路装置の製造方法
WO2003050618A1 (fr) Procede de production d&#39;un tableau de connexions
CN214672618U (zh) 封装结构
JP2005031287A (ja) 投影露光装置、投影露光装置に使用されるレチクル、投影露光方法及び半導体デバイス製造方法
JP5323442B2 (ja) パターン形成方法
EP0504759A1 (en) Photoresist pattern-forming process suitable for integrated circuit production
JP2739787B2 (ja) 半導体装置
KR200188168Y1 (ko) 포토 마스크
TW201428815A (zh) 半導體封裝件之製法
TW202401707A (zh) 電子裝置及其製造方法
TW202119496A (zh) 半導體結構和製造半導體結構的方法
JPS61220428A (ja) 露光装置
JP2005057252A (ja) 感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704