JP2003518738A - シリコンの金属マスクエッチング方法 - Google Patents

シリコンの金属マスクエッチング方法

Info

Publication number
JP2003518738A
JP2003518738A JP2001547641A JP2001547641A JP2003518738A JP 2003518738 A JP2003518738 A JP 2003518738A JP 2001547641 A JP2001547641 A JP 2001547641A JP 2001547641 A JP2001547641 A JP 2001547641A JP 2003518738 A JP2003518738 A JP 2003518738A
Authority
JP
Japan
Prior art keywords
plasma
etching
masking material
aluminum
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001547641A
Other languages
English (en)
Other versions
JP2003518738A5 (ja
Inventor
アジェイ クマー
アニスル カーン
ウェイ リウ
ジョン チャオ
ジェフ チン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2003518738A publication Critical patent/JP2003518738A/ja
Publication of JP2003518738A5 publication Critical patent/JP2003518738A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 本発明は、トレンチ、コンタクトビア、または類似のフィーチャをエッチングする方法を提供する。本方法は、フッ素を含むプラズマエッチャントと共に金属を含むマスキング材料の使用を必要とする。プラズマ供給ガスは少なくともフッ素含有化合物、例えば三フッ化窒素(NF3)、四フッ化炭素(CF4)、及び六フッ化硫黄(SF6)を含む。酸素(O2)、または酸素を含む化合物、または臭化水素(HBr)、またはそれらの組合わせをプラズマ供給ガスに加えることができる。

Description

【発明の詳細な説明】
【0001】 (発明の属する技術分野) 本発明は、トレンチを形成する側壁のプロフィールについて制御しつつシリコ
ン基板に深い、特に少なくとも50μmの深さのトレンチをプラズマエッチング
す方法に関する。
【0002】 (従来の技術) 半導体デバイスの製造において、シリコン基板に深いトレンチを形成すること
がしばしば必要である。一般に、二酸化シリコンは、下にあるシリコン基板にト
レンチをプラズマエッチングするためのマスキング材料として用いられていた。
シリコン酸化物に対するシリコンのプラズマエッチングの選択度、すなわちリコ
ン酸化物のエッチング速度に対するシリコンのエッチング速度の比は、プラズマ
エッチャントの組成に依存して、約40:1までである。トレンチは、一般に塩
素又は酸素、又はそれらの組合わせを有するプラズマ供給ガスを用いて、シリコ
ン基板にエッチングされる。このプラズマ供給ガスは、プロフィールの制御のた
めに加えられた少量のSF6を含んでいる。
【0003】 40:1の選択度は、例えばゲート型電界効果トランジスタのような多くの製
造に対して許容できるけれども、多くのマイクロマシンニング応用、又は深いト
レンチキャパシタ、高周波回路用の深いトレンチ絶縁(deep trench isolation:
DTI)、パワーデバイス、及び多くの他の応用に対しては適当でない。例え
ば、トレンチが200μmの深さの場合、DRAMセルに用いられる深いトレン
チキャパシタに必要な種類の特に深いトレンチについて、40:1の選択度は、
約5μmのシリコン酸化物のマスク厚を必要とするが、これは多くの問題を生じ
る。このようなシリコン酸化物の厚いマスキング層の使用は、エッチングされる
に従ってトレンチの側壁のプロフィールを制御することが困難になる。何故なら
ば、エッチングの進行に従って、開口上のマスキング層のエッジが侵食され、開
口の上部における形状が変化するからである。
【0004】 選択度が40:1以上に拡大されるシリコンのエッチング速度と比較して、十
分に低いエッチング速度を有する薄いマスキング層を有することが特に必要であ
る。
【0005】 (発明の概要) 本発明は、エッチングプロフィール(エッチングされた開口の周りの側壁の形
状)の制御を維持しつつ、100μm以上の深さに、トレンチ、コンタクトビア
、又は類似のフィーチャをエッチングするための方法を提供する。本方法は、フ
ッ素を含むプラズマエッチャントと共に金属を含むマスキング材料の使用を必要
とする。デバイスのフィーチャがエッチングプロセスによって害を受けないまま
残るように、反応性のフッ素種と金属の組合せによって生成される副産物は、エ
ッチングプロセス条件下で実質的に不揮発性でなければならないし、エッチング
される基板上のフィーチャに充分非腐食性でなければならない。害を受けないこ
とによって、それは、基板における半導体デバイスのフィーチャ性能が影響を受
けないか、又は実質的に影響を受けないデバイスフィーチャを残すために、フィ
ーチャ性能に影響を与えるエッチングプロセスからの残留物が除かれることを意
味している。
【0006】 アルミニウムが金属を含むマスクのために好適な金属であるけれども、アルミ
ニウムは、殆どの半導体プロセスチャンバに既に存在し、アルミニウムの存在に
よって生じる影響は知られているので、他の金属を、それらがエッチングプロセ
ス条件の下で、実質的に不揮発性で、非腐蝕性のエッチング副産物を生成する限
り、マスキング材料として用いることができる。マスクとして推奨される金属材
料は、例として、アルミニウム、カドミウム、銅、クロム、ガリウム、インジウ
ム、鉄、マグネシウム、マンガン、ニッケル、及びこれらの組合せを挙げること
ができるが、これらに限定されない。銅またはマグネシウムの含有量が8重量%
以下、及び他の全構成物が2重量%以下である場合、特に、銅又はマグネシウム
とアルミニウムの組合は特に有用である。
【0007】 プラズマ供給ガスは、例として、三フッ化窒素(NF3)、四フッ化炭素(C
4)、六フッ化硫黄(SF6)、四フッ化珪素(SiF4)、三フッ化メタン(
CHF3)、二フッ化メタン(CH22)、及びペルフルオロ1−ブテン、又は
ペルフルオロ2−ブテン、又はペルフルオロシクロブタン(C48)のような少
なくともフッ素含有化合物を含むが、これらに限定されない。
【0008】 エッチングされたフィーチャのプロフィール制御を助けて、エッチングされた
側壁上に保護層を与えるために、酸素、又は酸素含有化合物をプラズマ供給ガス
に加えることもできる。プラズマ供給ガスにおける酸素:フッ素の好適な原子比
は、約0.25から約0.50の範囲にある。例として、CH22とSF6、及び
2を含む、またはC48とSF6、及びO2を含むプラズマ供給ガスは良く働く
が、これに限定されない。
【0009】 臭化水素(HBr)のプラズマ供給ガスへの添加も、側壁の完全性を保護する
のに役立つ。且つ、上述の非HBrの化学的性質は良く働くけれども、それらは
自然に堆積する化合物であるので、例えば、SF6とO2、及びHBrの組合せは
クリーニングプロセスを提供し、好ましい。
【0010】 (発明の詳細な説明)1.定義 詳細な説明の前置きとして、この明細書及び請求項に用いられる、単数の"a"
、"an"及び"the"は、特に断らない限り、複数の概念を含む。したがって、例え
ば、"半導体"という用語は、一つの半導体の振舞い特性を有するために知られて
いるいろいろな異なる材料を含む。"金属"又は"金属質の"マスキング材料は、例
えば、アルミニウム、カドミウム、銅、クロム、ガリウム、インジウム、鉄、マ
ンガン、及びニッケルばかりでなく説明された応用に適する他の導電性材料をも
含む。
【0011】 本発明の説明に特に重要な特定の用語は以下に定義される。 用語"バイアス電力"は、基板に向かうイオンの引き付けを増加し、それにより
プラズマエッチングプロセスの異方性を増大するために、基板に加えられた電力
を言うが、それに限らない。
【0012】 用語"エッチング構造"、"エッチングスタック"、又は"フィルムスタック"は、
一方の上に異なる材料が堆積された他方の層の集まりを言い、少なくともその一
部はエッチング処理中にエッチングされる。
【0013】 用語"エッチングプロフィール"、又は"フィーチャプロフィール"は、エッチン
グされたフィーチャの側壁断面プロフィールを言うが、それに限らない。多くの
例において、エッチングプロフィールは、フィーチャが位置する(すなわち、基
板)側壁と表面間の角度によって説明される。用語"リエントラントプロフィー
ル(reentrant profile)"("アンダーカット"プロフィールとしても知られている
)は、フィーチャの断面の幅が基板の開口から離れて距離が増大するに従って大
きくなる場合のフィーチャプロフィールを言う。用語"テーパ化された"プロフィ
ールは、フィーチャの断面の幅が、基板の表面の開口から離れて距離が増大する
に従って小さくなる場合のフィーチャプロフィールを言う。
【0014】 用語"フィーチャ"は、コンタクト、ビア、トレンチ、及び基板表面の形状を作
る他の構造を言うが、これに限定されない。
【0015】 用語"フィーチャサイズ"は、一般に、フィーチャの最も小さな寸法(すなわち
、フィーチャの側壁間の最も短い距離)を言う。
【0016】 用語"選択度"、又は"エッチング選択度"は、(a)2つの材料のエッチング速
度の比、及び(b)一方の材料のエッチング速度が他の材料に比べて増大される
ときエッチング中に達成される条件に言及するために用いられる。
【0017】 用語"ソース電力"は、プラズマを維持し、エネルギーをチャンバ内で高エネル
ギーの種に与える役目をする電力を言う。 用語"基板"は、半導体材料、ガラス、セラミック、高分子材料、及び半導体産
業において使用する他の材料を含む。
【0018】2.本発明を実行するための装置 本発明は、基板をプラズマに曝すのに適した如何なる装置においても実行する
ことができる。本装置は、バイアス電圧を基板へ印加することが好ましい。優れ
た結果をもたらした装置は誘導的に結合されたプラズマを用いている。ここで、
誘導性コイルへの電源及び基板へバイアスを与えるための電源は独立して制御さ
れる。これにより、イオン衝突が基板の表面上で生じるエネルギー量の選択に無
関係に所望のプラズマの選択を可能にする。
【0019】 しかし、本発明は、別々に制御することができないプラズマ電源及びバイアス
電源を有する装置内で、又は基板をプラズマに曝すのに適した他の形式のあらゆ
る装置内で行ってもよい。
【0020】 カルフォルニア州、サンタクララのアプライドマテリアルズ社から利用可能な
CENTURA(登録商標)DPS PlusTMは電源及びバイアス電源の制御を独立して行な
えるシステムの例である。
【0021】 図1及び図2は、それぞれ、アプライドマテリアルズ社のCENTURA(登録商標
)シリコンエッチングシステムにおいて用いられる形式のCENTURA(登録商標)D
PS PlusTMシリコンエッチングチャンバ102の概略図である。CENTURA(登録商
標)DPS PlusTMポリシリコンエッチングチャンバ102は、標準のCENTURA(登
録商標)5200エッチングメインフレーム上に取り付けられるように構成され
ている。ポリシリコンエッチングチャンバ102は、内部のセラミックドーム1
06を有する上部チャンバ104及び下部チャンバ108を有する。下部チャン
バ108は単極の静電チャック(electrostatic chuck: ESC)カソード110
を有する。ガスはセラミックのガス注入ノズル114を介してチャンバに導かれ
る。チャンバ圧力は、スロットルバルブ116を有する閉ループ圧力制御システ
ムによって制御される。
【0022】 図2は、ポリシリコンエッチングチャンバ102の概略側断面図である。処理
中に、基板220は入口222を通して下部チャンバ108へ導かれる。基板2
20は、チャック面上の誘電体膜(図示せず)の下に配置された導電層(図示せず)
にDC電圧を印加することによって静電チャック(ESC)カソード110の表面
上に正しく置かれる。カソード110と基板220は、ウエハリフト224によ
って上昇され、その結果、カソード110と基板220は処理位置に上昇される
。エッチングガスがセラミックのガス注入ノズル114を介して上部チャンバ1
04に導かれる。ポリシリコンエッチングチャンバ102は、電力が実質的に1
2.56MHzで動作する電源226及びマッチングネットワーク228を介し
て与えれる誘導性コイル234を用いて生成される誘導性結合のプラズマを用い
る。この装置を用いて、高密度のプラズマを生成し、維持することができる。ウ
エハ220は、実質的に13.56MHzで動作するRF電源及びマッチングネ
ットワーク232を介してカソード110を通して加えられる電力を使用するこ
とによってバイアスされる。プラズマソース電力226とRF電力230による
基板バイアスは、別々のコントローラ(図示せず)によって制御される。2つの異
なる材料間の境界までエッチングすることによって、エッチンの終点が示される
と、終点サブシステム(図示せず)がエッチングチャンバ102におけるプラズマ
によって放射される光における変化を監視することによって、エッチングプロセ
スの最後を感知する。
【0023】3.シリコンの金属マスクエッチング方法 前述したように、シリコンは、一般に塩素と酸素を含むプラズマ供給ガスを用
いてプラズマエッチングされる。しかし、このプラズマ供給ガスによって与えら
れるエッチャント種は、約40:1の範囲にあるシリコン酸化物に対するシリコ
ンのエッチング選択度を与える。300μmの深さのトレンチをエッチングする
ために、シリコン酸化物のエッチングマスクは少なくとも7.5μm(75,0
00Å)の厚さでなければならない。このような厚いマスクの使用は、下にある
基板表面上に著しいストレスを形成し、シリコン酸化物のマスク自身がこの厚さ
に形成されたストレスからひび割れするかもしれない。これらのファクタなどに
より、この厚さのマスクの使用は経済的に実用化できない。マスキング材料に対
するシリコンの選択度を改善するために、多くのいろいろなマスキング材料が考
えられた。我々は、金属を含むマスキング材料の使用を研究することを決めた。
【0024】 有用な、金属を含むマスキング材料は、シリコンのエッチング速度と比較して
ゆっくりエッチングし、形成されたエッチングの副産物はエッチングされた半導
体構造又はそこに含まれるフィーチャを害しない。我々は、もし、金属を含むマ
スキング材料からのエッチングの副産物が充分に不揮発性であれば、それらは、
マスキング材料のエッチング速度を制限するために使用することができ、40:
1より著しく良好な、金属を含むマスキング材料に対するシリコンのエッチング
選択度を与えることを発見した。金属を含むマスキング材料の主成分がアルミニ
ウムであるとき、我々はフッ素を含むエッチャントとアルミニウム間の反応副産
物がアルミニウムを含むマスキング材料のエッチング速度を減少するように働き
、実質的に非腐蝕性であり、有利なエッチングプロセスを提供することが判った
。アルミニウムと塩素のエッチャント種のエッチング副産物は、アルミニウムを
含むマスクエッチング速度を充分減少するには揮発性でありすぎる。ヨウ素のエ
ッチャント種は、ヨウ素を扱うことの困難性及びアルミニウム-ヨウ素種の反応
から形成される副産物の揮発性のために選択されなかった。臭素とアルミニウム
のエッチング副産物は非常に腐蝕性である。標準状態におけるフッ化アルミニウ
ム(AlF3)の副産物の融点は、約1290℃で、その温度ではそれは昇華する
(腐蝕に対する可能性を減少する)ことが特に役立つ。金属化合物に対する物理的
及び化学的特性を提供する出版されたハンドブックを用いて、当業者は、その分
野で知られたエッチャントと他の金属の組合わせを選択し、本発明の記載内で機
能する所望の不揮発性で、非腐蝕性の特性を提供する可能性のある金属/エッチ
ャントの副産物に到達することができる。
【0025】例1 : 8つの個々のエッチング実験がこの例で実行された。基板のウエハサイズは2
00mmであり、ウエハはノッチが付けられた。3つのウエハは利用可能であり
、単一のウエハを用いて最大の情報を得るために、ウエハの部分は、ウエハが再
利用できるように、エッチングプロセス中保護された。エッチングプロセスは、
前述した種類のCENTURA(登録商標)DPS PlusTMポリシリコンエッチングチャン
バにおいて行なわれた。このエッチングチャンバは、ドームと壁の温度を制御す
るための熱交換器、及びウエハ基板が載置された静電チャックカソードの温度を
制御するため別箇の熱交換器が備えられた。
【0026】 図3Aは、エッチングされたウエハ部分300のための膜構造の概略断面図で
ある。基板302は単結晶シリコンであった。アルミニウムライン304のパタ
ーンが基板302の上面303上に置かれ、それらの各々は100μmの幅30
6と1.7μmの厚さを有し、各々のライン304を分離する2mmの間隔31
0を有していた。この図面は、寸法を示すものではない。
【0027】 単結晶シリコン基板302のエッチングを開始する前に、マスクの開口面積(
上にあるスペース310)に未だ残っているアルミニウムを除去する目的で、“
ブレークスルー”プラズマステップがアルゴン/塩素プラズマソースガスを用い
て行なわれた。このブレークスルー条件は、プロセスチャンバの圧力が10ミリ
トル(mTorr)、プラズマソース電力は750ワット(W)、基板のバイアス電力は1
75ワット(W)、アルゴンの流速は174sccm、塩素の流速は20sccm
、チャンバ壁の温度は65℃、カソード温度は10℃、及びエッチング時間は2
0分であった。8つの実験の各々に対するエッチング条件、及びエッチングの結
果は表1に示されている。
【0028】
【表1】 表I
【0029】 * エッチングされたシリコンラインのベース(底部)におけるライン幅に対する金
属マスクにおけるライン幅の比は、生じたエッチングプロフィールのアンダーカ
ットの量を示す。垂直なトレンチ壁のプロフィールに対する最適値(比)は1.0
ある。
【0030】 表Iのデータは、プラズマソースガスに対するO2の流速が増加すると、より
垂直なトレンチ壁のプロフィールになることを示している。続いて示されたデー
タと共に、このデータは、約1.7までO2:SF6の体積ガスの供給比が増加す
ると、他の変数の正規の値に依存して、より大きな垂直プロフィールになること
が期待されることを示している。表Iと表IIにある変数の特定の範囲に対して、
約1.2までO2:SF6の体積ガスの供給比が増加すると、より大きな垂直トレ
ンチ壁のプロフィールになる。
【0031】 実験データをレビューすると、より大きな垂直の、エッチングされた壁のプロ
フィールは、プラズマ供給ガスへのHBrの追加によって達成されることを示し
ている。しかし、他のプロセス変数は、HBrを使用するために調整されなけれ
ばならない。我々は、もし、他のプロセス変数が正しく調整されないならば、プ
ラズマ供給ガスへのHBrの追加がエッチングプロフィールのより多くのアンダ
ーカット(トレンチ壁のベースにおけるライン幅に対するマスクにおけるライン
幅の高い比)を生じることを発見した。これは、予期しない結果である。HBr
の追加は、一般にエッチング中にトレンチの側壁を保護し、より大きな垂直トレ
ンチの側壁プロフィールを可能にする。特に、シリコン基板のエッチング中にプ
ロセスチャンバの圧力は、約5ミリトルから約50ミリトルの範囲にあるのが好
ましい。HBrがプラズマ供給ガスに加えられると、約50ミリトルから約20
ミリトルへのプロセスチャンバの圧力の減少は、より大きな垂直エッチング側壁
を与え、他の全てのファクターは一定に保たれる。約20ミリトル以下の更なる
減少は、望ましくないアンダーカット、すなわちリエントラントプロフィールを
生じる。プロセスチャンバの圧力の調整に加えて、SF6の体積流速がHBrの
流速と同じか、僅かに少ないと、良い結果が得られた。
【0032】 HBrがプロセスガスに存在しないと、約20ミリトルから約30ミリトルへ
のプロセスチャンバの圧力の増加によって、より大きな垂直トレンチ壁のプロフ
ィールを与え、トレンチ側壁のベースにおけるライン幅に対するマスクにおける
ライン幅の比は減少される。
【0033】 20ワットから50ワットへの基板バイアスの増加は、より大きな垂直トレン
チの側壁を生成した。実質的に、不活性の希ガスがプロセス制御の目的で供給ガ
スに存在する。これらのガスは、一例としてアルゴン及びヘリウムを含むが、こ
れらの限定されない。
【0034】 図3Bは、アルミニウムライン304の下にあるポリシリコン302のエッチ
ングされたトレンチ側壁305と307の概略断面図320である。この図は、
表Iに示された実験番号5のエッチングされた基板の形状から取っており、エッ
チング328の深さは、208μmである。残りのアルミニウムのマスク厚33
0は元の1.7μmの約1.0μmである。側壁305と307上の蓄積(ビルド
アップ)326は電子回折スペクトロメータを用いて解析された。このビルドア
ップ326は主にシリコン、フッ素、及びアルミニウムであり、そして僅かな酸
素が存在するようである。このビルドアップは、HF:H2Oの重量比は1:1
00であるHFの水溶液に基板を、環境温度で約1分間浸けることによって除去
された。図3Cは、HF溶液に浸けた後の図3Bの断面図340を示す。ベース
346におけるライン幅344に対するマスク304におけるライン幅342の
比は、表Iの結果の実験番号の各々に示されている。
【0035】例2 : この例では、5つの実験が行なわれた。エッチングされた膜の基板は、ライン
の幅及びライン間のスペースに関して、例1に記載されたものと同様であった。
しかし、ライン構造は、図4Aに示されるように異なっていた。膜構造400は
、単結晶シリコン基板402の上面に置かれているライン401を有した。ライ
ン401は、全体の厚さが5.34μmで、上面403に直接接触してTEOS
404の4000Åの厚さの層、TEOS層404の上にあるSi34の140
0Åの厚さの層、Si34層406の上にあるAl-Cuの40,000Å(4.
0μm)の厚さのマスク層408、及びAl-Cuマスク層408の上にある8,
000Åの厚さのTEOS層410を有する。
【0036】 事前のクリーニン・グプラズマ・エッチング・ステップが表IIに記載されたエ
ッチングステップの前に任意に行なわれる。それが用いられるのは、マスクによ
って曝された基板表面の一部から破片(例えば、自然の酸化物)を除去するため
である。例2において、事前のクリーニング・プラズマ・エッチング・ステップ
は、一般に、炭素及びフッ素を含むプラズマ供給ガスから生成されたプラズマを
用いて行なわれる。この例では、プラズマ供給ガスは約80sccmのCF4で
、プロセスチャンバの圧力は、約6ミリトル、プラズマソース電力は約600ワ
ット、基板バイアス電力は約90ワット、カソード温度は約10℃、プロセスチ
ャンバ壁の温度は約55℃、そして事前クリーニングのエッチング時間は約10
秒であった。
【0037】 シリコン基板のエッチングに対するエッチング条件及びエッチング結果は、5
つのエッチング実験のそれぞれに対して表IIに与えられている。
【0038】
【表2】 表II
【0039】 * 実験番号1-4はエッチングの振舞いを調べるために部分的なエッチングプロ
セスであった。実験番号5は最終点までの完全な、全スケールエッチングプロセ
スであった。 ** エッチング゛されるシリコンラインのベース(底部)におけるライン幅に対す
る金属マスクにおけるライン幅の比は、生じたエッチングプロフィールのアンダ
ーカットの量を示す。
【0040】 図4Bは、図4Aに示された膜構造400のエッチング後に実験番号5から取
った概略図であり、Al-Cuのマスク層408の一部がプラズマエッチングさ
れ、一方、他の部分408bはエッチャントプラズマから保護されている。図4
Bは、表IIの実験番号5からのエッチングされた構造を示し、ポリシリコン40
2へのエッチング深さ416は428μmであった。シリコン基板404へエッ
チングされたライン401は、エッチングされたシリコン417のベースよりA
l-Cuマスク層においてかなり広い( 7のマスク:エッチングベースにおける
ライン幅の比を有する)。これは、部分的には長いエッチング時間の結果である
が、エッチングプロセス中にエッチングされるシリコンの側壁413に対して充
分な保護を与えるのに主に失敗に帰している。
【0041】 プラズマ供給ガスへのHBrの追加は、著しく改善された比を提供するために
、充分エッチングされた側壁の保護を与えることが期待される。HBrの追加の
有利な効果は、実験番号4において達成された1.0の比によって明示されてい
る。深いトレンチのエッチングにおける最近の実験は、HBrの約50sccm
から約80sccmの追加によって、マスク:エッチングベースにおけるライン
幅の比を約1.2まで改善することを可能にし、他の全てのファクタは一定に保
たれる。
【0042】 実験番号5の膜構造について、シリコンライン410のエッチング後に残って
いるAl-Cuマスク層408a(図示されない第1のTEOS層404と図示
されないSi34層406を含む)の厚さは約4.54μmであった。8000
ÅのTEOSの層410は失われたが、しかしAl-Cuマスク層の損失は無視
できるほどであった(保護されたAl-Cuマスク層構造401の厚さは5.34
μm残った)。
【0043】 図4Cは、エッチング中にエッチング構造に加えられた横座標434に示され
たバイアス電力の関数として、縦座標432に示されたシリコンエッチング速度
の変化を示すグラフ430である。曲線436は、約70ワットから約100ワ
ットまでのバイアス電力の増加に対して、エッチング速度は約1.87μm/分か
ら約1.83μm/分まで(約2%)低下したことを示している。
【0044】 図4Dは、エッチング中にエッチング構造に加えられた横座標444に示され
たバイアス電力の関数として、縦座標442上の選択度(アルミニウムのマスキ
ング材料のエッチング速度に対するシリコンのエッチング速度の比)の変化を示
すグラフ430である。曲線446は、約70ワットから約100ワットまでの
バイアス電力の増加に対して、選択度が約180から約100まで(44.5%
)減少したことを示している。
【0045】 図4Cと図4Dに示されたトレンチにおいて、基板へのバイアス電力の増加に
よって、ポリシリコンのエッチング速度は最小の効果を有するが、逆に、金属マ
スク層に対するポリシリコンをエッチングするための選択度に影響を与えること
ができる。例1について説明したように、20ワットから50ワットまでの基板
バイアスの増加はより大きな垂直トレンチの側壁を生成した。
【0046】 実験データのリビューは、上述したように、他のプロセス変数が正しく調整さ
れるならば、HBrがプラズマ供給ガスに加えられると、より大きな垂直のエッ
チングされた側壁を得ることが可能であることを示した。
【0047】 垂直の側壁プロフィールがエッチングされたフューチャに対して必要とされる
とき、異方性のエッチングが必要であり、異方性のエッチングの程度を増加する
ために、基板にバイアスが加えられる。しかし、加えられたバイアスの量が増加
すると、選択度は減少し、より厚いマスクが必要とされる。この分野の当業者は
、使用された特定の処理装置に対して、プロセス要件に基づいて、選択度が受け
入れ可能でないほど減少することなく、所望のエッチングプロフィールを与える
バイアスの大きさを容易に決めることができる。
【0048】 好ましくは、本発明を実施するために用いられる装置は、コンピュータによっ
て制御されるのに適している。図5はコンピュータ500を示す。コンピュータ
500は、プロセッサ502、命令506をストアスルのに適したメモリ504
、及び1つ以上のポート508を有する。プロセッサ502は、メモリ504と
連絡し、命令506を実行するするようにされる。又、プロセッサ502とメモ
リ504は、1つ以上のポート508と連絡するようにされている。ポート50
8は、プラズマエッチングチャンバ512と連絡するようにされている。プラズ
マエッチングチャンバは、プロセッサ502からポート508を介して受け取る
信号にしたがって、プロセスステップを実行するようにされる。好ましくは、コ
ンピュータ502は、プラズマソースガスの成分及び供給速度、温度、チャンバ
の圧力、バイアス電力、プラズマソース発生電力等を制御する。好ましくは、コ
ンピュータ502は、チャンバにおける状態、したがって、プロセス変数を記載
する測定値を受け取るようにされる。このプログラムされた、プロセス変数の制
御によって、与えられた使用に対して必要とされる所定のデバイスのエッチング
プロフィールの生産を可能にする。
【0049】 当業者は、本開示に照らして、請求項に記載された本発明の主題と一致するよ
うにこれらの実施の形態を拡張することができるので、上述の好適な実施の形態
は、本発明の範囲を制限することを意図していない。
【図面の簡単な説明】
【図1】 本発明の方法を行うためのエッチング処理装置の好適な例である、アプライド
マテリアルズ社のCENTURA(登録商標)DPS PlusTMシリコンエッチング装置に用
いられる形式のポリシリコンエッチングチャンバの概略分解斜視図である。
【図2】 図1に示されたポリシリコンエッチングチャンバ102の断面図である。
【図3A】 シリコン基板上に堆積されたラインとその間隔を有するシリコン基板を有する
例1のエッチング構造の断面図300を示す。シリコン基板302の上面303
に置かれたアルミニウムマスク304を示す。
【図3B】 エッチング完了後の図3Aのエッチング構造を示す。
【図3C】 エッチングされた構造がその表面から残留酸化物を除くために希HF溶液につ
けられるきれいにする処理後の図3Bの構造を示す。
【図4A】 単結晶基板402の上面403上に載るライン404のパターンを有する例2
のエッチング構造の概略断面図を示す。ライン404の領域において、単結晶シ
リコン基板402の上面403は、上面403と直接接触するTEOS404の
層、このTEOS404上にあるSI34層406、このSI34層406上に
あるAl-Cuのマスク層408、及びこのAl-Cuのマスク層408上にある
第2のTEOS層410を有する。
【図4B】 図4Aに示された膜構造400のエッチング後の概略図であり、Al-Cuの
マスク層408の一部がプラズマエッチングされ、一方、他の部分408bはプ
エッチャントラズマから保護されている。シリコン基板402上にエッチングさ
れたライン404は、エッチングされたシリコン17のベースにおけるよりAl
-Cuのマスク層においてかなり広く、すなわちラインの側壁のプロフィールは
著しくアンダーカットされている。
【図4C】 エッチン中にエッチング構造に与えられたバイアスの関数としてシリコンのエ
ッチング速度の変化を示すグラフである。
【図4D】 エッチン中にエッチング構造に与えられたバイアスの関数として選択度(アル
ミニウムのマスキング材料のエッチング速度に対するシリコンのエッチング速度
の比)シリコンのエッチング速度の変化を示すグラフである。
【図5】 制御システムを有する、本発明の方法を実行するための装置の概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーン アニスル アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル コーンマラ ウ ェイ #85 125 (72)発明者 リウ ウェイ アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル アズール スト リート #エイ12 936 (72)発明者 チャオ ジョン アメリカ合衆国 カリフォルニア州 95129 サン ホセ フィールズ ドライ ヴ 1482 (72)発明者 チン ジェフ アメリカ合衆国 カリフォルニア州 94404 フォスター シティー セント クロイ レーン 605 Fターム(参考) 5F004 AA02 BA20 BB13 BB18 BB22 CA02 CA03 CA04 CA06 DA00 DA01 DA15 DA16 DA17 DA18 DA22 DA23 DA26 DB01 EA05 EB01 EB05 EB08 5F032 AA35 DA23 DA25 DA28 5F083 AD15 GA27 PR03 PR07

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板にフィーチャをプラズマエッチングする方法で
    あって、前記シリコン基板へのエッチングンの深さは少なくとも100μmであ
    り、前記方法は、シリコンのエッチング速度に対するマスキング材料のエッチン
    グ速度の比が40:1より大きくなるように、前記マスキング材料に付着する不
    揮発性の反応副産物を与えるエッチャントと共に金属を含むマスキング材料を用
    いるステップを含み、、且つ前記不揮発性の反応副産物は、前記フィーチャが前
    記プラズマエッチンによって害されずに残る前記基板におけるフィーチャに対し
    て充分に非腐蝕性であることを特徴と方法。
  2. 【請求項2】 前記金属を含むマスキング材料は、アルミニウム、カドミウ
    ム、銅、クロム、ガリウム、インジウム、鉄、マグネシウム、マンガン、ニッケ
    ル、及びこれらの組合せからなるグループから選択されることを特徴とする請求
    項1に記載の方法。
  3. 【請求項3】 前記プラズマエッチャントは、フッ素を含むことを特徴とす
    る請求項1又は請求項2に記載の方法。
  4. 【請求項4】 前記金属を含むマスキング材料は、アルミニウムであること
    を特徴とする請求項3に記載の方法。
  5. 【請求項5】 前記アルミニウムを含むマスキング材料は、アルミニウムと
    銅の組合わせであり、他の構成物は全体で、約2.0重量%より少ないことを特
    徴とする請求項4に記載の方法。
  6. 【請求項6】 前記アルミニウムを含むマスキング材料は、約8.0重量%
    より少ないマグネシウムと組合されたアルミニウムであり、他の構成物は全体で
    、約2.0重量%より少ないことを特徴とする請求項4に記載の方法。
  7. 【請求項7】 前記フッ素を含むプラズマエッチャントは、NF3、CF4
    CHF3、CH22、CH3F、C48、SF6、SiF4およびこれらの組合せか
    らなるグループから選択された化合物から生成されることを特徴とする請求項3
    乃至請求項6のいずれか1つに記載された方法。
  8. 【請求項8】 O2、HBrおよびそれらの組み合わせからなるグループか
    ら選択された追加のガスがエッチングプロフィールの制御を助けるために、前記
    プラズマ供給ガスに加えられることを特徴とする請求項7に記載の方法。
  9. 【請求項9】 前記プラズマ供給ガスにおける酸素:フッ素の原子比は約0
    .25から約0.50までの範囲にあることを特徴とする請求項8に記載の方法。
  10. 【請求項10】 前記プラズマエッチングが行われるプロセスチャンバの圧
    力は約5ミリトルから約50ミリトルまでの範囲にあることを特徴とする請求項
    8に記載の方法。
  11. 【請求項11】 前記シリコン基板に加えられるバイアス電力は約10ワッ
    トから約100ワットまでの範囲にあることを特徴とする請求項8に記載の方法
  12. 【請求項12】 シリコン基板にフィーチャをプラズマエッチングする方法
    であって、前記シリコン基板へのエッチングの深さは、少なくとも100μmで
    あり、前記方法は、アルミニウム、カドミウム、銅、クロム、ガリウム、インジ
    ウム、鉄、マグネシウム、マンガン、ニッケル、およびこれらの組合せからなる
    グループから選択された金属を含むマスキング材料を、フッ素を含む化合物およ
    び酸素を含むプラズマ供給ガスから生成されたフッ素を含むプラズマエッチャン
    トと共に使用するステプを有する方法。
  13. 【請求項13】 前記プラズマ供給ガス中の酸素:フッ素の原子比は約0.
    25から約0.50までの範囲にあることを特徴とする請求項12に記載の方法
  14. 【請求項14】 前記プラズマ供給ガスはHBrを含むことを特徴とする請
    求項12又は請求項13に記載の方法。
  15. 【請求項15】 前記方法は、約20ミリトルから約50ミリトルの範囲に
    ある圧力において実行されることを特徴とする請求項14に記載の方法。
  16. 【請求項16】 前記方法は、約5ミリトルから約50ミリトルの範囲にあ
    る圧力において実行されることを特徴とする請求項12又は請求項13に記載の
    方法。
  17. 【請求項17】 (a)シリコン基板にフィーチャをプラズマエッチングす
    るために命令をストアするメモリ、前記シリコン基板へのエッチングの深さは少
    なくとも100μmであり、金属を含むマスキング材料を、シリコンのエッチン
    グ速度に対する前記マスキング材料のエッチング側の比が40:1より大きくな
    るように、マスキング材料に付着する不揮発性の反応副産物を与えるエッチャン
    トと共に使用し、且つ、前記不揮発性の反応副産物は、前記フィーチャが前記プ
    ラズマエッチングによって害されないまま残る前記基板において、フィーチャに
    十分非腐蝕性であり、 (b)前記メモリと通信し、且つ前記メモリによってストアされた命令を実行す
    るようにされたプロセッサ、 (c)前記プロセッサからの命令にしたがって、基板をエッチャントに曝すよう
    にされたエッチングチャンバ、及び (d)前記プロセッサと前記エッチングチャンバ間で通信するようにされたポー
    ト、 を有することを特徴とする装置。
  18. 【請求項18】 請求項1または請求項12の方法によって行なうエッチン
    グプロセスを制御する装置をプログラムするために使用する複数のプログラム命
    令を記録する記録媒体を有する製品。
JP2001547641A 1999-12-20 2000-12-20 シリコンの金属マスクエッチング方法 Pending JP2003518738A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/467,560 1999-12-20
US09/467,560 US6491835B1 (en) 1999-12-20 1999-12-20 Metal mask etching of silicon
PCT/US2000/034684 WO2001047005A1 (en) 1999-12-20 2000-12-20 Metal mask etching of silicon

Publications (2)

Publication Number Publication Date
JP2003518738A true JP2003518738A (ja) 2003-06-10
JP2003518738A5 JP2003518738A5 (ja) 2008-02-14

Family

ID=23856200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001547641A Pending JP2003518738A (ja) 1999-12-20 2000-12-20 シリコンの金属マスクエッチング方法

Country Status (5)

Country Link
US (1) US6491835B1 (ja)
EP (1) EP1240665A1 (ja)
JP (1) JP2003518738A (ja)
KR (1) KR100808049B1 (ja)
WO (1) WO2001047005A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295031A (ja) * 2005-04-14 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4791956B2 (ja) * 2003-03-03 2011-10-12 ラム リサーチ コーポレーション プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
JP2014116567A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2020522137A (ja) * 2017-05-26 2020-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10204222B4 (de) * 2002-01-31 2005-12-01 Infineon Technologies Ag Verfahren zur Seitenwandpassivierung beim Plasmaätzen
DE10237249B4 (de) * 2002-08-14 2014-12-18 Excelitas Technologies Singapore Pte Ltd Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
WO2004079783A2 (en) * 2003-03-03 2004-09-16 Lam Research Corporation Method to improve profile control and n/p loading in dual doped gate applications
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
DE10331526A1 (de) * 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
US20050269286A1 (en) * 2004-06-08 2005-12-08 Manish Sharma Method of fabricating a nano-wire
US7344954B2 (en) * 2006-01-03 2008-03-18 United Microelectonics Corp. Method of manufacturing a capacitor deep trench and of etching a deep trench opening
KR101059709B1 (ko) * 2006-07-14 2011-08-29 가부시키가이샤 알박 반도체 장치의 제조 방법
JP2008098281A (ja) * 2006-10-10 2008-04-24 Toshiba Corp 半導体装置の製造方法
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
KR101588909B1 (ko) * 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
CN102590924B (zh) * 2011-01-07 2014-08-20 志圣工业股份有限公司 导光板制造方法、导光板及罩板
US8993437B2 (en) 2011-10-27 2015-03-31 Infineon Technologies Ag Method for etching substrate
JP6396819B2 (ja) * 2015-02-03 2018-09-26 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN109698274B (zh) 2017-10-23 2021-05-25 联华电子股份有限公司 电容的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030359A1 (en) * 1997-12-05 1999-06-17 Applied Materials, Inc. New etch process for forming high aspect ratio trenches in silicon

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
DE3026911A1 (de) * 1980-07-16 1982-02-04 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum hochfrequenz-kathodenzerstaeubungs-aetzen von loechern in einem substrat
EP0222739A3 (de) 1985-11-13 1989-10-04 IMS Ionen Mikrofabrikations Systeme Gesellschaft m.b.H. Verfahren zur Herstellung einer Transmissionsmaske
RU2009576C1 (ru) 1991-05-12 1994-03-15 Концерн "Зейф" Способ изготовления структур кремний на диэлектрике
US5368685A (en) 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
JP3334911B2 (ja) 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5536364A (en) 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
JP3309620B2 (ja) 1995-01-27 2002-07-29 富士電機株式会社 ドライエッチングによる部品の製造方法
US5605603A (en) 1995-03-29 1997-02-25 International Business Machines Corporation Deep trench process
US6287975B1 (en) 1998-01-20 2001-09-11 Tegal Corporation Method for using a hard mask for critical dimension growth containment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030359A1 (en) * 1997-12-05 1999-06-17 Applied Materials, Inc. New etch process for forming high aspect ratio trenches in silicon

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791956B2 (ja) * 2003-03-03 2011-10-12 ラム リサーチ コーポレーション プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
JP2011211225A (ja) * 2003-03-03 2011-10-20 Lam Research Corp デュアルドープゲートの用途におけるプロフィル制御とn/pローディングを改善する方法
JP2006295031A (ja) * 2005-04-14 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2014116567A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2020522137A (ja) * 2017-05-26 2020-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク
JP7181899B2 (ja) 2017-05-26 2022-12-01 アプライド マテリアルズ インコーポレイテッド ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク
JP7181899B6 (ja) 2017-05-26 2022-12-16 アプライド マテリアルズ インコーポレイテッド ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク

Also Published As

Publication number Publication date
WO2001047005A1 (en) 2001-06-28
EP1240665A1 (en) 2002-09-18
KR20020061004A (ko) 2002-07-19
KR100808049B1 (ko) 2008-02-28
US6491835B1 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JP4579611B2 (ja) ドライエッチング方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
US5384009A (en) Plasma etching using xenon
TWI453818B (zh) 電漿蝕刻方法
US9287124B2 (en) Method of etching a boron doped carbon hardmask
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US6531404B1 (en) Method of etching titanium nitride
US20070026668A1 (en) Low k dielectric surface damage control
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPS6352118B2 (ja)
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
JP2008505497A (ja) 二層レジストプラズマエッチングの方法
JP2002542623A (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP2001176861A (ja) 安定化プラズマ処理
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US11232954B2 (en) Sidewall protection layer formation for substrate processing
US6472329B1 (en) Etching aluminum over refractory metal with successive plasmas
JPH10189537A (ja) ドライエッチング方法
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
US6544896B1 (en) Method for enhancing etching of TiSix

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120126