JP2017070164A

JP2017070164A - ゲート電圧制御装置

Info

Publication number: JP2017070164A
Application number: JP2015196763A
Authority: JP
Inventors: 洋介長内; Yosuke Osanai; 旭小形; Akira Ogata
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2015-10-02
Filing date: 2015-10-02
Publication date: 2017-04-06
Anticipated expiration: 2035-10-02
Also published as: DE102016118190A1; US9673807B2; CN106849654B; US20170099046A1; JP6350479B2; CN106849654A; DE102016118190B4

Abstract

【課題】ゲート型スイッチング素子のターンオフ時のリンギングを抑制する技術を提供する。【解決手段】ゲート電圧制御装置は、ゲート型スイッチング素子のゲート電圧を制御する。ゲート電圧制御装置は、ゲート型スイッチング素子をターンオフするときに、第１処理、第２処理及び第３処理を実行する。第１処理では、ゲート電圧を閾値以下の値まで低下させることによって、ゲート型スイッチング素子の主端子間電圧をオン電圧から上昇させる。第２処理では、第１処理において主端子間電圧がピーク値を形成するタイミング以降に、ゲート電圧を閾値より大きい値に制御する。第３処理では、第２処理中に主端子間電圧がピーク値よりも低くオン電圧よりも高い値で推移している間に、ゲート電圧を閾値より小さい値に引き下げる。第２処理の開始タイミング直前の主端子間電圧の時間変化率より、第３処理の開始タイミング直後の主端子間電圧の時間変化率が低くなる。【選択図】図４

Description

本明細書が開示する技術は、ゲート型スイッチング素子のゲート電圧を制御するゲート電圧制御装置に関する。なお、本明細書において、ゲート型スイッチング素子は、ゲート電極の電位に応じて主端子間の電流をスイッチングする素子を意味する。ゲート型スイッチング素子には、例えば、ＦＥＴ（Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等が含まれる。

ゲート型スイッチング素子をスイッチングするときに、電圧または電流が激しく増減を繰り返す場合がある。この現象は、リンギングと呼ばれる。例えば、特許文献１には、直列に接続された２つのＩＧＢＴを有するＤＣ−ＤＣコンバータにおいてリンギングを抑制する技術が開示されている。この技術では、下アームのＩＧＢＴをターンオンするときに、上アームのＩＧＢＴを一時的にオンする。これによって、下アームのＩＧＢＴをターンオンするときに、上アームのＩＧＢＴで生じるリンギングを抑制することができる。

特開２０１４−１４７２３７号公報

ゲート型スイッチング素子がターンオフするときにも、リンギングが生じる。より具体的には、ゲート型スイッチング素子がターンオフすると、ゲート型スイッチング素子の主端子間の電圧が急激に上昇するとともに、ゲート型スイッチング素子の主端子間に流れる電流（主電流）が急激に低下する。すると、ゲート型スイッチング素子が介装されている配線に存在する寄生インダクタによって起電力が生じる。この起電力によって、主端子間電圧は、ターンオフ直後にピーク値まで上昇し、その後、増減を繰り返す。また、主端子間電圧の増減に連動して、主電流も増減する。このように、ゲート型スイッチング素子がターンオフするときには、そのゲート型スイッチング素子にリンギングが生じる。本明細書では、ゲート型スイッチング素子のターンオフ時のリンギングを抑制する技術を提供する。

本明細書が開示するゲート電圧制御装置はゲート型スイッチング素子のゲート電圧を制御する。このゲート電圧制御装置は、前記ゲート型スイッチング素子をターンオフするときに第１処理、第２処理及び第３処理を実行する。前記第１処理では、ゲート電圧を閾値以下の値まで低下させることによって、前記ゲート型スイッチング素子の主端子間電圧をオン電圧から上昇させる。前記第２処理では、前記第１処理において前記主端子間電圧がピーク値を形成するタイミング以降に、前記ゲート電圧を閾値より大きい値に制御する。前記第３処理では、前記第２処理中に前記主端子間電圧が前記ピーク値よりも低く前記オン電圧よりも高い値で推移している間に、前記ゲート電圧を閾値以下の値に引き下げる。前記第２処理の開始タイミング直前の前記主端子間電圧の時間変化率より、前記第２処理の終了タイミング直後の前記主端子間電圧の時間変化率が低くなる。

なお、上記の「主端子」は、ゲート型スイッチング素子が有する端子のうちの主電流が流れる２つの端子を意味する。ＭＯＳＦＥＴでは、主端子はソースとドレインである。ＩＧＢＴでは、主端子はエミッタとコレクタである。また、上記の「主端子間電圧の時間変化率」は、時間変化率の絶対値を意味する。したがって、主端子間電圧が急激に上昇していることも、主端子間電圧が急激に低下していることも、「主端子間電圧の時間変化率」が大きいことを意味する。

上述したように、ゲート型スイッチング素子が介装されている配線には、寄生インダクタが存在する。また、ゲート型スイッチング素子の主端子間には、寄生容量が存在する。ゲート型スイッチング素子がターンオフすると、寄生インダクタの起電力によって主端子間電圧がピーク値まで上昇する。その後、寄生インダクタの起電力によって寄生容量が充電される。寄生容量が充電されると、その後に寄生容量が放電して寄生インダクタに電流が流れ、再度、寄生インダクタに起電力が生じる。このように、主端子間電圧がピーク値となったタイミング直後に寄生インダクタでの起電力の発生と寄生容量の充放電が繰り返される。つまり、主端子間電圧がピーク値となったタイミング直後に、リンギングが生じる。これに対し、本明細書が開示するゲート電圧制御装置は、主端子間電圧がピーク値となったタイミング以降に、第２処理によってゲート電圧を閾値より大きい値に制御する。なお、第２処理の期間が長すぎると、第２処理中にゲート型スイッチング素子が完全にオンして主端子間電圧がオン電圧まで低下してしまう。したがって、第２処理で主端子間電圧がオン電圧まで低下するよりも前に、第３処理（ゲート電圧を閾値以下の値に引き下げる処理）によって第２処理を終了させる。したがって、第２処理中は、主端子間電圧が、前記ピーク値よりも低くオン電圧よりも高い値で推移する。第２処理でゲート電圧が閾値より大きい値に制御されると、ゲート型スイッチング素子に電流が流れるようになる。すると、寄生容量が充電され難くなり、リンギングが減衰し易くなる。また、電流がゲート型スイッチング素子を流れる際にエネルギーが消費されることでも、リンギングが減衰し易くなる。このため、第２処理の終了タイミング（第３処理の開始タイミング）の直後に、第２処理の開始タイミングの直前に比べて、主端子間電圧の時間変化率が低くなる。すなわち、第２処理によってリンギングを減衰させることができる。このように、このゲート電圧制御装置によれば、リンギングを抑制することができる。

ＤＣ−ＤＣコンバータ２０の回路図。ゲート電圧制御装置１０の回路図。従来のゲート電圧制御装置の動作を説明するグラフ。実施例１のゲート電圧制御装置１０の動作を説明するグラフ。実施例２のゲート電圧制御装置１０の動作を説明するグラフ。実施例３のゲート電圧制御装置１０の動作を説明するグラフ。実施例４のゲート電圧制御装置１０の動作を説明するグラフ。昇圧コンバータの回路図。降圧コンバータの回路図。インバータの回路図。

図１は、実施例１のゲート電圧制御装置１０を備えるＤＣ−ＤＣコンバータ２０を示している。ＤＣ−ＤＣコンバータ２０は、高電位配線２２、中間配線２４、低電位配線２６、バッテリ２８、リアクトル３０、ＭＯＳＦＥＴ３２ａ、ダイオード３４ａ、ＭＯＳＦＥＴ３２ｂ、ダイオード３４ｂ及びコンデンサ３６を有している。バッテリ２８は、中間配線２４と低電位配線２６の間に、中間配線２４がプラスとなる向きで接続されている。リアクトル３０は、中間配線２４に介装されている。ＭＯＳＦＥＴ３２ａは、リアクトル３０を挟んでバッテリ２８と反対側の位置Ｑ１で中間配線２４に接続されている。ＭＯＳＦＥＴ３２ａは、中間配線２４と高電位配線２２の間に接続されている。ダイオード３４ａは、カソードが高電位配線２２側となる向きでＭＯＳＦＥＴ３２ａと並列に接続されている。ＭＯＳＦＥＴ３２ｂは、位置Ｑ１で中間配線２４に接続されている。ＭＯＳＦＥＴ３２ｂは、中間配線２４と低電位配線２６の間に接続されている。ダイオード３４ｂは、カソードが中間配線２４側となる向きでＭＯＳＦＥＴ３２ｂと並列に接続されている。コンデンサ３６は、高電位配線２２と低電位配線２６の間に接続されている。ＭＯＳＦＥＴ３２ａのゲートに、ゲート電圧制御装置１０が接続されている。ＭＯＳＦＥＴ３２ｂのゲートに、別のゲート電圧制御装置１０が接続されている。

ＤＣ−ＤＣコンバータ２０は、ＭＯＳＦＥＴ３２ａ、３２ｂをスイッチングすることで、バッテリ２８の電圧を昇圧し、昇圧した電圧を高電位配線２２と低電位配線２６の間に供給する。また、ＤＣ−ＤＣコンバータ２０は、ＭＯＳＦＥＴ３２ａ、３２ｂをスイッチングすることで、高電位配線２２と低電位配線２６の間に供給される高電圧を降圧し、降圧した電圧を中間配線２４と低電位配線２６の間に供給することもできる。

２つのゲート電圧制御装置１０の構成は等しいので、以下ではＭＯＳＦＥＴ３２ｂに接続されているゲート電圧制御装置１０について説明する。図２に示すように、ゲート電圧制御装置１０は、ゲートモニタ回路１２、パルス発生回路１４及びゲート駆動回路１６を有している。ゲートモニタ回路１２は、ＭＯＳＦＥＴ３２ｂのゲート電圧を検出する。パルス発生回路１４は、ゲートモニタ回路１２が検出するゲート電圧に応じて、パルス信号Ｖ_ｓｉｇ２を生成する。ゲート駆動回路１６は、外部から送信される制御信号Ｖ_ｓｉｇ１を受信する。また、ゲート駆動回路１６は、パルス発生回路１４から送信されるパルス信号Ｖ_ｓｉｇ２を受信する。ゲート駆動回路１６は、制御信号Ｖ_ｓｉｇ１とパルス信号Ｖ_ｓｉｇ２に応じて、ＭＯＳＦＥＴ３２ｂのゲート電圧を制御する。

また、図２のインダクタ４２は、ＭＯＳＦＥＴ３２ｂが介装されている配線４０の寄生インダクタを表している。より詳細には、インダクタ４２は、接続部Ｑ１（配線４０と中間配線２４の接続部）と接続部Ｑ２（配線４０と低電位配線２６の接続部）の間の寄生インダクタを表している。また、図２のコンデンサ４４は、ＭＯＳＦＥＴ３２ｂのソースとドレインの間の寄生容量を表している。

次に、実施例１のゲート電圧制御装置１０がＭＯＳＦＥＴ３２ｂをターンオフさせる動作について説明する。なお、比較のため、従来のゲート電圧制御装置がＭＯＳＦＥＴ３２ｂをターンオフさせる動作についても合わせて説明する。最初に、従来のゲート電圧制御装置の動作について、図３を用いて説明する。従来のゲート電圧制御装置は、パルス発生回路１４を有していない。したがって、従来のゲート電圧制御装置は、制御信号Ｖ_ｓｉｇ１に基づいてゲート電圧を制御する。

図３のタイミングｔ０では、制御信号Ｖ_ｓｉｇ１がＨｉに設定されている。このため、ゲート電圧制御装置は、ゲート電圧Ｖ_ｇをゲートオン電圧Ｖ_ｇｏｎ（閾値Ｖ_ｇｔｈよりも高い電圧）に制御している。したがって、ＭＯＳＦＥＴ３２ｂはオンしている。このため、タイミングｔ０では、ＭＯＳＦＥＴ３２ｂのソース‐ドレイン間電圧Ｖ_ｓｄがオン電圧Ｖ_ｓｄｏｎ（極めて小さい値）であり、ＭＯＳＦＥＴ３２ｂのドレイン電流Ｉ_ｄが高くなっている。制御信号Ｖ_ｓｉｇ１がＨｉである間は、ＭＯＳＦＥＴ３２ｂがオン状態に維持されており、ドレイン電流Ｉ_ｄが徐々に上昇する。ドレイン電流Ｉ_ｄが流れている間に、寄生インダクタ４２にエネルギーが蓄えられる。

タイミングｔ１で制御信号Ｖ_ｓｉｇ１がＨｉからＬｏに切り換えられると、ゲート制御装置が、ＭＯＳＦＥＴ３２ｂのゲートからの電荷の放電を開始する。したがって、タイミングｔ１で、ゲート電圧Ｖ_ｇが減少し始める。ゲート電圧Ｖ_ｇは、ミラー電圧Ｖ_ｇｍｒまで低下すると、そのミラー電圧Ｖ_ｇｍｒで略一定となる。ゲート電圧Ｖ_ｇがミラー電圧Ｖ_ｇｍｒになっている間も、ゲートが放電され続けている。ゲート電圧Ｖ_ｇがミラー電圧Ｖ_ｇｍｒとなっている期間中のタイミングｔ２で、ゲートの電荷が所定量まで減少する。すると、ドレイン電流Ｉ_ｄが急激に減少し始めるとともに、電圧Ｖ_ｓｄが急激に上昇し始める。つまり、タイミングｔ２で、ＭＯＳＦＥＴ３２ｂがオフし始める。なお、本実施例では、ドレイン電流Ｉ_ｄが飽和するよりも前に、ＭＯＳＦＥＴ３２ｂがオフし始める。タイミングｔ２以降にゲート電圧Ｖ_ｇはミラー電圧Ｖ_ｇｍｒからさらに低下し、タイミングｔ３で閾値Ｖ_ｇｔｈを下回る。このため、タイミングｔ３で、ドレイン電流Ｉ_ｄが略ゼロまで低下する。

図３の電流Ｉ_ｄｏｎは、タイミングｔ２におけるドレイン電流であり、ＭＯＳＦＥＴ３２ｂがターンオフを開始する直前のドレイン電流である。タイミングｔ２では、寄生インダクタ４２にエネルギーＥ２（Ｅ２＝０．５・Ｌ・Ｉ_ｄｏｎ ^２）が蓄えられている。なお、記号Ｌは、寄生インダクタ４２のインダクタンス（すなわち、寄生インダクタンス）を意味する。タイミングｔ２以降にドレイン電流Ｉ_ｄが急激に減少すると、寄生インダクタ４２がドレイン電流Ｉ_ｄの流れている方向に起電力を生じさせる。このため、タイミングｔ３でＭＯＳＦＥＴ３２ｂがオフすると、ＭＯＳＦＥＴ３２ｂのソース‐ドレイン間に、中間配線２４と低電位配線２６の間の電圧Ｖ１に加えて、寄生インダクタ４２の誘導電圧Ｖ２が印加される。このため、電圧Ｖ_ｓｄは、タイミングｔ３でピーク値Ｖ_ｓｄｐ（＝Ｖ１＋Ｖ２）となる。また、ドレイン電流Ｉ_ｄは、タイミングｔ３から少し遅れたタイミングでマイナスのピーク値Ｉ_ｄｐとなる。電圧Ｖ_ｓｄは、ピーク値Ｖ_ｓｄｐとなった後に激しく増減を繰り返し、ドレイン電流Ｉ_ｄも電圧Ｖ_ｓｄに伴って激しく増減を繰り返す。すなわち、タイミングｔ３以降にリンギングが生じる。このようなリンギングは、寄生インダクタ４２での起電力の発生と寄生容量４４の充放電が繰り返されることによって生じる。リンギングによって電流が流れるときに、配線の寄生抵抗によってエネルギーが消費されることで、リンギングが徐々に減衰する。リンギングが完全に減衰すると、電圧Ｖ_ｓｄは電圧Ｖ１（つまり、ピーク値Ｖ_ｓｄｐより小さく、オン電圧Ｖ_ｓｄｏｎより大きい値）で安定し、ドレイン電流Ｉ_ｄは略ゼロで安定する。

このように、従来のゲート電圧制御装置では、リンギングが自然に減衰するまで、リンギングが継続する。従来のゲート電圧制御装置では、リンギングを抑制することができない。このため、ＭＯＳＦＥＴ３２ｂがノイズの発生源となる等の問題が生じる。

次に、実施例１のゲート電圧制御装置１０の動作について説明する。実施例１のゲート電圧制御装置１０は、パルス発生回路１４を有しており、パルス発生回路１４からのパルス信号Ｖ_ｓｉｇ２と制御信号Ｖ_ｓｉｇ１に基づいてゲート電圧を制御する。

図４は、ゲート電圧制御装置１０の動作を示している。図４のタイミングｔ０からタイミングｔ３の間の動作は、図３のタイミングｔ０からｔ３の間の動作と同じである。図３と同様に、図４でも、タイミングｔ３直後にリンギングが生じる。実施例１のゲート電圧制御装置１０では、ゲートモニタ回路１２が、ゲート電圧Ｖ_ｇをモニタしている。パルス発生回路１４は、ゲートモニタ回路１２が検出するゲート電圧Ｖ_ｇに基づいてパルス信号Ｖ_ｓｉｇ２を生成する。タイミングｔ０〜ｔ４の間は、信号Ｖ_ｓｉｇ２はＬｏに維持されている。タイミングｔ３でゲート電圧Ｖ_ｇが閾値Ｖ_ｇｔｈを下回ると、パルス発生回路１４は、タイミングｔ３から所定時間経過後のタイミングｔ４で、信号Ｖ_ｓｉｇ２をＬｏからＨｉに切り換える。タイミングｔ３からタイミングｔ４の間の時間差は、予めパルス発生回路１４に設定された時間差である。タイミングｔ４で信号Ｖ_ｓｉｇ２がＨｉになると、ゲート駆動回路１６が、ゲート電圧Ｖ_ｇを増加させる。ゲート電圧Ｖ_ｇは、タイミングｔ４から所定時間経過後のタイミングｔ５で閾値Ｖ_ｇｔｈを超える。その後、ゲート駆動回路１６は、ゲート電圧Ｖ_ｇを、ミラー電圧Ｖ_ｇｍｒと同程度の値まで増加させる。パルス発生回路１４は、タイミングｔ４から所定時間経過後のタイミングｔ６で、信号Ｖ_ｓｉｇ２をＨｉからＬｏに切り換える。タイミングｔ４からタイミングｔ６の間の時間差は、予めパルス発生回路１４に設定された時間差である。タイミングｔ６で信号Ｖ_ｓｉｇ２がＬｏになると、ゲート駆動回路１６が、ゲート電圧Ｖ_ｇを減少させる。ゲート電圧Ｖ_ｇは、タイミングｔ６から所定時間経過後のタイミングｔ７で閾値Ｖ_ｇｔｈを下回る。タイミングｔ７以降は、ゲート電圧Ｖ_ｇが閾値Ｖ_ｇｔｈ以下の値（略０Ｖ）に維持される。より詳細には、タイミングｔ７の直後から次のオンタイミング（制御信号Ｖ_ｓｉｇ１が次にＨｉに引き上げられるタイミング）まで、ゲート電圧Ｖ_ｇが略０Ｖに維持される。

このように、タイミングｔ３でゲート電圧Ｖ_ｇが閾値Ｖ_ｇｔｈを下回ると、ゲート電圧制御装置１０は、タイミングｔ５とタイミングｔ７の間の期間でゲート電圧Ｖ_ｇを閾値Ｖ_ｇｔｈより大きい値に制御する。そして、タイミングｔ７で、ゲート電圧Ｖ_ｇを閾値Ｖ_ｇｔｈ以下の値に引き下げる。このように、実施例１のゲート電圧制御装置１０は、タイミングｔ１からタイミングｔ３の間にＭＯＳＦＥＴ３２ｂをオフさせる処理（以下、第１処理という）と、第１処理より後（タイミングｔ５とタイミングｔ７の間の期間）にＭＯＳＦＥＴ３２ｂを一時的にオンさせる処理（以下、第２処理という）と、タイミングｔ７以降にＭＯＳＦＥＴ３２ｂを再びオフさせる処理（以下、第３処理という）を実行する。

上述したように、第１処理でＭＯＳＦＥＴ３２ｂをオフさせると、タイミングｔ３で電圧Ｖ_ｓｄがピーク値Ｖ_ｓｄｐとなり、その後リンギングが発生する。第２処理は、リンギングが発生している状態で実行される。リンギングが発生している状態のタイミングｔ５でＭＯＳＦＥＴ３２ｂがオンすると、リンギングにより生じている電流がＭＯＳＦＥＴ３２ｂを通って流れる。このため、寄生容量４４が充電され難くなる。さらに、電流がＭＯＳＦＥＴ３２ｂを流れる際に、ＭＯＳＦＥＴ３２ｂの抵抗によって損失が発生する。これによって、リンギングのエネルギーが消費される。このため、ＭＯＳＦＥＴ３２ｂがオフするタイミングｔ７（すなわち、第２処理の終了タイミングであって、第３処理の開始タイミング）以降では、リンギングが無くなっている。つまり、第２処理の開始タイミングｔ５の直前では電圧Ｖ_ｓｄが急激に変化している一方で、第２処理の終了タイミングｔ７の直後では電圧Ｖｓｄが略一定となっている。言い換えると、電圧Ｖ_ｓｄの時間変化率ｄＶ_ｓｄ／ｄｔ（より詳細には、時間変化率の絶対値）が、タイミングｔ５の直前よりもタイミングｔ７の直後の方が小さくなるという結果が得られる。このように、タイミングｔ５とタイミングｔ７の間の期間でＭＯＳＦＥＴ３２ｂをオンさせることで、リンギングを抑制することができる。図３、４を比較することで明らかなように、実施例１のゲート電圧制御装置１０によれば、従来のゲート電圧制御装置よりも早くリンギングを減衰させることができる。

また、上記のように電圧Ｖ_ｓｄがピーク値Ｖ_ｓｄｐとなったタイミングｔ３よりも後に第２処理を実行することで、ＭＯＳＦＥＴ３２ｂのスイッチング速度の低下を防止することができる。すなわち、リンギングを抑制するために、第２処理をタイミングｔ３よりも前の段階（例えば、電圧Ｖ_ｓｄが上昇している期間（タイミングｔ２とタイミングｔ３の間の期間内））で開始することも考えられる。しかしながら、タイミングｔ３よりも前に第２処理（すなわち、ＭＯＳＦＥＴ３２ｂのオン）を実行すると、電圧Ｖ_ｓｄの上昇率及びドレイン電流Ｉ_ｄの減少率が小さくなり、スイッチング速度が遅くなる。実施例１のようにタイミングｔ３よりも後に第２処理を実行することで、スイッチング速度を低下させることなく、リンギングを抑制することができる。

なお、タイミングｔ５とタイミングｔ７の間の期間（以下、第２処理期間という）でＭＯＳＦＥＴ３２ｂがオンしても、電圧Ｖ_ｓｄが極端に低下することなく電圧Ｖ１に近い値で推移している。これは、第２処理期間が短いため、ゲート電圧Ｖ_ｇがゲートオン電圧Ｖ_ｇｏｎまでは上がりきらないためである。第２処理期間中の電圧Ｖ_ｓｄが高いため、第２処理期間中にＭＯＳＦＥＴ３２ｂに電流が流れるときに、損失が発生し易い。このため、リンギングをより効果的に減衰させることができる。第２処理期間中は、電圧Ｖ_ｓｄは、ピーク値Ｖ_ｓｄｐとオン電圧Ｖ_ｓｄｏｎの間の値であって、オン電圧Ｖ_ｓｄｏｎよりもピーク値Ｖ_ｓｄｐに近い値で推移する。より詳細には、第２処理期間中は、電圧Ｖ_ｓｄは、電圧Ｖ１に対してリンギングの最大振幅ΔＶ以内の値（すなわち、Ｖ１±ΔＶの値）で推移する。なお、リンギングの最大振幅ΔＶは、ΔＶ＝Ｖ２＝Ｖ_ｓｄｐ‐Ｖ１の関係を有する。

なお、第２処理期間には、リンギングによる電流に加えて、中間配線２４と低電位配線２６の間の電圧Ｖ１に基づく電流も流れる。第２処理期間が長すぎると、電圧Ｖ１に基づく電流による損失が大きくなり、ＭＯＳＦＥＴ３２ｂのターンオフ損失が大きくなる。このため、第２処理期間中にＭＯＳＦＥＴ３２ｂで生じる損失Ｅ１が、ターンオフ前に寄生インダクタ４２に蓄えられるエネルギーＥ２の２倍以下となるように第２処理期間の長さが設定されていることが好ましい。なお、損失Ｅ１は、以下の数式により表すことができる。

また、エネルギーＥ２は、上記の通り、Ｅ２＝０．５・Ｌ・Ｉ_ｄｏｎ ^２で表される。Ｅ１≦２・Ｅ２（すなわち、Ｅ１≦Ｌ・Ｉ_ｄｏｎ ^２）の関係が満たされれば、損失Ｅ１が極端に大きくなることはない。また、損失Ｅ１がエネルギーＥ２に対して小さすぎると、第２処理期間中にリンギングを十分に減衰させることができず、第２処理期間後にリンギングが残存する。したがって、Ｅ１≧０．５・Ｅ２の関係を満たすように第２処理期間の長さが設定されていることが好ましい。より好ましくは、Ｅ１＝Ｅ２の関係を満たすことが好ましい。

上述した実施例１のゲート電圧制御装置１０は、図４に示すように、タイミングｔ３から所定時間経過後のタイミングｔ５でＭＯＳＦＥＴ３２ｂをオンさせた。しかしながら、タイミングｔ３により近いタイミングでＭＯＳＦＥＴ３２ｂをオンさせると、より早くリンギングを減衰させることができる。実施例２のゲート電圧制御装置は、図５に示すように、タイミングｔ３と略同じタイミングでＭＯＳＦＥＴ３２ｂをオンさせる。つまり、電圧Ｖ_ｓｄのピーク値Ｖ_ｓｄｐが観測されるタイミングｔ３の直後にＭＯＳＦＥＴ３２ｂをオンさせる。図５の構成によれば、リンギングの発生と略同時に第２処理が実行されるので、より早くリンギングを減衰させることができる。なお、上述したように、タイミングｔ３よりも前に第２処理を開始するとＭＯＳＦＥＴ３２ｂのスイッチング速度が遅くなるので、スイッチング速度を低下させないためにはタイミングｔ３よりも後に第２処理を実行する必要がある。

上述した実施例１では、図４に示すように、第２処理期間中にゲート電圧Ｖ_ｇをミラー電圧Ｖ_ｇｍｒまで上昇させた。しかしながら、ゲート電圧Ｖ_ｇをミラー電圧Ｖ_ｇｍｒまで上昇させると、第２処理期間中に極端に高いドレイン電流Ｉ_ｄが流れる場合がある。これに対し、実施例３のゲート電圧制御装置は、図６に示すように、第２処理期間中のゲート電圧Ｖ_ｇを、ミラー電圧Ｖ_ｇｍｒよりも低い電圧に制御する。このようにゲート電圧Ｖ_ｇをミラー電圧Ｖ_ｇｍｒ未満に制限することで、第２処理期間中のドレイン電流Ｉ_ｄを制限することができる。したがって、第２処理期間中に極端に高いドレイン電流Ｉ_ｄが流れて、損失が過大となることを抑制することができる。すなわち、実施例３の構成によれば、第２処理期間中の損失の制御が容易である。

上述した実施例１では、第２処理期間の長さが固定されていた。しかしながら、上述したように、第２処理期間中に生じる損失Ｅ１を、ターンオフ前に寄生インダクタ４２に蓄えられるエネルギーＥ２（＝０．５・Ｌ・Ｉ_ｄｏｎ ^２）に合わせることが好ましい。したがって、第２処理期間の適切な長さは、ターンオフ前のドレイン電流Ｉ_ｄｏｎによって変化する。実施例４のゲート電圧制御装置は、第２処理期間の長さを電流Ｉ_ｄｏｎに応じて変更する。つまり、実施例４のゲート電圧制御装置は、ドレイン電流Ｉ_ｄをモニタする機能を備えている。ターンオフ前のドレイン電流Ｉ_ｄｏｎが小さい場合には、図４のように制御する。ターンオフ前のドレイン電流Ｉ_ｄｏｎが大きい場合にはリンギングの振幅が大きくなるので、図７のように第２処理期間を長くする。実施例４の構成によれば、第２処理期間の長さをリンギングの減衰に必要な長さに設定しながら、第２処理期間中に生じる損失Ｅ１を低減することができる。

なお、上述した実施例１では、昇圧機能と降圧機能を有するＤＣ−ＤＣコンバータ２０にゲート電圧制御装置１０を適用した例を説明した。しかしながら、図８のように、昇圧専用のコンバータに実施例のゲート電圧制御装置１０を適用してもよい。また、図９のように、降圧専用のコンバータに実施例のゲート電圧制御装置１０を適用してもよい。また、図１０のように、インバータ回路のゲート型スイッチング素子の制御に、実施例のゲート電圧制御装置１０を用いてもよい。図１０のインバータ回路は、高電位配線９２、低電位配線９４、出力配線９６、９８と、４つのＭＯＳＦＥＴ３４を有している。高電位配線９２と出力配線９６の間、出力配線９６と低電位配線９４の間、高電位配線９２と出力配線９８の間、及び、出力配線９８と低電位配線９４の間のそれぞれに、ＭＯＳＦＥＴ３４が接続されている。インバータ回路は、４つのＭＯＳＦＥＴ３４をスイッチングさせることによって、高電位配線９２と低電位配線９４の間に印加される直流電圧を、交流電圧に変換して出力配線９６、９８間に供給する。ゲート電圧制御装置１０は、各ＭＯＳＦＥＴ３４をスイッチングさせる。

また、上述した実施例１では、ゲート電圧制御装置１０が、ゲート電圧Ｖ_ｇを検出し、ゲート電圧Ｖ_ｇが閾値Ｖ_ｇｔｈを下回ったタイミングｔ３以降に第２処理を開始した。しかしながら、ドレイン電流Ｉ_ｄを検出し、ドレイン電流Ｉ_ｄがマイナスのピーク値Ｉ_ｄｐを形成した後に第２処理を開始してもよい。また、電圧Ｖ_ｓｄを検出し、電圧Ｖ_ｓｄがピーク値Ｖ_ｓｄｐを形成した後に第２処理を開始してもよい。また、電圧や電流をモニタするのではなく、ゲート電圧制御装置に時間の値（固定値）を記憶させておき、タイミングｔ１から記憶させた時間が経過したときに第２処理を開始してもよい。

また、上述した実施例では、ゲート型スイッチング素子としてＭＯＳＦＥＴを使用したが、ＩＧＢＴ等の他のゲート型スイッチング素子を使用してもよい。

以上に説明した実施例の好適な構成を以下に列記する。なお、以下に列記する構成は、いずれも独立して有用なものである。

本明細書が開示する一例の構成では、ゲート型スイッチング素子が介装されている配線の寄生インダクタンスＬ、ターンオフ前にゲート型スイッチング素子に流れている電流Ｉ、第２処理中にゲート型スイッチング素子で生じる損失Ｅ１が、Ｅ１≦Ｌ・Ｉ^２の関係を満たす。

ゲート型スイッチング素子のターンオフ前に寄生インダクタンスに蓄えられているエネルギーＥ２は、Ｅ２＝０．５・Ｌ・Ｉ^２の関係にある。第２処理中にゲート型スイッチング素子で消費するエネルギー（すなわち、損失Ｅ１）がＥ２と同じであれば、ターンオフ損失をほとんど増大させずにリンギングを抑制することができる。第２処理中の損失Ｅ１がエネルギーＥ２に対して大きすぎると、ターンオフ損失が高くなる。第２処理中の損失Ｅ１を正確に制御することは難しいが、Ｅ１≦Ｌ・Ｉ^２（すなわち、Ｅ１≦２・Ｅ２）の関係が満たされていると、ターンオフ損失をそれほど増大させずにリンギングを抑制することができる。

本明細書が開示する一例の構成では、第２処理中に、ゲート電圧を、ゲート型スイッチング素子のミラー電圧よりも小さい値に制御する。なお、ゲート型スイッチング素子のゲートを充電する際に、ゲート電圧が略一定の値で推移する期間（ミラー期間）が存在する。ミラー電圧は、ミラー期間中のゲート電圧を意味する。

第２処理中にゲート型スイッチング素子に高い電流が流れると、ゲート型スイッチング素子で生じる損失が大きくなる。上記のように、ゲート電圧をミラー電圧よりも小さい値に制御することで、第２処理中にゲート型スイッチング素子に高い電流が流れることを防止することができる。これによって、第２処理中にゲート型スイッチング素子で生じる損失が極端に大きくなることを防止することができる。

本明細書が開示する一例の構成では、ターンオフ前にゲート型スイッチング素子に流れていた電流が大きいほど、第２処理の期間を長くする。

ターンオフ前にゲート型スイッチング素子に流れていた電流が大きいほど、寄生インダクタに蓄えられるエネルギーが大きくなり、振幅が大きいリンギングが生じやすくなる。このようなリンギングを十分に抑制するためには、第２処理の期間を長くする必要がある。他方、第２処理の期間が長すぎると、ゲート型スイッチング素子で生じる損失が大きくなる。したがって、ターンオフ前にゲート型スイッチング素子に流れている電流の大きさに応じて第２処理の期間の長さを調節することで、適切にリンギングを抑制することができるとともに、損失を抑制することができる。

本明細書が開示する一例の構成では、ゲート電圧制御装置が、ゲート電圧を検出し、第１処理中にゲート電圧が閾値を下回ったタイミング以降に第２処理を開始する。

ゲート電圧が閾値を下回るタイミングは、主端子間電圧がピーク値を形成するタイミングと略一致する。したがって、ゲート電圧に基づいて第２処理を開始することができる。また、この構成によれば、ゲート電圧に基づいてゲート電圧を制御することができるので、簡単な回路構成で第２処理を実行することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：ゲート電圧制御装置
１２：ゲートモニタ回路
１４：パルス発生回路
１６：ゲート駆動回路
２０：ＤＣ−ＤＣコンバータ
２２：高電位配線
２４：中間配線
２６：低電位配線
２８：バッテリ
３０：リアクトル
３２：ＭＯＳＦＥＴ
３４：ダイオード
３６：コンデンサ
４０：配線
４２：寄生インダクタ
４４：寄生容量

Claims

ゲート型スイッチング素子のゲート電圧を制御するゲート電圧制御装置であって、
前記ゲート型スイッチング素子をターンオフするときに、
ゲート電圧を閾値以下の値まで低下させることによって、前記ゲート型スイッチング素子の主端子間電圧をオン電圧から上昇させる第１処理と、
前記第１処理において前記主端子間電圧がピーク値を形成するタイミング以降に、前記ゲート電圧を閾値より大きい値に制御する第２処理と、
前記第２処理中に前記主端子間電圧が前記ピーク値よりも低く前記オン電圧よりも高い値で推移している間に、前記ゲート電圧を閾値以下の値に引き下げる第３処理、
を実行し、
前記第２処理の開始タイミング直前の前記主端子間電圧の時間変化率より、前記第２処理の終了タイミング直後の前記主端子間電圧の時間変化率が低くなる、
ゲート電圧制御装置。
前記第２処理中に、前記ゲート電圧を、前記ゲート型スイッチング素子のミラー電圧よりも小さい値に制御する請求項１のゲート電圧制御装置。
ターンオフ前に前記ゲート型スイッチング素子に流れていた電流が大きいほど、前記第２処理の期間を長くする請求項１または２のゲート電圧制御装置。
前記ゲート電圧を検出し、前記第１処理中に前記ゲート電圧が閾値を下回ったタイミング以降に前記第２処理を開始することを特徴とする請求項１〜３のいずれか一項のゲート電圧制御装置。