CN115733478A - 栅极驱动器***和驱动半桥电路的方法 - Google Patents
栅极驱动器***和驱动半桥电路的方法 Download PDFInfo
- Publication number
- CN115733478A CN115733478A CN202210972881.8A CN202210972881A CN115733478A CN 115733478 A CN115733478 A CN 115733478A CN 202210972881 A CN202210972881 A CN 202210972881A CN 115733478 A CN115733478 A CN 115733478A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- gate
- switching
- gate driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Conversion In General (AREA)
Abstract
提供了栅极驱动器***和用于驱动半桥电路的方法,该半桥电路包括以互补方式被切换的第一晶体管和第二晶体管。该方法包括在多个关断切换事件期间生成关断电流,以控制第二晶体管的栅极电压;在第二晶体管转变成关断状态的第一关断切换事件期间测量第二晶体管的晶体管参数,其中,晶体管参数指示在第一晶体管转变成导通状态的相应导通切换事件期间第一晶体管处的振荡;以及针对第二关断切换事件激活关断电流的一部分,这包括基于在第一关断切换事件期间测量的晶体管参数来针对第二关断切换事件调节第二部分的时间间隔长度。
Description
技术领域
本公开一般地涉及电子学领域,并且具体涉及通过调节功率晶体管的互补功率晶体管的栅极切换速度控制来减少功率晶体管的导通期间的振荡。
背景技术
机动车辆、消费和工业应用中的现代装置的许多功能(例如转换电能和驱动电动马达或电机)依赖于功率半导体装置。例如,绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几例来说)已用于各种应用,包括但不限于电源和电力转换器中的开关。
功率半导体装置(例如,功率晶体管)通常包括被配置成沿着装置的两个负载端子结构之间的负载电流路径传导负载电流的半导体结构。此外,负载电流路径可以借助于有时称为栅电极的控制电极来控制。例如,在从例如驱动器单元接收到对应的控制信号时,控制电极可以将功率半导体装置设置为处于导通状态和阻断状态之一。因此,功率半导体装置表现得像具有开和关状态(即,分别为导通状态和阻断状态)的开关。
功率晶体管是可以用于驱动负载电流的功率半导体装置。存在用于使功率晶体管接通和切断的导通过程和关断过程。在导通过程期间,栅极驱动器集成电路(IC)用于向功率晶体管的栅极提供(供应)栅极电流,以对栅极充电。相比之下,在关断过程期间,栅极驱动器IC用于从功率晶体管的栅极吸取(汲取)栅极电流以对栅极放电,并且因此降低栅极电压。
大量这样的电路与所谓的硬切换一起工作。在功率晶体管从阻断到导通操作的转变(即所谓的接通过程)期间,截止电压和流经功率晶体管的电流两者在短时间内同时存在。这不可避免地导致切换损耗。为了实现高效电路和更高的切换频率,有必要降低部件的切换损耗。
为了以这种方式驱动负载,两个功率晶体管通常以半桥配置布置。第一功率晶体管在导通时负责传导负载电流,以在其互补功率晶体管关断(即,第二功率晶体管处于阻断模式)时向负载供应负载电流。为了从负载汲取负载电流,两个晶体管的作用相反。此处,第二功率晶体管在导通时负责传导负载电流,以在其互补功率晶体管关断(即,第一功率晶体管处于阻断模式)时从负载汲取负载电流。被接通以供应或汲取负载电流的功率晶体管被称为有源功率晶体管,而在另一个被接通时被切断的功率晶体管被称为互补功率晶体管或无源功率晶体管。两个半桥功率晶体管之间的作用以互补的方式改变,其中一个功率晶体管是有源功率晶体管而另一个功率晶体管是无源功率晶体管,这取决于是向负载供应负载电流还是从负载汲取负载电流。因此,两个功率晶体管都作为有源功率晶体管和无源功率晶体管工作,其中,当负载电流被提供给负载时,第一功率晶体管是有源功率晶体管,而第二功率晶体管是无源功率晶体管,并且其中,当从负载吸取负载电流时,第一功率晶体管是无源功率晶体管,而第二功率晶体管是有源功率晶体管。
功率开关的切换行为通过功率晶体管的控制端子处的控制来设置。简单的控制***利用电压控制部件的两个电压电平和串联电阻器工作。串联电阻器越小,切换速度越快,并且切换损耗越低。然而,简单控制***的切换性能大多不足。一方面,串联电阻器不能选择得任意小,因为当有源开关快速接通时,在无源功率晶体管处存在电压振荡趋势。除了电压振荡趋势之外,还存在由于切换太快而导致无源功率晶体管电过载的风险。
另一方面,简单控制导致在有源功率晶体管的所有工作点上恒定的统一控制行为。这些工作点取决于以下参数:VDC、漏极电流ID、功率晶体管的结温以及施加于栅极的栅极驱动器电压。然而,由于功率晶体管进行工作的工作范围大,特别是对于碳化硅(SiC)晶体管,这导致对于宽工作范围(即,对于工作点的宽范围)表现不佳的控制。
就电磁兼容性或电磁干扰发射而言,认为振荡是不期望的。然而,设置明确的切换速度限制并不容易,因为整个***的行为(包括切换速度限制本身)总是取决于电路环境。此外,关于无源功率晶体管的电压振荡趋势,“简单控制”不能用于针对每个工作点最佳地设置有源功率晶体管的接通过程。
就电磁兼容性或电磁干扰而言,认为振荡是不期望的。然而,设置明确的切换速度限制并不容易。该切换速度限制值始终取决于焊接环境。此外,关于振荡趋势,“简单的控制”意味着不能针对每个工作点向量最佳地设置切换过程。
为了在整个工作范围内实现有源功率晶体管的快速导通和无源开关的小电压振荡,需要改进的控制。
为了优化包括SiC晶体管的现代功率电子开关的切换过程,通常使用具有两级或多级切换速度的控制装置。这种更复杂的控制可以改善上述目标的冲突。
相应切换速度的持续时间或时间部分的必要设置极大地依赖于工作点向量。由于这种依赖性,应该使用如下控制或调节:该控制或调节针对功率晶体管的相应工作点向量设置由控制装置实现的切换级的对应持续时间或时间部分。因此,可能需要使得能够针对功率晶体管的每个工作点来调节切换级的持续时间或时间部分的改进装置。也就是说,为了在整个工作范围内实现有源功率晶体管的快速导通和无源开关的小电压振荡,需要改进的控制。
发明内容
一个或更多个实施方式提供了一种被配置成驱动负载的栅极驱动器***,该栅极驱动器***被配置成驱动半桥电路,该半桥电路包括以互补方式切换的第一晶体管和第二晶体管,该栅极驱动器***包括:栅极驱动器电路,其耦接至第二晶体管的栅极端子,并且被配置成控制栅极端子处的栅极电压,以便在切换状态之间驱动第二晶体管,栅极驱动器电路被配置成在多个关断切换事件期间生成关断电流以关断第二晶体管,其中,栅极驱动器电路包括第一驱动器,该第一驱动器被配置成从栅极端子汲取关断电流的第一部分以使栅极电压的第一部分放电,其中,栅极驱动器电路包括第二驱动器,该第二驱动器被配置成在升压时间间隔期间从栅极端子汲取关断电流的第二部分以使栅极电压的第二部分放电;以及控制电路,其被配置成在第二晶体管转变至关断状态的第一关断切换事件期间测量第二晶体管的晶体管参数,其中,晶体管参数指示在第一晶体管转变至导通状态的相应导通切换事件期间第二晶体管处的振荡,其中,控制电路还被配置成控制第一驱动器汲取关断电流的第一部分,并且控制第二驱动器汲取关断电流的第二部分,并且其中,控制电路还被配置成基于所测量的晶体管参数来调节升压时间间隔的长度。
一个或更多个实施方式提供了一种驱动半桥电路的方法,该半桥电路包括以互补方式切换的第一晶体管和第二晶体管,该方法包括:在多个关断切换事件期间生成关断电流以控制第二晶体管的栅极端子处的栅极电压,其中,生成关断电流包括:从栅极端子汲取关断电流的第一部分以使栅极电压的第一部分放电,以及在升压时间间隔期间从栅极端子汲取关断电流的第二部分以使栅极电压的第二部分放电;在第二晶体管转变至关断状态的第一关断切换事件期间测量第二晶体管的晶体管参数,其中,晶体管参数指示在第一晶体管转变至导通状态的相应导通切换事件期间第二晶体管处的振荡;针对在其间第二晶体管转变至关断状态的第二关断切换事件来激活关断电流的第一部分;以及针对第二关断切换事件来激活关断电流的第二部分,包括基于在第一关断切换事件期间测量的测量晶体管参数而针对第二关断切换事件来调节升压时间间隔的长度。
附图说明
在本文中参照附图对实施方式进行描述。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC)的栅极驱动器***的示意框图;
图2A是根据一个或更多个实施方式的具有测量电路的栅极驱动器***的示意图;
图2B是根据一个或更多个实施方式的具有另一测量电路的栅极驱动器***的示意图;
图2C是根据一个或更多个实施方式的具有另一测量电路的栅极驱动器***的示意图;
图2D是根据一个或更多个实施方式的在功率晶体管的关断期间由多级栅极驱动器的驱动器生成的控制电压的波形图。
图3A是根据一个或更多个实施方式的包括用于驱动互补功率晶体管对的栅极驱动器***的负载驱动***的示意图;
图3B是根据一个或更多个实施方式的在有源晶体管的导通期间以及在无源晶体管的关断期间由负载驱动***的两级控制器生成的控制电压的波形图;
图4A示出了在无源晶体管的关断期间以及在有源晶体管的导通期间有源晶体管和无源晶体管的归一化电流、电压和控制波形。
图4B涉及无源晶体管的关断切换事件和有源晶体管的导通切换事件,并且示出了根据一个或更多个实施方式的在使用快速切换和调节后的加速持续时间TB时针对这些事件的有源晶体管和无源晶体管的归一化电流、电压和控制波形;
图4C至图4E示出了根据一个或更多个实施方式的用于触发振荡监测周期的各种方法,在该振荡监测周期期间,评估无源晶体管的切换电流的时间导数diD/dt是否越过振荡阈值;以及
图5是根据一个或更多个实施方式的调节关断升压时间TB的方法的流程图。
具体实施方式
在下文中,阐述细节以提供对示例性实施方式的更全面的解释。然而,对于本领域技术人员将明显的是,可以在没有这些具体细节的情况下实践实施方式。在其他情况下,为了避免模糊实施方式,公知的结构和装置以框图形式或以示意图示出而不是详细示出。另外,除非另有特别说明,否则在下文中描述的不同实施方式的特征可以彼此组合。
此外,等同或相似的元件或者具有等同或相似功能的元件在以下描述中用等同或相似的附图标记表示。由于在附图中相同元件或功能等同的元件被赋予相同的附图标记,因此可以省略对设置有相同附图标记的元件的重复描述。因此,对于具有相同或相似附图标记的元件提供的描述是可相互交换的。
在这方面,方向性术语例如“顶部”、“底部”、“下方”、“上方”、“前面”、“后面”、“背面”、“前部”、“尾部”等可以参照所描述的附图的取向来使用。因为实施方式的部件可以以多个不同的取向定位,所以方向性术语用于说明的目的。应当理解,在不脱离权利要求所限定的范围的情况下,可以利用其他实施方式并且可以进行结构或逻辑改变。因此,以下详细描述不应被视为具有限制意义。权利要求中使用的方向性术语可以帮助定义一个元件与另一元件或特征的空间或位置关系,而不限于特定取向。
将理解,当元件被称为被“连接”或“耦接”至另一元件时,它可以直接连接或耦接至其他元件,或者可以存在中间元件。相比之下,当一个元件被称为“直接连接”或“直接耦接”至另一元件时,不存在中间元件。用于描述元件之间的关系的其他词语应当以类似的方式来解释(例如,“在……之间”与“直接在……之间”,“相邻”与“直接相邻”等)。
在本文描述的实施方式或附图中示出的实施方式中,任何直接电连接或耦接(即没有附加中间元件的任何连接或耦接)也可以通过间接连接或耦接(即具有一个或更多个附加中间元件的连接或耦接)来实现,反之亦然,只要基本上维持连接或耦接的一般目的例如发送某种信号或发送某种信息即可。可以将来自不同实施方式的特征进行组合以形成另外的实施方式。例如,除非有相反说明,否则关于实施方式之一描述的变化或修改也可以适用于其他实施方式。
在不脱离本文描述的实施方式的方面的情况下,术语“基本上”和“大约”在本文中可以用于解释在工业上被认为是可接受的小的制造公差(例如,在5%内)。例如,具有近似电阻值的电阻器实际上可以具有在该近似电阻值的5%内的电阻。
在本公开内容中,包括诸如“第一”、“第二”等的序数的表达可以修改各种元件。然而,这样的元件不受以上表达的限制。例如,以上表达不限制元件的次序和/或重要性。以上表达仅用于将元件与其他元件区分开的目的。例如,第一框和第二框指示不同的框,尽管它们都是框。又例如,在不脱离本公开内容的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件也可以被称为第一元件。
本公开内容的一个或更多个方面可以被实现为非暂态计算机可读记录介质,其上记录有体现用于指示处理器执行方法/算法的方法/算法的程序。因此,非暂态计算机可读记录介质可以具有存储在其上的电子可读控制信号,该电子可读控制信号(或能够)与可编程计算机***协作以使得执行相应的方法/算法。非暂态计算机可读记录介质可以是例如CD-ROM、DVD、蓝光光盘、RAM、ROM、PROM、EPROM、EEPROM、FLASH存储器或电子存储器装置。
本公开内容的每个元件可以通过在控制处理器执行任何部件或其组合的功能的存储器上实现专用硬件或软件程序来配置。任何部件都可以被实现为从诸如硬盘或半导体存储器装置的记录介质读取软件程序并且执行软件程序的中央处理单元(CPU)或其他处理器。例如,指令可以由一个或更多个处理器——例如一个或更多个CPU、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)、可编程逻辑控制器(PLC)或其他等效的集成或分立逻辑电路——来执行。
因此,如本文所使用的,术语“处理器”是指任何前述结构或适于实施本文所描述的技术的任何其他结构。包括硬件的控制器也可以执行本公开内容的技术中的一种或更多种。包括一个或更多个处理器的控制器可以使用电信号和数字算法来执行其接收、分析和控制功能,这些功能还可以包括校正功能。这样的硬件、软件和固件可以在同一装置内或在不同装置内实现以支持本公开内容中描述的各种技术。
信号处理电路和/或信号调节电路可以从一个或更多个部件接收原始测量数据的形式的一个或更多个信号(即,测量信号),并且可以从测量信号得到另外的信息。如本文所使用的,信号调节是指操纵模拟信号,以使得该信号满足下一级的要求以进行进一步处理。信号调节可以包括从模拟到数字的转换(例如,经由模数转换器)、放大、滤波、转换、偏置、范围匹配、隔离以及使信号适合调节后的处理所需的任何其他处理。
机动车辆、消费和工业应用中的现代装置的许多功能(例如转换电能和驱动电动马达或电机)依赖于功率半导体装置。例如,绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几例来说)已用于各种应用,包括但不限于电源、电力模块和电力转换器中的开关。
功率半导体装置通常包括被配置成沿着装置的两个负载端子结构或负载电极(例如,源极/发射极和漏极/集电极)之间的负载电流路径传导负载电流的半导体结构。此外,负载电流路径可以借助于控制电极(有时被称为栅电极)来控制。例如,在从例如驱动器单元接收到对应的控制信号时,控制电极可以将功率半导体装置设置为处于导通状态或阻断状态之一。控制信号可以是具有受控值的电压信号或电流信号。
功率晶体管(也称为功率开关或晶体管开关)是可以用于驱动负载电流的功率半导体装置。例如,通过激活和停用IGBT的栅极端子来使IGBT导通或关断。跨栅极与发射极施加正输入电压信号将使装置保持在其“导通”状态,而使输入栅极信号为零或略微为负将导致其“关断”。存在用于使功率晶体管切换成导通和关断的导通过程和关断过程。
在导通过程期间,栅极驱动器集成电路(IC)可以用于向功率晶体管的栅极提供(供应)栅极电流(即导通电流),以将栅极充电至用于使装置导通的足够电压。特别地,电流Io+是用于在导通瞬态期间使功率晶体管的栅极升压(即充电)的栅极驱动器输出电流。因此,电流Io+用于导通功率晶体管。
相比之下,在关断过程期间,栅极驱动器IC用于从功率晶体管的栅极吸取(汲取)栅极电流(即关断电流),以使栅极电压充分放电以使装置关断。电流Io-是用于在关断瞬态期间使功率晶体管的栅极放电的栅极驱动器输出电流。因此,Io-用于使功率晶体管关断。
根据脉冲宽度调制(PWM)方案,可以从栅极驱动器IC输出电压脉冲作为控制信号。因此,在用于控制功率晶体管的PWM周期期间,可以在导通电压电平与关断电压电平之间切换控制信号。这进而对栅极电压进行充电和放电,以分别使功率晶体管导通和关断。
特别地,功率晶体管的栅极是容性负载,并且在发起切换事件时,导通电流(即,栅极源电流)和关断电流(即,栅极灌电流)被指定为初始电流。在关断事件期间,在一些小的时间量(与PWM周期相比较小)之后,当栅极达到大约0V或负驱动值时,栅极电流减小并且达到零值。在导通事件期间,在少量时间(与PWM周期相比较小)之后,栅极电流减小并且在栅极达到高侧供应电平时栅极电流达到零值。
晶体管可以包括绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)(例如,硅MOSFET或碳化硅MOSFET)。应当理解,MOSFET可以代替IGBT,反之亦然。在这种情况下,当用MOSFET代替IGBT时,在本文描述的示例中的任何一个示例中,MOSFET的漏极可以代替IGBT的集电极,MOSFET的源极可以代替IGBT的发射极,并且MOSFET的漏极-源极电压VDS可以代替IGBT的集电极-发射极电压VCE。因此,任何IGBT模块可以由MOSFET模块代替,反之任何MOSFET模块可以由IGBT模块代替。
本说明书中描述的特定实施方式属于但不限于可以在电力转换器或电源内使用的功率半导体装置。因此,在实施方式中,功率半导体装置可以被配置成承载分别要被供应至负载和/或由电源提供的负载电流。例如,半导体装置可以包括一个或更多个功率半导体单元,例如单片集成的二极管单元和/或单片集成的晶体管单元。这样的二极管单元和/或这样的晶体管单元可以集成在功率半导体模块中。
包括适当连接以形成半桥的晶体管的功率半导体装置通常用于电力电子领域。例如,包括第一功率晶体管和第二互补功率晶体管的半桥可以用于驱动电机或开关模式电源。可以将第一功率晶体管称为高侧晶体管,并且可以将第二功率晶体管称为低侧晶体管。
第一功率晶体管在导通时负责传导负载电流,以在其互补功率晶体管关断(即,第二功率晶体管处于阻断模式)时向负载供应负载电流。为了从负载汲取负载电流,两个晶体管的作用相反。此处,第二功率晶体管在导通时负责传导负载电流,以在其互补功率晶体管关断(即,第一功率晶体管处于阻断模式)时从负载汲取负载电流。被接通以供应或汲取负载电流的功率晶体管被称为有源功率晶体管,而在另一个被接通时被切断的功率晶体管被称为互补功率晶体管或无源功率晶体管。
两个半桥功率晶体管之间的作用以互补的方式改变,其中一个功率晶体管是有源功率晶体管而另一个功率晶体管是无源功率晶体管,这取决于是向负载供应负载电流还是从负载汲取负载电流。因此,两个功率晶体管都作为有源功率晶体管和无源功率晶体管工作,其中,当负载电流被提供给负载时,第一功率晶体管是有源功率晶体管,而第二功率晶体管是无源功率晶体管,以及其中,当从负载吸取负载电流时,第一功率晶体管是无源功率晶体管,而第二功率晶体管是有源功率晶体管。
作为示例,多相逆变器被配置成通过提供多相负载(例如三相电机)来提供多相电力。例如,三相电力包括三个对称的正弦波,它们彼此异相120电角度。在对称的三相电源***中,三个导体各自承载相对于公共参考具有相同频率和电压幅度但具有三分之一周期的相位差的交流电流(AC)。由于相位差,任何导体上的电压在其他导体之一之后的三分之一周期和在其余导体之前的三分之一周期处达到其峰值。该相位延迟为平衡的线性负载提供恒定的电力传送。这也使得在电机中产生旋转磁场成为可能。
在馈送平衡和线性负载的三相***中,三个导体的瞬时电流之和为零。换言之,每个导体中的电流在幅度上与另外两个导体中的电流之和相等,但符号相反。任何相导体中的电流的返回路径是另外两个相导体。瞬时电流产生电流空间矢量。
三相逆变器包括三个逆变器支路,针对三相中的每一相具有一个逆变器支路,并且每个逆变器支路彼此并联连接至直流(DC)电压源。每个逆变器支路包括一对功率晶体管,该对功率晶体管例如以半桥配置布置以用于将DC转换为AC。换句话说,每个逆变器支路包括串联连接的两个互补晶体管(即,高侧晶体管和低侧晶体管),两个互补晶体管彼此互补地接通和切断以驱动相负载。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC)的栅极驱动器***100的示意框图。栅极驱动器***100包括功率晶体管10、控制电路和在导通和关断期间实现功率晶体管10的SRC的方案的栅极驱动器电路。特别地,可以针对功率晶体管10的关断(即,在切换转变期间)实现不同的切换速度,并且因此实现不同的压摆率。可以将功率晶体管实现为半桥电路中的低侧晶体管或高侧晶体管。此外,对于半桥电路,可以提供两个栅极驱动器***100,其中栅极驱动器***100被提供用于高侧晶体管和低侧晶体管两者。
栅极驱动器***100包括控制器12、评估单元14、多级栅极驱动器16、晶体管10和反馈电路18。控制器12可以是微控制器,其生成控制信号13以控制晶体管10的切换状态。例如,控制信号13可以是向评估单元14提供接通命令和切断命令的脉宽调制(PWM)控制信号。可替选地,控制信号13可以表示两个分离的控制信号(包括一个接通控制信号和一个切断控制信号)之一。如本文所使用的,术语“接通”在指接通晶体管时可以与术语“导通”互换使用。类似地,如本文所使用的,术语“切断”在指切断晶体管时可以与术语“关断”互换使用。
三电平或更多电平的多电平控制信号可以允许实现不同级别(例如,速度级或速度级别)的切断。例如,具有三个可能电平(例如,电压电平)的多电平控制信号可能能够指示两个不同的关断切换速度级和单个导通切换速度级。类似地,如果将两个分离的控制信号用于导通和关断控制,则可以将关断控制信号实现为多电平控制信号,其中每个电平对应于不同的切换速度级。例如,可以使用具有两个可能电平的多电平切断命令来指示两个不同的关断切换速度级。因此,可以根据控制信号13来激活两个不同的关断切换速度级中的一个。还应理解,三个或更多个速度级可以用于关断。
评估单元14被配置成接收控制信号13并且基于控制信号13来控制多级栅极驱动器16。在一个示例中,评估单元14可以是FPGA或其他处理电路。特别地,评估单元14可以基于控制信号13来激活或停用用于导通和/或关断的一个或更多个切换速度级。另外,评估单元14还接收反馈信息(即,di/dt)并且进一步控制关断切换速度级中的一个或更多个的持续时间或时间部分。因此,评估单元14基于控制信号13来控制时序或者一个或更多个关断切换速度级。
主驱动器被配置成控制功率晶体管10的导通和关断。在导通切换级期间,主驱动器向功率晶体管10的控制端子(即,栅极端子)提供导通电流(即,电流Io+)。对于不具有独立导通升压级的多级驱动器,功率晶体管10的导通切换速度和压摆率由耦接在主驱动器与控制端子之间的电阻器的大小来限定。此处,压摆率可以指功率晶体管的漏极-源极电压VDS的斜率或漏极电流iD的斜率。调节VDS和iD二者的压摆率。可以将漏极电流称为负载电流,并且可以将漏极-源极电压VDS称为晶体管的负载端子两端的电压。对于IGBT,负载端子两端的电压是集电极-发射极电压VCE。
在晶体管10从关断状态转变至导通状态并保持在导通状态的导通时间间隔内保持恒定的导通电流(即电流Io+)。导通电流对功率晶体管的栅极端子进行加载,使得栅极电压足以使晶体管10导通。另外,压摆率控制技术使用升压关断时间间隔和关断时间间隔。升压关断时间间隔通常可以称为升压时间间隔,而导通时间间隔和关断时间间隔通常可以称为切换状态时间间隔。
相比之下,关断切换级从功率晶体管10的控制端子(即,栅极端子)汲取关断电流(即,电流Io-)。一个或更多个关断切换速度级可以被激活以调节关断电流和栅极电压,并且因此调节功率晶体管的关断切换速度和压摆率。
特别地,升压关断电流可以使栅极端子放电,使得栅极电压足以使晶体管10关断。可替选地,升压关断电流可以是预升压关断电流,该预升压关断电流使功率晶体管的栅极端子放电,使栅极电压接近、但仍高于夹断电压,使得晶体管仍处于导通。随后,在关断时间间隔期间施加关断电流电平以使晶体管关断。关断电流的幅度通常低于升压关断电流幅度,但足以使晶体管关断和/或保持晶体管关断。是否使用用于加速关断切换的升压关断电流可以由控制信号13指示。
功率晶体管的关断过程通常由较长的关断传播延迟时间支配。在半桥配置中,传播延迟决定了死区时间的大小。由于没有能量传输到电力电子转换器的负载,因此目标是尽可能减少死区时间。期望根据功率晶体管10的工作点向量对关断过程——并且特别地是升压关断持续时间TB或其时间分量——进行单独和自动的调节,以便实现功率晶体管及其互补功率晶体管(即,有源功率晶体管)的最佳性能。升压关断持续时间TB可以被称为加速持续时间、升压持续时间、升压时间或升压时间间隔。
评估单元14被配置成基于控制信号13确定是否使用升压关断电流以及针对升压级要激活哪个关断切换级。另外,反馈信息(即,di/dt)表示晶体管10的实时工作点向量。评估单元14使用反馈信息(即,di/dt或ΔV)来确定升压级(TB)的持续时间或时间部分,并且因此确定激活的关断切换级的持续时间或时间部分。另外,可以使用两个或更多个关断切换级。两个或更多个关断级可以同步激活和停用、同步激活和异步停用、或者异步激活和停用。例如,可以同时激活两个关断级,并且基于不同的停用时间顺序地停用两个关断级。此外,可以将每个关断级激活达相同的持续时间或不同的持续时间。
多级栅极驱动器16包括晶体管10的一个用于导通的控制级和一个或更多个用于关断的控制级。如上所说明的,可以使用不同的关断切换级来控制晶体管10关断的速度。因此,每个切换级对应于不同的切换速度,切换速度在关断切换事件期间(即,在关断瞬态期间)调节晶体管10的压摆率。
作为控制电路的一部分的反馈电路18被配置成测量功率晶体管10的特性,以便得出晶体管10的切换电流(即负载电流)的时间导数,或者得出与时间导数直接成比例的参数(例如ΔV)。因此,反馈电路18测量反馈信息(即di/dt或ΔV)。因此,切换电流的时间导数di/dt实际上是负载电流的时间导数diD/dt。如下面将描述的,切换电流的时间导数可以根据测量包括在负载路径中并且串联耦接至功率晶体管10的杂散电感两端的电压来得出。根据欧姆定律(diD/dt=ΔV/L),杂散电感两端的电压差ΔV与diD/dt成比例,并且该电压差ΔV可以与用于调节第一升压阶段和第二升压阶段的一个或更多个阈值进行比较。换言之,ΔV可以用作diD/dt的表示。
图2A是根据一个或更多个实施方式的包括测量电路的栅极驱动器***100A的示意图。图2B是根据一个或更多个实施方式的包括另一种类型的测量电路的栅极驱动器***100B的示意图。图2C是根据一个或更多个实施方式的包括另一种类型的测量电路的栅极驱动器***100C的示意图。图2D是根据一个或更多个实施方式在功率晶体管10的关断期间由多级栅极驱动器16的驱动器生成的控制电压的波形图。应当理解,虽然功率晶体管10被描绘为低侧晶体管,但是也为互补晶体管对的高侧晶体管提供了类似的栅极驱动器***。因此,对于每个功率晶体管而言栅极驱动器***是重复的。
本示例的多级栅极驱动器16使用用于关断的两级控制的示例来示出。两个关断级由两个单独可控的串联电阻器R1和R3实现。另外,单个导通级由两个独立可控的串联电阻R1和R2实现。
通常,栅极驱动器***100测量晶体管10的关断期间切换电流的时间导数diD/dt或ΔV,并且将切换电流的时间导数diD/dt或ΔV与触发阈值(例如,过冲阈值)进行比较,以确定比较结果。基于比较结果,栅极驱动器***100调整在其期间加速关断级被激活的加速关断级的持续时间TB或时间部分,从而调整其相应的切换速度。
多级栅极驱动器16包括主驱动器16a,主驱动器16a被配置成控制功率晶体管10的导通和关断。多级栅极驱动器16还包括切断驱动器16b,切断驱动器16c被配置成加速或提升晶体管10的关断时间。因此,切断驱动器16b通过实现比主驱动器16a更快的切换速度来补充主驱动器16a的关断功能。
用于改变晶体管10的切换状态的控制信号13由评估单元14处理。评估单元14可以是快速FPGA或控制多级栅极驱动器16的栅极驱动器级的其他栅极驱动器控制器。评估单元14生成控制各个驱动器16a和16b之一的驱动器控制信号15a和15b。因此,由驱动器16a和16b驱动的晶体管10的导通和关断功能可以根据这些控制信号15a和15b被激活和停用。驱动器16a和16b中的每一个被配置成基于它们各自的驱动器控制信号15a和15b来生成低(负)控制电压或高(正)控制电压,以控制功率晶体管10处的栅极电流的流动。
主驱动器16a电耦接至非常大的串联电阻器Rl并且控制晶体管10的慢速切换。电阻器R1的电流路径是双向的,并且用于在晶体管的导通和关断期间传导栅极电流IG。因此,通过电阻器R1的栅极电流IG在导通期间对栅极电流Io+有贡献,并且在关断期间对栅极电流Io-有贡献。
应当优选地将该串联电阻器Rl选择为至少大到使得切换过程在计划工作范围的每一工作点向量处满足目标的冲突。因此,具有高值的串联电阻器R1必须确保切换过程满足针对所有工作点向量的一个或更多个振荡标准。一个或更多个振荡标准可以意味着晶体管10的漏极-源极电压VDS、晶体管10的漏极电流iD和/或晶体管10的漏极电流的时间导数diD/dt没有振荡、基本上没有振荡、或者具有在不超过晶体管10的VDS的过压或过冲阈值的容限内的振荡。例如,一个或更多个振荡标准可以导致振荡幅度(峰到峰)的90%减小。
主驱动器16a还电耦接至较小的串联电阻器R2,该串联电阻器R2控制晶体管10的更快的导通切换。较小的串联电阻器R2与电阻器R1并联耦接,并且还与定向二极管D1串联。定向二极管Dl使电流能够流向栅极或晶体管10但阻止相反方向的电流。因此,串联电阻器R2的电流路径不参与晶体管10的关断控制。此处,串联电阻器R2的电阻值可以根据由主驱动器16a设置的切换速度来选择。通常,串联电阻器R2使更高的栅极电流Io+流向晶体管10的栅极,从而产生加速的栅极充电和更短的导通时间。具体地,在晶体管10的导通期间,串联电阻器R2的电流路径向栅极电流Io+贡献升压电流IGon。由电阻器R2提供的较低电阻路径加速了切换。
关断驱动器16b电耦接至定向二极管D2和串联电阻器R3并且控制晶体管10的更快关断切换。定向二极管D2使得能够从晶体管10的栅极汲取升压关断电流IGoff,但是阻止相反方向的电流。此处,串联电阻器R3的电阻值可以根据由关断驱动器16b设置的切换速度来选择。通常,串联电阻器R3使得能够从晶体管10的栅极吸取更高的栅极电流Io-,从而产生加速的栅极放电和更短的关断时间。仅当晶体管10充当互补晶体管对的无源晶体管并且另一晶体管(图2A中未示出)充当有源晶体管时,关断驱动器16b才被激活。
转向图2D,切断驱动器16b在产生高(H)控制电压时被视为关断,以及在产生低(L)控制电压(可能为负)时被视为导通。切断驱动器16b处的低控制电压导致通过二极管D2从晶体管10的栅极汲取电流。类似地,主驱动器16a通过在晶体管10的关断期间将其控制电压驱动为低(负)来通过电阻器R1汲取关断电流的一部分。设置低控制电压,使得它们处于比栅极电压更低的电势,这导致关断电流从栅极流向驱动器,并且导致栅极电压下降——从而导致晶体管10关断。
为了优化目标的冲突,关断驱动器16b在关断过程期间被短暂地接通。当切断驱动器16b接通时,如图2D所示,切断驱动器16b在其输出端生成升压脉冲BP(即,低(负)控制电压的脉冲)。这导致关断过程的加速,因为较低的电阻加速了切换。特别地,评估单元14经由用于主驱动器16a和用于关断驱动器16b的控制信号15a和15b切换到低(负)控制电压。由于两个驱动器16a和16b生成低(负)控制电压,因此主驱动器16a和关断驱动器16b都从晶体管10汲取栅极电流以使晶体管10关断。主驱动器16a保持该低(负)电压电平以汲取栅极电流以及/或者将晶体管10保持在关断状态直到控制信号13启动导通切换事件。
评估单元14通过在无源晶体管的关断期间评估无源晶体管来确定升压持续时间TB。一旦切换加速的升压持续时间TB已经过去,评估单元14就经由控制信号15b将关断驱动器16b切换到高(正)控制电压,从而根据受控升压持续时间TB结束升压脉冲BP。一旦关断驱动器16b处的控制电压被切换为正,定向二极管D3就变为反向偏置并且防止另外的电流流(汲取)到关断驱动器16b,使得关断驱动器16c不再参与关断切换过程。换句话说,一旦关断驱动器16b被停用,关断切换过程就被约束到主驱动器16a的控制速度。
如果评估单元14已经根据晶体管10的工作点向量正确设置了加速的升压持续时间TB,则可以实现满足有源晶体管的振荡标准(即没有振荡、基本没有振荡或具有在不超过有源晶体管的VDS的过压或过冲阈值的容限内的振荡)的快速切换过程。另一方面,如果评估单元14检测到有源晶体管的切换电流中的振荡,则评估单元14可以调整加速持续时间TB,使得在随后的关断切换事件中满足振荡标准。事实上,有源晶体管和无源晶体管两者的振荡标准可以通过在其关断期间监测无源晶体管来满足。
因此,在无源晶体管的关断切换过程之后,评估单元1相对于振荡标准(例如,对照振荡阈值)来评估切换电流的时间导数diD/dt。为了获得切换电流的时间导数diD/dt,实现为反馈电路18的一部分的比较器19接收电压降ΔV(即电压差VL),并且将电压降ΔV与振荡阈值进行比较。可以使用沿着无源晶体管的负载路径与无源晶体管串联耦接的杂散电感L两端的电压降ΔV作为切换电流的时间导数diD/dt的表示。实际上,杂散电感可以通过从晶体管10的源极焊盘到晶体管10的源极引脚的布线来形成。
如果电压降ΔV在振荡监测周期期间越过(例如,等于或超过)预定振荡阈值,则比较器19被配置成输出指示已经越过振荡阈值的信号,该信号还指示尚未满足振荡标准。例如,超过阈值可能意味着测量值变得比负阈值更负或者比正阈值更正。ΔV通过振荡阈值的方向是基于测量电路的配置预先确定的。通常,无源晶体管在其关断期间的dv/dt阶段内的di/dt的第一振荡下冲或过冲具有最大幅度,并且是超过振荡极限的振荡是否存在的良好指示。
在图2A中,比较器19测量和/或接收杂散电感L两端的电压降ΔV,杂散电感L沿晶体管10的负载路径与晶体管10串联耦接。特别地,杂散电感L耦接至晶体管10的负载路径端子,例如源极端子。杂散电感L可以是例如充当杂散电感器的线(例如,接合线或印刷电路板导线)。
比较器19接收电压降ΔV和预定振荡阈值Ref1,并且生成比较器输出信号,该比较器输出信号指示杂散电感L两端的瞬时电压差或电压降ΔV在振荡监测周期期间是否越过预定振荡阈值Ref1。预定振荡阈值Ref1可以作为来自参考电压源的参考电压来提供,并且可以基于杂散电感L的已知电感值来设置。
可替选地,评估单元14可以接收杂散电感L两端的瞬时电压降ΔV并且基于瞬时电压降ΔV和杂散电感L的已知的预存储值来计算电流变化的瞬时速率diD/dt(安培每秒)以与预定振荡阈值进行比较。因此,作为控制电路的一部分并且在图1中示出的反馈电路18至少包括杂散电感L、比较器19和用于评估比较器结果的评估单元14的一部分(即,信号处理电路)。评估单元14还可以用于计算切换电流的时间导数diD/dt。反馈电路18也可以与评估单元14集成。
因此,比较器19或评估单元14对照振荡标准来评估切换电流的时间导数diD/dt(或ΔV)。然而,取决于应用的时钟频率,它可能不是时间关键(time-critical)的。例如,对于功率晶体管10的40kHz的高切换频率,必须在25μs内进行评估,而对于较低的时钟频率,可用时间相应地增加。基于该评估,评估单元14调节下一关断切换事件的切换加速的持续时间TB(即,关断驱动器16b被激活的时间量或关断驱动器16b在切换回到阴极处的正控制电压之前在定向二极管D3的阴极处生成负控制电压的时间量)。
切换加速的持续时间TB的这种调节包括:在切换电流的时间导数diD/dt(或ΔV)满足振荡标准的情况下维持电流持续时间设置,或者在切换电流的时间导数diD/dt(或ΔV)不满足或超过振荡标准的情况下调节(例如,减小)持续时间设置。例如,如果电压降ΔV在振荡监测周期期间越过预定振荡阈值Ref1,则切换电流的时间导数diD/dt不满足振荡标准。可替选地,在切换电流的时间导数diD/dt满足振荡标准的情况下,评估单元14可以通过增加持续时间来调节持续时间设置。例如,如果电压降ΔV在振荡监测周期期间没有越过预定振荡阈值Ref1,则切换电流的时间导数diD/dt满足振荡标准。以这种方式,通过在满足振荡标准的情况下递增地增加持续时间设置并且在不满足振荡标准的情况下递增地减小BP的升压持续时间设置,可以基于实时获取的工作点向量的测量结果来找到升压持续时间设置的上限。
可以通过满足一个或更多个条件来定义振荡监测周期,将参照图4A至图4E对其进行进一步描述。在一些情况下,第二比较器20可以用于通过将电压降ΔV与由另一电压源提供的监测阈值Ref2进行比较来触发振荡监测周期。除了满足一个或更多个条件之外,比较器20可以被配置成在检测到电压降ΔV越过监测阈值Ref2时触发振荡监测周期。
在图2B中,反馈电路18包括电容器C和与晶体管10并联耦接的串联电阻器R电路。此处,被实现为反馈电路18的一部分的比较器19测量电阻器R两端的电压降ΔV。电压降ΔV表示在第一关断切换事件期间晶体管10两端的电压的时间导数,并且被反馈电路18和评估单元14以与本文所述类似的方式使用。代替无源晶体管的切换电流的时间导数,跨无源晶体管的电压的时间导数可以用于评估振荡。
在图2C中,反馈电路18包括分压器,该分压器包括电阻器R1和电阻器R2。分压器与晶体管10并联耦接。此处,被实现为反馈电路18的一部分的比较器19测量电阻器R2两端的电压降ΔV。电压降ΔV表示在第一关断切换事件期间晶体管10两端的电压的时间导数,并且由反馈电路18和评估单元14以本文描述的类似方式使用。代替无源晶体管的切换电流的时间导数,跨无源晶体管的电压的时间导数可以用于评估振荡。
图3A是根据一个或更多个实施方式的包括用于驱动互补功率晶体管对的栅极驱动***的负载驱动***300的示意图。特别地,负载驱动***300通过供应和汲取负载电流Iload来驱动电感负载Lload。负载驱动***300包括以半桥连接并且由它们各自的高侧两级控制器100HS和低侧两级控制器100LS驱动的高侧晶体管10HS和低侧晶体管10LS。高侧两级控制器100HS和低侧两级控制器100LS都包括结合图1描述的栅极驱动***100的电路。特别地,两级控制器100HS和100LS都包括控制器12、FPGA14和多级门驱动器16。在一些情况下,两级控制器100HS和100LS的控制器12可以组合。
当晶体管用作互补晶体管对中的无源晶体管时,两级控制器100HS和100LS都对它们各自的晶体管的振荡进行评估。因此,当晶体管10HS作为无源晶体管被关断时,两级控制器100HS对照振荡标准来评估晶体管10HS的切换电流的时间导数diD/dt(例如,ΔV),并且基于该评估来针对晶体管10HS的下一个关断切换事件调节其升压持续时间TB。类似地,当晶体管10LS作为无源晶体管被关断时,两级控制器100LS对照振荡标准来评估晶体管10LS的切换电流的时间导数diD/dt(例如,ΔV),并且基于该评估来针对晶体管10LS的下一个关断切换事件调节其升压持续时间TB。因此,两个不同的升压持续时间TB由相应的两级控制器100HS和100LS监测和调节。通过这样做,有源晶体管的切换电流(即漏极电流)中的振荡可以在其导通期间被调节到期望的极限或完全被防止,从而防止有源晶体管中的切换损耗。
功率晶体管10Hs和10LS以半桥配置连接并且耦接至DC电源CDC。另外,每个晶体管10HS和10LS具有跨其负载端子(例如,漏极端子和源极端子)耦接的续流二极管D3或D4。如图2A中类似地呈现的,每个晶体管10HS和10LS具有串联连接的杂散电感器LHS或LLS,以用于测量在关断切换事件期间由其比较器19或其评估单元14评估的diD/dt(例如,ΔV)。具体地,反馈电路18HS和18LS被配置成测量它们各自的杂散电感器LHS和LLS两端的瞬时电压降ΔV1或ΔV2,以用于与预定振荡阈值Ref1进行比较。
图3B是在有源晶体管的导通期间和在无源晶体管的关断期间由负载驱动***300的两级控制器100HS和100LS生成的控制电压的波形图。此处,高信号电平H对应于由栅极驱动器生成的正控制电压,以及低信号电平L对应于由栅极驱动器生成的负控制电压。由主驱动器16a生成的控制信号可以称为控制电压Vctr,以及由关断驱动器16b生成的控制信号可以称为控制电压VB,off。
在时间t1处,通过将无源晶体管的主驱动器16a和关断驱动器16b都驱动为低以使它们生成负控制电压来切断无源晶体管。在切换回正控制电压之前,无源晶体管的关断驱动器16b生成其负控制电压作为具有升压持续时间TB的升压脉冲BP。
在跟随关断时间t1的设定死区时间tD,on之后,有源开关在时间t2处导通。因此,有源开关的主驱动器16a的输出电压被切换为高至正控制电压。当有源晶体管的主驱动器16a的输出电压是正控制电压时,相对于定向二极管D1,流过比R1小得多的串联电阻器R2的电流是可能的。因此,加速了栅极电容充电。这种两级驱动实现了具有两个不同栅极电容放电速率的无源晶体管的关断操作和具有单个快速栅极电容充电速率的有源开关的导通操作。
图4A示出了在无源晶体管的关断期间和在有源晶体管的导通期间有源晶体管和无源晶体管的归一化电流、电压和控制波形。具体地,针对有源晶体管和无源晶体管两者示出了漏极电流iD和漏极-源极电压VDS,以及控制信号Vctr和VB,off、无源晶体管的栅极-源极电压VGS和无源晶体管的切换电流的时间导数diD/dt(例如,ΔV)的表示,无源晶体管的切换电流的时间导数diD/dt(例如,ΔV)是对照振荡标准来进行评估的,包括将ΔV与振荡阈值Ref1进行比较。
在图4A中,使用具有较长升压持续时间TB的升压脉冲BP,其导致有源晶体管和无源晶体管的漏极电流中、无源晶体管的漏极-源极电压VDS中和无源晶体管的栅极-源极电压VGS中的振荡。这导致在不基于测量的工作点向量对切换加速持续时间TB进行调节的情况下无源功率晶体管的关断的快速切换。此处,使用具有低切换损耗的纯欧姆切换过程。因此,切换过程是快速的,并且最佳地利用功率晶体管10的电能力,但是会引起大的振荡。
图4B针对无源晶体管的关断切换事件和有源晶体管的导通切换事件,并且示出了根据一个或更多个实施方式的在使用快速切换和调节后的加速持续时间TB时针对这些事件的有源晶体管和无源晶体管的归一化电流、电压和控制波形。在图4B中,使用具有调节后的升压持续时间TB的升压脉冲BP,这导致在有源晶体管和无源晶体管的漏极电流中、在无源晶体管的漏极-源极电压VDS中以及在无源晶体管的栅极-源极电压VGS中几乎没有振荡。图4B中所描绘的调节后的升压持续时间TB比图4A中所描绘的未经调节的升压持续时间TB短。
应当注意,在图4B中,ΔV在振荡监测周期期间不越过振荡阈值Ref1,并且因此指示已经满足振荡标准。当没有检测到对振荡标准的违反时,评估单元14在无源晶体管的关断转变结束时结束振荡监测周期,这在其漏极-源极电压VDS达到稳定最大值时发生。
当切换半桥时,无源晶体管的漏极-源极电压VDS和漏极电流iD在导通有源晶体管时也会经历振荡。无源晶体管的漏极-源极电压VDS或漏极电流iD的振荡大小可以与有源晶体管处的漏极电流iD的振荡大小相关(例如成比例),反之亦然。例如,无源晶体管的漏极-源极电压VDS和漏极电流iD中的大振荡指示有源晶体管的漏极电流iD中的大振荡,同时无源晶体管的漏极-源极电压VDS和漏极电流iD中的较小振荡或无振荡指示有源晶体管的漏极电流iD中的较小振荡或无振荡。
另外,可以监测和评估无源晶体管的漏极-源极电压VDS或漏极电流iD以确定在有源晶体管处是否存在违反振荡标准的振荡。例如,可以对照作为有源晶体管的振荡标准的相应的阈值极限或相应容限窗来评估无源晶体管的漏极-源极电压VDS、无源晶体管的漏极电流iD或无源晶体管的VDS或iD的时间导数。如果检测到无源晶体管的漏极-源极电压VDS、无源晶体管的漏极电流iD或无源晶体管的VDS或iD的时间导数越过其相应的阈值极限或相应的容限窗,则评估电路14可以检测到在有源晶体管导通切换事件期间在有源晶体管处发生了不可接受的振荡。换言之,在有源晶体管的导通期间,可以在无源晶体管处检测到大的振荡。根据在无源晶体管的关断期间在其处的这种振荡检测,可以推断在有源晶体管的导通期间在有源晶体管处发生了iD中的大振荡。
图4A和图4B中示出的未经调节的加速持续时间TB与调节后的加速持续时间TB之间的比较如下所述,其中,有源晶体管和无源晶体管的两种切换操作从无源晶体管的切断时间t1开始。在时间t1处,无源晶体管关断。由于此时负载电流流过负载和无源晶体管的续流二极管,因此两个晶体管的电压VDS和电流iD波形不受影响。因此,无源晶体管的这种关断操作被称为“无源关断”。根据RC电路,无源晶体管的栅极电容(即,栅极-源极电压VGS)的放电过程是指数的。栅极电压没有表现出米勒平台(miller plateau)。
在跟随无源晶体管关断时间t1的预定义的死区时间tD,on之后,有源晶体管在时间t2处导通。当有源晶体管的栅极电容在时间t3处被充电直至其阈值电压时,有源晶体管开始导通,并且有源晶体管的导通过程的di/dt阶段开始,在此期间,切换电流从无源开关换向到有源开关。换句话说,有源开关的漏极电流iD在时间t3处开始增加,并且无源开关的漏极电流iD在时间t3处开始减少。有源晶体管的漏极-源极电压VDS在时间t3处也开始减小。无源晶体管的切换电流的时间导数diD/dt在时间t3处也开始减小,变成负值。在时间t3与t4之间的电流换向期间,无源晶体管保持断开。当无源开关的漏极电流iD过零时,电流换向完成,这发生在时间t4处,并且标志着接通过程的dv/dt阶段的开始。此时,无源晶体管接管有源晶体管的电压,并且无源晶体管的漏极-源极电压VDS开始增加。在此阶段的无源晶体管的正dVDS/dt导致米勒电容(CGD)两端的位移电流,该位移电流对栅极电容(CGS)进行充电。当该位移电流导致无源晶体管的栅极电压再次越过其阈值电压时,根据无源晶体管的转移特性,沟道的小电流流动是可能的。这导致两个晶体管之间出现瞬时交叉电流。这种效应通常被称为相短路。然而,应当严格注意这种短路的低电流和短持续时间。该现象是所谓的寄生导通(PTO),这是不期望的。
图4A所示的切换操作表现出高振荡,但没有PTO。该切换操作的升压持续时间TB比图4B中的切换操作的升压持续时间长。图4A中栅极电容的加速放电由于更长的升压持续时间TB而持续更长时间,并且在时间t4处无源晶体管的栅极电压更低。因此,导致PTO发生的所需米勒电荷更高。时间t4处的栅极电压可以通过升压持续时间TB来调节。如图4B所示,当升压持续时间TB变得更短时,栅极电容的加速放电的持续时间更短,并且在时间t4处无源晶体管的栅极电压更高。PTO发生所需的米勒电荷减少,如由实线所示的切换操作所示。可以看出,在具有PTO的切换操作期间,无源晶体管的过压和电压振荡几乎消失。
由于无源晶体管的切换电流的时间导数diD/dt(例如,ΔV)与振荡成比例,因此该信号可以用于对本文所描述的实施方式中的振荡进行评估,并且调节升压持续时间TB以减少或消除振荡。根据diD/dt=ΔV/L,无源开关的切换电流的时间导数diD/dt与无源晶体管的对应杂散电感LHS或LLS两端的电感器电压降ΔV(即,ΔV1或ΔV2,取决于哪个晶体管充当无源晶体管)成比例,电感器电压降ΔV可以以上述方式测量。
虽然图4A和图4B中示出了测量的电压降ΔV,但也可设想可以将测量的电压降ΔV转换为切换电流的时间导数diD/dt,并且将切换电流的时间导数diD/dt与对应的负阈值进行比较,以检测振荡。
图4C至图4E示出了用于触发振荡监测周期的各种方法,在该振荡监测周期期间,评估无源晶体管的切换电流的时间导数diD/dt(例如,ΔV)是否越过振荡阈值Ref1。振荡监测周期旨在被设置成抑制毛刺或阈值越过的错误检测。例如,通过确保振荡监测周期在升压脉冲BP结束之后开始,可以忽略在升压脉冲BP的转变边沿期间可能越过振荡阈值Ref1的ΔV中的振荡。通过设置振荡阈值Ref1或者通过调节振荡监测周期的触发时间,也可以忽略在升压脉冲BP与无源晶体管的漏极-源极电压VDS在时间t4处开始接管的时间之间可能发生的ΔV中的小毛刺。振荡监测周期的触发时间(即,开始时间)表示为tm。
在图4C中,振荡监测周期在升压脉冲BP的第二次瞬变后开始。换句话说,振荡监测周期在升压脉冲BP的升压时间间隔期满之后开始。由于评估单元14对升压时间间隔的持续时间进行配置,因此对于评估单元14而言升压时间间隔的期满时间是已知的。因此,评估单元14可以在时间tm处开始评估ΔV,可以在时间tm处启用比较器19以实现对照振荡阈值Ref1对ΔV的评估,或者可以在时间tm处实现比较器19的输出的评估。当ΔV由于无源晶体管处的振荡而增加并且越过正振荡阈值Ref1时,检测到振荡,并且振荡监测周期结束。
在图4D中,振荡监测周期在升压脉冲BP的第二次瞬变后再次开始。然而,在这种情况下,评估单元14将时间tm处的开始设置到在升压脉冲BP的升压时间间隔已经期满之后的固定时间间隔。换句话说,评估单元14在跟随升压时间间隔的预定时间间隔期满之后启动振荡监测周期,其中,该预定时间间隔从升压时间间隔期满开始。因此,评估单元14可以在时间tm处开始评估ΔV,可以在时间tm处启用比较器19以实现对照振荡阈值Ref1对ΔV的评估,或者可以在时间tm处实现比较器19的输出的评估。当ΔV由于无源晶体管处的振荡而增加并且越过正振荡阈值Ref1时,检测到振荡,并且振荡监测周期结束。
在图4E中,振荡监测周期在升压脉冲BP的第二瞬变后再次开始。然而,在这种情况下,评估单元14在ΔV越过(例如,变得等于或更负于)监测阈值Ref2的时间处触发在时间tm处的开始。特别地,无源晶体管处的漏极电流由于关断而导致的下降引起在时间t3处开始的负ΔV。当ΔV在时间tm处下降到非零的负监测阈值Ref2以下时,评估单元14触发振荡监测周期。对照监测阈值Ref2的ΔV的评估仅在满足图4C或图4D中针对时间tm设置的条件使得可以抑制ΔV中的毛刺的情况下才有效。因此,评估单元14在升压时间间隔期满之后并且当ΔV越过监测阈值Ref2时触发振荡监测周期。当ΔV由于无源晶体管处的振荡而增加并越过正振荡阈值Ref1时,检测到振荡,并且振荡监测周期结束。
在所有情况下,评估单元14被配置成在升压脉冲BP的升压时间间隔到期后比较电压降信号ΔV,以确定振荡监测期间是否发生了(令人不满意的)振荡。如果在振荡监测周期期间没有检测到令人不满意的振荡,则评估单元14确定无源晶体管的电压降信号ΔV或切换电流的时间导数diD/dt满足振荡标准到令人满意的程度。
如果在振荡监测期间的任何点处无源晶体管的ΔV都没有越过振荡阈值Ref1,则认为有源晶体管的导通没有振荡。切换过程仍然无振荡的最大升压时间TB被定义为最佳升压时间,并且可以被定义为例如当电压降信号ΔV的第一振荡过冲或下冲的峰值在振荡阈值Ref1的预定义余量内但没有越过振荡阈值Ref1时出现。如果“越过”阈值被解释为超过阈值,则最佳升压时间在电压降信号ΔV的第一振荡过冲或下冲的峰值恰好等于振荡阈值Ref1时出现。由于来自具有PTO的切换操作的电压降信号ΔV正好达到振荡阈值Ref1,因此该升压时间是该工作点的最佳升压时间。
从图4B中可以看出,必须对升压时间TB进行优化设置,以利用PTO效应并且避免由于过多PTO而导致的增加的功率损失。过长的升压时间会导致强烈振荡,以及过短的升压时间会导致增加的相短路。PTO对切换操作的影响强烈依赖于工作点。这意味着最佳增压时间会随着工作点的变化而变化。因此,依赖于工作点的控制是必要的。用于减少或避免在无源开关被无源切断时电压拾取期间的振荡以及同时仅损耗能量的少量增加的最佳升压时间可以使用本文描述的跟踪控制原理以依赖于工作点的方式来实现。
如上所述,电压降信号ΔV或切换电流的时间导数diD/dt由升压控制电路对照阈值极限进行评估,以调节由关断驱动器16b实现的加速持续时间TB。对照振荡阈值Ref1评估电压降信号ΔV,振荡阈值Ref1是如下边界:如果电压降信号ΔV在振荡监测周期期间越过该边界,则导致不可接受的振荡的发生。因此,阈值极限设置了用于评估的振荡标准。
因此,可以推测,图4B示出了根据工作点向量设置切换加速的持续时间TB的益处。非最佳升压持续时间TB导致振荡增加或切换速度明显变慢。
如上所述,反馈电路18被配置成在无源晶体管的当前关断切换事件期间评估压降信号ΔV,使得在需要时可以调节针对同一晶体管的下一关断切换事件的下一升压脉冲,以根据工作点优化升压脉冲。评估单元14使用评估的结果来调节与晶体管10的下一关断切换事件相对应的下一升压脉冲的升压时间TB。通过这样做,评估单元14旨在减少无源晶体管的漏极-源极电压VDS、漏极电流iD和栅极-源极电压VGS的振荡,以及减少有源晶体管的漏极电流iD的振荡。
图5是根据一个或更多个实施方式的调节关断升压时间TB的方法500的流程图。增加升压时间TB也会增加振荡趋势。相反,减小升压时间TB会减小振荡趋势。
注意,如果漏极-源极VDS和漏极电流iD中存在振荡或振铃效应,则振荡通常在升压阶段结束后并且无源开关的漏极电流iD变为零后开始。因此,评估单元14可以根据图4C至图4E设置时间tm,以触发用于检测和/或测量可能存在的任何振荡的监测阶段。在检测到不满足振荡标准的振荡时,评估单元14可以采取进一步的行动。
在操作505中,评估单元14在时间tm处触发振荡监测周期。反馈电路18测量电压降信号ΔV或切换电流的时间导数diD/dt并且对照阈值极限Ref1来评估电压降信号ΔV或切换电流的时间导数diD/dt(操作510)。
在该示例中,比较器19测量电压降信号ΔV并且对照振荡阈值Ref1来评估电压降信号ΔV(操作510)。具体地,在操作510中,比较器19接收电压降信号ΔV,并且将其与振荡阈值Ref1进行比较。可以在振荡监测周期内执行评估,使得如果在预定监测周期期间的任何时间处,电压降信号ΔV越过振荡阈值Ref1,则检测到振荡。如上所述,监测周期在时间tm处开始,并且持续时间足够长以检测振荡,如果振荡存在的话。在监测周期结束时,如果没有检测到振荡,则评估单元14可以得出“无振荡”的决定。因此,预定监测周期为评估单元14提供了可接受的余量,以确定是否发生了振荡。
在监测期间,反馈电路18(例如,比较器19)将电压降信号ΔV与振荡阈值Ref1进行比较。如果电压降信号ΔV越过振荡阈值Ref1(是),则该晶体管的下一无源关断切换操作的切换加速度的升压时间TB减少第一预定量的第一适应时间ΔT1(操作515)。例如,在该示例中升压时间TB减少了5ns。另一方面,如果电压降信号ΔV没有越过振荡阈值Ref1(否),则该晶体管的下一无源关断切换操作的切换加速度的升压时间TB增加第二预定量的第二适应时间ΔT2(操作520)。例如,在该示例中升压时间TB增加了5ns。将理解的是,第一预定量ΔT1和第一预定量ΔT2可以是相等的量或不同的量。另外,能够构想更长的适应时间,同样能够构想减少的适应时间。
在操作515或520之后,反馈电路18等待下一无源关断切换事件,并且该方法重复。因此,反馈电路18对指示在当前无源关断切换事件期间无源晶体管和/或有源晶体管的振荡的晶体管参数(例如,无源晶体管的电压降信号ΔV或切换电流的时间导数diD/dt)进行评估,以便调节针对下一无源关断切换事件实现的升压时间TB。
在下一无源关断切换事件期间再次评估晶体管参数,以调节针对下一后续无源关断切换事件实现的升压时间TB,依此类推。因此,可以基于在紧在其前的无源关断切换事件中执行的评估,针对每个后续的无源关断切换事件来调节升压时间TB,使得可以根据实时工作点向量动态地调节升压时间TB。
然而,由于设置始终基于先前发生的切换过程,因此切换加速的设置持续时间不一定是理想值。设置持续时间在升压时间TB的设置点附近的容差范围内波动更大。因此,应当设置该设置点,使得在产生的容差范围内满足冲突目标值的标准。
该方法的特性是能够跟踪设置点的每个变化,并且因此跟踪工作点向量。如果不是这种情况,参数的高变化率以及因此目标值的高变化率可能会导致超出目标值冲突的标准。
方法500的优点之一是不需要工作点的先验知识。无需测量诸如DC链路电压、温度或切换电流的变量。仅测量基于欧姆定律(diD/dt=ΔV/L)的电压降ΔV或切换电流的时间导数diD/dt。因此,对于切换加速的升压时间TB的工作点向量依赖性,无需创建详细描述或列表。这节省了应用中的开发工作和必要的硬件实现方式。
另外,可以在一定限度内根据需要精细地设置升压时间TB的目标值的离散化,使得在设置持续时间与各个工作点向量所需的切换加速的持续时间之间存在最佳匹配。这确保了可以达到的最低切换损耗满足目标值标准。同样重要的是,始终存在的参数波动不会引起任何问题,因为它们始终适用于相应的情况。
另外,如果以受控方式使用通常被认为对半导体开关有害的PTO效应,则可以降低有源晶体管的导通过程的振荡幅度。基于正常的两级控制的跟踪控制用于最佳地调节依赖于工作点的PTO效应。
鉴于上述,方法500使得能够简单地实现消除SiC MOSFET的振荡趋势与切换损耗之间的目标值冲突。可以将其应用于SiC MOSFET的两级或多级控制的可能实现。
下面提供另外的实施方式。
1.一种被配置成驱动负载的栅极驱动器***,该栅极驱动器***被配置成驱动半桥电路,该半桥电路包括以互补方式切换的第一晶体管和第二晶体管,该栅极驱动器***包括:第一栅极驱动器电路,其耦接至第一晶体管的第一栅极端子,并且被配置成控制第一栅极端子处的第一栅极电压,以便在切换状态之间驱动第一晶体管,第一栅极驱动器电路被配置成在第一多个导通切换事件期间生成第一导通电流以导通第一晶体管;第二栅极驱动器电路,其耦接至第二晶体管的第二栅极端子,并且被配置成控制第二栅极端子处的第二栅极电压,以便在切换状态之间驱动第二晶体管,第二栅极驱动器电路被配置成在第一多个关断切换事件期间生成第一关断电流以关断第二晶体管,其中,第二栅极驱动器电路包括第一驱动器,该第一驱动器被配置成从第二栅极端子汲取第一关断电流的第一部分以使第二栅极电压的第一部分放电,其中,第二栅极驱动器电路包括第二驱动器,该第二驱动器被配置成在第一升压时间间隔期间从第二栅极端子汲取第一关断电流的第二部分以使第二栅极电压的第二部分放电;第一测量电路,其被配置成在第二晶体管转变至关断状态的第一关断切换事件期间测量第二晶体管的第一晶体管参数,其中,第一晶体管参数指示在第一晶体管转变至导通状态的对应第一导通切换事件期间第一晶体管处的振荡;以及至少一个控制电路,其被配置成控制第一驱动器汲取第一关断电流的第一部分,并且控制第二驱动器汲取第一关断电流的第二部分,其中,至少一个控制电路还被配置成基于所测量的第一晶体管参数来调节第一升压时间间隔的长度。
2.根据实施方式1的栅极驱动器***,还包括:第二测量电路,其被配置成在第一晶体管转变至关断状态的第二关断切换事件期间测量第一晶体管的第二晶体管参数,其中,第二晶体管参数指示在第二晶体管转变至导通状态的对应第二导通切换事件期间第二晶体管处的振荡,其中,第一栅极驱动器电路被配置成在第二多个关断切换事件期间生成第二关断电流以关断第一晶体管,其中,第二栅极驱动器电路被配置成在第二多个导通切换事件期间生成第二导通电流以导通第二晶体管,其中,第一栅极驱动器电路包括第三驱动器,该第三驱动器被配置成从第一栅极端子汲取第二关断电流的第一部分以使第一栅极电压的第一部分放电,其中,第一栅极驱动器电路包括第四驱动器,该第四驱动器被配置成在第二升压时间间隔期间从第一栅极端子汲取第二关断电流的第二部分以使第一栅极电压的第二部分放电,并且其中,至少一个控制电路被配置成控制第三驱动器汲取第二关断电流的第一部分,并且控制第四驱动器汲取第二关断电流的第二部分,其中,至少一个控制电路还被配置成基于所测量的第二晶体管参数来调节第二升压时间间隔的长度。
尽管已经公开了各种实施方式,但是对于本领域技术人员将明显的是,可以在不脱离本发明的精神和范围的情况下作出将实现本文所公开的构思的一些优点的各种改变和修改。例如,尽管注意到SiC MOSFET通常切换得如此之快以至于振荡是SiC MOSFET的反复出现的问题,但实施方式可以适用于遇到振荡问题的具有快速切换速度的任何功率半导体。应当理解,在不脱离本发明的范围的情况下,可以利用其他实施方式,并且可以进行结构或逻辑改变。应当提及的是,即使未明确提及,参照特定图说明的特征也可以与其他图的特征组合。对总的发明构思的这样的修改旨在由所附权利要求及其合法等同物覆盖。
此外,所附权利要求由此被并入详细描述中,其中每个权利要求可以独立地作为单独的示例实施方式。虽然每个权利要求可以独立地作为单独的示例实施方式,但是应当注意,尽管从属权利要求可以在权利要求中指与一个或更多个其他权利要求的特定组合,但是其他示例实施方式也可以包括从属权利要求与每个其他从属权利要求或独立权利要求的主题的组合。除非说明不旨在提出特定组合,否则本文提出了这样的组合。此外,即使该权利要求不直接从属于独立权利要求,也旨在将权利要求的特征包括在任何其他独立权利要求中。
还应当注意,说明书或权利要求中公开的方法可以由具有用于执行这些方法的相应动作中的每个动作的装置的设备来实现。例如,本公开内容中描述的技术可以至少部分地以硬件、软件、固件或其任何组合——包括非暂态计算机可读记录介质上的计算***、集成电路和计算机程序的任何组合——来实现。例如,所描述的技术的各个方面可以在一个或更多个处理器内实现,处理器包括一个或更多个微处理器、DSP、ASIC或任何其他等同的集成或分立逻辑电路、以及这样的部件的任何组合。
此外,应理解,说明书或权利要求书中公开的多个动作或功能的公开内容可以不被解释为在指定顺序内。因此,除非这样的动作或功能由于技术原因是不可互换的,否则多个动作或功能的公开内容不会将这些动作或功能限制在特定顺序。此外,在一些实施方式中,单个动作可以包括或可以被分解成多个子动作。除非明确地进行排除,否则这样的子动作可以被包括并且是该单个动作的公开内容的一部分。
Claims (24)
1.一种被配置成驱动负载的栅极驱动器***,所述栅极驱动器***被配置成驱动半桥电路,所述半桥电路包括以互补方式被切换的第一晶体管和第二晶体管,所述栅极驱动器***包括:
栅极驱动器电路,其被耦接至所述第二晶体管的栅极端子,并且被配置成控制所述栅极端子处的栅极电压,以在切换状态之间驱动所述第二晶体管,所述栅极驱动器电路被配置成在多个关断切换事件期间生成关断电流以关断所述第二晶体管,
其中,所述栅极驱动器电路包括第一驱动器,所述第一驱动器被配置成从所述栅极端子汲取所述关断电流的第一部分以使所述栅极电压的第一部分放电,
其中,所述栅极驱动器电路包括第二驱动器,所述第二驱动器被配置成在升压时间间隔期间从所述栅极端子汲取所述关断电流的第二部分以使所述栅极电压的第二部分放电;以及
控制电路,其被配置成在所述第二晶体管转变成关断状态的第一关断切换事件期间测量所述第二晶体管的晶体管参数,其中,所述晶体管参数指示在所述第一晶体管转变成导通状态的相应导通切换事件期间所述第二晶体管处的振荡,
其中,所述控制电路还被配置成控制所述第一驱动器汲取所述关断电流的第一部分,并且控制所述第二驱动器汲取所述关断电流的第二部分,以及
其中,所述控制电路还被配置成基于所测量的晶体管参数来调节所述升压时间间隔的长度。
2.根据权利要求1所述的栅极驱动器***,其中,所述第二驱动器被配置成在所述升压时间间隔开始时将所述关断电流的第二部分的流动激活达所述升压时间间隔的长度,并且在所述升压时间间隔结束时将所述关断电流的第二部分的流动去激活以停止所述关断电流的第二部分的流动。
3.根据权利要求1所述的栅极驱动器***,其中,所述晶体管参数是所述第二晶体管的负载电流的时间导数,或者所述晶体管参数与所述第二晶体管的负载电流的时间导数成比例。
4.根据权利要求1所述的栅极驱动器***,其中,所述晶体管参数是跨所述第二晶体管的电压的时间导数,或者所述晶体管参数与跨所述第二晶体管的电压的时间导数成比例。
5.根据权利要求1所述的栅极驱动器***,其中,所述控制电路被配置成将所述晶体管参数与振荡阈值进行比较以生成比较结果,并且基于所述比较结果来调节所述升压时间间隔的长度。
6.根据权利要求1所述的栅极驱动器***,其中,所述控制电路被配置成将所述晶体管参数与振荡阈值进行比较以生成比较结果,并且基于所述比较结果而针对所述第二晶体管的下一关断切换事件来调节所述升压时间间隔的长度。
7.根据权利要求5所述的栅极驱动器***,其中:
所述控制电路被配置成在监测时间间隔内将所述晶体管参数与所述振荡阈值进行比较,所述比较结果指示所述晶体管参数是否在所述监测时间间隔期间的任何点处越过所述振荡阈值。
8.根据权利要求7所述的栅极驱动器***,其中,所述控制电路被配置成在所述升压时间间隔期满时开始发起所述监测时间间隔。
9.根据权利要求7所述的栅极驱动器***,其中,所述控制电路被配置成在所述升压时间间隔之后的时间间隔期满之后发起所述监测时间间隔,所述时间间隔在所述升压时间间隔期满时开始。
10.根据权利要求7所述的栅极驱动器***,其中,所述控制电路被配置成将所述晶体管参数与监测阈值进行比较,
其中,所述控制电路被配置成在所述晶体管参数越过所述监测阈值的情况下、在所述升压时间间隔期满之后发起所述监测时间间隔。
11.根据权利要求5所述的栅极驱动器***,其中:
所述比较结果指示所述晶体管参数是否超过所述振荡阈值,
在所述晶体管参数超过所述振荡阈值的第一条件下,所述控制电路被配置成针对后续关断切换事件而减小所述升压时间间隔的长度,并且
在所述晶体管参数没有超过所述振荡阈值的第二条件下,所述控制电路被配置成针对所述后续关断切换事件而增加所述升压时间间隔的长度。
12.根据权利要求1所述的栅极驱动器***,其中,所述控制电路包括:
杂散电感,其被串联耦接至所述第二晶体管,并且所述第二晶体管的负载电流流过所述杂散电感,
其中,所述控制电路被配置成在所述第一关断切换事件的监测时间间隔期间,测量所述杂散电感两端的电压差作为所测量的晶体管参数。
13.根据权利要求12所述的栅极驱动器***,其中,在所述第一关断切换事件的监测时间间隔期间,所述控制电路被配置成将所述杂散电感两端的电压差与振荡阈值进行比较以生成比较结果,并且基于所述比较结果来调节所述升压时间间隔的长度。
14.根据权利要求13所述的栅极驱动器***,其中,所述比较结果指示所述杂散电感两端的电压差是否在所述监测时间间隔期间的任何点处越过所述振荡阈值。
15.根据权利要求14所述的栅极驱动器***,其中:
在所述杂散电感两端的电压差在所述监测时间间隔期间的任何点处越过所述振荡阈值的第一条件下,所述控制电路被配置成针对后续关断切换事件而减小所述升压时间间隔的长度,以及
在所述杂散电感两端的电压差在所述监测时间间隔期间的任何点处没有越过所述振荡阈值的第二条件下,所述控制电路被配置成针对所述后续关断切换事件而增加所述升压时间间隔的长度。
16.根据权利要求1所述的栅极驱动器***,其中,所述晶体管参数指示在所述第一晶体管转变成导通状态的所述相应导通切换事件期间所述第一晶体管处的振荡。
17.一种驱动半桥电路的方法,所述半桥电路包括以互补方式被切换的第一晶体管和第二晶体管,所述方法包括:
在多个关断切换事件期间生成关断电流以控制所述第二晶体管的栅极端子处的栅极电压,
其中,生成所述关断电流包括:从所述栅极端子汲取所述关断电流的第一部分以使所述栅极电压的第一部分放电,以及在升压时间间隔期间从所述栅极端子汲取所述关断电流的第二部分以使所述栅极电压的第二部分放电;
在所述第二晶体管转变成关断状态的第一关断切换事件期间测量所述第二晶体管的晶体管参数,其中,所述晶体管参数指示在所述第一晶体管转变成导通状态的相应导通切换事件期间所述第二晶体管处的振荡;
针对所述第二晶体管转变成所述关断状态的第二关断切换事件来激活所述关断电流的第一部分;以及
针对所述第二关断切换事件来激活所述关断电流的第二部分,包括基于在所述第一关断切换事件期间测量的晶体管参数而针对所述第二关断切换事件来调节所述升压时间间隔的长度。
18.根据权利要求17所述的方法,其中,所述晶体管参数表示在所述第一关断切换事件期间所述第二晶体管的负载电流的时间导数。
19.根据权利要求17所述的方法,其中,所述晶体管参数表示在所述第一关断切换事件期间跨所述第二晶体管的电压的时间导数。
20.根据权利要求17所述的方法,还包括:
将在所述第一关断切换事件期间测量的晶体管参数与振荡阈值进行比较以生成比较结果;以及
基于所述比较结果而针对所述第二关断切换事件来调节所述升压时间间隔的长度。
21.根据权利要求20所述的方法,还包括:
启动监测时间间隔,其中,在所述监测时间间隔期间将所述晶体管参数与所述振荡阈值进行比较。
22.根据权利要求21所述的方法,其中,在所述升压时间间隔期满时开始发起所述监测时间间隔。
23.根据权利要求21所述的方法,其中,在所述升压时间间隔之后的时间间隔期满之后发起所述监测时间间隔,所述时间间隔在所述升压时间间隔期满时开始。
24.根据权利要求21所述的方法,还包括:
将所述晶体管参数与监测阈值进行比较,
其中,在所述晶体管参数越过所述监测阈值的情况下、在所述升压时间间隔期满之后发起所述监测时间间隔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/458,942 | 2021-08-27 | ||
US17/458,942 US11595035B1 (en) | 2021-08-27 | 2021-08-27 | Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115733478A true CN115733478A (zh) | 2023-03-03 |
Family
ID=85175036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210972881.8A Pending CN115733478A (zh) | 2021-08-27 | 2022-08-15 | 栅极驱动器***和驱动半桥电路的方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11595035B1 (zh) |
CN (1) | CN115733478A (zh) |
DE (1) | DE102022120065A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647223A (zh) * | 2023-07-24 | 2023-08-25 | 深圳基本半导体有限公司 | 门级驱动电路、芯片及电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023057791A (ja) * | 2021-10-12 | 2023-04-24 | 株式会社デンソー | ゲート駆動装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10461730B1 (en) * | 2018-09-07 | 2019-10-29 | Infineon Technologies Austria Ag | Adaptive multi-level gate driver |
US10819237B1 (en) * | 2019-05-06 | 2020-10-27 | Texas Instruments Incorporated | Gate voltage plateau completion circuit for DC/DC switching converters |
-
2021
- 2021-08-27 US US17/458,942 patent/US11595035B1/en active Active
-
2022
- 2022-08-09 DE DE102022120065.5A patent/DE102022120065A1/de active Pending
- 2022-08-15 CN CN202210972881.8A patent/CN115733478A/zh active Pending
- 2022-12-01 US US18/060,639 patent/US11843368B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647223A (zh) * | 2023-07-24 | 2023-08-25 | 深圳基本半导体有限公司 | 门级驱动电路、芯片及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20230088339A1 (en) | 2023-03-23 |
DE102022120065A1 (de) | 2023-03-02 |
US20230061697A1 (en) | 2023-03-02 |
US11595035B1 (en) | 2023-02-28 |
US11843368B2 (en) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790818B1 (en) | Slew rate control by adaptation of the gate drive voltage of a power transistor | |
US7868597B2 (en) | Dead-time transition adjustments for synchronous power converters | |
KR102195552B1 (ko) | 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 | |
JP6611191B2 (ja) | 整流セルおよびそのための補償回路 | |
US11843368B2 (en) | Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor | |
US10084383B2 (en) | Booster device and converter device | |
US20100301784A1 (en) | Power conversion circuit | |
US9660511B2 (en) | Gate driver circuit and power conversion apparatus using same | |
US10862479B2 (en) | Drive circuit, power module and electric power conversion system | |
JP2021013259A (ja) | ゲート駆動装置及び電力変換装置 | |
CN111490665A (zh) | 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器 | |
US11444613B1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
US20230353135A1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
CN114070283B (zh) | 用于驱动晶体管的方法和栅极驱动器*** | |
Laumen et al. | Closed-loop dv/dt control of SiC MOSFETs yielding minimal losses and machine degradation | |
WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
US11876509B1 (en) | Gate control method of MOS-gated power device | |
US12021517B2 (en) | Gate driver with feed forward control of gate current | |
JP7063082B2 (ja) | スイッチング素子制御回路 | |
JP2023136689A (ja) | スイッチング素子の駆動回路及びインテリジェントパワーモジュール | |
EP3748826A1 (en) | Driving circuit for semiconductor element, driving method for semiconductor element, and motor control device | |
CN117856596A (zh) | 电源电路、驱动电路及提供驱动电压的方法 | |
JP2019118233A (ja) | Dc/dcコンバータの制御回路、制御方法、電源管理回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |