KR101345078B1 - 스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법 - Google Patents

스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법 Download PDF

Info

Publication number
KR101345078B1
KR101345078B1 KR1020120117665A KR20120117665A KR101345078B1 KR 101345078 B1 KR101345078 B1 KR 101345078B1 KR 1020120117665 A KR1020120117665 A KR 1020120117665A KR 20120117665 A KR20120117665 A KR 20120117665A KR 101345078 B1 KR101345078 B1 KR 101345078B1
Authority
KR
South Korea
Prior art keywords
effect transistor
field effect
during
switching
resistance
Prior art date
Application number
KR1020120117665A
Other languages
English (en)
Other versions
KR20130048152A (ko
Inventor
용 리
푸퀴앙 쉬
앤드류 곽-청 이
데이비드 누엔
지앙 첸
Original Assignee
아이와트 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이와트 인크. filed Critical 아이와트 인크.
Publication of KR20130048152A publication Critical patent/KR20130048152A/ko
Application granted granted Critical
Publication of KR101345078B1 publication Critical patent/KR101345078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

실시예들은 동적 금속-산화-반도체 전계-효과 트랜지스터(MOSFET) 게이트 드라이버 시스템 구조 및 컨트롤 기법을 설명한다. 상기 MOSFET 게이트 드라이버 시스템은 상기 시스템에서 전자기 간섭(EMI)을 감소시키고 작동 동안 파워 MOSFET의 전도 손실을 최소화하기 위해 싱글(이를 테면, 하나의) 스위칭 사이클 내에서 상기 게이트 드라이버 턴-온-저항 및 상기 게이트 드라이버 턴-오프 저항 모두를 동적으로 조정한다.

Description

스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법{SWITCHING POWER CONVERTER AND METHOD TO CONTROL THE SWITCHING POWER CONVERTER}
본원은 미국 임시 출원 제61/554,407호(2011년 11월 1일 출원)로부터 35 U.S.C. §119(e)에 따른 우선권을 수반하며, 상기 임시 출원의 내용 전체는 본 명세서에 참조로 포함된다.
여기에서 공개된 실시예들은 일반적으로 게이트 드라이버 시스템 아키텍처와 컨트롤 기법에 연관되고, 더 자세하게는 싱글 스위칭 사이클(single switch cycle) 동안 드라이브 전류를 동적으로 조정하는 게이트 드라이버 시스템(gate driver system)에 연관된다.
파워 금속-산화물 반도체 전계-효과 트랜지스터(MOSFET)는 스위칭-모드 파워 서플라이(switching-mode power supplies)를 포함하는 파워 전자 시스템에서 일반적으로 사용되는 반도체다. 상기 파워 MOSFET을 위한 게이트 드라이버(gate driver)는 낮은 전자-자기 간섭(electro-magnetic interference)(EMI), 고효율 및 좋은 제어 성능과 같은 높은 성능을 달성하는데 중요하다.
도 1은 MOSFET(Q1)을 사용하는 종래의 플라이백 타입 스위칭 파워 컨버터를 도시하는 회로도이다. 스위칭 파워 컨버터(switching power converter)(100)는 파워 스테이지(power stage)(105)와 이차적인 출력 스테이지(secondary output stage)(107)를 포함한다. 파워 스테이지(105)는 MOSFET(Q1)와 파워 트랜스포머(power transformer)(T1)를 포함한다.
파워 트랜스포머(T1)는 1차 권선(primary winding)(Np), 2차 권선(secondary winding)(Ns), 및 보조 권선(auxiliary winding)(Na)을 포함한다. 이차적인 출력 스테이지(107)는 다이오드(D1)와 출력 캐패시터(C1)를 포함한다. 컨트롤러(101)는 온-타임(on-times) (TON)과 오프-타임(off-times)(TOFF) 펄스 형태로 출력 구동 신호(output drive signal)(102)를 사용하여 MOSFET(Q1)의 오프 상태와 온 상태를 컨트롤한다. 즉, 컨트롤러(101)는 MOSFET(Q1)을 구동하는 출력 구동 신호(102)를 생성한다.
AC 파워는 AC 파워 소스(AC power source)로부터 수신되고(미도시) 언레귤레이트된(unregulated) 입력 전압(VDC)을 제공하기 위해 정류(rectified)될 수 있다. MOSFET(Q1)이 온 되는 경우 다이오드(D1)는 역 바이어스되기(reverse biased) 때문에, 상기 입력 파워는 스위치(Q1)가 온 되는 동안 트랜스포머(T1)에 저장된다.
정류된 입력 파워는 그 다음 MOSFET(Q1)이 오프되는 경우 다이오드(D1)는 순방향 바이어스(forward biased)되기 때문에 스위치(Q1)가 오프 되는 동안 캐패시터(C1)를 통해 전자 장치(electronic device)로 전송된다. 다이오드(D1)는 출력 정류기(output rectifier)의 역할을 하고 캐패시터(C1)는 출력 필터(output filter)의 역할을 한다. 그 결과 레귤레이트된(regulated) 출력 전압(VOUT)은 상기 전자 장치에 전달된다.
앞서 언급한 바와 같이, 컨트롤러(101)는 MOSFET(Q1)의 온-타임과 오프-타임을 컨트롤하고 출력 전압(VOUT)을 레귤레이트(regulate)하는 적절한 스위치 구동 펄스(switch drive pulses)(102)를 생성한다. 컨트롤러(101)는 PWM(펄스 폭 변조(pulse width modulation)) 및/또는 PFM(펄스 주파수 변조(pulse frequency modulation)) 모드를 포함하는 여러 가지의 동작 모드로 스위칭 파워 컨버터의 이전 스위칭 사이클(switching cycles)에서 감지된 출력 전압(VSENSE)과 감지된 프라이머리 사이드 전류(sensed primary side current)(ID)에 근거하여 피드백 루프(feedback loop)를 사용하는 MOSFET(Q1)을 제어한다. ISENSE는 감지 저항(sense resistor)(RS)에서 전압의 형태로 1차 권선(Np)와 스위치(Q1)을 통해 프라이머리 전류(ID)를 감지하는데 사용된다.
출력 전압(VOUT)은 트랜스포머(T1)의 보조 권선(auxiliary winding)(Na)에 걸쳐 리플렉트되며(is reflected), 저항(R1 및 R2)으로 구성된 저항성의 전압 디바이더(resistive voltage divider)를 통해 전압(VSENSE)으로 컨트롤러(101)에 입력된다. 상기 감지된 출력 전압을 바탕으로, 컨트롤러(101)는 출력 구동 신호(102)로 온-타임(TON)과 오프-타임(TOFF)의 주파수를 지시하는(dictates) 스위칭 파워 컨버터(100)의 동작 주파수(operating frequency)를 결정한다.
도2는 컨트롤러(101)에 포함되는 종래의 게이트 드라이버 시스템 구성을 도시한다. 드라이버 파이널 스테이지(driver final stage)는 하이-사이드 PMOS(QP)와 로우-사이드 NMOS(QN)를 포함한다. 상기 하이-사이드 PMOS 소스는 VCC와 연결되고, 로우-사이드 NMOS 소스는 그라운드(GND)와 연결된다.
도 2에 도시된 바와 같이, 컨트롤러(101)는 게이트 드라이버 컨트롤 회로(gate driver control circuit)(201)를 포함한다. 게이트 드라이버 컨트롤 회로(201)는 각각 PMOS(QP)와 NMOS(QN)를 위한 드라이버 신호(SP 및SN)와 스위치 컨트롤 신호(S)를 생성한다.
도 3은 MOSFET 스위칭 성능의 분석을 위해 종종 사용되는 등가 회로 모델을 도시한다. 장치의 스위칭 성능은 장치의 패러시틱 캐패시턴스에 걸리는 전압 변화(voltage changes across parasitic capacitances of the device)를 확립(establish)하는데 필요한 시간에 의해 결정된다.
RG는 상기 MOSFET의 게이트의 분산 저항(distributed resistance)을 나타낸다. LS 및 LD는 상기 MOSFET의 각각 소스(source)와 드레인(drain)의 리드 인덕턴스(lead inductances)를 나타낸다. CGD는 상기 MOSFET의 게이트-투-드레인 캐패시턴스(gate-to-drain capacitance)(이를 테면, 밀러 캐패시턴스(the miller capacitance))를 나타내고 전압의 비선형 함수(nonlinear function of voltage)이다.
CGS 및 CDS 각각은 상기 MOSFET의 게이트-투-소스 캐패시턴스(gate-to-source capacitance) 및 드레인-투-소스 캐패시턴스(drain-to-source capacitance)를 나타낸다. 마지막으로, 상기 등가 회로 모델은 상기 MOSFET의 드레인 및 소스 쪽의 바디-드레인 다이오드(body-drain diode across the drain and source of the MOSFET)를 도시한다.
상기 MOSFET 동작은 도 4에 도시된 자세한 파형을 참조하여 이해될 수 있다. 일반적으로, 도 4는 스위칭 사이클 내에서의 다양한 타임에서 파워 MOSFET(Q1)의 드레인 전류(ID)에 상응하는 전류(ISENSE), 스위치 컨트롤 신호(S), 상기 드라이버 로우-사이드 NMOS(QN)를 위한 게이트 드라이버 신호(SN), 상기 드라이버 하이-사이드 PMOS(QP)를 위한 상기 게이트 드라이버 신호(SP), 상기 MOSFET(Q1)의 상기 게이트-투-소스 전압(VGS)을 도시한다.
타임(t0)에서, 컨트롤러(101)는 하이(high)(401) 스위치 컨트롤 신호(S)를 를 발생함으로써 Q1을 온 시키고(turns on), 로우(low)(403) 게이트 드라이버 신호(SN)을 발생함으로써 로우-사이드 NMOS(QN)를 오프 시킨다(turns off). 타임(t1)에서, 하이-사이드 PMOS(QP)와 로우-사이드 NMOS(QN) 사이를 통한 슈트(shoot)를 방지하는 짧은-타임 지연(short-time delay) 뒤에, 컨트롤러(101)는 하이-사이드 PMOS(QP)를 턴 온하는(turns on) 로우(low)(405)로 게이트 드라이버 신호(SP)를 설정하고, 컨트롤러(101)는 상기 하이-사이드 PMOS(QP)를 턴 온하는 로우(low)(405)로 게이트 드라이버 신호(SP)를 설정한다.
타임 인터발(t1, t2) 동안, 상기 게이트 드라이버 전류는 Q1의 입력 캐패시터(input capacitor)를 충전(charge)한다. 상기 전류는 상기 하이-사이드 PMOS(QP)를 통해 흐르고, 상기 하이-사이드 PMOS(QP)의 상기 온-상태 저항(Rds(on)_P)은 파워 MOSFET(Q1)을 구동하는데 사용되는 전류에 영향을 미치는 게이트 저항(Rg) 역할을 한다.
Q1의 상기 게이트-투-소스 전압(VGS)은 MOSFET(Q1)에 대한 임계 전압(threshold voltage)(VTH) 이상으로 상승하고(407), Q1은 수행을 시작한다(starts to conduct). 상기 타임 인터발(t1, t2) 동안, MOSFET(Q1)의 드레인-투-소스 전압(VDS)은, 이를 테면, VDS=VDC와 같이, 여전히 하이 전압(high voltage)을 유지하고 있다(409). VDC는 상기 시스템 구성에 따라 ~300V 또는 그 보다 높을 수 있다(can be ~300V or higher).
타임 인터발(t2, t3) 동안, Q1의 상기 게이트-투-소스 전압(VGS)은 안정기(plateau) (411)에 도달하고 이 안정기(411)에 머무른다. 게다가, 상기 드라이브 전류는 주로 Q1의 밀러 캐패시터(miller capacitor)(CGD)를 충전한다. 도 4에 도시된 바와 같이, Q1의 드레인-투-소스 전압(VDS)은 dV/dt로 표시된 타임 인터발(t2, t3)동안 감소한다(413).
상기 트랜스포머의 패러시틱 캐패시턴스(parasitic capacitance)와 Q1의 드레인-투-소스 캐패시터(CDS)와 커플링된 Q1의 드레인-투-소스 전압의 변화 dV/dt의 레이트(rate)는 C*dV/dt에 의해 드레인 전류(ID)에서 전류 스파이크(current spike)(415)를 생성한다. 타임 인터발(t3, t4) 동안, Q1의 드레인-투-소스 전압(VDS)은 로우 레벨(low level)(417)로 감소하고, 밀러 캐패시터(miller capacitor)(CGD)는 완전히 충전되고, 상기 드라이브 전류는 주로 Q1의 게이트-투-소스 캐패시터(gate-to-source capacitor)(CGS)를 주로 충전한다. 타임 인터발(t3, t4) 동안, 게이트-투-소스 전압(VGS)은 증가하고(419) 결국 VCC 근처에 도달한다.
Q1의 턴-온 전환(turn-on transition)이 완료된다. 타임 인터발(t4, t5) 동안, 게이트-투-소스 전압(VGS)은 VCC 근처에서 유지되고 Q1의 드레인-투-소스 전압(VDS)은 여전히 로우 레벨(417)이다(remains at the low level). 게다가, 타임 인터발(t4, t5) 동안, 드레인 전류(ID)는 이상적인 피크(ideal peak)로 상승한다(421).
타임(t5)에서, 컨트롤러(101)는 로우(423)가 되는 스위치 컨트롤 신호(S)에 의해 도시된 턴-오프 Q1로 결정하고, 게이트 드라이버 신호(SP)는 하이-사이드 PMOS(QP)를 턴 오프하는(turns off) 하이(425)로 설정된다. 도 4에 도시된 바와 같이, 드레인 전류(ID)는 타임(t5)에서 이상적인 피크에 도달한다.
타임(t5)에서, 게이트 드라이버 신호(SN)는 여전히 로우(403)이다. 게다가, 타임(t5)에서 게이트-투-소스 전압(VGS)은 VCC 근처에 유지되고 Q1의 드레인-투-소스 전압(VDS)는 여전히 로우 레벨(417)이다.
타임(t6)에서, 하이 사이드 PMOS(QP)와 로우 사이드 NMOS(QN) 사이를 통한 슈트를 방지하는(prevents the shoot) 짧은 타임 지연 후에, 게이트 드라이버 신호(SN)는 로우 사이드 NMOS(QN)를 턴 온하는(turns on) 하이(427)로 설정된다. 타임 인터발(t6, t7) 동안 로우 사이드 NMOS(QN)는 캐패시터(CGS)를 방전(discharge)할 수 있는 경로(path)를 제공하고, 로우 사이드 NMOS(QN)의 온-상태 저항(Rds(on)_N)은 방전 전류(discharge current)에 영향을 미친다.
도 4에서 도시된 바와 같이, Q1의 게이트-투-소스 전압(VGS)은 VCC로부터 VCC 보다 작지만 VTH 보다 큰 안정기(plateau)(431)까지 감소하고 Q1의 드레인-투 소스 전압은 로우 레벨(417)에 머무른다(stay).
타임 인터발(t7, t8) 동안, Q1의 게이트-투-소스 전압(VGS)은 안정기(431)에 남아있고 상기 드라이브 전류는 주로 Q1의 밀러 캐패시터(miller capacitor)(CGD)를 방전(discharge)한다. 게다가, dV/dt로 표시되는 타임 인터발(t7, t8) 동안 드레인-투-소스 전압(VDS)은 하이 전압(409)으로 상승한다. 타임 인터발(t8, t9) 동안, (고주파 공명(high-frequency ringing) 및 기타 패러시틱 효과(other parasitic effects)를 고려하지 않고) Q1의 드레인-투-소스 전압(VDS은 최대 DC 전압에 도달하고, 드라이브 전류는 주로 캐패시터(CGS)를 방전(discharge)시킨다.
게다가, Q1의 게이트-투-소스 전압(VGS)은 감소한다(435). 일단 게이트-투-소스 전압(VGS)이 임계 전압(VTH) 아래로 감소되면, Q1은 턴 오프되고 드레인 전류(ID)는 타임(t9)에서 실제 피크에 도달하며 0까지 디케이(decay)한다(437). Q1의 턴-오프 전환은 완료된다.
동적 MOSFET 게이트 드라이버 시스템 구조 및 컨트롤 기법의 실시예들은 작동 동안 파워 MOSFET 의 전도 소실과 EMI를 최소화하는 것으로 설명된다. 일실시예에서, 게이트 드라이버는 파워 MOSFET의 상기 게이트에 커플링된다. 상기 스위칭 파워 컨버터의 싱글 스위칭 사이클 내에서, 상기 게이트 드라이버는 상기 MOSFET의 턴-온 동안 상기 턴-온 작동 동안 EMI와 전도 손실을 감소하기 위해 상기 MOSFET의 상기 게이트에서의 드라이브 전류가 서로 다르다(varies the drive current).
게다가, 상기 MOSFET의 턴-오프 작동 동안 상기 스위칭 사이클 내에서, 상기 게이트 드라이버는 또한 턴-오프 지연 시간을 감소하고 EMI를 감소하기 위해 상기 MOSFET의 상기 게이트에서 상기 드라이브 전류가 서로 다르다(the gate driver also varies the drive current).
일실시예에서, 상기 MOSFET의 상기 드라이브 전류를 다양하게 하기 위해, 상기 MOSFET 게이트 드라이버 시스템은 작동 동안 파워 MOSFET 의 전도 손실을 최소화하고 상기 시스템에서 EMI를 감소하기 위해 상기 스위칭 파워 컨버터의 싱글(이를 테면, 하나의) 스위칭 사이클 내에서 상기 게이트 드라이버의 턴-온 저항 및/또는 상기 게이트 드라이버의 턴-오프 저항을 동적으로(dynamically) 조정(adjust)한다.
상기 스위칭 사이클의 온-타임 동안, 상기 시스템은 상기 MOSFET의 드레인-투-소스의 시간 동안 전압 변화의 레이트를 감소시키기 위해(to reduce the rate of voltage change over time of the drain-to-source voltage of the MOSFET) 초기의 턴-온 주기에서 상대적으로 큰 턴-온-저항을 설정한다. 시간 동안 전압 변화의 레이트를 감소시킴으로써(By reducing the rate of voltage change over time), EMI는 감소된다. 또한, 상기 게이트 드라이버는 상기 시스템의 상기 드라이버에 의해 구동되고 있는(is being driven) 상기 파워 MOSFET의 상기 전도 손실을 감소시키기 위해 턴-온-저항을 낮은 저항으로 전환한다(the gate driver transitions the turn-on-resistance to a lower resistance).
상기 스위칭 사이클의 턴-오프 시간 동안, 상기 드라이버는 초기의 턴-오프 주기에서 턴-오프 지연 시간을 감소시키기 위해 상대적으로 작은 턴-오프 저항을 설정하고 상기 MOSFET의 드레인-투-소스 전압의 변화의 레이트를 감소시키기 위해 상기 턴-오프 저항을 큰 저항으로 전환한다(transitions the turn-off resistance to a larger resistance). 변화의 레이트를 감소시킴으로써, EMI는 감소된다.
명세서에서 기술된 기능 및 장점들은 모든 것을 포함한 것이 아니며, 특히, 많은 추가적인 기능 및 장점은 도면과 명세서에서의 내용으로 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자에게 명백하다. 게다가, 본 명세서에서 사용되는 언어는 주로 가독성과 교육 목적을 위해 선택되었으며, 발명의 주제를 상세하게 기술하거나 제한하는 것으로 선택되지 않은 것으로(may not have been selected to delineate or circumscribe) 인지되어야 한다.
본 명세서에서 제시되는 실시예들의 내용은 첨부된 도면과 함께 다음의 상세한 설명을 고려함으로써 쉽게 이해될 수 있다.
도 1은 종래의 스위칭 파워 컨버터를 도시한다.
도 2는 종래의 게이트 드라이버 구성을 도시한다.
도 3은 MOSFET 회로 모델을 도시한다.
도 4는 상기 종래의 스위칭 파워 컨버터의 스위칭 파형의 상세도를 도시한다.
도 5는 다양한 파워 서플라이 동작 부하 조건(power supply operation load conditions)에서 종래의 픽스된 게이트 저항의 스위칭 파형을 도시한다.
도 6a는 온-타임에서 픽스된 하이 게이트 저항을 사용하는 경우 상기 종래의 파워 컨버터의 스위칭 파형을 도시한다.
도 6b는 온-타임에서 게이트 드라이버의 픽스된 로우 게이트 저항을 사용하는 경우 상기 종래의 스위칭 파워 컨버터의 스위칭 파형을 도시한다.
도 7a는 턴-오프 타임에서 상기 게이트 드라이버의 픽스된 하이 게이트 저항을 사용하는 경우 상기 종래의 스위칭 파워 컨버터의 스위칭 파형을 도시한다.
턴-오프 타임에서 상기 게이트 드라이버의 픽스된 로우 게이트 저항을 사용하는 경우 상기 종래의 스위칭 파워 컨버터의 스위칭 파형을 도시한다.
도 8a는 일실시예에 따른 스위칭 파워 컨버터를 도시한다.
도 8b는 일실시예에 따른 MOSFET 게이트 드라이버 시스템의 상세도를 도시한다.
도 9는 싱글 스위칭 사이틀 동안 도 8b에서 도시된 상기 MOSFET 게이트 드라이버 시스템의 일실시예의 스위칭 파형을 도시한다.
도 10은 싱글 스위칭 사이클 동안 온-타입에서 상기 게이트 드라이버의 동적으로 조정된 게이트 저항의 일실시예의 스위칭 파형을 도시한다.
도 11은 파워 서플라이 동작 부하 조건에 따라 상기 게이트 드라이버의 동적으로 조정된 게이트 저항의 일실시예의 스위칭 파형을 도시한다.
도 12a는 일실시예에 따른 하이 사이드 MOSFET의 가변적인 온-저항(with variable on-resistance)과 동적인 게이트 드라이버를 도시한다.
도 12b는 일실시예에 따른 하이 사이드 MOSFET의 가변적인 온-저항과 동적인 게이트 드라이버의 상세도를 도시한다.
도 13a는 일실시예에 따른 턴-온과 턴-오프를 결정하는 비교기(comparator)를 사용하는 하이 사이드 MOSFET의 가변적인 온-저항과 동적인 게이트 드라이버의 상세도를 도시한다.
도 13b는 일실시예에 따른 턴-온과 턴-오프를 결정하는 비교기를 사용하는 하이 사이드 MOSFET의 가변적인 온-저항과 동적인 게이트 드라이버의 상세도를 도시한다.
도 14는 싱글 스위치 사이클 동안 턴-오프 타임에서 게이트 드라이버의 동적으로 조정된 게이트 저항의 일실시예의 스위칭 파형을 도시한다.
도 15는 로우 사이드 MOSFET의 가변적인 온-저항과 하이 사이드 MOSFET의 가변적인 온-저항을 비교하는 동적인 게이트 드라이버의 일실시예의 상세도를 도시한다.
도면들과 다음의 설명은 예시적으로 제공되는 다양한 실시예를 설명하는 것으로만 연관된다. 이하의 설명에 따르면, 본원의 사상을 벗어나지 않는 범위에서 다양한 대체적 구조 및 방법의 실시예들이 존재할 수 있음은 자명하다.
참조는 몇몇의 실시예에 대해서 참조부호들이 사용되며, 그것의 예는 도면들에서도 표기되어 있다. 유사하거나 같은 도면 부호가 도면에서 사용될 수 있고 유사하거나 같은 기능을 나타낼 수 있다는 것은 명시된다. 도면은 도면의 목적을 위한 다양한 실시예를 도시한다. 본 발명이 속한 통상의 기술자는 여기서 도시되는 구조 및 방법의 대안적인 실시예들이 여기서 설명되는 원칙으로부터의 출발 없이 이용될 수 있는 다음의 설명으로부터 쉽게 인식할 수 있다.
이전에 위에서 설명한 바와 같이, 도 4는 종래의 플라이백 타입 스위칭 파워 컨버터에서 MOSFET의 스위칭 파형을 도시한다. 타임 인터발(t2, t3) 동안, 드레인-투-소스 전압(VDS)는 하이 DC 전압(409)으로부터 0으로 떨어진다(413). 패러시틱 캐패시터와 커플링된 상기 드레인-투-소스 전압의 전압 변화 dV/dt의 하이 레이트(high rate)는 전류 스파이크(415)와 EMI 노이즈 문제(i=C*dV/dt)를 야기한다. 대부분의 어플리케이션에서 드레인-투-소스 전압(VDS)의 전압 변화 dV/dt의 레이트를 줄이는 것은 바람직하다.
주어진 높은 DC 전압에 대하여, 시간 인터발[t2, t3]의 기간(duration)이 더 길수록, 드레인-투-소스 전압(VDS)의 변화(dV/dt)의 레이트는 더 작다. 주어진 입력 캐패시터와 함께 주어진 파워 MOSFET에 대하여, 드라이브 전류(ID)는 드레인-투-소스 전압(VDS)의 전압 변화 dV/dt의 레이트를 줄일 수 있다. 그러므로, 하이-사이드 PMOS(Rds(on)_P)인 게이트 저항(Rg)은 EMI를 줄일 수 있는 기술이다.
대부분의 현재 게이트 드라이버는 다른 파워 서플라이 동작 조건을 커버하기 어려운 픽스된(fixed) Rds(on)_P 또는 픽스된 게이트 저항(gate resistance)(Rg)을 사용한다. 파워 서플라이 동작에 따라 상기 Rds(on)_P를 동적으로 컨트롤하는 다양한 솔루션이 있다. 도 5는 다양한 동작 조건에서 픽스된 값 Rds(on)_P를 도시한다. 도 5는 Rds(on)_P(이를 테면, 상기 PMOS 온-상태 저항)의 큰(larger)(501) 픽스된 값이 경부하(light load) 조건과 비교되는 긴(503) 온-타임(Ton) 조건 및 중부하(heavy load)에서 사용되는 것을 도시한다.
경부하 및 짧은(505) 온-타임(Ton) 조건 동안, 작은(smaller)(507) 픽스된 Rds(on)_P는 중부하에서 사용되는 Rds(on)_P의 픽스된 값과 비교하여 사용된다(is used compared to the fixed value of Rds(on)_P). 따라서, 두 개의 경부하(light load) 및 중부하(heavy load) 조건에 대하여, 픽스된 Rds(on)_P 값은 하나의 스위칭 사이클 내에서 사용된다.
불연속 전도 모드(discontinuous conduction mode)(DCM)에서 동작하는 파워 서플라이에 대하여, 상기 스위치 전류가 턴-온되기 이전에 0이기 때문에, Rds(on)_P 증가가 일반적으로 스위칭 손실을 증가시키지 않는다. 그러나, Rds(on)_P 증가(increasing)는 타임 인터발[t3, t4] 동안 Rds(on)_P의 결과로 상기 전도 손실(conduction loss)을 증가시킬 수 있다.
도 4로 돌아가서 참조하면, 타임 인터발[t3, t4]에서 Q1의 드레인-투-소스 전압(VDS)이 로우 레벨(low level)(417)로 떨어지지만 완전히 0 볼트에 도달하지 않는 것을 유의해야 한다(please note). 게다가, Q1의 게이트-투-소스 전압(VGS)은 타임 인터발[t3, t4] 동안 안정기(plateau)로부터 VCC로 증가한다. Rds(on)_P의 값의 증가는 Q1의 게이트-투-소스 전압(VGS)의 느린 증가 레이트(slower increase rate)의 결과를 낳는다.
이것은 VGS가 증가하고(419) 정상 상태 값 VCC 보다 훨씬 낮은 값에 도달하는 VGS의 결과가 될 수 있는 온-타임(Ton) 내에서 상당한 일부에 기여하는(to contribute to a significant portion) 타임 인터발[t3, t4]을 야기할 수 있다. 일반적으로 MODFETs의 Rds(on)는 더 높은(higher) 게이트-투-소스 전압(VGS)로 감소한다.
결과적으로, 상기 게이트 드라이버에서 상기 더 높은 Rds(on)_P는 타임 인터발 [t3, t4] 동안 파워 MOSFET(Q1)의 상기 Rds(on)를 증가시킨다. 드레인 전류(ID)가 이미 이 기간 동안 빌트 업(built up)되고, 도 4에 도시한 바와 같이 증가하기 때문에, Q1의 드레인-투-소스 전압(VDS)은 증가한다(VDS=ID*Rds(on)). 드레인 전류(ID)의 생성물(product)과 Q1의 드레인-투-소스 전압(VDS)은 전도 손실(conduction loss)을 발생시키고 효율성을 감소시킨다.
도 6a 및 도 6b는 각각 턴-온 동작 동안 상기 게이트 드라이버에서 하이 픽스된(high fixed) Rds(on)_P 및 로우 Rds(on)_P 값의 종래의 어플리케이션을 도시한다. 도 6a에 도시된 바와 같이, 타임(t0)에서, MOSFET(Q1)은 스위치 컨트롤 신호가 하이됨으로써(601) 턴 온된다.
타임(t1)에서, 짧은 지연 후에 상기 게이트 신호(SP)는 하이 사이드 PMOS QP를 턴 온하고 픽스된 하이(605) 온-상태 저항 Rds(on)_P를 설정하는 로우(low)(603)로 설정된다. 하이(605) 픽스된 Rds(on)_P의 사용은 타임 인터발[t2, t3] 동안 Q1의 상기 드레인-투-소스 전압의 전압 변화 dV/dt(이를 테면, 낮은 기울기(lower slope))의 레이트를 감소하고 낮은 전류 스파이크(607)로 인해 EMI를 감소함으로써(thereby reducing EMI due to the lower current spike 607), 타임 인터발[t3, t4] 사이의 더 긴 기간(duration) 때문에 전도 손실(conduction loss)이 증가한다.
도 6b에 도시된 바와 같이, 타임(t0)에서, MOSFET(Q1)은 스위치 컨트롤 신호가 하이됨으로써(609) 턴 온된다. 타임(t1)에서, 짧은 지연 후에 게이트 드라이버 신호(SP)는 하이 사이드 PMO QP를 턴 온하고 픽스된 로우(613) 온-상태 저항 Rds(on)_을 설정하는 로우(611)로 설정된다(is set low 611 which turns on the high side PMO QP and a fixed low 613 on-state resistance Rds(on)_ is set). 로우 Rds(on)_P의 사용은 도 6a에서 타임 인터발[t2, t3] 동안 상기 드레인-투-소스 전압의 전압 변화의 레이트에 비해(compared to) 타임 인터발[t2, t3] 동안 상기 드레인-투-소스의 전압 변화 dV/dt(이를 테면, 더 높은 기울기(higher slope))의 레이트를 증가시킨다. 이것은 비록 상기 전도 손실은 낮지만, 높은 전류 스파이크(615)에 인한 증가된 EMI의 결과를 낳는다.
따라서, 하나의 스위칭 사이클 내에서의 픽스된 Rds(on)_P의 사용은 턴-온 동작 동안의 동일한 타임에서 작은 전도 손실(smaller conduction loss)과 상기 드레인-투-소스 전압의 전압 변화 dV/dt의 느린 레이트(slower rate) 모두를 제공할 수 없다. 이 상황은 VCC의 다양한 값(varying values) 및 턴-온 타임(turn-on time) Ton에 따라 악화된다.
게다가, 상기 MOSFET 전도 손실은 또한 특정한 에너지 규제 기준을 통과하는 것으로부터 상기 파워 서플라이를 방지할 수 있는 상기 파워 서플라이 효율을 저하시키고(degrades), 또한 상기 파워 서플라이의 열 성능을 저하시킨다. 일반적으로 전자 장비의 사이즈는 점점 작아지고 있다. 작은 사이즈와 함께, 열 관리(thermal management)는 더 어려워지고 있다. 파워 서플라이가 전자 장비의 주어진 사이드에 대하여 열을 처리할 수 없을 경우, 상기 파워 서플라이 및/또는 최종 제품(end product)은 실패할 수 있다.
도 7a는 타임 인터발[t5, t9]에 의해 도시된 MOSFET(Q1)읜 턴-오프 동안의 픽스된 하이 온-상태 저항 Rds(on)_N의 종래의 어플리케이션을 도시한다. 타임(t5)에서, MOSFET(Q1)은 스위치 컨트롤 신호(S)가 로우됨으로써(701) 턴 오프된다.
타임(t6)에서, 짧은 타임 지연 후에 상기 게이트 드라이버 신호(SN)는 상기 로우 사이드 NMOS QN을 턴 온하고 픽스된 하이 온-상태 저항 Rds(on)_N을 설정하는 하이(703)로 설정된다(is set to high 703 which turns on the low side NMOS QN and a fixed high on-state resistance Rds(on)_N 705 is set). 상기 픽스된 하이 온-상태 저항 Rds(on)_N(705)의 사용은 타임 인터발[t6, t7] 사이의 긴 타임 지연의 결과를 야기한다. 타임 인터발[t6, t7] 동안 상기 픽스된 하이 온-상태 저항은 EMI를 감소하는(which reduces EMI) Q1의 드레인-투-소스 전압(VDS)의 전압 변화의 레이트를 도시한다(slows the rate).
그러나, 전압 변화의 느린 레이트(slower rate of voltage change)는 또한 인터발 [t7, t8] 동안 기간을 증가시킨다(increases the duration during interval). 따라서, 턴-오프 지연(turn-off delay)은 Q1의 턴-오프 동안 픽스된 하이 온-상태 저항 Rds(on)_N을 사용함으로써 더 증가된다.
도 7b는 타임 인터발[t5, t9]에 의해 도시된 Q1의 턴-오프 동작 동안의 픽스된 로우 온-상태 저항 Rds(on)_N의 어플리케이션을 도시한다. 타임(t5)에서, MOSFET(Q1)은 스위치 컨트롤 신호(S)가 로우됨으로써(709) 턴 오프된다. 타임(t6)에서, 짧은 타임 지연 후에 상기 게이트 드라이버 신호(SN)는 상기 로우 사이드 NMOS QN를 턴 온하고 픽스된 로우 온-상태 저항 Rds(on)_N(713)을 설정하는 하이(711)로 설정된다.
로우 온-상태 저항 Rds(on)_N(713)의 사용은 타임 인터발[t6, t7] 사이의 짧은 타임 지연의 결과를 야기한다. 그런, 타임 인터발[t7, t8] 동안, 상기 픽스된 로우 온-상태 저항(fixed low on-state resistance)(713)은 Q1의 드레인-투-소스 전압의 변화 dV/dt의 빠른 레이트의 결과를 야기한다. 따라서, 비록 상기 턴-오프 지연은 Q1의 턴-오프 동안 로우 온-상태 저항 Rds(on)_N(713)을 사용함으로써 감소되지만, 상기 로우 온-상태 저항 Rds(on)_N(713)은 증가되는 EMI의 결과로 드레인-투-소스 전압의 변화 dV/dt 의 레이트(rate)를 증가시킨다.
도 8a는 일실시예에 따른 MOSFET(Q1)을 사용하는 플라이백 타입 스위칭 파워 컨버터(flyback type switching power converter)(800)의 회로도를 도시한다. 스위칭 파워 컨버터(800)는 도 1에 대하여 설명된 파워 스테이지(poewr stage)(105) 및 이차적인 출력 스테이지(secondary output stage)(107)와 비슷한 기능을 수행하는 파워 스테이지(805)와 이차적인 출력 스테이지(secondary output stage)(807) 를 포함한다.
스위칭 파워 컨버터(800)의 동적 게이트 드라이버 컨트롤러(801)는 MOSFET(Q1)의 온-타임 및 오프-타입을 제어하고 출력 전압(VOUT)을 조절하기 위해 적절한 스위치 드라이브 펄스(803)를 생성한다. 동적 게이트 드라이버 컨트롤러(801)는 PWM(펄스 폭 변조) 및/또는 PFM(펄스 주파수 변조) 모드를 포함하는 다양한 동작 모드로, 상기 스위칭 파워 컨버터의 스위칭 사이클 이전의 감지된 프라이머리 사이드 전류(sensed primary side current)(ID)와 감지된 출력 전압(VSENSE)을 기초로 하는 피드백 루프를 사용하는 MOSFET(Q1)을 제어한다.
ISENSE는 감지 저항(RS)에서 전압의 형태로(in the form of a voltage across sense resistor) 1차 권선(primary winding)(Np)과 스위치(Q1)을 통해 프라이머리 전류(ID)를 감지하는데 사용된다. 일실시예에서, 동적 게이트 드라이버 컨트롤러(801)는 상기 시스템에서 전자기 간섭(electromagnetic interference)(EMI)을 줄이기 위해 및 추가로 아래에서 설명되는 동작 동안 파워 MOSFET의 전도 손실을 최소화 하기 위해 싱글(이를 테면, 하나(one)) 스위치 사이클 내에서 상기 게이트 드라이버 턴-온-저항과 상기 게이트 드라이버 턴-오프 저항 모두를 동적으로 조정한다.
도 8b는 턴-온 동작 및 턴-오프 동작 동안 MOSFET(Q1)의 드라이버 전류(IDRIVE)를 조정함으로써 위에 기술된 턴-온 및 턴-오프 이슈(issues)를 해결하기 위한 동적 게이트 드라이버 구성(809)의 일실시예를 도시한다. 도 8b에서 도시한 바와 같이, 동적 게이트 드라이버 구성(809)은 스위치 컨트롤 신호(S)를 게이트 드라이버(811)에 이슈하는(that issues a switch control signal S to the gate driver 811) 동적 게이트 드라이버 컨트롤러(801)를 포함한다. 스위치 컨트롤 신호(S)에 따라, 게이트 드라이버(811)는 MOSFET(Q1)을 턴-온 및 턴-오프 하기 위해 스위칭 파워 컨버터(800)의 복수의 스위칭 사이클의 싱글 스위칭 사이클 내에서 드라이버 전류(IDRIVE)를 동적으로 조정한다(dynamically adjusts).
도 9는 일실시예에 따른 스위칭 파워 컨버터(800)의 싱글 스위칭 사이클 동안 동적 게이트 드라이버 구성(809)의 다양한 스위칭 파형을 도시한다. 명확하게, 도 9는 MOSFET(Q1)의의 턴-온 동작 및 턴-오프 동작 동안 타임이 지남에 따른 스위치 컨트롤 신호(S), 드라이브 전류(IDRIVE), MOSFET(Q1)의 게이트-투-소스 전압(VGS), 및 MOSFET(Q1)의 드레인-투-소스 전압(VDS)을 도시한다.
타임(t0)에서, 동적 게이트 드라이버 컨트롤러(801)는 스위치 컨트롤 신호(S)가 하이(901)로 이슈됨으로써 Q1을 턴 온한다. 스위치 컨트롤 신호(S)가 하이(901)로 되는 기간은 MOSFET(Q1)의 온 타임(Ton)을 나타낸다. 짧은 지연 후에, 타임(t1)에서 게이트 드라이버(811)는 드라이브 전류(IDRIVE)를 양의 값(positive value)인 제1 (로우) 전류 레벨(902)로 설정한다.
타임 인터발[t1 내지 t2] 동안, Q1의 게이트-투-소스 전압(gate-to-source voltage)(VGS)은 Q1 임계 전압(VTH) 보다 더 높은 제1 전압 레벨(915)까지 오르고(rises)(913) Q1은 수행을 시작한다. 이 기간 동안, Q1의 드레인-투-소스 전압(VDS)은 이를 테면, VDS=VDC 와 같이 높은 전압(high voltage)(917)을 유지한다. 타임 인터발[t2, t3] 동안, Q1의 게이트-투-소스 전압(VGS)은 상기 제1 전압 레벨(915)에 머무른다.
게다가, 드라이브 전류(IDRIVE)는 제1 전류 레벨(902)에서 유지된다. 도 9에서 도시된 바와 같이, Q1의 드레인-투-소스 전압(VDS)은 타임 인터발[t2, t3]동안 감소한다(919). 드라이브 전류(IDRIVE)가 제1 전류 레벨(902)에서 유지되기 때문에, dV/dt에 의해 표현되는 Q1의 드레인-투-소스 전압(VDS)의 변화의 전압 레이트(voltage rate)는 느리고, 따라서 더 낮은 EMI를 가져온다.
타임(t3)에서, 상기 게이트 드라이버는 게이트 드라이버 전류(IDRIVE)를 제1 전류 레벨(902)보다 더 높은 양의 값에 연관되는 제2 전류 레벨(903)까지 증가시킨다. 타임 인터발[t3, t4] 동안, 게이트 드라이버(811)는 제2 전류 레벨(903)에서 게이트 드라이브 전류(IDRIVE)를 유지한다. 도 9에서 도시된 바와 같이, 타임 인터발[t3, t4] 동안, Q1의 드레인-투-소스 전압(VDS)은 로우 레벨(925)로 감소하고 게이트-투-소스 전압(VGS)은 증가하여(923) 결국 VCC 근처에 도달한다.
타임(t4)에서, 게이트 드라이버(811)는 게이트 드라이브 전류(IDRIVE)를 매우 낮거나 0에 가깝고 그렇게 함으로써 Q1의 턴-온 전환을 완료하는 양의 값인 제3 전류 레벨(905)까지 감소시킨다. 타임 인터발 [t4, t5] 동안, 게이트 드라이버(811)는 제3 전류 레벨(905)에서 게이트 드라이브 전류(IDRIVE)를 유지한다. 또한, 타임 인터발 [t4, t5] 동안, Q1의 드레인-투-소스 전압(VDS)은 로우 레벨(925)에서 유지되고 게이트-투-소스 전압(VGS)는 대략 VCC에서 유지된다.
타임 인터발[t5, t9]은 MOSFET(Q1)의 드라이버 전류(IDRIVE)를 조정함으로써 위에서 언급된 턴-오프 이슈를 다루는(addresses) 동적 게이트 드라이버 구성(809)에 대한 턴-오프 동작을 도시한다. 타임(t5)에서, 동적 게이트 드라이버 컨트롤러(801)는 스위치 컨트롤 신호(S)가 로우(927)됨으로써 MOSFET(Q1)을 턴 오프한다. 짧은 타임 지연 후에, 타임(t6)에서 게이트 드라이버(811)는 제3 전류 레벨(905)로부터 드라이버 전류(IDRIVE)를 높은 음의 값(high negative value)을 나타내는 제4 전류 레벨(904)로 조정한다(이를 테면, 감소시킨다(reduces)). 타임 인터발[t6, t7] 동안, 드라이버 전류(IDRIVE)는 제4 전류 레벨(907)에서 유지된다.
또한, 타임 인터발[t6, t7] 동안, MOSFET(Q1)의 게이트-투-소스 전압(VGS)은 VCC로부터 임계 전압(VTH) 위의(above) 값(931)까지 감소하고 MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 여전히 로우 레벨(925)에서 머문다(stays). 타임(t7)에서, 드라이버 전류(IDRIVE)는 제4 전류 레벨(907) 보다 크지만 제3 전류 레벨(905) 보다는 적은 제5 전류 레벨(909)까지 증가된다. 일실시예에서, 제5 전류 레벨(909)은 낮은 음수 값(low negative value)에 연관된다.
타임 인터발[t7, t8] 동안, 드라이버 전류는 EMI 및 MOSFET(Q1)의 턴-오프 지연을 감소하기 위해(to reduce EMI and the turn-off delay of MOSFET) 제5 전류 레벨(909)에서 유지된다. 도 9에서 도시된 바와 같이, MOSFET(Q1)의 게이트-투-소스 전압(VGS)은 타임 인터발[t7, t8] 동안 값(931)에서 유지되고 드레인-투-소스 전압(VDS)은 dV/dt에 의해 표현되는 타임 인터발[t7, t8] 동안 하이 전압(high voltage)(917)으로 상승한다(933)
도 9에 도시한 바와 같이, MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 최대 DC 전압(917)에 도달하고 타임 인터발[t8, t9] 동안 DC 전압(917)을 유지한다. 또한, MOSFET(Q1)의 게이트-투-소스 전압(VGS)은 시간 인터발[t8, t9] 동안 0으로 감소한다(935). 일단 게이트-투-소스 전압(VGS)이 임계 전압(VTH) 아래로 떨어지면, Q1은 턴 오프된다.
타임(t9)에서, 드라이버 전류(IDRIVE)는 여전이 음이지만 0에 가까운 제6 전류 레벨(911)로 증가된다. 제6 전류 레벨(911)에 연관된 값은 제4 전류 레벨(907) 및 제5 전류 레벨(909) 보다는 크고 제3 전류 레벨(905) 보다는 적다. 따라서, 상기 턴-오프 전환이 완료된다.
턴-온 동작(Turn-on operation)
도 10은 이를 테면, 동일한 시간에서 느린 dV/dt와 낮은 전도 소실을 달성하는 것과 같은 상기 턴-온 이슈를 다루기 위하여 도 9에 대하여 위에서 설명된 것과 같은 싱글 스위치 사이클 내에서 턴-온 동작 동안 게이트 드라이브 전류를 변경하는 방법(how to vary)의 일실시예를 도시한다. 하나의 스위칭 사이클 내에서 온-타임(Ton) 동안에, 드라이버 하이-사이드 PMOS 온-상태 저항 Rds(on)_P인 턴-온 게이트 저항(turn-on gate resistance)(Rg)은 동적으로 조정된다.
일반적으로, 초기의 턴-온에서, 대략 타임 인터발[t0, t3]로부터, Q1의 드레인-투-소스 전압(VDS)을 DC 전압(300V와 같은)으로부터 0으로 떨어뜨리는 레이트를 늦추는(slows down the fall rate) 따라서 상기 dV/dt를 감소하는(thus reducing the dV/dt) 하이(high) Rds(on)_P(즉 Rds(on)_P_H)가 사용된다.
타임(t0)에서, 동적 게이트 드라이버 컨트롤러(801)는 스위칭 컨트롤 신호(S)를 하이(1001)로 이슈함으로써(by issuing a high) Q1을 턴 온 한다. 스위치 컨트롤 신호(S)가 하이(1001)로 되는 기간은 MOSFET(Q1)의 온-타임(Ton)을 표현한다. 시간(t0)에서, 게이트 드라이버 신호(SP)가 하이(high)(1003)이기 때문에 상기 드라이버 하이-사이드 PMOS는 오프이다(is off). 상기 하이-사이드 PMOS가 오프이기 때문에, 상기 드라이버 하이-사이드 PMOS(driver high-side PMOS)의 상기 Rds(on)_P는 또한 오프이다(1003)(이를 테면, 오픈 스위치(open switch)). 또한, 타임(t0)에서, 게이트-투-소스 전압(VGS)은 대략 0(1005)이고 MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 하이 전압(high voltage)(1007)이다.
짧은 지연 후에, 시간(t1)에서 게이트 드라이버(gate driver)(811)는 게이트 드라이버 신호(SP)를 상기 하이-사이드 PMOS QP를 턴 온하는(which turns on the high-side PMOS QP) 로우(1009)로 설정한다. 타임 인터발[t1, t2] 동안, 게이트-투-소스 전압(VGS)은 Q1을 실행하도록 야기하는(causing Q1 to conduct) 제1 전압 레벨(1013)로 MOSFET(Q1)에 대한 임계 전압(VTH) 이상(above the threshold voltage) 상승하고 (rises)(1009) MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 여전히 하이 전압(high voltage)(1007)으로 유지한다. 타임 인터발[t1, t2] 동안, 상기 Rds(on)_P는 높은 저항(high resistance)(1011)으로 스위치 된다.
타임 기간(period)[t2, t3] 동안, 상기 하이-사이드 PMOS QP의 상기 Rds(on)_P는 하이(1011)를 유지한다(remains high). 높은 저항(1011)은 프라이머리 전류(ID)에서 전류 스파이크가 감소되기(1023) 때문에 그렇게 함으로써 EMI를 감소하는(thereby reducing EMI) 타임 기간[t2, t3] 동안 드레인-투-소스 전압(VDS)의 dV/dt를 느리게 한다(slows). 도한, 타임 인터발[t2, t3] 동안, 게이트-투-소스 전압(VGS)은 제1 전압 레벨(1013)으로 유지되고 드레인-투-소스 전압(VDS)는 상기 하이-사이드 PMOS QP의 상기 하이(high)(1011) Rds(on)_P로 인해 느린(slower) dV/dt로 감소한다(1015).
시간(t3)에서, Q1의 게이트-투-소스 전압(VGS)은 제1 전압 레벨(1013)로부터 VCC까지 증가하고, Q1의 드레인-투-소스 전압(VDS)은 대략 10V 이하인(such as less than approximately 10V) 상당히-로우 레벨(significantly-low level)로 떨어진다(1019). 이에 대응하여, 상기 Rds(on)_P는 더 낮은 저항(lower resistance)(즉 Rds(on)_P_L)(1021)으로 스위치된다.
더 낮은 Rds(on)_P(1021)는 Q1의 게이트-투-소스 전압(VGS)를 빠르게 충전하는 더 많은 드라이브 전류를 제공하며, VGS는 타임(t4)에서 VCC로 빠르게 램프할 수 있다(can quickly ram)(이를 테면, 증가할 수 있다). 따라서, 타임 인터발[t3, t4]은 감소되고(이를 테면, 더 짧아지고), 및 드레인-투-소스 전압(VDS)은 감소된다(1019). 결과적으로, 상기 전도 손실은 감소되고 효율성은 개선된다.
타임 인터발[t4, t5] 동안, Q1의 게이트-투-소스 전압(VGS)은 VCC근처로 유지되고 Q1의 드레인-투-소스 전압(VDS)은 로우 레벨(1025)에서 유지된다. 또한, 상기 Rds(on)_P는 더 낮은 저항(lower resistance) Rds(on)_P_L(1021)에서 유지된다. 타임(t5)에서, 동적 게이트 드라이버 컨트롤러(801)는 스위치 컨트롤 신호(S)를 로우(1027)로 이슈함으로써(by issuing a low) Q1을 턴 오프하고 및 게이트 드라이버 신호(SP)를 하이(1003)로 이슈함으로써(by issuing a high) 상기 하이-사이드 PMOS를 턴 오프 한다.
상기 하이-사이드 PMOS가 턴 오프되기 때문에, 상기 Rds(on)_P는 오프(1029)로 스위치된다. 타임 인터발[t6, t7] 동안, Q1의 게이트-투-소스 전압(VGS)은 VCC로부터 제2 레벨(1033)까지 감소하고(1031) 드레인-투-소스 전압(VDS)은 로우 레벨(1025)에서 유지된다. 타임(t7)에서, Q1의 게이트-투-소스 전압(VGS)은 제2 레벨(1033)으로 떨어지고(has fallen) 드레인-투-소스 전압(VDS)는 로우 레벨(1025)로부터 증가된다(1035).
타임 인터발[t7, t8] 동안, Q1의 게이트-투-소스 전압(VGS)은 제2 레벨(1033)에서 유지되고 드레인-투-소스 전압(VDS)은 하이 전압(high voltage)(1007)이 타임(t8)에 도달될 때까지 계속 증가한다(1035). 타임 인터발[t8, t9] 동안, Q1의 게이트-투-소스 전압(VGS)은 시간(t9)에서 대략 제로 전압(zero voltages)에 도달할 때까지 임계 전압(VTH) 인터발 이하로(below the threshold voltage VTH interval) 감소한다(1037)
도 11은 전체 파워 서플라이 동작 범위 동안에 하이 온-저항(high on-resistance) Rds(on)_P_H 및 로우 온-저항(low on-resistance) Rds(on)_P_L이 부하, Ton 및/또는 VCC 변화에 기초하여(based on load, Ton and/or VCC changes) 조정될 수 있는 방법을 도시한다.
예를 들면, 경부하 조건에서(under the light load condition), 상기 온-타임(Ton)은 일반적으로 작거나, 또는 VCC가 낮고, Rds(on)_P_H(예를 들어, Rds(on)_P_H_1) 및 Rds(on)_P_L(예를 들어, Rds(on)_P_L_1)의 매우 작은 값(so smaller values)은 중부하 조건(heavy load conditions) 동안 사용되는 값을 비교하는데 사용된다(예를 들어, Rds(on)_P_H_2 및 Rds(on)_P_L_2).
상기 경부하 조건에서 Rds(on)_P_H 및 Rds(on)_P_L의 작은 값을 사용함으로써(By using smaller values), 온-타임(Ton)을 페이싱하는 경우(when facing the small on-time) 효과적인 듀티-사이클 손실이 감소되며 Q1의 상기 턴-온 전환의 속도는 증가되고, 반면(while) 상기 경부하 조건에서 절대 피크 전류(absolute peak current)가 작고 전체 EMI 노이즈가 작기 때문에 상대적으로 높은 dV/dt는 정당화될 수 있다(can be justified). 다른 한편으로는, Rds(on)_P_H(이를 테면, Rds(on)_P_H_2) 및 Rds(on)_P_L (이를 테면, Rds(on)_P_L_2)의 큰 값은 중부하(heavy load), 큰 온-타임(large on-time)(Ton) 또는 높은 VCC 조건(high VCC conditions)에서 사용될 수 있다.
도 12a는 상기 턴-온 동작을 개선하기 위해 가변 온-저항을 구현하는 게이트 드라이버(811)의 일실시예를 도시한다. 컨트롤러는 상기 하이-사이드 PMOS QP 및 로우-사이드 NMOS QN의 가변적인 Rds(on)을 포함하는 드라이버 최종 스테이지(driver final stage)에 커플링되는 게이트 드라이버 컨트롤 회로(1201)를 포함한다.
상기 하이-사이드 PMOS 소스는 VCC에 연결되고, 상기 로우-사이드 NMOS 소스는 그라운드(GND)에 연결된다. 게이트 드라이버 컨트롤 회로(1201)는 MOSFET(Q1)의 드라이버 출력을 제어하는 PMOS 및 NMOS를 위한 드라이버 신호(SP 및 SN) 각각을 생성한다.
도 12b는 도 12a로부터의 하이-사이드 PMOS QP의 가변적인 Rds(on)의 수행의 일실시예를 도시한다. 일실시예에서, 병렬의(in parallel) 복수의 PMOS(QP1 내지 QPN)는 PMOS 각각의 Rds(on)가 동일 할 수 있거나 동일하지 않은 곳에(where the Rds(on) of each PMOS may or may not be equal) 가변적인 Rds(on)_P를 구현하는데 사용된다.
각각의 PMOS는 PMOS 온/오프를 턴하는(to turn the PMOS ON/OFF) 특정한 컨트롤 신호(dedicated control signal)(Rg_P_Ctrl[N:1])를 갖는다. Rg_P_Ctrl 비트(Rg_P_Ctrl bit)는 도 10 및 도 11에 관련하여 위에서 언급된 바와 같이 상기 동적인 컨트롤 기법에 기초하여 게이트 드라이버 컨트롤 회로(1201)에 의해 설정될 수 있다. PMOS 각각의 Rds(on)의 다른 조합과 함께, 턴-온에서 실제 동등한(equivalent) Rds(on)_P는 조정될 수 있다.
하나의 스위칭 사이클의 온-타임(Ton) 내에서, Rds(on)_P_H로부터 Rds(on)_P_L까지의 전환을 달성하는(to achieve the transition) 다양한 실시예들이 있다. 일실시예는 개방-루프 컨트롤에 기초가 된다(is based on open-loop control). 일실시예에서, 도 10의 타임(t0)으로부터 미리 결정된 타임 지연은 설정되고 타이머는 타임(t0)에서 사용될 수 있다(timer is enabled at time t0). 일단 상기 타이머가 상기 미리 결정된 임계치에 도달하면, Rds(on)_P는 하이(Rds(on)_P_H)(1011)로부터 로우(Rds(on)_P_L)(1021)로 스위치된다. 이 타임 지연(time delay)은 타겟된(targeted) MOSFET 특징 및 어플리케이션 회로 설계에 기초하여 결정될 수 있다.
또 다른 실시예에서, 하이(Rds(on)_P_H)(1011)로부터 로우(Rds(on)_P_L)(1021)까지의 전환을 달성하는 것은 도 13a 및 도 13b에서 도시된 바와 같이, 폐-루프 컨트롤에 기초가 된다(is based on a closed-loop control).
도 13a에서, 게이트 드라이버(811)는 도 12a 및 도 12b에서 도시된 게이트 드라이버 컨트롤 회로(1201)과 유사한 게이트 드라이버 컨트롤 회로(1301)를 포함한다. 게이트 드라이버(811)는 Q1의 게이트-투-소스 전압(VGS)과 임계값을 포함하는 입력과(with inputs including the gate-to-source voltage VGS of Q1 and a threshold value) VGS 비교기(comparator)(1303)를 더 포함한다.
일실시예에서, 상기 임계값은 타겟 MOSFET에 대한(for) 타임 인터발[t2, t3] 동안 일반적인 게이트-투-소스 전압(VGS) 제1 전압 레벨(1013)(이를 테면, 안정기 전압(plateau voltage)) 보다 높지만(is higher), VCC보다는 훨씬 낮다(much lower than VCC). 임계값(VTH) 이상으로 상승하는(rising) Q1의 게이트-투-소스 전압(VGS)에 응답하여(Responsive to), 상기 비교기(1303)는 설정되고 하이(Rds(on)_P_H)(1011)로부터 로우(Rds(on)_P_L)(1021)로 Rds(on)_P를 스위치하도록 컨트롤 신호(1305)를 게이트 드라이버 컨트롤 회로(1301)에 전송한다.
도 13b에 도시된 실시예에서, 게이트 드라이버(811)는 Q1의 드레인-투-소스 전압(VDS)과 임계값을 포함하는 입력과(with inputs including the drain-to-source voltage VDS of Q1 and a threshold value) VDS 비교기(1307)와 게이트 드라이버 컨트롤 회로(1301)를 포함한다.
일실시예에서, 상기 임계값은 상당히 로우 레벨이고(is at a significantly low level), 빠른 dV/dt는 약 10V 보다 적은 것처럼 높은 노이즈가 발생하지 않는다(will not cause high noise, such as less than around 10V). 상기 임계값 이하로 떨어지는 Q1의 드레인-투-소스 전압(VDS)에 응답하여(Responsive to), 상기 VDS 비교기(1307)는 설정되고 하이(Rds(on)_P_H)(1011)로부터 로우(Rds(on)_P_L) (1021)로 Rds(on)_P를 스위치하도록 컨트롤 신호(1309)를 게이트 드라이버 컨트롤 회로(1301)에 전송한다. 도 13b에서, Q1의 드레인과 VDS 비교기(1307)의 입력과 커플링되는 외부 다이오드(D2)는 VDS 비교기(1307)에 높은 전압(high voltage)을 차단하는데 사용될 수 있다.
턴-오프 동작(Turn-off operation)
도 4를 참조하면, 종래의 스위칭 파워 컨버터의 턴-오프 전환 인터발[t5, t9] 동안, MOSFET(Q1)은 타임(t5)에서 턴 오프되어야 하지만, MOSFET(Q1)은 타임(t9)까지 턴-오프하지 않는다. 이것은 턴-오프 지연(turn-off delay)을 나타낸다.
결과적으로, 상기 드레인 전류 피크(drain current peak)는 타임(t5)에서의 이상적인 피크(ideal peak)로부터 타임(t9)에서의 실제 피크(actual peak)까지 증가되고, 초과 에너지(excess energy)를 생성하게 된다. 타이트한 전류 레귤레이션(tight current regulation)이 필요한 곳에서의 베터리 충전(battery chargers) 및 발광 다이오드(LEDs) 라이팅(lighting)과 같은, 몇몇의 어플리케이션에서, 이 초과 에너지(excess energy)는 컨트롤 성능(control performance)을 저하시킨다.
또한, 서로 다른 MOSFET은 서로 다른 특성(characteristics)을 가지기 때문에, 턴-오프 지연은 서로 다른 MOSFET에 따라 다를 수 있다. 다양한 초과 에너지는 시스템의 성능, 허용 오차(tolerance) 및 일드(yield)에서 변화를 일으킨다. 다른 한편으로, 성능 변화를 감소하는 것은 효율, EMI 또는 시스템 코스트의 증가 희생 없이 수행할 수 없다(특정한 MOSFET은 변화를 감소할 수 있지만, 구성 요소 코스트가 증가한다).
타임 인터발[t5, t6]로부터의 지연은 일반적으로 중요하지 않다. 상기 지연의 대부분은 시간 인터발[t6, t9]로부터 발생한다. 주어진 입력 캐패시터와 함께 주어진 파워 MOSFET에 대하여, 턴-오프에서 드라이브 전류의 증가는 턴-오프 지연을 줄일 수 있다. 이것은 QN이 턴-오프 동안 Q1의 게이트-투-소스 전압(VGS)의 방전 경로(discharge path)를 제공하기 때문에, 드라이브 로우-사이드 NMOS QN의 온-상태 저항(on-state resistance) Rds(on)_N을 감소시킴으로써 달성될 수 있다.
그러나, 상기 온-상태 저항 Rds(on)_N이 매우 작은 경우에, Q1의 드레인-투-소스 전압(VDS)은 타임 인터발[t7, t8] 동안 상승하고, 이는 높은 dV/dt를 초래하고, 이에 따라 EMI 노이즈가 증가한다. 대부분의 종래의 게이트 드라이버는 하나의 스위칭 사이클 내에서 온-저항 Rds(on)_N에 연관되는 턴-오프에서 픽스된 게이트 저항(Rg)을 사용한다. 그러나, 이것은 동일한 타임에서 느린(slow) dV/dt 및 작은 턴-오프 지연(small turn-off delay)의 이슈를 해결할 수 없다.
도 14는, 이를 테면 동일한 시간에서 느린 dV/dt와 짧은 턴-오프 지연을 달성하는 것과 같은, 상기 턴-오프 이슈를 다루기 위해 로우 사이드 NMOS QN의(도 9에 관련하여 뒤에서 설명된 바와 같이) Rds(on)를 변화함으로써 싱글 스위칭 사이클 내에서 턴-오프 동작 동안의 게이트 드라이브 전류(IDRIVE)를 변경하는 방법의 일실시예를 도시한다.
타임(t0)에서, 동적인 게이트 드라이버 컨트롤러(801)는 스위치 컨트롤 신호(S)를 하이(1401)로 이슈(issue)함으로써 Q1을 턴 온한다. 스위치 컨트롤 신호(S)가 하이(1401)가 되는 기간은 MOSFET(Q1)의 온-타임(Ton)을 표현한다. 타임(t0)에서, 동적인 게이트 드라이버 컨트롤러(801)는 게이트 드라이버 신호(SN)을 로우(1403)로 이슈함으로써 드라이버 로우-사이드 NMOS(drvier low-side NMOS)를 턴 오프 한다.
상기 드라이버 로우-사이드 NMOS가 오프이기 때문에, 상기 드라이버 로우-사이드 NMOS의 Rds(on)_N는 또한 오프(1405)이다(이를 테면, 오픈 스위치). 또한, 시간(t0)에서, 게이트-투 소스 전압(VGS)은 대략 0(1407)이고, MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 하이 전압(high voltage)(1409)이다.
짧은 지연 후에, 시간(t1)에서 동적인 게이트 드라이버 컨트롤러(801)는 게이트 드라이버 신호(SN)를 로우-사이드 NMOS QN을 오프로 유지하는(keeps) 로우(1403)로 유지한다. 타임 인터발[t1, t2] 동안, 게이트-투-소스 전압(VGS)은 MOSFET(Q1)에 대한 Q1의 수행을 야기하는 제1 전압 레벨(1413)로 임계 전압(threshold voltage)(VTH) 이상 상승한다(1411). MOSFET(Q1)의 드레인-투-소스 전압(VDS)은 타임 인터발[t1, t2] 동안에 여전히 하이 전압(high voltage)(1409)을 유지한다. 타임 인터발[t1, t2] 동안에, 상기 Rds(on)_N은 여전히 오프다(1405).
타임 기간[t2, t3] 동안, 로우-사이드 NMOS QN의 상기 Rds(on)_N은 게이트 드라이버 신호(SN)가 로우(1403)를 유지하기 때문에(as) 오프(1405)를 유지한다. 게다가, 타임 인터발[t2, t3] 동안, 게이트-투-소스 전압(VGS)은 제1 전압 레벨(1413)로 유지되며, 드레인-투-소스 전압(VDS)은 감소한다(1415). 타임(t3)에서, Q1의 게이트-투-소스 전압(VGS)은 제1 전압 레벨(1413)로부터 VCC까지 증가하고(1417) Q1의 드레인-투-소스 전압(VDS)는 약 10V 이하와 같은(as less than approximately 10V) 상당히-로우 레벨(1419)까지 감소한다(1415).
타임 기간[t4, t5] 동안, Q1의 게이트-투-소스 전압(VGS)은 VCC에서 유지되고 Q1의 드레인-투-소스 전압(VDS)은 로우 레벨(1419)에서 유지된다. 로우-사이드 NMOS QN의 상기 Rds(on)_N는 게이트 드라이버 신호(SN)가 로우(1403)로 유지되기 때문에(as) 시간 기간[t4, t5] 동안 오프(1405)를 유지한다.
타임(t5)에서, 스위치 컨트롤 신호(S)는 Q1의 턴 오프를 의미하는 로우(1421)로 설정된다. 하나의 스위칭 사이틀 내에서의 스위치 오프 타임(Toff) 동안, 드라이버 로우-사이드 NMOS 온-상태 저항 Rds(on)_N인(which is the driver low-side NMOS on-state resistance Rds(on)_N), 상기 턴-오프 게이트 저항(Rg)은 동적으로 조정된다.
짧은 지연 후에, 타임(t6)에서, 게이트 드라이버 신호(gate driver signal)(SN)는 하이(1423)로 전환되고, 그렇게 함으로써 드라이버 로우-사이드 NMOS(driver low-side NMOS) QN는 턴 온된다. 턴 온되는 드라이버 로우-사이드 NMOS QN는 타임 인터발[t6, t7] 동안 VCC로부터 안정기까지 Q1의 게이트-투-소스 전압(VGS)의 빠른 방전을 제공하는 로우(1425) Rds(on)_N(즉 Rds(on)_N_L)의 수행을 야기한다.
타임 인터발[t6, t7] 동안, Q1의 게이트-투-소스 전압(VGS)은 VCC로부터 제2 레벨(1430)까지 감소하고 드레인-투-소스 전압(VDS)은 로우 레벨(1419)에서 유지된다. 도 14에서 도시된 바와 같이, 타임 인터발[t5, t7]의 감소(reduction)는 전체 턴-오프 지연을 감소하지만, Q1의 드레인-투-소스 전압의 전압 변화 dV/dt의 레이트(rate)를 증가하지는 않는다.
타임(t7)에서, Q1의 게이트-투-소스 전압(VGS)는 제2 레벨(1429)로 떨어지고 드레인-투-소스 전압(VDS)은 상당히-로우 레벨(significantly-low level)(1419)로부터 약 10V 이상과 같이(such as above around 10V) 증가된다(1431). 또한, 타임(t7)에서 Rds(on)_N는 더 높은 저항(1429)(즉 Rds(on)_N_H)로 스위치된다. 타임 인터발[t7, t8] 동안, Q1의 게이트-투-소스 전압(VGS)은 제2 레벨(1429)에서 유지되고 드레인-투-소스 전압(VDS)은 계속 증가한다(1431).
추가적으로, 상기 Rds(on)_N는 더 높은 저항(1429)에서 유지된다. EMI가 가장 중요한 설계에서, 상기 더 높은(higher) Rds(on)_N_H는 드레인-투-소스 전압(VDS)이 타임 기간(t9)에서 로우 레벨(1419)로부터 300V와 같은 하이 DC 전압(1435)까지 램핑하는(1431) 경우에 전압 변화 dV/dt의 레이트를 느리게 할 수 있다.
전체 파워 서플라이 동작 범위 동안 턴 온 동작과 유사하게, Rds(on)_N_H 및 Rds(on)_N_L은 부하(load), Ton 및/또는 VCC 변화(VCC changes)에 기초하여 조정될 수 있다. 또한 Rds(on)_N의 가변적인 단계(variable steps)를 수행하는 다양한 방법이 있다.
일실시예는 병렬로 복수의 NMOSs를 수행하고, 그들의 Rds(on)은 하이 사이드 PMOS의 가변적인 온-저항을 위해 도 12b에 대하여 설명된 것과 같이 동일하거나 동일하지 않을 수 있다. 각각의 NMOS는 NMOS를 턴 온 하거나 NMOS를 턴 오프하기 위한 특정한 컨트롤 신호(dedicated control signal)(Rg_N_Ctrl[N:1])를 포함한다. Rg_N_Ctrl 비트는 위에서 언급된 바와 같이 동적인 컨트롤 기법에 기초하여 설정될 수 있다. NMOS 각각의 Rds(on)의 다른 조합과 함께, 턴-오프에서 상기 실제 동등한 Rds(on)_N는 조정될 수 있다.
하나의 스위칭 사이클의 오프 타임 내에서, Rds(on)_N_L로부터 Rds(on)_N_H까지 전환을 달성하기 위한 다른 방법(different ways)이 있다. 일실시예는 개방-루프 컨트롤 - 도 14에 도시된 타임(t5)으로부터 미리 결정된 타임 지연이 설정되고 타이머가 타임(t5)에서 이용이 가능한- 에 기초가 된다.
일단 상기 타이머가 상기 미리 결정된 임계치에 도달하면, Rds(on)_N은 로우(low)(1425)로부터 하이(high)(1429)로 스위치 된다. 이 타임 지연은 타겟된(targeted) MOSFET 특성 및 어플리케이션 회로 설계에 기초하여 결정될 수 있다. 다른 실시예는 폐-루프 컨트롤에 기초된다.
하이 사이드 PMOS(high side PMOS)의 가변적인 온-저항(variable on-resistance)과 유사하게, Rds(on)_N_L(1425)로부터 Rds(on)_N_H(1429)까지의 전환(transition)을 달성하기 위해, 드라이버는, 도 13a에서 도시된 구성(configuration)과 유사한 임계값 및 Q1의 게이트-투-소스 전압(VGS)를 포함하는, 입력을 가진 비교기를 포함한다.
일실시예에서, 상기 임계값은 타겟 MOSFET에 대하여 타임 인터발[t7, t8] 동안 일반적으로 VGS 안정기 전압(plateau voltage)이고, Q1 임계치(VTH) 보다 높다(higher). 상기 임계값 이상 상승하는 Q1의 게이트-투-소스 전압(VGS)에 응답하여, 상기 비교기는 세트(set)되고 컨트롤 신호를 L부터 H까지 스위치 Rds(on)_N에 전송한다.
일실시예에서, Rds(on)_N_L로부터 Rds(on)_N_H까지의 전환을 달성하기 위해, 드라이버는 도 13b에서 도시된 배열과 유사한 임계값과 Q1의 드레인-투-소스 전압(VDS)를 포함하는 입력을 가진 비교기를 포함한다. 일실시예에서, 상기 임계치는 MOSFET(Q1)이 상기 인정기 영역으로 가는 것을 시작하는 것을 나타내는(indicates that MOSFET Q1 starts to go into the plateau region) 값이며, 상기 온-타임(Ton) 동안 상기 VDS 전압 보다 실질적으로 높은 값이고, 하이(high) DC 전압(~300V 및 이상) 보다 훨씬 낮은(much lower) 값이다.
상기 임계 값 이상 상승하는 드레인-투-소스 전압(VDS)에 응답하여, 상기 비교기(comparator)는 세트(set)되고 스위치 Rds(on)_N을 스위치 하도록 컨트롤 신호를 로우(low)로부터 하이(high)로 전송한다.
또한, 상기 동적인 게이트 드라이버 컨트롤(dynamic gate driver control)은 상기 턴-오프 지연을 줄일 수 있지만, 상기 턴-오프 지연을 완전히 제거하지 못한다. 매우 타이트한 전류 레귤레이션이 요구되는 경우와 같은 상기 턴-오프 지연이 여전히 관심사인 경우, 실시예들은 여기에서 도 13에 대해 위에서 이전에 설명된 VGS 및/또는 VDS 비교기를 활용함으로써 MOSFET 게이트 드라이버에 실시간 턴-오프 지연 측정(real-time turn-off delay measurement)을 소개(introduce)한다.
일실시예에서, 타이머는 상기 컨트롤러가 턴-오프 Q1을 결정하는 경우 도 14의 타임(t5)에서 시작되고, 상기 타이머는 전체 게이트-투-소스 전압(VGS) 비교기 또는 드레인-투-소스 전압(VDS) 비교기에 기초하여 리셋된다.
상기 VGS 비교기에 대하여, 일단 게이트-투-소스 전압(VGS)이 0 전압 보다는 크기만 Q1의 임계치(VTH) 이하인 임계치 이하로 떨어지면, 상기 신호는 쉽게 감지될 수 있고, 상기 비교기는 설정되고(is set) 상기 타이머를 리셋하기 위한 컨트롤 신호를 전송하고(sends out a control signal) 보상 목적(compensation purposes)으로 사용될 수 있는 상기 턴-오프 지연 정보(turn-off delay information)를 탐색(retrieve)한다.
상기 VDS 비교기에 대하여, 일단 드레인-투-소스 전압(VDS)이 하이 DC 전압보다 높거나 인접하는 임계치(300V DC 전압에 대해 상기 임계치는 대략 300V가 될 수 있음) 이상 상승하면, 상기 비교기는 세트(set)되고, 상기 타이머를 리셋하기 위한 컨트롤 신호를 전송하고, 턴-오프 지연 정보(turn-off delay information)를 얻는다.
상기 턴-온 및 턴-오프 아키텍처와 컨트롤 기법(control scheme)을 결합하는 것은 도 15에 도시된 바와 같은 게이트 드라이버 컨트롤 회로(1501), 가변적인 온-저항을 갖는 PMOS QP, 및 가변적인 온-저항을 갖는 로우 사이드 NMOS QN을 포함하는 완전한 동적 MOSFET 게이트 드라이버(811)를 형성한다.
상기 동적 MOSFET 게이트 드라이버(803)는 턴-온 동작 및 턴-오프 동작 모두에서 상기 드레인-투-소스 전압의 변화 dV/dt의 레이트를 감소(reduce)할 수 있고, 상기 전도 손실을 개선(improve)할 수 있고, 상기 턴-오프 지연 시간을 줄일 수 있으며, 계산과 컨트롤 보상(computation and control compensation)에 대한 상기 지연 시간(delay time)을 실시간으로 측정할 수 있다.
상기 EMI 성능을 훼손하지 않고, 개선된 전도 손실은 상기 파워 서플라이 효율뿐만 아니라, 전자 장비의 열 능력과 제조(thermal capability and manufacturability of electronics equipments) 또한 강화한다. 실시간 감지 및 보상과 함께 개선된 턴-오프 지연 타임은 상기 파워 서플라이 시스템이 다양한 구성 요소 특징 및 동작 조건에서 더 지속적으로 수행할 수 있도록 보장한다.
제조 일드 및 구성 요소 선택도(Manufacturing Yield and Component Selectivity)
위에서 설명된 턴-온 동작 및 턴-오프 동작 동안 가변적인 저항(variable resistances)을 사용함으로써, 파워 서플라이의 제조(manufacturability)는 컨트롤 기법(control scheme)의 적응 특성(adaptive nature)으로 인해 개선될 수 있다. 게다가, 구성 요소 선택은 전기적 특성의 다양성에 대해 수용할 수 있도록 확대될 수 있다.
도 9에서 언급된 다른 게이트 드라이버 전류(different gate drive current)(IDRIVE) 레벨이 도면의 목적을 위해 직선(straight lines)으로 그려졌지만, 다른 레벨 간의 진폭 및 방향으로 상당한 차이가 있는 동안(as long as there are substantial difference in amplitude and direction among the different levels), 실제 회로 설계의(일반적으로, 타이트하게-제어되는 정전류 소스를 의미하는(means tightly-controlled constant current sources)) 엄격한 전류 레벨에서 상기 IDRIVE 레벨이 구현될 필요가 없다는 것은 언급되어야 한다. MOSFET 이 외에도, 이 동적 게이트 드라이버 시스템 아키텍처 및 컨트롤 기법은 IGBTs와 같은 게이트-제어되는 파워 반도체 스위칭 디바이스(gate-controlled power semiconductor switching devices)의 다른 타입에서 사용될 수 있다.
본 명세서를 통해 본 발명이 속하는 기술 분야의 통상의 기술자는 스위칭 파워 컨버터가 무부하 상태에 있는 것을 감지하거나 그러한 무부하 상태에서 상기 스위칭 파워 컨버터 동작하기 위한 또 다른 추가적 대안들을 쉽게 획득할 수 있다. 따라서, 특정 실시예 및 어플리케이션이 도시되고 설명되더라도, 여기에서 논의된 실시예들은 여기에 공개된 구성 요소와 정확한 구조를 제한하지 않고 및 다양한 수정, 변경 및 변형은 본 발명의 사상에서 벗어나지 않고 여기에서 공개되는 상기 방법 및 장치의 배열, 동작 및 세부 사항에 의해 자명하다.

Claims (16)

  1. 스위칭 파워 컨버터에 있어서,
    입력 전압에 커플링되는 1차 권선(primary winding) 및 상기 스위칭 파워 컨버터의 출력에 커플링 되는 2차 권선(secondary winding)을 포함하는 트랜스포머;
    상기 트랜스포머의 상기 1차 권선에 커플링되는 전계 효과 트랜지스터 스위치 - 상기 전계 효과 트랜지스터 스위치가 턴 온되는 동안 상기 1차 권선을 통한 전류는 생성되고 상기 전계 효과 트랜지스터 스위치가 오프되는 동안 생성되지 않음 - 및
    상기 전계 효과 트랜지스터 스위치의 복수의 스위칭 사이클 동안 상기 전계 효과 트랜지스터 스위치를 턴 온하거나 턴 오프 하는 컨트롤 신호를 생성하도록 구성되는 드라이버 컨트롤 회로 - 상기 스위칭 사이클 각각은 상기 전계 효과 트랜지스터 스위치가 턴 온되는 동안의 제1 파트 및 상기 전계 효과 트랜지스터 스위치가 턴 오프되는 동안의 제2 파트를 포함하고, 및 상기 드라이버 컨트롤 회로는 상기 전계 효과 트랜지스터 스위치의 적어도 하나의 상기 스위칭 사이클의 상기 제1 파트의 제1 주기 동안의 제1 레벨로부터 상기 스위칭 사이클 중 하나의 상기 제1 파트의 제2 주기 동안의 제2 레벨로 상기 컨트롤 신호의 크기를 조정하고, 상기 제2 주기는 상기 제1 주기보다 시간적으로 늦음 -
    를 포함하는 스위칭 파워 컨버터.
  2. 삭제
  3. 제1항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 스위칭 사이클 중 상기 하나의 상기 제2 파트의 이전 주기 동안의 제1 레벨로부터 상기 스위칭 사이클 중 상기 하나의 상기 제2 파트의 이후 시간 동안의 제2 레벨까지 상기 컨트롤 신호의 크기를 조정하는 스위칭 파워 컨버터.
  4. 제1항에 있어서,
    상기 드라이버 컨트롤 회로는,
    가변적인 온-저항을 갖는 제1 전계 효과 트랜지스터;
    상기 제1 전계 효과 트랜지스터에 커플링 되고, 가변적인 온-저항을 갖는 제2 전계 효과 트랜지스터
    를 포함하고,
    상기 전계 효과 트랜지스터 스위치의 게이트는 상기 제1 전계 효과 트랜지스터와 상기 제2 전계 효과 트랜지스터 사이의 노드에 커플링되고,
    상기 제1 전계 효과 트랜지스터의 상기 온-저항은 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 컨트롤 신호의 상기 크기를 조정하도록 조정되고, 및
    상기 제2 전계 효과 트랜지스터의 상기 온-저항은 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 상기 컨트롤 신호의 상기 크기를 조정하도록 조정되는 스위칭 파워 컨버터.
  5. 제4항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 전계 효과 트랜지스터 스위치가 턴 온되는 경우에 미리 결정된 시간 임계치에 도달하는 타이머에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 제1 저항으로부터 제2 저항까지 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하고, 및
    상기 드라이버 컨트롤 회로는 상기 전계 효과 트랜지스터 스위치가 턴 오프되는 경우에 미리 결경된 시간 임계치에 도달하는 상기 타이머에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 제3 저항으로부터 제4 저항까지 상기 제2 전계 효과 트랜지스터의 상기 온-저항을 조정하는
    스위칭 파워 컨버터.
  6. 제5항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 스위칭 사이클 중 상기 하나의 상기 제1 파트 동안 임계 값을 지나는(passing) 상기 전계 효과 트랜지스터 스위치의 게이트-투-소스에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 제1 저항으로부터 상기 제2 저항까지 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하는
    스위칭 파워 컨버터.
  7. 제5항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 스위칭 사이클 중 상기 하나의 상기 제1 파트 동안 임계값을 지나는(passing) 상기 전계 효과 트랜지스터의 드레인-투-소스 전압에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 제1 저항으로부터 상기 제2 저항까지 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하는
    스위칭 파워 컨버터.
  8. 제4항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 임계값을 지나는 상기 전계 효과 트랜지스터의 게이트-투-소스에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 제3 저항으로부터 제4 저항까지 상기 제2 전계 효과 트랜지스터의 상기 온-저항을 조정하는
    스위칭 파워 컨버터.
  9. 제4항에 있어서,
    상기 드라이버 컨트롤 회로는 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 임계값을 지나는 상기 전계 효과 트랜지스터의 드레인-투-소스 전압에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 제3 저항으로부터 제4 저항까지 상기 제2 전계 효과 트랜지스터의 상기 온-저항을 조정하는
    스위칭 파워 컨버터.
  10. 드라이버 컨트롤 회로에서, 스위칭 파워 컨버터를 컨트롤하는 방법에 있어서,
    상기 스위칭 파워 컨버터는 상기 스위칭 파워 컨버터의 출력에 커플링되는 1차 권선을 갖는 트랜스포머를 포함하고 및 상기 트랜스포머의 상기 1차 권선에 커플링 되는 전계 효과 트랜지스터 스위치를 포함하고 - 상기 1차 권선에 흐르는 전류는 상기 전계 효과 트랜지스터 스위치가 턴 온되는 동안 생성되며 상기 전계 효과 트랜지스터 스위치가 턴 오프되는 동안 생성되지 않음 -,
    상기 방법은,
    상기 전계 효과 트랜지스터 스위치의 복수의 스위칭 사이클 동안 상기 전계 효과 트랜지스터 스위치를 턴 온하거나 턴 오프하는 컨트롤 신호를 생성하는 단계 - 상기 스위칭 사이클의 각각은 상기 전계 효과 트랜지스터 스위치가 턴 온되는 동안의(during which the field effect transistor switch is turned on) 제1 파트 및 상기 전계 효과 트랜지스터 스위치가 턴 오프되는 동안의(during which the field effect transistor switch is turned off) 제2 파트를 포함함 -; 및
    상기 전계 효과 트랜지스터 스위치의 적어도 하나의 상기 스위칭 사이클의 의 상기 제1 파트의 제1 주기 동안의 제1 레벨로부터 상기 스위칭 사이클 중 하나의 상기 제1 파트의 제2 주기 동안의 제2 레벨로 상기 컨트롤 신호의 크기를 조정하는 단계 - 상기 제2 주기는 상기 제1 주기보다 시간적으로 늦음 -
    를 포함하는 스위칭 파워 컨버터를 컨트롤하는 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 컨트롤 신호의 상기 크기를 조정하는 단계는,
    상기 스위칭 사이클의 상기 하나의 상기 제2 파트의 이전 주기 동안의 제1 레벨로부터 상기 스위칭 사이클 중 상기 하나의 상기 제2 파트의 이후 주기 동안의 제2 레벨로 상기 컨트롤 신호의 상기 크기를 조정하는 단계를 포함하는
    스위칭 파워 컨버터를 컨트롤하는 방법.
  13. 제10항에 있어서,
    상기 드라이버 컨트롤 회로는
    제2 전계 효과 트랜지스터에 직렬로 커플링되는 가변적인 온-저항을 갖는 제1 전계 효과 트랜지스터와 상기 전계 효과 트랜지스터 스위치의 게이트에 커플링되는 상기 제2 전계 효과 트랜지스터와 상기 제1 전계 효과 트랜지스터 사이의 노드를 포함하고, 및
    상기 컨트롤 신호의 상기 크기를 조정하는 단계는,
    상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 컨트롤 신호의 상기 크기를 조정하도록 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하는 단계; 및
    상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 상기 컨트롤 신호의 상기 크기를 조정하도록 상기 제2 전계 효과 트랜지스터의 상기 온-저항을 조정하는 단계를 포함하는
    스위칭 파워 컨버터를 컨트롤하는 방법.
  14. 제13항에 있어서,
    상기 제1 전계 효과 트랜지스터의 상기 온-저항은 상기 전계 효과 트랜지스터 스위치가 턴 온되는 경우에서 미리 결정된 시간 임계치에 도달하는 타이머에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 제1 저항으로부터 제2 저항까지 조정되고, 및
    상기 제2 전계 효과 트랜지스터의 상기 온-저항은 상기 전계 효과 트랜지스터 스위치가 턴 오프되는 경우에서 미리 결정된 시간 임계치에 도달하는 상기 타이머에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제2 파트 동안 제3 저항으로부터 제4 저항까지 조정되는
    스위칭 파워 컨버터를 컨트롤하는 방법.
  15. 제14항에 있어서,
    상기 컨트롤 신호의 상기 크기를 조정하는 단계는,
    상기 스위칭 사이클 중 상기 하나의 상기 제1 파트 동안 임계값을 지나는(passing) 상기 전계 효과 트랜지스터 스위치의 게이트-투-소스 전압에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 제1 저항으로부터 상기 제2 저항까지 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하는 단계를 포함하는
    스위칭 파워 컨버터를 컨트롤하는 방법.
  16. 제14항에 있어서,
    상기 컨트롤 신호의 상기 크기를 조정하는 단계는,
    상기 스위칭 사이클 중 상기 하나의 상기 제1 파트 동안 임계값을 지나는(passing) 상기 전계 효과 트랜지스터의 드레인-투-소스 전압에 응답하여 상기 적어도 하나의 스위칭 사이클의 상기 제1 파트 동안 상기 제1 저항으로부터 상기 제2 저항까지 상기 제1 전계 효과 트랜지스터의 상기 온-저항을 조정하는 단계를 포함하는
    스위칭 파워 컨버터를 컨트롤하는 방법.
KR1020120117665A 2011-11-01 2012-10-23 스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법 KR101345078B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161554407P 2011-11-01 2011-11-01
US61/554,407 2011-11-01
US13/568,976 US9112498B2 (en) 2011-11-01 2012-08-07 Dynamic MOSFET gate drivers
US13/568,976 2012-08-07

Publications (2)

Publication Number Publication Date
KR20130048152A KR20130048152A (ko) 2013-05-09
KR101345078B1 true KR101345078B1 (ko) 2013-12-26

Family

ID=48172270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120117665A KR101345078B1 (ko) 2011-11-01 2012-10-23 스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법

Country Status (4)

Country Link
US (1) US9112498B2 (ko)
KR (1) KR101345078B1 (ko)
CN (1) CN103095137B (ko)
TW (1) TWI473396B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100488A (ko) * 2021-01-08 2022-07-15 다이얼로그 세미컨덕터 인크. 스위칭 파워컨버터 내 파워스위치 트랜지스터를 위한 적응형 게이트 드라이브

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124185B2 (en) * 2012-07-12 2015-09-01 Dialog Semiconductor Inc. Configurable power controller with combination input/output line
WO2014057318A1 (en) 2012-10-10 2014-04-17 Freescale Semiconductor, Inc. Method and apparatus for providing electrical isolation
US8917073B2 (en) * 2012-11-02 2014-12-23 Monolithic Power Systems, Inc. Cot converter with controlled frequency and associated method
US9318963B2 (en) 2013-03-13 2016-04-19 Dialog Semiconductor Inc. Switching power converter with secondary to primary messaging
DE102013208683A1 (de) 2013-05-13 2014-11-13 Robert Bosch Gmbh Ansteuerung eines elektrischen Verbrauchers
KR20160012189A (ko) 2013-05-24 2016-02-02 첸트룸 미크로엘렉트로닉 드레스덴 악치엔게젤샤프트 경부하로부터 고부하로의 트랜지션 후의 pwm 교정
EP2811648B1 (en) * 2013-06-04 2015-12-02 ABB Oy Method and arrangement for controlling semiconductor switch
ITTO20130579A1 (it) * 2013-07-10 2015-01-11 Osram Gmbh Procedimento per la trasmissione di segnali e relativo dispositivo
US9722490B2 (en) * 2013-09-05 2017-08-01 Intersil Americas LLC Smooth transition of a power supply from a first mode, such as a pulse-frequency-modulation (PFM) mode, to a second mode, such as a pulse-width-modulation (PWM) mode
US20150124494A1 (en) * 2013-11-01 2015-05-07 Iwatt Inc. Adaptive synchronous rectifier control
US9543942B2 (en) 2013-11-22 2017-01-10 Nxp Usa, Inc. Method and apparatus for controlling an IGBT device
US9820342B2 (en) 2013-11-26 2017-11-14 Lg Innotek Co., Ltd. Power supply apparatus for LED lighting
TWI506937B (zh) * 2013-12-03 2015-11-01 Grenergy Opto Inc 可提供負載補償之電源控制器以及相關之控制方法
CN104702130B (zh) * 2013-12-05 2017-05-03 立锜科技股份有限公司 电源转换电路的控制电路
US9379625B2 (en) * 2013-12-26 2016-06-28 Dialog Semiconductor Inc. Current meter for load modulation communication receiver architecture
WO2015171436A1 (en) * 2014-05-07 2015-11-12 Dialog Semiconductor Inc. Mosfet driver with reduced power consumption
US9543821B2 (en) * 2014-06-10 2017-01-10 Power Integrations, Inc. MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation
CN105450028A (zh) * 2014-06-18 2016-03-30 台达电子企业管理（上海）有限公司 变换器及其控制方法
TWI518494B (zh) 2014-07-01 2016-01-21 華碩電腦股份有限公司 電子裝置及其電源供應的方法
CN105656311B (zh) * 2014-11-11 2018-11-13 产晶积体电路股份有限公司 动态驱动能力调节的电源控制装置
US9520797B2 (en) * 2014-12-08 2016-12-13 Dialog Semicoductor Inc. Adaptive reference voltage for switching power converters
CN105871232A (zh) * 2015-01-23 2016-08-17 产晶积体电路股份有限公司 动态驱动能力调节的电源控制装置
US10256735B2 (en) 2015-03-06 2019-04-09 Fairchild Semiconductor Corporation Power supply with near valley switching
DE102015205515A1 (de) * 2015-03-26 2016-10-13 Varta Microbattery Gmbh Schaltungsanordnung zur Dämpfung eines von einer elektrischen Störquelle verursachten elektrischen Störsignals
US9531378B1 (en) * 2015-09-03 2016-12-27 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for driving a power device
US9748950B2 (en) * 2015-12-16 2017-08-29 Texas Instruments Incorporated Gate energy recovery
JP6712868B2 (ja) * 2016-02-10 2020-06-24 ローム株式会社 スイッチング電源回路、負荷駆動装置、液晶表示装置
JP6659427B2 (ja) * 2016-03-31 2020-03-04 ルネサスエレクトロニクス株式会社 半導体装置
US10071652B2 (en) * 2016-05-11 2018-09-11 Ford Global Technologies, Llc Dual mode IGBT gate drive to reduce switching loss
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
JP6953176B2 (ja) * 2017-05-18 2021-10-27 キヤノン株式会社 電源装置及び画像形成装置
US9954461B1 (en) 2017-06-12 2018-04-24 Power Integrations, Inc. Multiple stage gate drive for cascode current sensing
JP6834013B2 (ja) * 2017-09-25 2021-02-24 新電元工業株式会社 スイッチング素子制御回路及びパワーモジュール
CN107634649B (zh) * 2017-09-27 2020-01-14 芯洲科技（北京）有限公司 一种开关器件驱动电路、方法及电压转换电路
CN109997303B (zh) 2017-11-03 2021-02-12 戴洛格半导体（英国）有限公司 开关驱动器
TWI671988B (zh) * 2018-07-10 2019-09-11 群光電能科技股份有限公司 電源轉換裝置及其控制方法
EP3598642B1 (en) 2018-07-20 2022-04-27 Infineon Technologies Austria AG Method for driving a transistor device and electronic circuit
US10904982B2 (en) * 2018-09-05 2021-01-26 Wirepath Home Systems, Llc Systems and methods for controlling switching circuitry
US10469068B1 (en) * 2018-09-26 2019-11-05 Semiconductor Components Industries, Llc Adaptive gate driver
TWI674491B (zh) * 2018-10-26 2019-10-11 瑞昱半導體股份有限公司 穩壓裝置及其控制方法
CN109412394A (zh) * 2018-11-01 2019-03-01 湖南大学 抑制igbt和mosfet电磁干扰的开环有源电压驱动电路及方法
JP6926131B2 (ja) * 2019-01-04 2021-08-25 株式会社東芝 ゲート抵抗調整装置、電源装置、ゲート抵抗設計装置及びゲート抵抗設計方法
CN109728714B (zh) * 2019-01-09 2020-09-22 浙江科技学院 基于状态观测的igbt关断电压尖峰的抑制***及控制方法
US10784854B1 (en) 2019-09-12 2020-09-22 Inno-Tech Co., Ltd. Power control device
KR20210063038A (ko) 2019-11-22 2021-06-01 엘지전자 주식회사 전력변환장치, 및 이를 포함하는 차량
CN111865052A (zh) * 2020-04-20 2020-10-30 成都芯源***有限公司 驱动功率开关的驱动电路及驱动方法
CN111446847A (zh) * 2020-05-18 2020-07-24 华源智信半导体(深圳)有限公司 电源变换器、开关管驱动方法与电源***
US11031929B1 (en) * 2020-07-30 2021-06-08 Infineon Technologies Ag Actively tracking switching speed control of a power transistor
CN113765341B (zh) * 2021-07-26 2024-04-09 华为技术有限公司 一种驱动器、电机驱动电路及动力***
US11901881B1 (en) * 2022-08-17 2024-02-13 Texas Instruments Incorporated Circuit and system for the reduction of voltage overshoot in power switches
CN116865536B (zh) * 2023-09-05 2023-12-15 深圳市力生美半导体股份有限公司 速率控制方法、速率控制***及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513088A (en) 1991-06-14 1996-04-30 Williamson; Floyd Uninterruptable off-line, isolated flyback topology switch-mode power supply
US5805434A (en) 1995-01-17 1998-09-08 Vlt Corporation Control of stored magnetic energy in power converter transformers
US6295217B1 (en) 1999-03-26 2001-09-25 Sarnoff Corporation Low power dissipation power supply and controller
US7061780B2 (en) * 2004-09-09 2006-06-13 System General Corp. Switching control circuit with variable switching frequency for primary-side-controlled power converters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000166228A (ja) 1998-11-30 2000-06-16 Omron Corp 駆動回路およびこれを用いた電源装置
JP2004088956A (ja) 2002-07-04 2004-03-18 Ricoh Co Ltd 電源回路
US7763974B2 (en) * 2003-02-14 2010-07-27 Hitachi, Ltd. Integrated circuit for driving semiconductor device and power converter
US7489166B2 (en) 2005-11-15 2009-02-10 International Rectifier Corporation Gate drive for lower switching noise emission
JP2008182516A (ja) 2007-01-25 2008-08-07 Fujitsu Ltd インタフェース回路および半導体集積回路
US8576586B2 (en) * 2007-09-28 2013-11-05 Iwatt Inc. Dynamic drive of switching transistor of switching power converter
JP5541044B2 (ja) * 2010-09-28 2014-07-09 サンケン電気株式会社 ゲート駆動回路及びスイッチング電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513088A (en) 1991-06-14 1996-04-30 Williamson; Floyd Uninterruptable off-line, isolated flyback topology switch-mode power supply
US5805434A (en) 1995-01-17 1998-09-08 Vlt Corporation Control of stored magnetic energy in power converter transformers
US6295217B1 (en) 1999-03-26 2001-09-25 Sarnoff Corporation Low power dissipation power supply and controller
US7061780B2 (en) * 2004-09-09 2006-06-13 System General Corp. Switching control circuit with variable switching frequency for primary-side-controlled power converters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100488A (ko) * 2021-01-08 2022-07-15 다이얼로그 세미컨덕터 인크. 스위칭 파워컨버터 내 파워스위치 트랜지스터를 위한 적응형 게이트 드라이브
US11689095B2 (en) 2021-01-08 2023-06-27 Dialog Semiconductor Inc. Adaptive gate drive for a power switch transistor in a switching power converter
KR102609990B1 (ko) * 2021-01-08 2023-12-04 다이얼로그 세미컨덕터 인크. 스위칭 파워컨버터 내 파워스위치 트랜지스터를 위한 적응형 게이트 드라이브

Also Published As

Publication number Publication date
CN103095137B (zh) 2016-08-03
US9112498B2 (en) 2015-08-18
KR20130048152A (ko) 2013-05-09
TWI473396B (zh) 2015-02-11
US20130107584A1 (en) 2013-05-02
CN103095137A (zh) 2013-05-08
TW201320564A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
KR101345078B1 (ko) 스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법
US9787302B2 (en) Source driver circuit and control method thereof
US9966837B1 (en) Power converter with circuits for providing gate driving
US9246404B2 (en) Power converter with active bleeding and ramp up-down delay and the method thereof
US8810287B2 (en) Driver for semiconductor switch element
TWI521839B (zh) 開關電源及其控制電路和控制方法
US7630219B2 (en) DC to DC converter for decreasing switching loss according to the turn-on/turn-off state of a switch
US9438228B2 (en) High efficiency gate drive circuit for power transistors
US20160020693A1 (en) Power Converter Utilizing a Resonant Half-Bridge and Charge Pump Circuit
US9673807B2 (en) Gate voltage control apparatus configured to control a gate voltage of a switching device
WO2015065592A1 (en) Adaptive synchronous rectifier control
US10630187B2 (en) Switching power supply device and semiconductor device
US11336277B2 (en) Power MOSFET active gate drive based on negative feedback mechanism
CN111277119A (zh) 用于防止雪崩击穿的两级开关驱动器
WO2014207811A1 (ja) パワー半導体素子の駆動回路
JP2021013259A (ja) ゲート駆動装置及び電力変換装置
US20140240007A1 (en) Drive Circuit For Power Transistor
US20170019096A1 (en) System and Method for a Switching Transistor
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
KR102609990B1 (ko) 스위칭 파워컨버터 내 파워스위치 트랜지스터를 위한 적응형 게이트 드라이브
US9590615B1 (en) Integrated circuit and switching power-supply device performing output control through switching operation
Raviola et al. A critical assessment of open-loop active gate drivers under variable operating conditions
US11641162B2 (en) Circuits and methods for generating a supply voltage for a switching regulator
WO2018021003A1 (ja) アクティブスナバ回路
JP6433453B2 (ja) スイッチング電源装置及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 7