JP2009011013A - 電力変換装置 - Google Patents

Abstract

【課題】
サージ電圧を抑えつつスイッチング時間を短くした電力変換装置を提供する。
【解決手段】
電力変換装置は、ゲート電極１３に印加された電圧に基づいてドレイン電極１２からソース電極１１に向かう方向に主電流が流れるＭＯＳＦＥＴ１と、ゲート電極１３に印加される電圧を制御する電圧切換回路４と、ドレイン電極１２とゲート電極１３との間に接続された導通切換回路８と、を有し、電圧切換回路４がＭＯＳＦＥＴ１をＯＦＦにするように動作した場合、導通切換回路８は、ドレイン電極１２とソース電極１１との間の第１電位差、及び、ゲート電極１３とソース電極１１との間の第２電位差に基づいて導通制御される。
【選択図】図１

Description

電圧駆動型トランジスタを駆動するためのゲート駆動回路に係り、特に、電圧駆動型トランジスタにより大電流をスイッチング制御する電力変換装置や、誘導負荷の印加電圧や電流を制御する電力変換装置に用いられるゲート駆動回路に関する。

産業用機器やハイブリッド自動車に用いられる電力変換装置では、大電流を高効率でスイッチング制御する素子として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電圧駆動型トランジスタが用いられる。大電流をスイッチングする場合は、サージ電圧から素子を保護するために、ゲート抵抗を大きくしてゆっくりとスイッチングする必要がある。

しかし、ゆっくりとしたスイッチングは、スイッチング時間やスイッチング損失を増加させ、システムの電圧の利用率や効率を低下させるという悪影響を与える。サージ電圧とスイッチング時間，スイッチング損失の間に存在するトレードオフを高次元で両立させるために、ゲート駆動回路にアクティブクランプ回路や可変ゲート抵抗回路を設ける等の工夫をしている。

図２を用いて、技術課題を説明する。ＭＯＳＦＥＴ１は、ソース電極１１，ドレイン電極１２，ゲート電極１３を有する。ソース電極１１とゲート電極１３との間の電位差を制御することにより、ソース電極１１とドレイン電極１２との間の導通／非導通を制御する。ＭＯＳＦＥＴ１の導通／非導通を制御するために、ゲート駆動指令３を電圧切換回路４に入力してゲート電圧を切り換える。

電圧切換回路４は、ゲートＯＮ指令３１を受けると、ゲートＯＮ用スイッチ４１を閉じ、ゲート駆動用電源２からＯＮ用ゲート抵抗５１を介してゲート電極１３に寄生するゲート入力容量に電荷を供給する。この結果、ＭＯＳＦＥＴ１がＯＮし、ソース電極１１とドレイン電極１２との間を導通させる。

また、ゲートＯＦＦ指令３２を受けると、ゲートＯＦＦ用スイッチ４２を閉じ、ＯＦＦ用ゲート抵抗５２を介してゲート電極１３とソース電極１１間を短絡し、ゲート入力容量の電荷を放電する。この結果、ＭＯＳＦＥＴ１がＯＦＦし、ソース電極１１とドレイン電極１２との間が非導通となる。

ここで、ＭＯＳＦＥＴ１をＯＦＦするスピードを決めているのがＯＦＦ用ゲート抵抗５２である。ＯＦＦ用ゲート抵抗５２を大きくすると、電荷がゆっくりと放電されるため、スイッチング時間が長くなり、電圧利用率の低下やスイッチング損失の増加による素子温度上昇などの悪影響がある。一方、遮断する電流経路のインダクタンス成分によりソース電極１１とドレイン電極１２との間に重畳されるサージ電圧のピーク値を抑えることができる。

逆に、ＯＦＦ用ゲート抵抗５２を小さくすると、電荷が素早く放電されるため、スイッチング時間を短くすることができ、電圧利用率の向上やスイッチング損失低減に効果があるが、サージ電圧のピーク値は高くなり、ＭＯＳＦＥＴ１の耐圧破壊やＥＭＣノイズ増加などの影響とのトレードオフを考える必要がある。

ＭＯＳＦＥＴ１のターンＯＦＦ時のゲート−ソース間電圧、及び、ドレイン−ソース間電圧の波形を図３に示す。

区間ｔ１では、ＯＮ時のゲート電圧をゲート遮断のしきい値近辺まで放電する。区間ｔ１の長さは、ＯＦＦ用ゲート抵抗５２とＭＯＳＦＥＴ１のゲート入力容量の積によって決まる。区間ｔ２では、ドレイン−ソース間電圧の上昇とともにＭＯＳＦＥＴ１のミラー容量によって流入する電荷をＯＦＦ用ゲート抵抗５２で引き抜いている。ミラー容量から流入する電荷を引き抜く度合いによってドレイン−ソース間の電圧変化率が決まるため、この区間でのゲート抵抗の値がサージ電圧を決めている。

スイッチング時間短縮のためにＯＦＦ用ゲート抵抗５２を小さくすると、図４のように区間ｔ１の長さ及び区間ｔ２の長さともに短くすることができる。しかし、サージ電圧が大きくなるという弊害がある。サージ電圧を抑えつつスイッチング時間を短縮するためには、サージ電圧に影響しない区間ｔ１を限りなく小さくし、サージ電圧を決定する区間ｔ２を適度な時間に調整することが必要である。

また、短絡及び過電流時の遮断においては、ゲート抵抗を極力大きくしてスイッチングサージを抑える工夫が必要となるが、ゲート抵抗を大きくした場合、区間ｔ１が増加するため電流遮断遅れの原因となり、遅れた分だけ電流が増加してしまうという弊害もある。

ここで、特開２０００−７７５３７号公報（特許文献１）では、ゲート−ドレイン間にツェナダイオードからなるアクティブクランプ回路を用いたゲート駆動回路を用いている。アクティブクランプ回路は、ゲート−ドレイン間に、ドレインに生じたサージ電圧をゲートにフィードバックするためのツェナダイオードと、ゲートＯＮ時においてゲートからドレインへの電荷の流出を防止するための逆接防止ダイオードから構成される。

ドレイン−ソース間のサージ電圧がツェナダイオードのツェナ電圧を超えると、ドレイン−ゲート間が導通し、ゲート電圧を持ち上げる。このため、ドレイン−ソース間電圧を、ツェナ電圧にゲートしきい電圧を加えた電圧値近辺にクランプすることができる。サージ電圧は、ツェナ電圧にゲートしきい電圧を加えた電圧値により制限できるため、ＯＦＦ用ゲート抵抗を比較的小さくすることができる。この結果、区間ｔ１を小さくすることができ、サージ電圧とスイッチング時間のトレードオフを高次元で両立することができる。

しかし、ツェナダイオードから流入した電荷はＯＦＦ用ゲート抵抗で消費されるため、抵抗値をあまり小さくすると抵抗の消費電力が増大する。よって、ＯＦＦ用ゲート抵抗には定格電力の大きな抵抗を用いる必要がある。消費電力を抑えるため、ゲート抵抗に求められる要素として、区間ｔ１では抵抗値が小さく、ツェナダイオードが導通している区間ｔ２では抵抗値が大きい方が望ましい。この技術課題は、図２に示した固定抵抗のみを用いたゲート駆動回路と以前変わらないままである。

また、特開２００２−３６９４９５号公報（特許文献２）では、上記技術課題をクリアするため、区間によってＯＦＦ用ゲート抵抗の抵抗値を切り換えるゲート駆動回路を用いている。

本文献中の図１では、第一のＯＦＦ用ゲート抵抗Ｒ１と第二のＯＦＦ用ゲート抵抗Ｒ２を持ち、それぞれ第一のゲートＯＦＦ用スイッチＱ２と第二のゲートＯＦＦ用スイッチＱ３によってソース電位との導通を切り換えている。ターンＯＦＦ初期はＱ２とＱ３を両方ＯＮさせ、Ｒ１とＲ２の並列抵抗により素早くゲート電荷を引き抜き、ドレイン電圧やゲート電圧が所定の電圧になるとＱ２を閉じ、Ｒ２だけでターンＯＦＦさせるようにして、所望のゲート抵抗特性を実現している。しかし、ドレイン電圧やゲート電圧をモニタするための回路や抵抗値を切り換える回路など、回路が複雑化するため、回路の大規模化，高コスト化などの弊害がある。

特開２０００−７７５３７号公報 特開２００２−３６９４９５号公報

本発明は、上記従来技術が有する課題を解決するため、サージ電圧とスイッチング時間，スイッチング損失の間に存在するトレードオフを高次元で両立させ、かつそれをシンプルで低コストな回路構成で実現する電力変換装置を提供することを目的とする。

本発明の電力変換装置のうち代表的な一つは、制御電極に印加された電圧に基づいて第２電極から第１電極に向かう方向に主電流が流れるスイッチング素子と、制御電極に印加される電圧を制御する電圧切換回路と、第２電極と制御電極との間に接続された導通切換回路と、を有することを特徴とする。

より好ましくは、電圧切換回路がスイッチング素子をＯＦＦにするための信号を出力した場合、導通切換回路は、第２電極と第１電極との間の第１電位差、及び、制御電極と第１電極との間の第２電位差に基づいて導通制御される。

また、より好ましくは、導通切換回路は、第１電位差が第２電位差より小さい場合に導通制御され、第１電位差が第２電位差より大きくなった場合に非導通制御される。

本発明のその他の特徴については、後述の実施例にて説明する。

本発明によれば、サージ電圧を抑えつつスイッチング時間を短くした電力変換装置を提供することができる。

以下、本発明の実施例について、図面を参照しながら詳細に説明する。

本発明の実施例１の構成を図１に示す。

本実施例では、電圧駆動型トランジスタ（スイッチング素子）として、ＭＯＳＦＥＴ１を用いた場合を説明する。本実施例の電力変換装置は、ＭＯＳＦＥＴ１のゲート電極１３（制御電極）とドレイン電極１２の間に、ダイオード８２及びＰ型ＭＯＳＦＥＴ８１ａを直列に接続した導通切換回路８を有する。

Ｐ型ＭＯＳＦＥＴ８１ａのソース電極は、ＭＯＳＦＥＴ１のゲート電極１３に接続されている。Ｐ型ＭＯＳＦＥＴ８１ａのドレイン電極は、ダイオード８２のアノードに接続され、ダイオード８２のカソードは、ＭＯＳＦＥＴ１のドレイン電極１２に接続されている。また、Ｐ型ＭＯＳＦＥＴ８１ａのゲート電極は、電圧切換回路４のゲートＯＦＦ用スイッチ４２とＯＦＦ用ゲート抵抗５２の間に接続されている。

ＭＯＳＦＥＴ１がＯＮ定常状態にある場合、Ｐ型ＭＯＳＦＥＴ８１ａのゲート電圧は、ＯＦＦ用ゲート抵抗５２により放電されている。つまり、Ｐ型ＭＯＳＦＥＴ８１ａはＯＦＦ状態である。ゲートＯＦＦ用スイッチ４２が閉じ、ＭＯＳＦＥＴ１のターンＯＦＦ動作を開始すると、Ｐ型ＭＯＳＦＥＴ８１ａが導通し、ＭＯＳＦＥＴ１のゲート電荷は、Ｐ型ＭＯＳＦＥＴ８１ａとダイオード８２を介して、ＭＯＳＦＥＴ１のドレイン電極へと放電される。この経路でＭＯＳＦＥＴ１のゲート電荷を引き抜くことにより、図５に示される区間ｔ１の長さを短くすることができる。

また、同経路には、ＯＦＦ用ゲート抵抗５２が含まれない。このため、ＯＦＦ用ゲート抵抗５２の抵抗値は、区間ｔ１の長さに影響を及ぼすことはない。この結果、ＯＦＦ用ゲート抵抗５２の抵抗値は、期間ｔ２における所望の特性を得るためだけに選択することができる。

区間ｔ１の後半で、ドレイン−ソース間電圧（第１電位差）が上昇し、ドレイン−ソース間電圧がゲート−ソース間電圧（第２電位差）より大きくなると、ダイオード８２が設けられているため、ＭＯＳＦＥＴ１のゲート−ドレイン間の導通が遮断される。すなわち、導通切換回路８は非導通状態となる。以後、ＭＯＳＦＥＴ１のターンＯＦＦ特性は、ＯＦＦ用ゲート抵抗５２によって支配されることになる。

以上のように、本実施例の電力変換装置によれば、電圧切換回路４がＭＯＳＦＥＴ１をＯＦＦにするための信号を出力した場合、すなわちゲートＯＦＦ用スイッチ４２が閉じてＭＯＳＦＥＴ１のターンＯＦＦ動作が開始される場合、導通切換回路８は、ＭＯＳＦＥＴ１のドレイン電極１２とソース電極１１との間のドレイン−ソース間電圧（第１電位差：Ｖｄｓ）、及び、ゲート電極１３とソース電極１１との間のゲート−ソース間電圧（第２電位差：Ｖｇｓ）に基づいて導通制御される。

より具体的には、導通切換回路８は、ドレイン−ソース間電圧（Ｖｄｓ）がゲート−ソース間電圧（Ｖｇｓ）より小さい場合（Ｖｄｓ＜Ｖｇｓ）に導通するように制御され、また、ドレン−ソース間電圧（Ｖｄｓ）がゲート−ソース間電圧（Ｖｇｓ）より大きくなった場合（Ｖｄｓ＞Ｖｇｓ）には非導通になるように制御される。

このように制御することにより、ＭＯＳＦＥＴ１のターンＯＦＦ期間（ｔＯＦＦ）において、区間ｔ１の長さだけを短くすることが可能になる。

また、本実施例のダイオード８２をツェナダイオードとし、そのツェナ電圧を電源電圧以上かつＭＯＳＦＥＴ１の耐圧以下とすることにより、ＭＯＳＦＥＴ１をサージ電圧から保護するアクティブクランプ回路とすることができる。

このとき、ツェナダイオード８２の消費電力は、ＯＦＦ用ゲート抵抗５２の抵抗値に依存する。しかし、ＯＦＦ用ゲート抵抗５２の抵抗値は、区間ｔ１とは独立して選ぶことができるため、最適な定数を容易に選択することが可能である。電力変換装置にアクティブクランプ回路を設けることにより、サージ電圧を、ツェナ電圧にゲートしきい電圧を加えた値近辺にクランプすることができる。また、部品点数は図６の回路と同じであるため、費用対効果の高い回路構成とすることが可能になる。

次に、本実施例において、面実装ディスクリート部品を用いた場合の実装例を図９に示す。本図には、ソース電極１１，ドレイン電極１２、及び、ゲート電極１３を有するＭＯＳＦＥＴ１，Ｐ型ＭＯＳＦＥＴ８１ａ，ダイオード８２，ＯＦＦ用ゲート抵抗５２の実装形態が示されている。本図に示されるように、シンプルな構成で実装することができる。また、導通切換回路８は、ＭＯＳＦＥＴ１を構成する半導体チップ上に回路を形成するものであってもよい。この場合には、実装形態がさらにシンプルなものとなる。

本発明の実施例２の構成を図７に示す。

導通切換回路８中のダイオードをツェナダイオードとしてアクティブクランプ回路とした場合、ツェナダイオードの電圧範囲の選定，温度特性や発熱の問題から、ツェナダイオード８２ａ，８２ｂのようにツェナダイオードを多段にすることもある。この場合、区間ｔ１でゲート−ドレイン間を導通させてもツェナダイオードの順方向電圧も多段になるため、ゲート電荷が十分に放電しきれない。

そこで、図７に示すように、多段のツェナダイオード８２ａ，８２ｂと並列にバイパス用ダイオード８３を接続し、バイパス用ダイオード８３の逆耐圧を多段のツェナダイオード８２ａ，８２ｂのツェナ電圧総和よりも大きく設定する。このような構成を採用することにより、ターンＯＦＦ初期の区間ｔ１ではバイパス用ダイオード８３の順方向電圧で放電することができ、ターンＯＦＦ後期の区間ｔ２におけるアクティブクランプ動作時は、ツェナダイオード８２ａ，８２ｂのツェナ電圧の総和でクランプ電圧を規定することができる。

本実施例の構成は、特に、サージエネルギーの大きなアプリケーションやゲート入力容量の大きな電圧駆動型トランジスタを駆動する場合に有効である。

本発明の実施例３の構成を図８に示す。

本実施例では、導通切換回路８のスイッチとして、Ｎ型ＭＯＳＦＥＴ８１ｂを用いている。また、Ｎ型ＭＯＳＦＥＴ８１ｂのゲート電極は、ゲートＯＦＦ指令３２により駆動される。ゲートＯＦＦ指令３２は、ＮＯＴ回路７１を介してＮ型ＭＯＳＦＥＴ８１ｂのゲート電極に入力される。本実施例の構成は、ゲートＯＦＦ用スイッチ４２の状態に依存しないでＮ型ＭＯＳＦＥＴ８１ｂのゲート電圧を独立して制御できるという点で有利である。

上述した実施例１，２においては、Ｐ型ＭＯＳＦＥＴ８１ａの入力容量が、ＯＦＦ用ゲート抵抗５２と並列に接続されているため、ゲート定数にハイパスフィルタを付した場合と同じ効果をもたらす。このため、Ｐ型ＭＯＳＦＥＴ８１ａの入力容量がもたらす影響を考慮してゲート定数を設計する必要がある。

これに対し、本実施例では、Ｎ型ＭＯＳＦＥＴ８１ｂの帰還容量が並列接続されていることになり、通常帰還容量は入力容量に対して十分小さい値となる。このため、帰還容量の影響を小さくすることができる。つまり、ゲート定数の選択幅がさらに広がることになる。

本発明の実施例４の構成を図１０に示す。図１０は、３相のインバータシステム１００を示したものである。

インバータシステム１００において、コントローラ６５はゲート駆動指令３１１，３１２，３２１，３２２，３３１，３３２を出力する。上アームのＵ相，Ｖ相，Ｗ相のＭＯＳＦＥＴ１１１，１２１，１３１、及び、下アームのＵ相，Ｖ相，Ｗ相のＭＯＳＦＥＴ１１２，１２２，１３２は、それぞれ、コントローラ６５から出力されたゲート駆動指令３１１，３１２，３２１，３２２，３３１，３３２に基づき、電圧切換回路４１１，４１２，４２１，４２２，４３１，４３２を介して、ＯＮ／ＯＦＦのスイッチング動作を行う。インバータシステム１００は、ＭＯＳＦＥＴ１１１，１１２，１２１，１２２，１３１，１３２のスイッチング動作により、モータ６４に対してＵ相，Ｖ相，Ｗ相の交流電流を出力してモータを駆動する。

直列接続された上アーム及び下アームの間には、バッテリ６３が接続され、直流電力が供給される。インバータシステム１００は、バッテリ６３から供給される直流電力を３相の交流電力に変換する。また、ＭＯＳＦＥＴ１１１，１１２，１２１，１２２，１３１，１３２のスイッチング時における電圧変動を平滑化するため、平滑コンデンサ６２がバッテリ６３と並列に接続されている。平滑コンデンサ６２を含むラインには主回路寄生インダクタンス６１が存在するため、それぞれのＭＯＳＦＥＴのスイッチング動作時にサージ電圧が発生する。

ここで、従来技術の固定抵抗ゲート駆動回路によりインバータシステムを駆動した場合の上下アームの動きを図１２に示す。主回路寄生インダクタンス６１に起因するサージ電圧を抑制するために、ターンＯＦＦにはある程度の時間を要する。このため、ゲート抵抗を調整する必要がある。結果として、ターンＯＦＦ時間（ｔＯＦＦ）も大きくなる傾向にある。

また、上下短絡を防止するために、上アームのターンＯＦＦ時間（ｔＯＦＦ）が終了するまでは対アームである下アームをＯＮすることはできない。このため、デッドタイム（dead time）と呼ばれる上下アームの双方がともにＯＦＦしている期間を設けている。

ターンＯＦＦ時間（ｔＯＦＦ）が大きいと、デッドタイムも大きく取る必要がある。この結果、上下アームでそれぞれＯＮできる時間は短くなる。つまり、電圧利用率が悪くなり、本来コントローラ６５で所望していた電圧を実現できなくなる。

そこで、本実施例のインバータシステム１００では、ＭＯＳＦＥＴ１１１，１１２，１２１，１２２，１３１，１３２のそれぞれに、導通切換回路８１１，８１２，８２１，８２２，８３１，８３２を備えたゲート駆動回路を用いている。

このようなゲート駆動回路を備えたインバータシステムを駆動した場合の上下アームの動きを図１３に示す。サージ電圧を従来技術と同じレベルに抑えたとしても、前述の区間ｔ１を極端に短縮することができる。この結果、ターンＯＦＦ時間（ｔＯＦＦ）を小さくすることができる。よって、デッドタイムも小さくすることができ、電圧利用率も改善し、コントローラ６５の意図した理想的な動作に近づけることができる。

以上のとおり、本実施例のインバータシステム１００によれば、少ない電流ひずみによる低ノイズ化、及び、スムーズな制御性能を実現することができる。

本発明の実施例５の構成を図１１に示す。図１１は、ＤＣＤＣコンバータ２００を示したものである。

ＤＣＤＣコンバータ２００の構成は、インバータシステム１００の１相分の構成に、インダクタ６９，平滑コンデンサ６７，バッテリ６８を追加したものになっている。

ＤＣＤＣコンバータ２００は、上記実施例のインバータシステム１００に比べてキャリア周波数が高く（数十から数百ヘルツ）、ターンＯＦＦ時間（ｔＯＦＦ）を極力短くする必要がある。一般に、キャリア周波数が高くなるほど、用いるインダクタ６９やトランスの体格を小さくすることができる。このため、本発明の構成を採用することにより、より低コストで高効率なＤＣＤＣコンバータを実現することができる。

以上、本発明の実施例について具体的に説明したが、本発明は上記実施例の内容に限定されるものではなく、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。

例えば、上記実施例では、電圧駆動型トランジスタとしてＭＯＳＦＥＴを用いた場合を説明したが、ＭＯＳＦＥＴに代えて、ＩＧＢＴを用いることもできる。ＩＧＢＴを用いた場合には、ＭＯＳＦＥＴのソースがＩＧＢＴのエミッタに相当し、ＭＯＳＦＥＴドレインがＩＧＢＴのコレクタに相当することになる。なお、ＭＯＳＦＥＴにはその構造上、還流用のダイオードが内蔵されているが、ＩＧＢＴを用いた場合にはダイオードを外付けする必要がある。

また、ドレイン−ソース間電圧（Ｖｄｓ）とゲート−ソース間電圧（Ｖｇｓ）の大小関係と導通切換回路８の導通／非導通制御との間の関係は、実質的に一致していればよく、厳密な一致が要求されるものではない。回路特性やその他の理由により必要な場合には、本発明の趣旨を逸脱しない範囲で上記関係を適宜変更することができる。このため、ドレイン−ソース間電圧（Ｖｄｓ）とゲート−ソース間電圧（Ｖｇｓ）の差が０Ｖ以外の所定値（Ｖａ）より小さい場合（Ｖｄｓ−Ｖｇｓ＜Ｖａ）に導通切換回路８を導通するように制御し、この差が所定値より大きい場合（Ｖｄｓ−Ｖｇｓ＞Ｖａ）に導通切換回路８を非導通にするように制御することも可能である。

以上、本発明の上記実施例によれば、ターンＯＦＦ時の区間（ｔ１）において、ゲート電極１３とソース電極１１の間に充電されている電荷を、ＯＦＦ用ゲート抵抗５２に関係なく、導通切換回路８とドレイン電極１２を通して放電することができる。このため、区間（ｔ１）を極端に短縮することができ、かつ、サージ電圧抑制のためのＯＦＦ用ゲート抵抗５２の値を、区間（ｔ１）の特性とは切り離して最適値に選ぶことができる。

結果として、ターンＯＦＦ時間短縮による電圧利用率の向上や電圧ひずみの低減が実現できる。例えば、モータ駆動用のインバータシステムに用いた場合には、スムーズなモータ駆動と低ノイズ化を実現できる。また、ＤＣＤＣコンバータに用いた場合には、良好な制御性能及びキャリア周波数を高くすることによる小型化，低コスト化、及び、高効率化を図ることが可能になる。

また、短絡及び過電流時の遮断のためにゲート抵抗を大きくした場合でも、区間（ｔ１）はゲート抵抗と関係なく短縮できるため電流遮断遅れを最小限にし、遅れ分による電流増加を食い止めるという効果がある。

サージ電圧抑制とターンＯＦＦ時間短縮のトレードオフが存在する全てのゲート駆動回路に適用可能である。特に、ハイブリッド自動車や電気自動車等のインバータシステムやＤＣＤＣコンバータ等に適して用いられる。

本発明の構成を示すブロック図。 従来技術の回路構成図である。 従来技術においてゲート抵抗が大きい場合のスイッチング波形図である。 従来技術においてゲート抵抗が小さい場合のスイッチング波形図である。 本発明のスイッチング波形図である。 本発明における実施例１の電力変換装置を示す回路図である。 本発明における実施例２の電力変換装置を示す回路図である。 本発明における実施例３の電力変換装置を示す回路図である。 実施例１において面実装ディスクリート部品を用いた場合の実装形態である。 本発明における実施例４のインバータシステムを示す図である。 本発明における実施例５のＤＣＤＣコンバータを示す図である。 従来技術を用いた場合の波形図である。 本発明の構成を採用した場合の波形図である。

符号の説明

１，１１１，１１２，１２１，１２２，１３１，１３２ ＭＯＳＦＥＴ
２ ゲート駆動用電源
３，３１１，３１２，３２１，３２２，３３１，３３２ ゲート駆動指令
４，４１１，４１２，４２１，４２２，４３１，４３２ 電圧切換回路
８，８１１，８１２，８２１，８２２，８３１，８３２ 導通切換回路
１１ ソース電極
１２ ドレイン電極
１３ ゲート電極
３１ ゲートＯＮ指令
３２ ゲートＯＦＦ指令
４１ ゲートＯＮ用スイッチ
４２ ゲートＯＦＦ用スイッチ
５１ ＯＮ用ゲート抵抗
５２ ＯＦＦ用ゲート抵抗
６１ 主回路寄生インダクタンス
６２，６７ 平滑コンデンサ
６３，６８ バッテリ
６４ モータ
６５，６６ コントローラ
６９ インダクタ
７１ ＮＯＴ回路
８１ａ Ｐ型ＭＯＳＦＥＴ
８１ｂ Ｎ型ＭＯＳＦＥＴ
８２ ダイオード
８２ａ，８２ｂ ツェナダイオード
８３ バイパス用ダイオード

Claims (13)

1. 制御電極に印加された電圧に基づいて第２電極から第１電極に向かう方向に主電流が流れるスイッチング素子と、
   前記制御電極に印加される前記電圧を制御する電圧切換回路と、
   前記第２電極と前記制御電極との間に接続された導通切換回路と、を有することを特徴とする電力変換装置。
2. 請求項１記載の電力変換装置において、
   前記電圧切換回路が前記スイッチング素子をＯＦＦにするように動作した場合、前記導通切換回路は、前記第２電極と前記第１電極との間の第１電位差、及び、前記制御電極と前記第１電極との間の第２電位差に基づいて導通制御されることを特徴とする電力変換装置。
3. 請求項２記載の電力変換装置において、
   前記導通切換回路は、前記第１電位差が前記第２電位差より小さい場合に導通制御されることを特徴とする電力変換装置。
4. 請求項３記載の電力変換装置において、
   前記導通切換回路は、前記第１電位差が前記第２電位差より大きくなった場合に非導通制御されることを特徴とする電力変換装置。
5. 請求項２記載の電力変換装置において、
   前記導通切換回路は、ＭＯＳＦＥＴ及び少なくとも一つのダイオードを有することを特徴とする電力変換装置。
6. 請求項５記載の電力変換装置において、
   前記導通切換回路のＭＯＳＦＥＴは、Ｐ形ＭＯＳＦＥＴであり、
   前記Ｐ型ＭＯＳＦＥＴのソース電極は、前記スイッチング素子の前記制御電極に接続され、
   前記Ｐ型ＭＯＳＦＥＴのドレイン電極は、前記ダイオードのアノードに接続され、
   前記ダイオードのカソードは、前記スイッチング素子の前記第２電極に接続され、
   前記Ｐ型ＭＯＳＦＥＴのゲート電極は、前記電圧切換回路に接続されていることを特徴とする電力変換装置。
7. 請求項６記載の電力変換装置において、
   前記少なくとも一つのダイオードは、ツェナダイオードであることを特徴とする電力変換装置。
8. 請求項６記載の電力変換装置において、
   前記ダイオードは、互いに直列接続された複数のツェナダイオードと、該複数のツェナダイオードに並列接続されたバイパス用ダイオードと、を有することを特徴とする電力変換装置。
9. 請求項８記載の電力変換装置において、
   前記バイパス用ダイオードの逆耐圧は、直接接続された前記複数のツェナダイオードのツェナ電圧総和より大きく設定されていることを特徴とする電力変換装置。
10. 請求項５記載の電力変換装置において、
    前記導通切換回路のＭＯＳＦＥＴは、Ｎ型ＭＯＳＦＥＴであり、
    前記Ｎ型ＭＯＳＦＥＴのドレイン電極は、前記スイッチング素子の前記制御電極に接続され、
    前記Ｎ型ＭＯＳＦＥＴのソース電極は、前記ダイオードのアノードに接続され、
    前記ダイオードのカソードは、前記スイッチング素子の前記第２電極に接続され、
    前記Ｎ型ＭＯＳＦＥＴのゲート電極は、制御回路から出力されるオフ指令信号により駆動されることを特徴とする電力変換装置。
11. 直流電力を交流電力に変換するため、上アームスイッチング素子、及び、該上アームスイッチング素子に直列接続された下アームスイッチング素子と、
    前記直流電力を供給するため、直列接続された前記上アームスイッチング素子及び前記下アームスイッチング素子の間に接続されたバッテリと、
    前記バッテリに並列接続された平滑コンデンサと、
    前記上アームスイッチング素子及び前記下アームスイッチング素子を制御するためのコントローラと、
    前記コントローラから出力された第１信号に基づいて、前記上アームスイッチング素子の制御電極に印加する電圧を生成する第１電圧切換回路と、
    前記コントローラから出力された第２信号に基づいて、前記下アームスイッチング素子の制御電極に印加する電圧を生成する第２電圧切換回路と、
    前記上アームスイッチング素子の第２電極と制御電極との間に接続された第１導通切換回路と、
    前記下アームスイッチング素子の第２電極と制御電極との間に接続された第２導通切換回路と、を有することを特徴とする電力変換装置。
12. 請求項１１記載の電力変換装置において、
    前記コントローラが前記上アームスイッチング素子をＯＦＦにするための信号を出力した場合、前記第１導通切換回路は、前記上アームスイッチング素子の前記第２電極と第１電極との間の第１電位差、及び、前記制御電極と前記第１電極との間の第２電位差に基づいて導通制御され、
    前記コントローラが前記下アームスイッチング素子をＯＦＦにするための信号を出力した場合、前記第２導通切換回路は、前記下アームスイッチング素子の前記第２電極と第１電極との間の第１電位差、及び、前記制御電極と前記第１電極との間の第２電位差に基づいて導通制御されることを特徴とする電力変換装置。
13. 請求項１２記載の電力変換装置において、
    前記第１導通切換回路は、前記上アームスイッチング素子における前記第１電位差が前記第２電位差より小さい場合に導通制御され、
    前記第２導通切換回路は、前記下アームスイッチング素子における前記第１電位差が前記第２電位差より小さい場合に導通制御されることを特徴とする電力変換装置。

Images