CN112953174B - 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 - Google Patents
基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 Download PDFInfo
- Publication number
- CN112953174B CN112953174B CN202110184242.0A CN202110184242A CN112953174B CN 112953174 B CN112953174 B CN 112953174B CN 202110184242 A CN202110184242 A CN 202110184242A CN 112953174 B CN112953174 B CN 112953174B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- resistor
- sic mosfet
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本申请提出一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路,涉及电力电子技术领域,钳位有源驱动电路包括:驱动推挽电路、驱动电阻Rg、dv/dt检测电路和钳位电路,可以通过检测dv/dt变化率,将其转化为电压信号并作为钳位电路的输入,通过钳位电路使得被驱动功率SiC MOSFET栅源电压在受到干扰后能快速稳定至关断偏置电压VEE,解决高频大功率变换器中SiC MOSFET应用中出现的串扰问题,可以保护被驱动SiC MOSFET在发生正向串扰时不会误导通,在发生负向串扰时不会过压击穿,有效地抑制桥臂电路中SiC MOSFET的栅源极电压产生的串扰问题。
Description
技术领域
本申请涉及电力电子技术领域,尤其涉及一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路。
背景技术
通常,硅基电力电子器件由于其材料特性的限制,已经无法满足如今电力电子领域对于半导体器件的高性能要求。近些年,以碳化硅(SiC)功率器件为代表的宽禁带半导体材料应运而生,相比硅(Si)器件,SiC功率器件具有更低的导通电阻、更快的开关速度、更高的击穿电压和热导率等。这些优异的特性使得SiC功率器件在高频率和高功率密度方面有着显著的优势,然而,这一优势却迫使漏源电压和电流的变化率变得更高,严重影响了栅源电压的稳定性。以同步DC-DC以及三相DC-AC变换器为例,上桥臂和下桥臂的SiC MOSFET在开关瞬态期间产生的高dv/dt将导致SiC MOSFET栅源电压具有较大的尖峰和振荡。由于SiCMOSFET的正向阈值电压较低,正向的电压尖峰可能导致SiC MOSFET误导通,从而使得上下桥臂直通。直通电流不仅会增加额外的开关损耗,甚至会击穿SiC MOSFET。另外,过大的负向电压尖峰使得SiC MOSFET门极承受较大的电压应力,导致器件损坏。因此,在桥臂电路中,为了充分利用SiC MOSFET的优势,串扰必须得到抑制。
目前存在的抑制串扰的方法主要可以分为三类:1)降低栅极驱动电阻阻值或增加栅极-源极电容;2)采用一定的负压进行驱动;3)采用多电平驱动电压驱动。但是,如果仅降低栅极驱动电阻阻值或增加栅极-源极电容,就会影响SiC MOSFET的开通和关断速度。仅仅采用负压驱动的方法尽管可以将正向的栅源电压峰值控制在阈值电压以下,但是如果出现较大的负向电压尖峰将加剧栅源极的电压应力。同时,目前采用的多电平驱动的方法,大都需要增加额外的控制辅助开关,这大大增加了控制的复杂性。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本申请的第一个目的在于提出一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路,该钳位有源驱动电路可以通过检测dv/dt变化率,将其转化为电压信号并作为第一电压比较器U1的正输入,第一电压比较器U1的输出控制第一N沟道MOSFET的开通与关断,同时通过钳位电路中第一N沟道MOSFET反并联二极管进行电位检测,使得被驱动功率SiC MOSFET栅源电压在受到干扰后能快速稳定至关断偏置电压VEE,这样可以有效地抑制桥臂电路中SiC MOSFET的栅源极电压产生的串扰问题。
为达上述目的,本申请第一方面实施例提出了一种基于dv/dt检测的抑制SiCMOSFET串扰的钳位有源驱动电路,包括:
驱动推挽电路、驱动电阻Rg、dv/dt检测电路和钳位电路;
所述驱动推挽电路,用于产生驱动SiC MOSFET半导体场效应管的开通偏置电压VCC和关断偏置电压VEE;
所述驱动电阻Rg一端与所述驱动推挽电路输出连接,另一端与所述SiC MOSFET的栅极G端连接,用于控制SiC MOSFET的开通和关断速度;
所述dv/dt检测电路,用于检测所述SiC MOSFET开关过程的dv/dt变化率,并将所述dv/dt变化率转换为电压信号并作为所述钳位电路的中第一电压比较器U1的正输入电压Vcontrol;
所述钳位电路,用于在所述正输入电压Vcontrol下工作,将所述SiC MOSFET栅源电压调节至所述关断偏置电压VEE。
本申请实施例的基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路,包括驱动推挽电路、驱动电阻Rg、dv/dt检测电路和钳位电路,可以通过检测dv/dt变化率,将其转化为电压信号并作为钳位电路的输入,通过钳位电路使得被驱动功率SiC MOSFET栅源电压在受到干扰后能快速稳定至关断偏置电压VEE,解决高频大功率变换器中SiC MOSFET应用中出现的串扰问题,可以保护被驱动SiC MOSFET在发生正向串扰时不会误导通,在发生负向串扰时不会过压击穿,有效地抑制桥臂电路中SiC MOSFET的栅源极电压产生的串扰问题。
可选地,在本申请的一个实施例中,所述dv/dt检测电路,包括:
第一电容C1和第一电阻R1,其中,所述第一电容C1一端与所述SiC MOSFET的漏极D端连接,另一端与所述第一电阻R1相连接;所述第一电阻R1另一端与所述关断偏置电压VEE连接。
可选地,在本申请的一个实施例中,所述钳位电路,包括:
所述第一电压比较器U1、第一N沟道MOSFET QN、第一二极管D1、第二电阻R2和第三电阻R3;其中,所述第一二极管D1一端与所述第一电阻R1和第一电容C1连接,另一端与所述第二电阻R2连接,所述第二电阻R2另一端与所述第三电阻R3和第一电压比较器U1的正输入端Vcontrol连接,所述第三电阻R3另一端与关断偏置电压VEE连接;所述第一电压比较器U1的负输入端与参考电压VREF连接,所述第一电压比较器U1的输出端与所述第一N沟道MOSFET QN的栅极g端连接;所述第一N沟道MOSFET QN的漏极d端与所述SiC MOSFET的栅极G端连接,源极s端与所述关断偏置电压VEE相连接。
可选地,在本申请的一个实施例中,所述开通偏置电压VCC为+20V,所述关断偏置电压VEE为-5V。
可选地,在本申请的一个实施例中,在所述dv/dt检测电路中的中间点处采样反馈回所述第一电压比较器U1的电压V1表达式为:V1=R1×C1×dv/dt。
可选地,在本申请的一个实施例中,所述参考电压VREF设定值与所述SiC MOSFET的工作条件相关。
可选地,在本申请的一个实施例中,所述第一电压比较器U1输出电压为0V或者为所述关断偏置电压VEE。
可选地,在本申请的一个实施例中,当所述第一电压比较器U1输出电压为0V时,所述第一N沟道MOSFET栅源极电压大于预设阈值电压后导通。
可选地,在本申请的一个实施例中,当所述第一电压比较器U1输出电压为所述关断偏置电压VEE时,所述第一N沟道MOSFET栅源极电压小于所述预设阈值电压后关断。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例所提供的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的流程示意图;
图2为本申请实施例所提供的另一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的结构示意图;
图3为根据本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的逻辑时序图;
图4为传统有源驱动电路的结构示意图;
图5为根据本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用的双脉冲测试电路原理图;
图6为传统有源驱动应用在测试电路中SiC MOSFET栅源电压发生正向串扰时对应的漏源电压vDS和栅源电压vGS实验波形;
图7为传统有源驱动应用在测试电路中SiC MOSFET栅源电压发生负向串扰时对应的漏源电压vDS和栅源电压vGS实验波形;
图8为本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用在测试电路中SiC MOSFET栅源电压发生正向串扰时对应的漏源电压vDS和栅源电压vGS实验波形;
图9为本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用在测试电路中SiC MOSFET栅源电压发生负向串扰时对应的漏源电压vDS和栅源电压vGS实验波形。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路。
本申请实施例在传统驱动技术的基础上,提出一种基于dv/dt检测的抑制SiCMOSFET串扰的钳位有源驱动电路,该钳位有源驱动电路可以通过检测dv/dt变化率,将其转化为电压信号并作为第一电压比较器U1的正输入,第一电压比较器U1的输出控制第一N沟道MOSFET的开通与关断,同时通过钳位电路中第一N沟道MOSFET反并联二极管进行电位检测,使得被驱动功率SiC MOSFET栅源电压在受到干扰后能快速稳定至关断偏置电压VEE,这样可以有效地抑制桥臂电路中SiC MOSFET的栅源极电压产生的串扰问题。
图1为本申请实施例所提供的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的结构示意图。
如图1所示,该钳位有源驱动电路可以用于SiC等宽禁带半导体器件在上下桥臂电路中的高速驱动,包括:驱动推挽电路100、驱动电阻Rg200、dv/dt检测电路300和钳位电路400。
其中,驱动推挽电路100,用于产生驱动SiC MOSFET半导体场效应管的开通偏置电压VCC和关断偏置电压VEE。
驱动电阻Rg一端与驱动推挽电路100输出连接,另一端与SiC MOSFET的栅极G端连接,用于控制SiC MOSFET的开通和关断速度。
dv/dt检测电路300,用于检测SiC MOSFET开关过程的dv/dt变化率,并将dv/dt变化率转换为电压信号并作为钳位电路400的中第一电压比较器U1的正输入电压Vcontrol。
钳位电路400,用于在正输入电压Vcontrol下工作,将SiC MOSFET栅源电压调节至关断偏置电压VEE。
在本申请实施例中,如图2所示,dv/dt检测电路300,包括:第一电容C1和第一电阻R1,其中,第一电容C1一端与SiC MOSFET的漏极D端连接,另一端与所述第一电阻R1相连接;第一电阻R1另一端与关断偏置电压VEE连接。
在本申请实施例中,如图2所示,钳位电路400,包括:第一电压比较器U1、第一N沟道MOSFET QN、第一二极管D1、第二电阻R2和第三电阻R3;其中,第一二极管D1一端与第一电阻R1和第一电容C1连接,另一端与第二电阻R2连接,第二电阻R2另一端与第三电阻R3和第一电压比较器U1的正输入端Vcontrol连接,第三电阻R3另一端与关断偏置电压VEE连接;第一电压比较器U1的负输入端与参考电压VREF连接,第一电压比较器U1的输出端与第一N沟道MOSFET QN的栅极g端连接;第一N沟道MOSFET QN的漏极d端与SiC MOSFET的栅极G端连接,源极s端与关断偏置电压VEE相连接。
在本申请实施例中,开通偏置电压VCC为+20V,所述关断偏置电压VEE为-5V。
在本申请实施例中,在dv/dt检测电路中的中间点处采样反馈回第一电压比较器U1的电压V1表达式为:V1=R1×C1×dv/dt。
在本申请实施例中,参考电压VREF设定值与SiC MOSFET的工作条件相关。
具体地,与第一电压比较器U1的负输入端连接的参考电压VREF,其设定值取决于SiC MOSFET的工作条件。如果SiC MOSFET受干扰后的栅极电压远低于其阈值电压时,它不会误触发SiC器件。那么VREF可以设置的比较大,钳位电路将不起作用。同样的,VREF也可以设置的较小,钳位电路将快速响应,稳定栅源电压。
在本申请实施例中,第一电压比较器U1输出电压为0V或者为关断偏置电压VEE。
在本申请实施例中,当第一电压比较器U1输出电压为0V时,第一N沟道MOSFET栅源极电压大于预设阈值电压后导通。
在本申请实施例中,当第一电压比较器U1输出电压为关断偏置电压VEE时,第一N沟道MOSFET栅源极电压小于预设阈值电压后关断。
具体地,图3为根据本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的逻辑时序图。
如图3所示,图中vDS为被驱动功率SiC MOSFET的漏源电压波形,vGS为被驱动功率SiC MOSFET的栅源电压波形,vgs为第一N沟道MOSFET的控制信号,id为流过第一N沟道MOSFET QN反并联二极管的电流,其中vGS1为传统的有源驱动对应的栅源电压波形,vGS2为采用dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路的栅源电压波形。具体的实现方法可以概括为以下步骤:
具体地,t0~t1期间,被驱动SiC MOSFET处于关闭状态,栅源电压稳定在VEE。在t0时刻,vDS迅速增加。由于存在串扰问题,vGS在受到干扰后开始上升。在t1时刻,正向串扰峰值达到最大值。vGS1为发生串扰时传统有源驱动的栅极电压。当采用dv/dt检测的抑制SiCMOSFET串扰的钳位有源驱动电路时,此时检测到dv/dt信号Vf。此时第一电压比较器U1正输入电压Vcontrol高于VREF,第一电压比较器U1的输出为高电平电压0V。因此,第一N沟道MOSFETQN导通,将SiC MOSFET钳位到VEE。vGS2为发生串扰时钳位有源驱动的栅极电压,最大正向串扰峰值将大大低于传统有源驱动。
具体地,t1~t2期间,vDS达到直流母线电压后,dv/dt检测电路将不工作。然后,第一电压比较器U1的正输入电压Vcontrol低于VREF,其输出为低电平电压VEE。因此,第一N沟道MOSFET QN关断。栅极电压vGS逐渐降低至VEE。vGS处于关闭状态,VEE稳定。
具体地,t2~t3期间,t2时刻,vDS开始下降。由于存在串扰问题,vGS在受到干扰后开始降低。然后,钳位电路工作在电位检测模式。第一N沟道MOSFET QN的漏极d端的电压电势vd低于源极s端的电压电势VEE。第一N沟道MOSFET QN的反并联二极管导通,将栅极电压VGS钳位到VEE,流过二极管的电流趋势与vGS相同。
具体地,t3~t4期间,一旦栅极电压vGS降至VEE,钳位电路将不工作。被驱动SiCMOSFET处于关闭状态,栅源电压稳定在VEE。
另外,图4为传统有源驱动电路的结构示意图;图5为根据本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用的双脉冲测试电路原理图;图6为传统有源驱动应用在测试电路中SiC MOSFET栅源电压发生正向串扰时对应的漏源电压vDS和栅源电压vGS实验波形,此时VEE为-5V,如图6所示,正向串扰峰值为-2.35V,以-5V为基准,正向串扰电压差值为2.65V。
图7为传统有源驱动应用在测试电路中SiC MOSFET栅源电压发生负向串扰时对应的漏源电压vDS和栅源电压vGS实验波形,此时VEE为-5V,如图7所示,负向串扰峰值为-7.95V,以-5V为基准,负向串扰电压差值为2.95V。
图8为本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用在测试电路中SiC MOSFET栅源电压发生正向串扰时对应的漏源电压vDS和栅源电压vGS实验波形,此时VEE为-5V,如图8所示,正向串扰峰值为-4.15V,以-5V为基准,正向串扰电压差值为0.85V,相比于传统有源驱动减小了67.94%;
图9为本申请实施例的一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路应用在测试电路中SiC MOSFET栅源电压发生负向串扰时对应的漏源电压vDS和栅源电压vGS实验波形,此时VEE为-5V,如图9所示,负向串扰峰值为-6.40V,以-5V为基准,正向串扰电压差值为1.40V,相比于传统有源驱动减小了52.54%。
本申请实施例的基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路,包括驱动推挽电路、驱动电阻Rg、dv/dt检测电路和钳位电路,可以通过检测dv/dt变化率,将其转化为电压信号并作为钳位电路的输入,通过钳位电路使得被驱动功率SiC MOSFET栅源电压在受到干扰后能快速稳定至关断偏置电压VEE,解决高频大功率变换器中SiC MOSFET应用中出现的串扰问题,可以保护被驱动SiC MOSFET在发生正向串扰时不会误导通,在发生负向串扰时不会过压击穿,有效地抑制桥臂电路中SiC MOSFET的栅源极电压产生的串扰问题。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路,其特征在于,包括:驱动推挽电路、驱动电阻Rg、dv/dt检测电路和钳位电路;
所述驱动推挽电路,用于产生驱动SiC MOSFET半导体场效应管的开通偏置电压VCC和关断偏置电压VEE;
所述驱动电阻Rg一端与所述驱动推挽电路输出连接,另一端与所述SiC MOSFET的栅极G端连接,用于控制SiC MOSFET的开通和关断速度;
所述dv/dt检测电路,用于检测所述SiC MOSFET开关过程的dv/dt变化率,并将所述dv/dt变化率转换为电压信号并作为所述钳位电路的中第一电压比较器U1的正输入电压Vcontrol;
所述钳位电路,用于在所述正输入电压Vcontrol下工作,将所述SiC MOSFET栅源电压调节至所述关断偏置电压VEE;
所述钳位电路,包括:
所述第一电压比较器U1、第一N沟道MOSFET QN、第一二极管D1、第二电阻R2和第三电阻R3;其中,所述第一二极管D1一端与所述第一电阻R1和第一电容C1连接,另一端与所述第二电阻R2连接,所述第二电阻R2另一端与所述第三电阻R3和第一电压比较器U1的正输入端Vcontrol连接,所述第三电阻R3另一端与关断偏置电压VEE连接;所述第一电压比较器U1的负输入端与参考电压VREF连接,所述第一电压比较器U1的输出端与所述第一N沟道MOSFET QN的栅极g端连接;所述第一N沟道MOSFET QN的漏极d端与所述SiC MOSFET的栅极G端连接,源极s端与所述关断偏置电压VEE相连接。
2.如权利要求1所述的钳位有源驱动电路,其特征在于,所述dv/dt检测电路,包括:
第一电容C1和第一电阻R1,其中,所述第一电容C1一端与所述SiC MOSFET的漏极D端连接,另一端与所述第一电阻R1相连接;所述第一电阻R1另一端与所述关断偏置电压VEE连接。
3.如权利要求1所述的钳位有源驱动电路,其特征在于,
所述开通偏置电压VCC为+20V,所述关断偏置电压VEE为-5V。
4.如权利要求2所述的钳位有源驱动电路,其特征在于,在所述dv/dt检测电路中的中间点处采样反馈回所述第一电压比较器U1的电压V1表达式为:V1=R1×C1×dv/dt。
5.如权利要求1所述的钳位有源驱动电路,其特征在于,
所述参考电压VREF设定值与所述SiC MOSFET的工作条件相关。
6.如权利要求1所述的钳位有源驱动电路,其特征在于,
所述第一电压比较器U1输出电压为0V或者为所述关断偏置电压VEE。
7.如权利要求6所述的钳位有源驱动电路,其特征在于,
当所述第一电压比较器U1输出电压为0V时,所述第一N沟道MOSFET栅源极电压大于预设阈值电压后导通。
8.如权利要求7所述的钳位有源驱动电路,其特征在于,
当所述第一电压比较器U1输出电压为所述关断偏置电压VEE时,所述第一N沟道MOSFET栅源极电压小于所述预设阈值电压后关断。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110184242.0A CN112953174B (zh) | 2021-02-08 | 2021-02-08 | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110184242.0A CN112953174B (zh) | 2021-02-08 | 2021-02-08 | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112953174A CN112953174A (zh) | 2021-06-11 |
CN112953174B true CN112953174B (zh) | 2022-11-25 |
Family
ID=76245476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110184242.0A Active CN112953174B (zh) | 2021-02-08 | 2021-02-08 | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112953174B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113447789B (zh) * | 2021-06-29 | 2022-12-30 | 深圳赛意法微电子有限公司 | Mosfet检测电路及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127746A (en) * | 1996-10-21 | 2000-10-03 | International Rectifier Corp. | Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor |
JP2001045742A (ja) * | 1999-07-29 | 2001-02-16 | Nissan Motor Co Ltd | パワーmos駆動回路 |
CN107493095A (zh) * | 2017-08-09 | 2017-12-19 | 东南大学 | 硅基igbt和碳化硅肖特基二极管混合的栅驱动*** |
CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
CN111181362A (zh) * | 2020-01-19 | 2020-05-19 | 山东大学 | 一种高抗扰SiC MOSFET驱动电路、半桥电路及工作方法 |
CN111404411A (zh) * | 2020-02-26 | 2020-07-10 | 北京交通大学 | 一种抑制串扰的三电平有源驱动电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10193547B2 (en) * | 2016-03-17 | 2019-01-29 | Ohio State Innovation Foundation | Driver system with an optical power based isolated power supply |
US11652478B2 (en) * | 2016-12-16 | 2023-05-16 | Wolfspeed, Inc. | Power modules having an integrated clamp circuit and process thereof |
US11139808B2 (en) * | 2017-02-28 | 2021-10-05 | Mitsubishi Electric Corporation | Semiconductor device and power conversion system |
-
2021
- 2021-02-08 CN CN202110184242.0A patent/CN112953174B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127746A (en) * | 1996-10-21 | 2000-10-03 | International Rectifier Corp. | Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor |
JP2001045742A (ja) * | 1999-07-29 | 2001-02-16 | Nissan Motor Co Ltd | パワーmos駆動回路 |
CN107493095A (zh) * | 2017-08-09 | 2017-12-19 | 东南大学 | 硅基igbt和碳化硅肖特基二极管混合的栅驱动*** |
CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
CN111181362A (zh) * | 2020-01-19 | 2020-05-19 | 山东大学 | 一种高抗扰SiC MOSFET驱动电路、半桥电路及工作方法 |
CN111404411A (zh) * | 2020-02-26 | 2020-07-10 | 北京交通大学 | 一种抑制串扰的三电平有源驱动电路 |
Non-Patent Citations (2)
Title |
---|
SiC MOSFET开关特性及驱动电路的设计;刘仿等;《电力电子技术》;20160620(第06期);全文 * |
大功率SiC-MOSFET模块驱动技术研究;周帅等;《机车电传动》;20180310(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112953174A (zh) | 2021-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111404411B (zh) | 一种抑制串扰的三电平有源驱动电路 | |
CN211930609U (zh) | 一种基于短路电流抑制的SiC MOSFET短路保护电路 | |
CN108683327B (zh) | 一种碳化硅mosfet驱动电路 | |
JP3736227B2 (ja) | ドライブ回路 | |
CN111162671B (zh) | 一种抑制SiC MOSFET串扰的多电平有源驱动电路 | |
US8363440B2 (en) | Power conversion circuit having off-voltage control circuit | |
US20150028923A1 (en) | High efficiency gate drive circuit for power transistors | |
CN108809060B (zh) | 驱动装置及开关装置 | |
CN109698611B (zh) | 多级降栅压型SiC-MOSFET驱动电路 | |
JP6350479B2 (ja) | ゲート電圧制御装置 | |
CN107623512B (zh) | 一种有源密勒箝位保护电路 | |
CN112928902B (zh) | 一种SiC MOSFET的驱动电路 | |
CN111600461A (zh) | 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法 | |
CN113676029B (zh) | 一种基于igbt的有源钳位电路 | |
AU2012364264A1 (en) | Apparatus and method for control of semiconductor switching devices | |
JP2000083371A (ja) | 電力変換器におけるゲート駆動回路 | |
CN112821730A (zh) | 一种新型驱动拓扑及其驱动方法与串扰抑制方法 | |
CN110830014B (zh) | 一种SiC MOSFET驱动电路 | |
CN112953174B (zh) | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 | |
CN111555596B (zh) | 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路 | |
CN116827095A (zh) | 一种SiC MOSFET驱动电路及驱动方法 | |
WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
CN216699815U (zh) | 一种新型驱动拓扑 | |
CN111725978B (zh) | 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 | |
Li et al. | Optimal algorithm design based on a digitalized active voltage gate driver for IGBT turn-on transition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |