JP2015515151A - 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス - Google Patents

負のジュールトムソン係数を有するガス雰囲気で接合するプロセス Download PDF

Info

Publication number
JP2015515151A
JP2015515151A JP2015507645A JP2015507645A JP2015515151A JP 2015515151 A JP2015515151 A JP 2015515151A JP 2015507645 A JP2015507645 A JP 2015507645A JP 2015507645 A JP2015507645 A JP 2015507645A JP 2015515151 A JP2015515151 A JP 2015515151A
Authority
JP
Japan
Prior art keywords
atmosphere
bonding
substrate
pressure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015507645A
Other languages
English (en)
Inventor
フランソワ リュトール
フランソワ リュトール
Original Assignee
コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ
コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ, コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ filed Critical コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ
Publication of JP2015515151A publication Critical patent/JP2015515151A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明は、２つの基板を直接接合するプロセスに関し、該プロセスは、（ａ）接合される前記基板の表面を密接に接触させる段階と、（ｂ）接合フロントを前記基板の間に伝播させる段階と、を含み、段階（ｂ）の間、前記基板を、ガス雰囲気中に保持し、前記ガス雰囲気は、前記ガス雰囲気の温度及び圧力において負のジュールトムソン係数を示すことを特徴とする。

Description

本発明は、直接接合の分野に関する。詳細には、本発明の主題は、分子付着によって２つの基板を接合するための新規なプロセスに関する。
「分子接合」と誤って知られている材料の直接接合（ウエハ接合）は、特にマイクロエレクトロニクス分野で材料集合体を生成するための公知の技術である。特に、直接接合は、特に多層半導体構造（「複合構造」又は「多層半導体ウエハ」としても知られている）を製作する技術、例えば、Ｓｍａｒｔ Ｃｕｔ（登録商標）タイプの技術に見られ、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術は、ドナー基板の薄層の受取り基板上への転写を利用するが、この薄層は、分子付着によって受取り基板と一体になる。
一般に、直接接合は、接触させる基板に少しの機械的圧力を部分的に適用することで生じる。この圧力の目的は、２つの材料を十分に近距離にすることにあり、引力（ファンデルワールス力、水素結合、実際には共有結合でさえも）は、接合される２つの面の原子又は分子の間に確立することができる。次に、接合フロントは、２つの基板を密接に接合する作用でもって、開始点から表面の全領域上に伝播する。しかしながら、圧力点の適用は必須ではない。十分に平坦な２つの表面を接触させる簡単な事実は、接合フロントの伝播を多少長期にわたる時間の後で自然発生的に引き起こすのに十分である。
この接合フロント及びその速度を決定するパラメータの研究内容は、特に、論文「Ｒｉｅｕｔｏｒｄ ｅｔ ａｌ．， Ｄｙｎａｍｉｃｓ ｏｆ ａ ｂｏｎｄｉｎｇ ｆｒｏｎｔ， Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ， ｖｏｌ． ９４， ｐｐ． ２３６１０１， ２００５」に記載されている。本論文には、接合フロントの進展は、一方は、接合領域を伝播する傾向があるプレートの付着エネルギーであり、他方は、この進展を減速させる傾向があるプレート間に捕らえられたガスの粘性抵抗である、２つの対立する作用の結果であることが言及されている。
特にマイクロエレクトロニクス分野において、直接接合で形成された多層構造を使用するために、優れた品質及び優れた均質性を呈する接合界面を得ることが不可欠である。その理由は、一般に、分子付着による材料プレートの接合の後に、例えば、機械的／化学的研磨、化学的攻撃、又は開裂によって接合プレートの１つを薄くして、薄膜（一般に、数ミクロンから数十ナノメータの）のみを残すための１つ又はそれ以上の段階が続くからであり、その結果、最終薄膜の露出面が接合界面に非常に密接することが明らかになるはずである。
結果的に、一部の領域の接合が不十分である場合、最終層は接合に続く種々の技術的段階（薄層化、アニーリング、構成要素の製作等）の間に引きはがされる可能性がある。
残念ながら、一般に分子付着による接合は、特に「バブル」タイプや接合基板のエッジに沿った「エッジボイド」タイプの欠陥の出現につながる。用語「バブル」は、２つの基板の間の接合界面でのガス及び／又は水の捕捉に由来する欠陥を意味すると理解される。用語「エッジボイド」は、接合に由来して、一般に最終構造体（一般に円形プレートレット形態）の周囲に観察される欠陥を意味すると理解される。これらの欠陥は、一般に、比較的広い（一般に１２０度）の扇形領域上の開始点の反対側で観察され、プレートの中心に開始点がある場合は、プレートの全周にわたって観察される。
接合面の間のスペーサーとして機能する、接合界面に捕捉されたこのような小片又はバブルが存在すると、２つの基板の接合品質に影響を与える可能性があるので、分子付着で接合された構造体が対象とする用途に特に悪影響を及ぼすことが分かっている。更に、Ｓｍａｒｔ Ｃｕｔ（登録商標）タイプの薄層転写技術の利用に関連して、再生ドナー基板（換言すると、「リフレッシュ」プレートレットとして知られる、本来のドナー基板（「フレッシュ」プレートレットとして知られる、薄層の離脱及び転写に使用されていない基板）を接合した場合に比べて、既に薄層の除去及び転写に使用されたドナー基板）を接合した場合には、エッジボイド欠陥の出現が際立つことが観測されている。従って、欠陥が多く存在すると、薄層転写技術での再生プレートの使用が妨げられる。
この欠陥の数又はサイズを低減するために、種々の方法が研究されている。
例えば、接合フロントの速度が、欠陥の数に影響を与える要因として明らかにされており、この速度の低減は欠陥の数に対して有益な効果を有している。この目的を達成するために、特に、この基板の一方及び／又は他方の表面状態の処理によって、特に加熱によって、この速度を制御する種々の技術が提案されている（国際公開第２００３／１２３４５６号）。また、接合フロントの速度を低減する目的で、接合時に、接合フロントの開始点の方向にガス噴射、随意的に高温ガス噴射を与えることが提案されている（欧州公開第２９６３１５７号）。しかしながら、これらの処理は、実際に接合速度の低減を引き起こすことができるが、同時に付着エネルギーが低下する可能性があり、これは特定の用途に悪影響を及ぼす場合がある。接合フロントの速度と付着エネルギーとの間の関係は、例えば、Ｒｉｅｕｔｏｒｄ ｅｔ ａｌ． Ｄｙｎａｍｉｃｓ ｏｆ ａｂｏｎｄｉｎｇ ｆｒｏｎｔ， Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ， ｖｏｌ． ９４， ｐｐ． ２３６１０１， ２００５に記載されている。
更に、欧州公開第２２０００７７号には、付着エネルギーに著しく影響を与えることなく欠陥の数を低減するために、基板を不完全真空下で密接に接触させる工程を実行することが提案されている。しかしながら、この不完全真空下で接合する方法では、分子付着による接合用の、及び各基板の固定及び位置合わせ用の従来の機器を利用することが困難である。
最後に欧州公開第１５６６８３０号に言及すると、製造時にプレートのエッジの構成を変更すること、特にエッジ垂下部の屈曲を変更することが提案されている。しかしながら、この解決策には、接合される基板上への事前の機械的操作を必要とするという欠点がある。
国際公開第２００７０６０１４５号 欧州公開第２９６３１５７号 欧州公開第２２０００７７号 欧州公開第１５６６８３０号
Ｒｉｅｕｔｏｒｄ ｅｔ ａｌ．， Ｄｙｎａｍｉｃｓ ｏｆ ａ ｂｏｎｄｉｎｇ ｆｒｏｎｔ， Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ， ｖｏｌ． ９４， ｐｐ． ２３６１０１， ２００５
本発明は、直接接合の間に生じる欠陥の数を低減する、実際にはこのような欠陥の形成を完全に防止さえする新規な方法を提供することを目的とする。
詳細には、本発明者は、ガス雰囲気の温度及び圧力において、負のジュールトムソン係数を示す特定のガス雰囲気中で分子付着による基板の接合を行うことで、欠陥の数を低減すること、実際にはこれを完全に無くすことができることを発見した。
従って、第１の態様において、本発明は、分子付着によって２つの基板を接合するためのプロセスに関し、本プロセスは、
（ａ）接合される基板の表面を密接に接触させる段階と、
（ｂ）接合フロントを基板の間に伝播させる段階と、
を含み、段階（ｂ）の間、基板を、温度及び圧力において負のジュールトムソン係数を示すガス雰囲気中に保持することを特徴とする。
勿論、段階（ａ）の２つの並置された基板を接合フロントの伝播に好ましい条件下で使用することは当業者次第である。
例えば、接合される２つの表面を、自然発生的に接合プロセスを開始させるのに十分な所定時間だけ接触状態に維持することは重要である。
特に好都合な異なる実施形態によれば、段階（ｂ）の接合フロントの伝播は、２つの並置された基板によって形成された組立体の外面の少なくとも１つの上への、少なくとも１つの圧力点の適用によって開始させることができる。好都合には、接触力を適用すると、２つの基板の間の接合プロセスを迅速に引き起こすことができる。
詳細には、本発明のプロセスは、本発明が必要とするガス雰囲気を含む閉鎖チャンバ内で実行することができる。
特定の実施形態によれば、段階（ａ）及び（ｂ）は、特に、本発明によるガス雰囲気を含むチャンバ内に導入された従来の接合装置を用いて、本発明によるガス雰囲気中で実行される。
用語「密接に接触させる」は、接合されることになる表面が、接合が始まる典型的には数ナノメータ未満の十分に短い距離になることを意味すると理解される。
用語「圧力点」は「接触点」でもあり、例えば適用工具（接合ピン）を用いて、並置された基板の少なくとも１つの露出面上への局所的な接触力の適用を示すことが意図されている。前述のように、圧力点は、該圧力点から伝播する接合フロントを引き起こすようなものである。例えば、この伝播は、２つの並置された表面の中央領域に作用する場合、同心的である。
用語「接合フロント（最前部）」は、接合開始点から伝播し、この開始点から２つの基板の間の密接した接触表面の全域に広がる引力（例えば、ファンデルワールス力）の拡散に対応する接合又は分子付着フロントを示すことが意図されている。
別途指示されない限り、以下において「第１の接合面」及び「第２の接合面」として知られる「接合される表面」への言及は、接合のために、２つの基板の各々の表面を相互に接触させることを意味する。
本発明のプロセスは、いくつかの理由で好都合であることが分かっている。
第１に、以下の実施例に示すように、分子付着よる接合の間に本発明よるガス雰囲気を使用することで、接合される基板の端部に沿ったエッジボイド又はバブル欠陥の出現を低減することが可能になる。
更に、当該ガス雰囲気を使用しても、接合効率に影響はなく、特に付着エネルギーに影響を与えない。このことは、回路が既に実装されており、その後、接合後の付着エネルギーを高めるための高温アニーリング処理を受けないプレートを組み立てる場合に特に好都合である。
更に、接合の間に雰囲気の適合のみを必要とする本発明のプロセスは、サンプルの調製段階に影響を与えることはないので、単独で相互作用することなく、例えば、対象とする用途に必要な付着エネルギーを高くすることを可能にするための表面処理プロセスを最適にすることが可能になる。
最後に、本発明のプロセスは、分子付着により基板を接合するために従来から用いられている装置部品を使用する場合において、実行することが特に容易であることが分かっている。特に、本発明による接合は、大気圧及び大気温度の雰囲気で実行することができ、これにより、支持体の下の負圧に基づいて基板を固定するためのシステムを使用することが可能になり、更に、一般に接合機械に用いられる多くの位置合わせ及び制御システムを作動可能な状態にできることが可能である。
以下に詳細に述べるように、本発明の接合プロセスは、以下に詳細に説明する、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術等の、特に受取り基板上に半導体材料で作られた薄層を含む構造体を形成するための技術で、表面の直接接合が望まれる種々の構造体の製造との関連で実行することができる。
従って、本発明の他の態様において、本発明は、基板上に半導体材料、特にケイ素で作られた薄層（１３）を含む構造体を形成するプロセスであって、少なくとも、
（ｃ）前記半導体材料の少なくとも１つの薄層（１３）を含む転写される部分を備え、第１の接合面（１５）を呈するドナー基板（Ａ）を利用可能にすると共に、第２の接合面（１５’）を呈する受取り基板（Ｂ）を利用可能にする段階と、
（ｄ）第１の表面（１５）と第２の表面（１５’）を分子付着によって接合させる段階と、
（ｅ）前記受取り基板（Ｂ）に接合された部分から、ドナー基板（Ａ）の残りの部分を除去する段階と、
を含み、分子付着によって接合させる段階（ｄ）は、前述のプロセスによって実行されることを特徴とする。
本発明の他の特徴、代替形態、及びプロセスの用途は、以下の例示的で非限定的な詳細な説明、実施例、及び図面を解釈することで明確になるはずである。
別途指示されない限り、表現「備える」は、「少なくとも１つを備える」と解釈する必要がある。
雰囲気圧力での種々のガスに関する温度の関数としての、ジュールトムソン係数の変動を示すグラフである。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスの種々の段階における基板の横断面図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスの種々の段階における基板の横断面図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスの種々の段階における基板の横断面図である。
明瞭化のために、図２の種々の要素は縮尺通りに示されておらず、種々の部品の本当の寸法は示されていないことに留意されたい。
ガス雰囲気
前述のように、本発明による基板の接合は、ガス雰囲気の温度及び圧力において、特に、−０．０１Ｋ／ｂａｒに等しいか又はそれ以下、特に−０．０５Ｋ／ｂａｒに等しいか又はそれ以下の負のジュールトムソン係数を呈するガス雰囲気中で行われる。
ジュールトムソン係数は、所定のガス又はガス混合物に関して、ガス又はガス混合物の体積が増加した場合（ガスの圧力が降下する）の圧力変化μJT＝ΔＴ／ΔＰに関連した温度変動を記述するものである。
図１は、例示的に、雰囲気圧力での種々のガスに関する温度の関数としてのジュールトムソン係数の変動カーブを示す。例えば、このグラフでは、大気温度及び大気圧において、ヘリウム及び水素は負のジュールトムソン係数を示すことが観測でき、これらのガスは、大気温度及び大気圧において減圧の間に温度が上昇することを意味する。
用語「ガス雰囲気」は、該雰囲気がガス又はガス混合物から成ることを意味すると理解される。
本発明による雰囲気の組成は、所定条件の温度及び圧力の下で、雰囲気が負のジュールトムソン係数を示すようなものである。当業者は、本発明による雰囲気を生成するためにこのガスの特性を選択すると共に作動温度及び圧力を調整する立場にある。
詳細には、本発明による雰囲気は、所定の温度及び圧力で負のジュールトムソン係数を呈する１つ又はそれ以上のガスを含む。特に好ましい実施形態において、接合は、大気温度及び大気圧で行われる。
用語「大気温度」は約２５℃の温度を意味すると理解される。用語「大気圧」は約１０１３ｈＰａの圧力を意味すると理解される。
本実施形態との関連において、前記雰囲気は、ヘリウム、ネオン、及び水素から選択された１つ又はそれ以上のガスを含むことができる。
第１の変形実施形態によれば、前記雰囲気は、該雰囲気の温度及び圧力において負のジュールトムソン係数を呈する１つ又はそれ以上のガスから成る。換言すると、前記雰囲気は、前記の所定の温度及び所定の圧力において正のジュールトムソン係数を呈するガスを含まない。
例えば、大気温度及び大気圧で接合を行う場合、前記雰囲気は、ヘリウム、ネオン、及び水素から選択したガス又はガス混合物から成るのがよい。
特定の実施形態によれば、前記雰囲気はヘリウムから成る。
他の別の実施形態によれば、前記雰囲気は、（ｉ）前記雰囲気の温度及び圧力において負のジュールトムソン係数を呈する１つ又はそれ以上のガスと、（ｉｉ）前記雰囲気の温度及び圧力において正のジュールトムソン係数を呈する１つ又はそれ以上のガスとの混合物から成ることができる。
勿論、前記雰囲気の温度及び圧力において最終混合物が負のジュールトムソン係数を呈するように種々のガスの量を調整することは、当業者の技能次第である。
例えば、大気温度及び大気圧で接合を行う場合、前記雰囲気は、該混合物が大気温度及び大気圧において負のジュールトムソン係数を呈するような割合の、（ｉ）ヘリウム、ネオン、及び水素から選択した１つ又はそれ以上のガスと、（ｉｉ）大気温度及び大気圧において正のジュールトムソン係数を呈する、特に窒素、酸素、及びアルゴンから選択した１つ又はそれ以上のガスとの混合物から成ることができ、
特に、前記雰囲気は、該混合物が大気温度及び大気圧において負のジュールトムソン係数を呈するような割合の、（ｉ）ヘリウム、ネオン、及び水素から選択した１つ又はそれ以上のガスと（ｉｉ）空気との混合物から成るのがよい。
特定の実施形態において、前記雰囲気は、該混合物が負のジュールトムソン係数を呈するような割合の、ヘリウム及び空気の混合物から成る。
接合プロセス
本発明による接合プロセスは、従来から用いられている分子付着によって接合を行う段階を含む。詳細には、最初に接合される各基板の表面を密接に接触させ、次に、各基板の間の接合フロントの伝播によって接合を行う。
基板
本発明のプロセスは、分子付着による接合と互換性のある任意のタイプの材料、特に例えば石英及びガラスといった絶縁材料、例えばケイ素、ゲルマニウム等の半導体材料の組み立てに適用できる。
直接接合は、特に、ＳｅＯＩ構造体としても知られている「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ Ｉｎｓｕｌａｔｏｒ」タイプの構造体の作成、ＳＯＩ構造体としても知られている「Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ」タイプの構造体の作成に関連して生じる。
最後の用途に関連して、接合される少なくとも１つの基板の表面は酸化層を呈する。例示的に、ＳＯＩ構造体の形成は、Ｓｉ／ＳｉＯ2又はＳｉＯ2／ＳｉＯ2接合を含む。
組み立てられる基板は、密接に接触させるのに適した平坦面を呈する場合には種々の形状とすることができる。
基板は、詳細には、外形が略円形のウエハの形態とすることができる、例えば、直径１００ｎｍから３００ｎｍの範囲の種々の直径を呈することができる。
表面の調製
接合される前記基板の表面は、密接に接触される前に、例えば、研磨、洗浄、親水性／疎水性処理等の分子付着の促進を意図した１つ又はそれ以上の表面処理段階にさらされる。
これらの処理は、接合される２つの表面の一方に行ってもよいし、実際には接合される両面に行ってもよい。
その理由は、分子付着を促進するために、接合される表面は、十分に滑らかで粒子又は汚れが無いことが必要だからである。
特に化学的処理の実施例に言及すると、
−ＲＣＡタイプの洗浄、つまり、粒子及び炭化水素の除去に適したＳＣ１槽（ＮＨ4ＯＨ、Ｈ2Ｏ2、Ｈ2Ｏ）と、金属汚染物の除去に適したＳＣ２槽（ＨＣｌ、Ｈ2Ｏ2、Ｈ2Ｏ）との組み合わせ
−有機汚染物の除去に適したオゾン（Ｏ3）溶液を用いた洗浄、
−硫酸と過酸化水素の混合物（ＳＰＭ（硫酸−過酸化水素混合）溶液として知られている）を含む溶液を用いた洗浄、
である。
また、接合される表面の調製は、化学的処理に加えて又は化学的処理無しでの機械的な調製（軽度の研磨、ブラッシング）を含むことができる。特に、この処理は、接合に適した平坦度をもつ表面を提供することが意図されている。好ましくは、例えば、原子間力顕微鏡で測定した表面粗さ（すなわち、波長１０ｎｍから１μｍの横スケールで）は、接合が起こるように、好ましくは、０．５ｎｍ ｒｍｓを超えない。
当業者は、分子付着による接合技術で従来から用いられている、表面の調製のための適切な方法を採用する立場にある。
また、本発明のプロセスは、例えば、表面状態、基板の可撓性、基板エッジの曲率等の修正といった、欠陥の出現を低減するために提案されている他の公知の方法と組み合わせることができる。
接合段階（ｂ）
前述のように、本発明のプロセスによる接合フロントの伝播に関する段階（ｂ）は、特定のガス雰囲気で行う。
前述のように、接合フロントの伝播は、好都合には、並置された２枚の基板のうちの少なくとも一方の少なくとも露出面上へ、少なくとも１つの圧力点を加えることによって引き起こされる。
この圧力点は、前記基板の周縁部又は中央部、特に周縁部に加えるのが良い。一般に、接触点は、適用工具（接合ピン）を用いて２つの基板のうちの一方の露出面に機械的圧力を加えることで引き起こされる。接触力を加えることで、接合フロントの伝播がこの開始点から始まることが可能になる。従って、接合フロントの伝播は基板の接合面全体を横切るので、２つの基板を分子付着によって接合することが可能になる。
適用される接触力の強度は、概して２ＭＰａ未満の機械的圧力に相当する。
前述のように、特に大気圧及び大気温度で行われる本発明の接合プロセスには、分子付着によって接合するために現在使用中の装置と互換性があるという利点がある。
従って、本発明のプロセスは、分子付着によって２つの基板を接合する任意の従来の接合装置を利用して実行することができる。一般に、このような装置は、基板ホルダと、例えば、Ｔｅｆｌｏｎ（登録商標）スタイラスである、２つの基板の間に接合フロントを引き起こすために圧力点を加えるための工具とを備える。
従来の接合装置は、本発明による接合プロセスを実行する目的で、本発明によるガス雰囲気を含むチャンバに導入することができる。
用途
特定の実施形態によれば、本発明による接合プロセスは、ＳｅＯＩ構造、特にＳＯＩ構造といった、受取り基板上に半導体材料で作られている薄層構造を形成するためのプロセスに用いられる。
このような構造の調製に関連して、接合プロセスは、半導体材料で作られた少なくとも１つの薄層を備えると共に第１の接合面を呈する、転写される部分を含む「ドナー基板」と呼ばれる基板と、第２の接合面を呈する「受取り基板」と呼ばれる基板との間で実行される。
従って、本発明は、基板上に半導体材料で作られた薄層を備える構造を形成するプロセスにも関連し、本プロセスは少なくとも、
（ｃ）前記半導体材料の少なくとも１つの薄層を含む転写される部分を備え、第１の接合面を呈するドナー基板を利用可能にすると共に、第２の接合面を呈する受取り基板を利用可能にする段階と、
（ｄ）第１の表面と第２の表面を分子付着によって接合させる段階と、
（ｅ）前記受取り基板に接合された部分から、ドナー基板の残りの部分を除去する段階と、
を含み、分子付着によって接合させる段階（ｄ）は、前述の本発明によるガス雰囲気中で行うことを特徴とする。
前記半導体材料の薄層は、Ｓｉ、ＳｉＣ、ＳｉＧｅ、Ｇｅ、ＩＩＩ−Ｖ化合物（元素周期表のＩＩＩ族元素及びＶ族元素から製造された化合物半導体）、ＩＩ−ＶＩ化合物、及びこれらの混合物から選択された少なくとも１つの材料を含むことができる。受取り基板は、第２の接合面を呈する単層材料又は１つ又はそれ以上の多層材料を含むことができる。受取り支持体は、ケイ素、サファイア、ガラス、及び石英から選択された材料を含むことができる。
また、転写されることになる部分は、転写される薄層に加えて、第１の接合面を呈する他の材料層を含むことができる。この他の層は、特に、ＳｉＯ2、Ｓｉ3Ｎ4、ダイヤモンド、Ａｌ2Ｏ3、又はＡｌＮから選択された少なくとも１つの材料を含むことができる。特にＳｉＯ2層とすることができる。
実施可能な実施例として、本発明による接合プロセスは、ＳＯＩタイプの積層構造を得るためにＳｏｉｔｅｃ社が開発したＳｍａｒｔ Ｃｕｔ（登録商標）タイプの技術を利用することができる。この技術に関して、以下に図２を参照して詳細に説明する。
所定の深さまで修飾するための基板の表面からのイオン注入によって、開始基板（ドナー基板）内の半導体材料で作られた薄層を選択的な絶縁物で境界付けし、次に、注入された面を直接接合によって受取り支持体の面と一体にし、最後に開始基板の残りの部分から薄層を分離する段階を含む。
詳細には、図２ａは、適切な場合は表面（１５）を呈する酸化ケイ素層（１２）で覆われた開始基板（Ａ）を示す。本図は、基板内で薄層（１３）を境界付けすることが意図されたイオン注入段階（矢印で示す）の間の基板を示す。表面（１５）を通って注入されて存在するガスは、熱処理の後で、注入エネルギーで決まる深さでマイクロキャビティ層（１６）を生成する。好ましくは、ガス存在物は、水素、ヘリウム、又はこれらの存在物を組み合わせたものから選択することができる。従って、開始基板内で境界付けされた薄層（１３）は、その後、例えばケイ素で作られた受取り支持体（Ｂ）に転写することができる。
図２ｂは、本発明による、分子付着によって基板（Ａ）の表面（１５）と受取り基板（Ｂ）の表面（１５’）の１つを接合した後に得られた構造体を示す。
次の段階において、薄層（１３）を層（１６）で開裂することによって開始基板の残りの部分から分離する。例えば、熱処理によって割れ目が得られ、熱処理により追加的に直接接合を強化することが可能になる。図２ｃに示す積層構造が得られる。
この構造体は、受取り支持体（Ｂ）で支持され、酸化層（１２）から成る絶縁層によってこの支持体から絶縁されたケイ素薄層（１３）を含む。
以下の実施例は、例示的であり本発明を限定するものではない。
分子付着による接合
酸化ケイ素層を担持して第１の接合面を定める第１のケイ素ウエハと、第２の接合面を定める第２のケイ素ウエハとの間で分子付着による接合を実行した。各ウエハは直径１インチ（２．５４ｃｍ）から４５０ｍｍの円形プレートレットの形態である。
事前に基板の接合面をブラッシングした後に、超純粋で洗い流して遠心分離機で乾燥せることで清浄化した。
基板を従来の接合装置（ＥＶＧのＥＶ（登録商標）５４０自動ウエハ接合システム）の基板ホルダに位置決めしたが、この接合装置は、前記基板の表面を密接に接触させて、１つの基板の露出面の周縁部の所定箇所に接合ピンを適用することで接合フロントを開始させることができる。
接合装置はガス雰囲気を含むチャンバ内に導入し、ガス雰囲気中で接合装置によって自動接合を行う。
大気温度及び大気圧で接合チャンバのガス雰囲気の種類を変えながら接合プロセスを繰り返す。試験した雰囲気は、
１．空気
２．窒素
３．アルゴン
４．ヘリウム
であった。
結果
赤外線カメラ又は超音波顕微鏡を利用した接合界面の観察により、空気、窒素、又はアルゴン雰囲気の場合にプレートの端部に沿ってエッジボイド又はバブルの存在が明らかになった。
一方で、ヘリウム雰囲気の下で行った接合の場合、接合界面の周囲においてエッジボイド又はバブル欠陥は観測されなかった。
１２ 酸化ケイ素層
１３ ケイ素薄層
１５ 表面
１５’ 表面
１６ マイクロキャビティ層

Claims (13)

  1. 分子付着によって２つの基板を接合するプロセスであって、少なくとも、
    （ａ）接合される前記基板の表面を密接に接触させる段階と、
    （ｂ）接合フロントを前記基板の間に伝播させる段階と、
    を含み、
    段階（ｂ）の間、前記基板を、ガス雰囲気中に保持し、前記ガス雰囲気は、前記ガス雰囲気の温度及び圧力において負のジュールトムソン係数を示すことを特徴とするプロセス。
  2. 前記接合フロントの伝播は、前記２つの並置された基板によって形成された組立体の複数の外面の少なくとも１つに、少なくとも１つの圧力点を加えることによって開始される、請求項１に記載のプロセス。
  3. 前記雰囲気は、ガス又はガス混合物から成り、前記ガス又はガス混合物は、前記雰囲気の温度及び圧力において負のジュールトムソン係数を示す、請求項１又は２に記載のプロセス。
  4. 前記雰囲気は、前記雰囲気の温度及び圧力において負のジュールトムソン係数を示すような割合で、（ｉ）前記雰囲気の温度及び圧力において負のジュールトムソン係数を示す１つ又はそれ以上のガス、及び（ｉｉ）前記雰囲気の温度及び圧力において正のジュールトムソン係数を示す１つ又はそれ以上のガスを含む混合物で形成される、請求項１から３のいずれかに記載のプロセス。
  5. 段階（ｂ）は、大気温度及び大気圧で実行される、請求項１から４のいずれかに記載のプロセス。
  6. 前記雰囲気は、ヘリウム、ネオン、及び水素から選択された１つ又はそれ以上のガスを含む、請求項５に記載のプロセス。
  7. 前記雰囲気は、ヘリウム、ネオン、及び水素から選択された１つ又はそれ以上のガスから形成される、請求項５又は６に記載のプロセス。
  8. 前記雰囲気は、大気温度及び大気圧において負のジュールトムソン係数を示すような割合で、（ｉ）ヘリウム、ネオン、及び水素から選択された１つ又はそれ以上のガス、及び（ｉｉ）特に、窒素、酸素、及びアルゴンから選択され、大気温度及び大気圧において正のジュールトムソン係数を示す１つ又はそれ以上のガスを含む混合物で形成される、請求項５又は６に記載のプロセス。
  9. 前記雰囲気は、大気温度及び大気圧において負のジュールトムソン係数を示すような割合で、（ｉ）ヘリウム、ネオン、及び水素から選択された１つ又はそれ以上のガス及び（ｉｉ）空気を含む混合物から形成される、請求項１から８のいずれかに記載のプロセス。
  10. 前記基板の接合される前記表面の一方、さらに両方の表面は、前記段階（ａ）の前に、研磨、浄化、及び／又は親水性又は疎水性処理等の、特に分子付着を促進するための１つ又はそれ以上の表面処理段階を受ける、請求項１から９のいずれかに記載のプロセス。
  11. 前記圧力点は、前記２つの並置された基板の少なくとも１つの前記露出面の周縁部に加えられる、請求項２から１０のいずれかに記載のプロセス。
  12. 基板上に半導体材料、特にケイ素で作られた薄層（１３）を含む構造体を形成するプロセスであって、少なくとも、
    （ｃ）前記半導体材料の少なくとも１つの薄層（１３）を含む転写される部分を備え、第１の接合面（１５）を呈するドナー基板（Ａ）を利用可能にすると共に、第２の接合面（１５’）を呈する受取り基板（Ｂ）を利用可能にする段階と、
    （ｄ）前記第１の表面（１５）と前記第２の表面（１５’）を分子付着によって接合させる段階と、
    （ｅ）前記受取り基板（Ｂ）に接合された部分から、前記ドナー基板（Ａ）の残りの部分を除去する段階と、
    を含み、
    前記接合させる段階（ｄ）は、請求項１から１１のいずれかに記載のプロセスによって実行されることを特徴とするプロセス。
  13. 前記転写される部分は、前記薄層に加えて、他の材料層（１２）、特に酸化ケイ素を含み、前記他の材料層（１２）は前記第１の接合面（１５）を呈する、請求項１から１２のいずれかに記載のプロセス。
JP2015507645A 2012-04-27 2013-04-24 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス Pending JP2015515151A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1253921A FR2990054B1 (fr) 2012-04-27 2012-04-27 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
FR1253921 2012-04-27
PCT/IB2013/053229 WO2013160841A1 (fr) 2012-04-27 2013-04-24 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif

Publications (1)

Publication Number Publication Date
JP2015515151A true JP2015515151A (ja) 2015-05-21

Family

ID=48577178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015507645A Pending JP2015515151A (ja) 2012-04-27 2013-04-24 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス

Country Status (8)

Country Link
US (1) US9576843B2 (ja)
EP (1) EP2842155B1 (ja)
JP (1) JP2015515151A (ja)
KR (1) KR102094561B1 (ja)
CN (1) CN104488066B (ja)
FR (1) FR2990054B1 (ja)
TW (1) TWI616966B (ja)
WO (1) WO2013160841A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019535128A (ja) * 2016-09-29 2019-12-05 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6813816B2 (ja) * 2018-04-05 2021-01-13 東京エレクトロン株式会社 接合システムおよび接合方法
FR3094563A1 (fr) * 2019-03-29 2020-10-02 Soitec Procede de fabrication d’un substrat de type semi-conducteur sur isolant
CN112881653B (zh) * 2021-01-27 2023-03-21 武汉工程大学 超临界co2注入页岩储层焦耳-汤姆逊效应的模拟试验方法
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217973A (ja) * 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
JP2009272619A (ja) * 2008-04-10 2009-11-19 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP2007194343A (ja) * 2006-01-18 2007-08-02 Canon Inc 基板接合装置、及び基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2963157B1 (fr) 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
JP2015182216A (ja) * 2014-03-26 2015-10-22 ダイハツ工業株式会社 軸受キャップ取り外し治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217973A (ja) * 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
JP2009272619A (ja) * 2008-04-10 2009-11-19 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019535128A (ja) * 2016-09-29 2019-12-05 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
US10964562B2 (en) 2016-09-29 2021-03-30 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
JP2021100131A (ja) * 2016-09-29 2021-07-01 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
US11276589B2 (en) 2016-09-29 2022-03-15 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
JP7150913B2 (ja) 2016-09-29 2022-10-11 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
US11562912B2 (en) 2016-09-29 2023-01-24 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
TWI801800B (zh) * 2016-09-29 2023-05-11 奧地利商Ev集團E塔那有限公司 結合兩基材之裝置與方法
US11862487B2 (en) 2016-09-29 2024-01-02 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates

Also Published As

Publication number Publication date
TWI616966B (zh) 2018-03-01
US9576843B2 (en) 2017-02-21
TW201351543A (zh) 2013-12-16
US20150079759A1 (en) 2015-03-19
FR2990054B1 (fr) 2014-05-02
CN104488066B (zh) 2018-04-20
EP2842155B1 (fr) 2017-12-06
FR2990054A1 (fr) 2013-11-01
EP2842155A1 (fr) 2015-03-04
KR102094561B1 (ko) 2020-03-27
WO2013160841A1 (fr) 2013-10-31
KR20150013556A (ko) 2015-02-05
CN104488066A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP2015515151A (ja) 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7351644B2 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
JPH0677101A (ja) 半導体基板及びその作製方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US9548202B2 (en) Method for bonding by means of molecular adhesion
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP5613580B2 (ja) 基板の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170515