TW201351543A - 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法 - Google Patents

在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法 Download PDF

Info

Publication number
TW201351543A
TW201351543A TW102115139A TW102115139A TW201351543A TW 201351543 A TW201351543 A TW 201351543A TW 102115139 A TW102115139 A TW 102115139A TW 102115139 A TW102115139 A TW 102115139A TW 201351543 A TW201351543 A TW 201351543A
Authority
TW
Taiwan
Prior art keywords
bonding
atmosphere
substrates
pressure
mixture
Prior art date
Application number
TW102115139A
Other languages
English (en)
Other versions
TWI616966B (zh
Inventor
Francois Rieutord
Original Assignee
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique filed Critical Commissariat Energie Atomique
Publication of TW201351543A publication Critical patent/TW201351543A/zh
Application granted granted Critical
Publication of TWI616966B publication Critical patent/TWI616966B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係關於一種藉由分子黏連接合兩基板之方法，該方法至少包括：(a)使該等基板之待接合表面緊密接觸；及(b)在該等基板之間傳遞接合前緣；特徵在於在步驟(b)期間將該等基板維持在使得在氣體氛圍之溫度及壓力下顯示負的焦耳-湯姆遜(JOULE-THOMSON)係數之氣體氛圍中。

Description

在顯示負的焦耳-湯姆遜(JOULE-THOMSON)係數之氣體氛圍中的接合方法
本發明之領域係關於直接接合。更特定主要內容係一種藉由分子黏連接合兩基板之方法。
材料之直接接合(晶圓接合)，亦不準確地稱為「分子接合」，係製造材料組合體，特定言之，在微電子領域中的熟知技術。直接接合發生在，特定言之，製造多層半導體結構(亦稱為「複合結構」或「多層半導體晶圓」)之技術中，諸如，例如，在Smart Cut®型技術中，該技術將供體基板之薄層轉移至接收基板上，然後藉由分子黏連將該薄層與該接收基板整合。
基本上而言，直接接合係透過將輕微機械壓力局部施加至發生接觸之基板來觸發。此壓力之目的係使兩材料移動至足夠短距離，以在待接合之兩基板之原子或分子之間建立吸引力(凡得瓦(Van der Waals)力、氫鍵、甚至共價鍵)。隨後接合前緣自觸發點開始傳遞至整個表面範圍，達成緊密接合兩基板之效果。然而，並非必須施加壓力點。使兩充分平坦表面簡單接觸並在為時或長或短的一段時間後，即可足以自發地觸發接合前緣傳遞。
關於此接合前緣及決定其速度之參數的研究尤其出示在出版物Rieutord等人之Dynamics of a bonding front,Physical Review Letters，第94卷，第236101頁，2005中。在該文獻中提及該前緣之前進係兩種 對抗作用之結果：一方面係趨於傳遞接合區域之板黏連能，及另一方面係截留在板之間的氣體所產生之趨於減緩其擴展之黏性阻力。
為利用藉由直接接合所形成之多層結構，尤其在微電子領域中，必須獲得展示優異品質及優異均質性之接合界面。此係因在藉由分子黏連來接合兩材料板之後，基本上需要一或多個薄化接合板中之一者的階段；例如，藉由機械/化學拋光、化學侵蝕或***，直至僅留下薄膜(一般為數微米至數十奈米)，結果使最終薄膜之曝露表面極靠近該接合界面。
隨後，若一些區域發生不良接合，則可在接合後之各技術步驟(薄化、退火、組件生產及類似者)期間撕去最後層。
不幸的是，藉由分子黏連所達成之接合基本上導致缺陷外觀，特定言之，「氣泡」型及沿著接合基板邊緣之「邊緣空隙」型缺陷。術語「氣泡」視為意指由於氣體及/或水截留在兩基板之間之接合界面上而導致之缺陷。術語「邊緣空隙」視為意指由於接合而導致且一般在最終結構(基本上呈圓形小板之形式)的周邊所觀察到之缺陷。此等缺陷基本上可在觸發點之相反側面的相對寬廣(一般為120°)扇區上及對於在板中心實施觸發之情況而言，在板之整個周邊上觀察到。
此等截留在接合界面，作為接合表面之間的間隔物之顆粒或氣泡可影響兩基板之接合品質及因此特別不利於藉由分子黏連來接合之結構的標的應用。
更甚者，就Smart Cut®型薄層轉移技術之使用而言，已觀察到在接合回收之供體基板(換言之，該基板已用於移除及轉移薄層時，稱為「再生」小板)情況中之邊緣空隙缺陷外觀相較於接合原供體基板(從未用於回撤及轉移薄層，稱為「新生」小板)的情況更為嚴重。因此，加劇之缺陷存在妨礙回收板在薄層轉移技術中之使用。
已透過各種途徑試圖減小此等缺陷之數量或尺寸。
例如，已證實接合前緣之速度係影響缺陷數量之因素，且降低此速度對缺陷數量產生有利作用。最後，已提出各種用於控制此速度的技術，特定言之，經由處理該等板中之一者及/或另一者之表面狀態，特定言之，藉由加熱(WO 2007060145)。針對降低接合前緣速度之目的，亦已提出在接合時沿接合前緣之觸發點的方向投射氣體噴柱，視需要熱氣體噴柱(EP 2 963 157)。雖然此等處理確實可使接合速度下降，但亦可降低黏連能，從而不利於某些應用。接合前緣之速度與黏連能之間之關係由，例如，Rieutord等人描述(Dynamics of a bonding front,Physical Review Letters，第94卷，第236101頁，2005)。
此外，文獻EP 2 200 077建議在部分真空下實施使基板緊密接觸的操作，目的係減小缺陷數量而不明顯影響黏連能。然而，此種在部分真空下接合之方法由於固定及對準基板問題而難以將習知設備用於藉由分子黏連之接合。
最後，亦可提及文獻EP 1 566 830，其建議在製造期間修改板邊緣之組態，特定言之，修改邊緣垂落之曲率。然而，此解決方案顯示需要對待接合之板實施初步機械操作的缺點。
本發明旨在提供減小在直接接合期間所產生之缺陷的數量，實際上甚至完全避免此等缺陷形成之新穎方法。
更具體言之，本發明者已發現可透過在使在氛圍溫度及壓力下顯示負的焦耳-湯姆遜係數之具體氣體氛圍中藉由分子黏連實施基板接合來減少此等缺陷，實際上甚至予以完全消除。
因此，根據其第一態樣，本發明係關於一種藉由分子黏連來接合兩基板之方法，其至少包括：(a)使該等基板之待接合表面緊密接觸； (b)在該等基板之間傳遞接合前緣；其特徵在於在步驟(b)期間將該等基板維持在使在氛圍溫度及壓力下顯示負的焦耳-湯姆遜係數之氣體氛圍中。
理所當然，可由熟習本項技術者決定在有利於接合前緣傳遞之條件下使用步驟(a)之兩並列基板。
關鍵在於，例如，使待接合之兩基板接觸持續足以自發觸發接合過程的時間。
根據特別有利變化實施例，在步驟(b)中之接合前緣傳遞可透過在由兩並列基板所形成之組合件的外面中之至少一者上施加至少一壓力點來觸發。施加接觸力將有利於快速引發兩基板之間之接合過程。
更特定言之，可在含有本發明所需之氣體氛圍之密閉室中實施本發明之方法。
根據具體實施例，可在本發明之氣體氛圍中，特定言之，利用經導入至含有該氣體氛圍之室中之習知直接接合裝置實施步驟(a)及(b)。
術語「使...緊密接觸」應理解為意指使待接合表面移動至能觸發接合之足夠短距離，一般移動至小於數奈米之距離。
術語「壓力點」，亦稱為「接觸點」，意欲表示在並排放置之基板中之至少一者之曝露表面上，例如利用施力工具(「鍵銷」)局部施加接觸力。如上所述，該壓力點將產生自該壓力點傳遞之接合前緣。對於在兩並列表面之中心區域施用壓力點之情況而言，此傳遞為，例如，同心。
術語「接合前緣」意欲表示自接合觸發點傳遞且對應於吸引力(例如凡得瓦(Van der Waals)力)自觸發點擴散至兩基板之間之整個緊密接觸表面之接合或分子黏連前緣。
除非另外說明，否則在下文中引述「待接合表面」，亦稱為「第一接合表面」及「第二接合表面」來表示經彼此接觸以進行接合之兩基板之表面中之各者。
本發明方法的優勢表現在數個方面上。
首先，如以下實例所說明，在透過分子黏連實施接合期間使用根據本發明之氣體氛圍可消除沿接合表面邊緣之邊緣空隙缺陷或氣泡外觀。
此外，使用此種氣體氛圍不影響接合之有效性，特定言之，不影響黏連能。此在組裝已施加電路且無法抵受隨後用於增大黏連後黏連能之目的而進行的高溫退火之板的情況中尤為有利。
此外，僅需在接合期間調整該氛圍之本發明方法不影響樣品製備步驟，藉此可分離且不相互作用地最優化該表面處理製程，以使可，例如，增大為標的應用所要求之黏連能。
最後，只要可利用習用於透過分子黏連來接合表面的設備，本發明之方法證實特別容易執行。特定言之，可在大氣壓及環境溫度之氛圍中實施本發明之接合，如此一來便可使用基於在支撐物下方的負壓力來固定基板之系統，且可維持通常用於接合機器中之許多對準及控制系統可運作。
在隨後放大時，可在生產要求直接接合表面之各種結構時，特定言之，在用於在接收基板上形成包括由半導體材料製成之薄層的結構之技術(如將在下文詳細描述之Smart Cut®技術)中，實施本發明之接合方法。
因此，根據另一態樣，本發明係關於一種在基板上形成包括由半導體材料製成，特定言之，由矽製成之薄層(13)之結構的方法，其至少包括以下步驟：(c)獲得包含待轉移部分之供體基板(A)，其包含由該半導體 材料製成之至少一薄層(13)且展示第一接合表面(15)，及獲得展示第二接合表面(15’)之接收基板(B)；(d)藉由分子黏連接合該第一表面(15)與該第二表面(15’)；及(e)將該供體基板(A)之餘下部分自接合至該接收基板(B)之該部分移除，其特徵在於步驟(d)係依照如上定義之接合方法執行。
本發明方法之其他特性、替代形式及應用將透過閱讀以下藉由說明且非限制方式給出之敘述、實例及圖而得以更清晰理解。
除非另外說明，否則表述「包含」應理解為「包含至少一」。
氣體氛圍
如上所述，根據本發明之基板接合係在使在氛圍溫度及壓力下顯示負，特定言之，小於或等於-0.01K/bar，特定言之，小於或等於-0.05K/bar的焦耳-湯姆遜係數之氣體氛圍中執行。
焦耳-湯姆遜係數描述，對於指定氣體或氣體混合物而言，當該氣體或氣體混合物之體積增大(氣體發生壓力下降)時，與壓力改變相關之溫度變化μJT=△T/△P。
圖1以實例方式出示在大氣壓下不同氣體之焦耳-湯姆遜係數作為溫度的函數而變化之曲線。例如，在此圖中可觀察到，在環境溫度及大氣壓下，氦及氫顯示負的焦耳-湯姆遜係數，此意指，在環境溫度及大氣壓下，此等氣體在壓力下降期間將升溫。
術語「氣體氛圍」應理解為意指該氛圍係由氣體或氣體混合物形成。
根據本發明之氛圍之組成使得在指定溫度及壓力條件下，該氛圍顯示負的焦耳-湯姆遜係數。熟習本項技術者有能力選擇該氣體或該等氣體之屬性及調整操作溫度及壓力以形成根據本發明之氛圍。
更特定言之，根據本發明之氛圍包含在指定溫度及壓力下顯示負的焦耳-湯姆遜係數之一或多種氣體。
根據特佳實施例，接合係於環境溫度及大氣壓下執行。
術語「環境溫度」應理解為意指約25℃之溫度。術語「大氣壓」應理解為意指約1013hPa之壓力。
就此實施例而言，該氛圍可包含選自氦、氖及氫之一或多種氣體。
根據第一替代實施例，該氛圍可由在氛圍溫度及壓力下顯示負的焦耳-湯姆遜係數之一或多種氣體形成。換言之，該氛圍不包含在該指定溫度及該指定壓力下顯示正的焦耳-湯姆遜係數之氣體。
例如，對於在環境溫度及大氣壓下執行接合之情況而言，該氛圍可由選自氦、氖及氫之氣體或氣體混合物形成。
根據具體實施例，該氛圍基本上係由氦組成。
根據另一替代實施例，該氛圍可由(i)在該氛圍之溫度及壓力下顯示負的焦耳-湯姆遜係數之一或多種氣體及(ii)在該氛圍之溫度及壓力下顯示正的焦耳-湯姆遜係數之一或多種氣體之混合物形成。
理所當然，由熟習本項技術者決定調整不同氣體的各別量以使最終混合物在該氛圍之溫度及壓力下顯示負的焦耳-湯姆遜係數。
例如，對於在環境溫度及大氣壓下執行接合之情況而言，該氛圍可由(i)選自氦、氖及氫之一或多種氣體，與(ii)在環境溫度及大氣壓下顯示正的焦耳-湯姆遜係數，特定言之，選自氮、氧及氬之一或多種氣體之混合物形成，其等比例使得該混合物在環境溫度及大氣壓下顯示負的焦耳-湯姆遜係數。
特定言之，該氛圍可由(i)選自氦、氖及氫之一或多種氣體與(ii)空氣之混合物形成，其等比例使得該混合物在環境溫度及大氣壓下顯示負的焦耳-湯姆遜係數。
根據具體實施例，該氛圍係由氦與空氣之混合物形成，其等比例使得該混合物顯示負的焦耳-湯姆遜係數。
接合方法
根據本發明之接合方法包括習用於藉由分子黏連進行接合之步驟。更特定言之，首先使待接合之基板之表面緊密接觸及隨後藉由該兩基板之間之接合前緣的傳遞執行該接合。
基板
可將本發明之方法應用於組裝可與分子黏連接合相容之任何類型材料及特定言之任何類型絕緣材料，如，例如，石英及玻璃，及半導體材料，如，例如，矽、鍺及類似者。
特定言之，直接接合可用於製備「絕緣體上覆半導體」型結構，亦稱為SeOI結構，及特定言之，用於製備「絕緣體上覆矽」型結構，亦稱為SOI結構。
就最後一種應用而言，待接合之基板中之至少一者具有在表面之氧化物層。例如，形成SOI結構可包括Si/SiO2或SiO2/SiO2接合。
待組裝之基板可為各種形狀，條件係其等各自顯示適合用於緊密接觸之平坦表面。
更特定言之，該等基板可呈具有基本圓形輪廓之晶圓之形式且可具有不同直徑，例如，介於100nm至300nm之間之直徑。
表面之製備
可在緊密接觸前，使待接合之該等基板之表面接受特定言之意欲促進分子黏連之一或多個表面處理步驟，如，例如，拋光、清潔、親水性/疏水性處理及類似者。
此等處理可在待接合之兩表面中之一者上，實際甚至在待接合之兩表面上執行。
此係因，為促進分子黏連，待接合之表面需充分平滑且毫無粒 子或污染。
以化學處理為例，尤其值得一提的是：-RCA型清洗，即，適合抽出粒子及烴之SC1浴(NH4OH、H2O2、H2O)與適合抽出金屬污染物之SC2浴(HCl、H2O2、H2O)之組合；-藉由臭氧(O3)溶液清洗，適合抽出有機污染物；或-藉由包含硫酸與過氧化氫之混合物之溶液(亦稱為SPM(硫酸過氧化物混合物)溶液)清潔。
待接合表面之製備亦可包括連同或不連同化學處理之表面機械製備(輕柔拋光、擦拭)。更特定言之，此等處理意欲提供具有適合接合的平坦度之表面。較佳，經例如原子力顯微鏡測量(換言之，具有10nm至1μm波長之橫向大小)之表面粗糙度不超過較佳0.5nm rms以使接合得以發生。
熟習本項技術者有能力採取適宜方法來製備習用於藉由分子黏連進行接合的技術中之表面。
亦可將本發明之方法與針對減小缺陷外觀所提出之其他已知方式(如，例如，改質表面狀態、基板可撓性、基板邊緣曲率及類似者)組合。
接合步驟(b)
根據本發明之方法傳遞接合前緣之步驟(b)係於如上所述之具體氣體氛圍中執行。
如上所述，接合前緣之傳遞宜透過至少在並列放置之兩基板中至少一者之曝露表面上施加至少一壓力點來觸發。
可將此壓力點施加在該基板之周邊邊緣或中心，特定言之，在周邊邊緣上。一般透過使用施力工具(「鍵銷」)將機械壓力施加於兩基板中一者之曝露表面來觸發接觸點。此接觸力之施加可觸發接合前 緣自此觸發點開始傳遞。接合前緣將傳遞至基板之整個接合表面，因此可藉由分子黏連接合該兩基板。
所施加之接觸力之強度基本上對應於小於2MPa之機械壓力。
如上所述，特定言之在大氣壓及環境溫度下執行之本發明接合方法具有與當前用於分子黏連接合之裝置相容之優點。
因此，本發明之方法可利用習用於藉由分子黏連來接合兩基板之任何接合裝置執行。此等裝置基本上包括基板固定器及用於施加壓力點以在該兩基板之間觸發接合前緣之工具，例如Teflon®鐵筆。
可將習知接合裝置引導至含有根據本發明之氣體氛圍之室中，以執行根據本發明之接合方法。
應用
因此根據具體實施例，可將本發明之接合方法用於在接收基板上形成由半導體材料製成之薄層結構，如，例如，形成SeOI結構及更特定言之，SOI結構之製程中。
就此種結構之製備而言，在包含由半導體材料製成之至少一薄層且展示第一接合表面之包含待轉移部分之基板(稱為「供體基板」)與展示第二接合表面之基板(稱為「接收基板」)之間執行該接合方法。
因此，本發明亦係關於一種在基板上形成包含由半導體材料製成之薄層之結構的方法，其至少包括以下步驟：(c)獲得包含待轉移部分之供體基板，其包含由該半導體材料製成之至少一薄層且展示第一接合表面，及獲得展示該第二接合表面之接收基板；(d)藉由分子黏連接合該第一表面與該第二表面；及(e)將該供體基板之餘下部分自接合至該接收基板之該部分移除， 特徵在於藉由分子黏連進行接合之步驟(d)係在如上所述之本發明氣體氛圍中執行。
由該半導體材料製成之該薄層可包含選自Si、SiC、SiGe、Ge、III-V化合物(由元素週期表中之III族元素及V族元素製成之複合半導體)、II-VI化合物及其等混合物之至少一材料。該接收基板可包含展示第二接合表面之材料層或一或多種材料之數個層。該接收支撐物可包含選自矽、藍寶石、玻璃及石英之材料。
待轉移之部分除待轉移之薄層外亦可包含展示該第一接合表面之另一材料層。特定言之，此另一層可包含選自SiO2、Si3N4、金剛石、Al2O3或AlN之至少一材料。特定言之，其可為SiO2層。
就實現實例而言，可將本發明之接合方法用於由Soitec所開發之Smart Cut®型技術中，以獲得SOI型堆疊結構。在下文中將參照圖2更特定描述此技術。
此技術包括透過在起始基板(供體基板)之面上進行離子植入使由半導體材料製成之薄層與在該起始基板中之視需要絕緣體界分，以獲得經改質至預定深度之層，及隨後藉由直接接合將該經植入面與接收支撐物之面整合，最後，將該薄層自該起始基板之餘下部分分離。
更特定言之，圖2a顯示例如由矽製成之起始基板(A)，若適宜，其係由具有表面(15)之氧化矽層(12)覆蓋。此圖顯示在意欲在基板中界分薄層(13)之離子植入步驟(由箭頭表示)期間之基板。經植入穿過表面(15)之氣態物質在熱處理後，在由植入能決定之深度處，產生微腔層(16)。該等氣體物質可較佳選自氫、氦或此等物質之組合。隨後將在起始基板中藉此界分之薄層(13)轉移至例如由矽製成之接收支撐基板(B)上。
圖2b顯示在藉由分子黏連實施基板(A)之表面(15)與接收基 板(B)之表面(15’)中之一者之本發明接合後所獲得之結構。
在下一步驟中，藉由在層(16)處***而將薄層(13)自起始基板之餘下部分分離。此斷裂係例如藉由熱處理獲得，該熱處理亦可加強該直接接合。獲得由圖2c表示之堆疊結構。
此結構包含受該接收支撐物(B)支撐且藉由由氧化層(12)組成之絕緣層而與此支撐物絕緣之矽薄層(13)。
12‧‧‧材料層
13‧‧‧半導體薄層
15‧‧‧第一接合表面
15’‧‧‧第二接合表面
16‧‧‧微腔層
A‧‧‧供體基板
B‧‧‧受體基板
圖1：在大氣壓下不同氣體之焦耳-湯姆遜係數作為溫度的函數而變化之圖形表示。
圖2：基板在Smart Cut®方法之不同步驟中之橫截面。
應注意，為簡明起見，不依比例繪製圖2中之不同元件，故觀察不到不同零件之真實尺寸。
以下實例係以說明之方式給出且不限制本發明。
藉由分子黏連之接合
在界定第一接合表面之攜有氧化矽層之第一矽晶圓與界定第二接合表面之第二矽晶圓之間執行藉由分子黏連之接合。該等晶圓係呈圓形小板之形式，具有1英寸(2.54cm)至450mm之直徑。
事先藉由擦拭，隨後藉由超純水沖洗及離心乾燥來清潔該等基板之待接合表面。
將該等基板放置在習知接合裝置(EV®450 Automated Wafer Bonding System，獲自EVG)之基板固定器上，該習知接合裝置可使該等基板之表面緊密接觸並藉由在該等基板中一者之曝露表面之周邊邊緣點施加鍵銷來觸發接合前緣。
將該接合裝置引導至含有氣體氛圍之室中且在該室中藉由該接合裝置執行自動化接合。
在環境溫度及大氣壓下重複該接合方法，同時改變接合室之氣體氛圍之屬性。所測試之氛圍如下：1.空氣，2.氮氣，3.氬氣，及4.氦氣。
結果
利用紅外照相機或藉由聲學顯微法觀察接合界面，發現板在空氣、氮氣或氬氣氛圍下存在沿板邊緣之邊緣空隙或氣泡缺陷。
另一方面，對於在氦氣氛圍下執行接合之情況而言，在接合界面之周邊觀察不到邊緣空隙或氣泡缺陷。
12‧‧‧材料層
13‧‧‧半導體薄層
15‧‧‧第一接合表面
15’‧‧‧第二接合表面
16‧‧‧微腔層
A‧‧‧供體基板
B‧‧‧受體基板

Claims (13)

  1. 一種藉由分子黏連接合兩基板之方法，其至少包括：(a)使該等基板之待接合表面緊密接觸；及(b)在該等基板之間傳遞接合前緣；特徵在於在步驟(b)期間將該等基板維持在顯示在氛圍溫度及壓力下為負的焦耳-湯姆遜係數之氣體氛圍中。
  2. 如請求項1之方法，其中透過在由兩並列基板所形成之組合件之外面中之至少一者上施加至少一壓力點來觸發該接合前緣之傳遞。
  3. 如請求項1或2之方法，其中該氛圍係由氣體或氣體混合物形成，該氣體或該等氣體在該氛圍之溫度及壓力下顯示負的焦耳-湯姆遜係數。
  4. 如上述請求項中任一項之方法，其中該氛圍係由包含(i)在該氛圍之溫度及壓力下顯示負的焦耳-湯姆遜係數之一或多種氣體與(ii)在該氛圍之溫度及壓力下顯示正的焦耳-湯姆遜係數之一或多種氣體之混合物形成，其等比例使得該混合物在該氛圍之溫度及壓力下顯示負的焦耳-湯姆遜係數。
  5. 如上述請求項中任一項之方法，其中在環境溫度及大氣壓下執行步驟(b)。
  6. 如請求項5之方法，其中該氛圍包含選自氦、氖及氫之一或多種氣體。
  7. 如請求項5或6之方法，其中該氛圍係由選自氦、氖及氫之一或多種氣體形成。
  8. 如請求項5或6之方法，其中該氛圍係由(i)選自氦、氖及氫之一或多種氣體與(ii)選自特定言之氮、氧及氬之在環境溫度及 大氣壓下顯示正的焦耳-湯姆遜係數之一或多種氣體之混合物形成，其等比例使得該混合物在環境溫度及大氣壓下顯示負的焦耳-湯姆遜係數。
  9. 如前一請求項之方法，其中該氛圍係由(i)選自氦、氖及氫之一或多種氣體與(ii)空氣之混合物形成，其等比例使得該混合物在環境溫度及大氣壓下顯示負的焦耳-湯姆遜係數。
  10. 如上述請求項中任一項之方法，其中在步驟(a)前，使該等基板之待接合表面中之一者，實際上甚至兩表面接受意欲特定言之促進分子黏連之一或多個表面處理步驟，如拋光、清潔及/或親水性或疏水性處理。
  11. 如請求項2至10中任一項之方法，其中將該壓力點施加在該兩並列基板中至少一者之曝露表面之周邊邊緣上。
  12. 一種在基板上形成包含由半導體材料製成，特定言之由矽製成之薄層(13)之結構之方法，其至少包括以下步驟：(c)獲得包含待轉移部分之供體基板(A)，其包含由該半導體材料製成之至少一薄層(13)且展示第一接合表面(15)，及獲得展示第二接合表面(15’)之接收基板(B)；(d)藉由分子黏連接合該第一表面(15)與該第二表面(15’)；及(e)將該供體基板(A)之餘下部分自接合至該接收基板(B)之該部分移除，特徵在於依照如請求項1至11中任一項定義之方法執行接合步驟(d)。
  13. 如前一請求項之方法，其中該待轉移部分除該薄層外亦包含另一材料層(12)，特定言之，氧化矽層，該另一材料層(12)展示該第一接合表面(15)。
TW102115139A 2012-04-27 2013-04-26 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法 TWI616966B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1253921A FR2990054B1 (fr) 2012-04-27 2012-04-27 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
??1253921 2012-04-27

Publications (2)

Publication Number Publication Date
TW201351543A true TW201351543A (zh) 2013-12-16
TWI616966B TWI616966B (zh) 2018-03-01

Family

ID=48577178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115139A TWI616966B (zh) 2012-04-27 2013-04-26 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法

Country Status (8)

Country Link
US (1) US9576843B2 (zh)
EP (1) EP2842155B1 (zh)
JP (1) JP2015515151A (zh)
KR (1) KR102094561B1 (zh)
CN (1) CN104488066B (zh)
FR (1) FR2990054B1 (zh)
TW (1) TWI616966B (zh)
WO (1) WO2013160841A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691010B (zh) * 2016-09-29 2020-04-11 奧地利商Ev集團E塔那有限公司 結合兩基材之裝置與方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6813816B2 (ja) * 2018-04-05 2021-01-13 東京エレクトロン株式会社 接合システムおよび接合方法
FR3094563A1 (fr) * 2019-03-29 2020-10-02 Soitec Procede de fabrication d’un substrat de type semi-conducteur sur isolant
CN112881653B (zh) * 2021-01-27 2023-03-21 武汉工程大学 超临界co2注入页岩储层焦耳-汤姆逊效应的模拟试验方法
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217973A (ja) 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP2007194343A (ja) * 2006-01-18 2007-08-02 Canon Inc 基板接合装置、及び基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
TWI492275B (zh) 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2963157B1 (fr) 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
JP2015182216A (ja) * 2014-03-26 2015-10-22 ダイハツ工業株式会社 軸受キャップ取り外し治具

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691010B (zh) * 2016-09-29 2020-04-11 奧地利商Ev集團E塔那有限公司 結合兩基材之裝置與方法
TWI721797B (zh) * 2016-09-29 2021-03-11 奧地利商Ev集團E塔那有限公司 結合兩基材之裝置與方法
US10964562B2 (en) 2016-09-29 2021-03-30 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
US11276589B2 (en) 2016-09-29 2022-03-15 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
US11562912B2 (en) 2016-09-29 2023-01-24 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
US11862487B2 (en) 2016-09-29 2024-01-02 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates

Also Published As

Publication number Publication date
JP2015515151A (ja) 2015-05-21
TWI616966B (zh) 2018-03-01
US9576843B2 (en) 2017-02-21
US20150079759A1 (en) 2015-03-19
FR2990054B1 (fr) 2014-05-02
CN104488066B (zh) 2018-04-20
EP2842155B1 (fr) 2017-12-06
FR2990054A1 (fr) 2013-11-01
EP2842155A1 (fr) 2015-03-04
KR102094561B1 (ko) 2020-03-27
WO2013160841A1 (fr) 2013-10-31
KR20150013556A (ko) 2015-02-05
CN104488066A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI616966B (zh) 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法
US8530331B2 (en) Process for assembling substrates with low-temperature heat treatments
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US10971674B2 (en) Method for producing composite wafer having oxide single-crystal film
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20050287767A1 (en) Semiconductor substrate and process for producing it
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
US10770648B2 (en) Method for producing composite wafer having oxide single-crystal film
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2009224721A (ja) Ｓｏｉ基板の製造方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
Takeuchi et al. Direct bonding and debonding of glass wafers for handling of ultra-thin glass sheets
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
TW202343550A (zh) 將薄層轉移到載體基板之方法
TWI241629B (en) Bonding wafers with perfect edges and the methods
JP2015176899A (ja) 複合基板の製造方法