JP6558355B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6558355B2
JP6558355B2 JP2016245620A JP2016245620A JP6558355B2 JP 6558355 B2 JP6558355 B2 JP 6558355B2 JP 2016245620 A JP2016245620 A JP 2016245620A JP 2016245620 A JP2016245620 A JP 2016245620A JP 6558355 B2 JP6558355 B2 JP 6558355B2
Authority
JP
Japan
Prior art keywords
wafer
bonding
drying
bond
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016245620A
Other languages
English (en)
Other versions
JP2018101663A (ja
Inventor
横川　功
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016245620A priority Critical patent/JP6558355B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP17883818.1A priority patent/EP3557607B1/en
Priority to US16/465,879 priority patent/US10763157B2/en
Priority to KR1020197017192A priority patent/KR102447215B1/ko
Priority to PCT/JP2017/042334 priority patent/WO2018116746A1/ja
Priority to CN201780073727.4A priority patent/CN110024080B/zh
Priority to TW106141856A priority patent/TWI763749B/zh
Publication of JP2018101663A publication Critical patent/JP2018101663A/ja
Application granted granted Critical
Publication of JP6558355B2 publication Critical patent/JP6558355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法に関し、特に、２枚のウェーハの貼り合わせによるＳＯＩウェーハの製造方法に関する。
２枚のシリコンウェーハを室温で貼り合わせる際、ウェーハ外周端の一方から反対側の外周端に向かって結合が進行する中の最後で、結合の回り込みによる、空気残りが発生し、外周部に微小なサイズのボイド（以下、外周微小ボイドと呼ぶ）が出来てしまう場合がある。
外周微小ボイドは、ウェーハ外周部の端から３〜５ｍｍの範囲に、直径０．１〜１ｍｍ程度のサイズで形成され、貼り合わせ時の結合速度が速いほど増加する傾向がある。
２枚のウェーハを重ね合わせた状態で部分的に押圧すると、粗さの小さい高精度の面同士間に作用する吸引力によりウェーハ同士の結合が全面に広がるので、その結合波の進行を赤外線カメラ等で観察することにより、貼り合わせ速度を測定することができる。
ウェーハを貼り合わせた際の結合強度を高めるため、貼り合せる面にプラズマ処理（プラズマにさらして貼り合せる面を活性化する処理）を行うと、貼り合わせ速度が速くなるため、外周微小ボイドが発生しやすくなる。
特許文献１の［００６１］段落には、貼り合わせウェーハの外周部に現れるボイドである「エッジボイド」は、結合速度が１．７ｃｍ／ｓ未満で抑制できることが記載されている。また、特許文献２の［０００５］［０００６］には、コンタクトウエーブ速度を５０ｍｍ／秒以下にすることでウェーハ外周部の微小なボイドを抑制できることが記載されている。特許文献１には、加熱することによりウェーハ表面に吸着させる水の層厚を減少させること、特許文献２には、貼り合わせ環境の雰囲気の圧力、種類、粘性を制御することで貼り合わせの進行速度を制御することが記載されているが、これらは簡便な方法とは言えなかった。
特開２０１２−２３８８７３号公報 特開２００７−１９４３４７号公報
上述の問題点に鑑み、本発明は、簡便な方法で外周微小ボイドの発生を抑制してＳＯＩウェーハを製造することができるＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンウェーハからなるボンドウェーハと、シリコンウェーハからなるベースウェーハとを、前記ボンドウェーハ及び前記ベースウェーハの少なくともいずれか一方の表面に形成されたシリコン酸化膜を介して室温で貼り合わせる貼り合わせ工程と、該貼り合わせ工程の後に前記ボンドウェーハを薄膜化する薄膜化工程とを有し、ＳＯＩウェーハを製造するＳＯＩウェーハの製造方法において、前記貼り合わせ工程よりも前に、さらに、前記ボンドウェーハと前記ベースウェーハを親水性の洗浄液で洗浄する洗浄工程と、前記洗浄を行った後のボンドウェーハとベースウェーハとを、吸引乾燥及びスピン乾燥のうち少なくともいずれか一つの乾燥方法により乾燥する乾燥工程とを有し、前記乾燥工程の終了後、前記貼り合わせ工程を開始するまでの間に、前記貼り合わせ工程を行う際の貼り合わせ速度が２０ｍｍ／秒以下になるまで前記ボンドウェーハと前記ベースウェーハとを保管し、前記貼り合わせ速度を２０ｍｍ／秒以下として前記貼り合わせを行うことを特徴とするＳＯＩウェーハの製造方法を提供する。
このような方法により、貼り合わせ法でＳＯＩウェーハを製造する際に、乾燥工程の終了後、貼り合わせ工程を開始するまでの保管時間を調整するだけの簡便な方法で外周微小ボイドの発生を抑制してＳＯＩウェーハを製造することができる。そのため、新たな設備を導入したり、従来の設備を改造したりすることによる設備投資を伴わないため、安価な方法となる。
このとき、前記保管する時間を７０分以上とすることが好ましい。
このような保管時間とすることにより、貼り合わせの際の貼り合わせ速度を２０ｍｍ／秒以下により制御しやすくなる。その結果、より確実に外周微小ボイドの発生を抑制してＳＯＩウェーハを製造することができる。
また、前記洗浄工程を行う前に、前記ボンドウェーハ及び前記ベースウェーハのうち少なくとも一方に対してプラズマ処理を行う工程を有することができる。
このように、洗浄工程の前にプラズマ処理を行うことにより、貼り合わせの際のウェーハ同士の結合強度を高くすることができる。また、プラズマ処理を行うと、プラズマ処理を行わない場合よりも貼り合わせの際の貼り合わせ速度が速くなる傾向があり、外周微小ボイドが発生しやすくなるが、本発明のように乾燥工程後の保管時間を調整して貼り合わせ速度を遅くすることにより、外周微小ボイドの発生を抑制することができる。すなわち、外周微小ボイドが発生しやすいプラズマ処理を行う場合に、本発明は特に有効である。
また、前記親水性の洗浄液をＳＣ１溶液又はＳＣ２溶液とすることが好ましい。
貼り合わせ前のウェーハの洗浄に用いる親水性の洗浄液としては、ＳＣ１溶液又はＳＣ２溶液を好適に用いることができる。
また、前記保管する時間を５時間以下とすることが好ましい。
これにより、生産性の低下を抑制することができる。
また、前記保管中は、前記ボンドウェーハと前記ベースウェーハとを、温度２５±５℃、湿度４０±２０％の雰囲気に接触するようにして保管することが好ましい。
このような雰囲気は通常のクリーンルーム内の雰囲気と同程度である。このような雰囲気に接触するようにしてウェーハを保管することにより、ウェーハ表面の水分を適切な範囲に減少させることができる。
また、本発明のＳＯＩウェーハの製造方法では、前記貼り合わせ工程後、最初の熱処理を行うまでの間に、前記ボンドウェーハと前記ベースウェーハとを貼り合わせた状態で、２４時間以上放置することが好ましい。
これにより、貼り合わせ後のＳＯＩウェーハの外周微小ボイドをさらに減らすことができる。
本発明のＳＯＩウェーハの製造方法により、貼り合わせ法でＳＯＩウェーハを製造する際に、乾燥工程の終了後、貼り合わせ工程を開始するまでの保管時間を調整するだけの簡便な方法で外周微小ボイドの発生を抑制してＳＯＩウェーハを製造することができる。そのため、新たな設備を導入したり、従来の設備を改造したりすることによる設備投資を伴わないため、安価な方法となる。
本発明の工程の概略を示すフローチャートである。 実験例において得られた、乾燥後保管時間と貼り合わせ速度の関係を示すグラフである。 実験例において得られた、貼り合わせ速度とウェーハ１枚当たりの外周微小ボイド個数の関係を示すグラフである。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明のＳＯＩウェーハの製造方法は、シリコンウェーハからなるボンドウェーハと、シリコンウェーハからなるベースウェーハとを、ボンドウェーハ及びベースウェーハの少なくともいずれか一方の表面に形成されたシリコン酸化膜を介して室温で貼り合わせる貼り合わせ工程を有する。また、該貼り合わせ工程の後にボンドウェーハを薄膜化する薄膜化工程を有する。本発明では、上記の貼り合わせ工程よりも前に、さらに、ボンドウェーハとベースウェーハを親水性の洗浄液で洗浄する洗浄工程と、該洗浄を行った後のボンドウェーハとベースウェーハとを、吸引乾燥及びスピン乾燥のうち少なくともいずれか一つの乾燥方法により乾燥する乾燥工程とを有する。本発明では、乾燥工程の終了後、貼り合わせ工程を開始するまでの間に、貼り合わせ工程を行う際の貼り合わせ速度が２０ｍｍ／秒以下になるまでボンドウェーハとベースウェーハとを保管する。そのようにして保管した後、貼り合わせ速度を２０ｍｍ／秒以下として貼り合わせを行う。
吸引乾燥法及びスピン乾燥法は、自然乾燥に近いので、乾燥工程終了後もシリコンウェーハ表面の水分が多い。ＳＯＩウェーハ製造において、室温貼り合わせでは、水の水素結合で結合が進むため、ウェーハ表面の水分量が多いと、貼り合わせ速度が上がってしまう。しかし、乾燥終了後、しばらくウェーハをそのままの表面状態で保管しておけば、ウェーハ表面の水分は、環境の湿度に合った量に減少する。これにより、貼り合わせ速度が下がり、外周微小ボイドの発生個数を減少させることができ、或いは、ゼロにすることもできる。
上記のように、外周微小ボイドを抑制するために貼り合わせ速度を下げること自体は公知である（特許文献１、特許文献２）。ただし、その具体的方法として、上記のように、特許文献１には、加熱することにより表面に吸着させる水の層厚を減少させること、特許文献２には、貼り合わせ環境（雰囲気、気圧など）を制御することがそれぞれ記載されているが、本発明のように、洗浄・乾燥後から貼り合わせまでの経過時間（保管時間）を制御することは記載されていない。
以下、本発明のＳＯＩウェーハの製造方法について、図１を参照して、より詳細に説明する。図１は本発明の工程（ａ〜ｇ）の概略を示すフローチャートである。
まず、シリコンウェーハからなるボンドウェーハと、シリコンウェーハからなるベースウェーハとを準備する（工程ａ）。このとき、ボンドウェーハ及びベースウェーハの少なくともいずれか一方は、表面にシリコン酸化膜が形成されたものを準備する。表面のシリコン酸化膜は熱酸化膜とすることが好ましい。
上記のようにして準備したボンドウェーハ及びベースウェーハを洗浄する（工程ｃ）のであるが、その前に、ボンドウェーハ及びベースウェーハのうち少なくとも一方に対してプラズマ処理を行うことが好ましい（工程ｂ）。この工程は必須ではない。このプラズマ処理は、ウェーハをプラズマにさらして貼り合せる面を活性化する処理である。このプラズマ処理により、ウェーハを貼り合わせた後の貼り合わせウェーハの結合強度を高めることができる。ただし、このプラズマ処理は、プラズマ処理を行わない場合よりも貼り合わせの際の貼り合わせ速度が速くなる傾向があり、外周微小ボイドが発生しやすくなる。しかしながら、後述の工程ｅの保管時間を制御することにより、乾燥工程後の保管時間を調整して貼り合わせ速度を遅くすることにより、外周微小ボイドの発生を抑制することができる。
次に、ボンドウェーハとベースウェーハを親水性の洗浄液で洗浄する（工程ｃ）。この洗浄は、ＳＣ１溶液又はＳＣ２溶液で行うことが好ましい。ＳＣ１溶液は、アンモニア及び過酸化水素を含む水溶液であり、ＳＣ２溶液は塩化水素及び過酸化水素を含む水溶液であり、いずれもシリコンウェーハの洗浄において通常用いられている組成のものを用いることができる。また、その他の洗浄条件もシリコンウェーハの洗浄において通常用いられている条件を適用することができる。
次に、洗浄を行った後のボンドウェーハとベースウェーハとを、吸引乾燥及びスピン乾燥のうち少なくともいずれか一つの乾燥方法により乾燥する（工程ｄ）。吸引乾燥又はスピン乾燥については、例えば、特開２００２−３１３６８９号公報を参照することができる。吸引乾燥とは、ウェーハ表面の水分を吸引して除去する乾燥方法である。吸引乾燥は、例えば、真空吸引ラインが設置された乾燥台座にシリコンウェーハをほぼ垂直に載せ、ウェーハ下部より水分を吸引することで、ウェーハ表面上の水分を除去することができる。乾燥台座に複数枚数の基板を載せるようにすることで、同時に複数枚数の基板を乾燥できるため、高い生産性が得られる。スピン乾燥は、シリコンウェーハ上の水分を、ウェーハを高速回転することにより得られる遠心力を用いて除去するもので、通常のスピン乾燥機により行うことができる。なお、乾燥法の典型例の一つであるＩＰＡ乾燥（水置換法）は、本発明において用いる乾燥法には含めない。
次に、乾燥工程（工程ｄ）の終了後、貼り合わせ工程（工程ｆ）を開始するまでの前に、本発明では、保管工程（工程ｅ）を有する。この保管工程では、貼り合わせ工程を行う際の貼り合わせ速度が２０ｍｍ／秒以下になるまでボンドウェーハとベースウェーハとを保管する。ある特定の条件において、どの程度の時間保管すれば貼り合わせ速度が２０ｍｍ／秒以下とすることができるかは、実験的に容易に求めることができる。また、貼り合わせ速度は、赤外線カメラ等で観察することにより、測定することができる。吸引乾燥及びスピン乾燥のいずれもウェーハ表面に水分を残して貼り合わせの際の水分量を調節することができるが、上記のように、従来、吸引乾燥又はスピン乾燥の直後に貼り合わせを行うと、貼り合わせ速度が速くなりすぎ、外周微小ボイドを抑制することができなかった。
保管工程の保管する時間の長さは、貼り合わせ時の貼り合わせ速度が２０ｍｍ／秒以下とできれば特に限定されないが、５０分以上とすることが好ましく、７０分以上とすることが特に好ましい。保管中は、ボンドウェーハとベースウェーハとを、温度２５±５℃、湿度４０±２０％の雰囲気に接触するようにして保管することが好ましい。このような雰囲気は通常のクリーンルーム内の雰囲気と同程度である。このような雰囲気に接触するようにしてウェーハを保管することにより、ウェーハ表面の水分を適切な範囲に減少させることができる。生産性を考慮すると、保管する時間を５時間以下とすることが好ましい。
吸引乾燥のように、ウェーハキャリアに収納された多数枚のウェーハを一度に乾燥するバッチ式の乾燥の場合には、乾燥装置内でそのまま保管することも可能であるが、ウェーハキャリアごとクリーンルーム内のクリーンベンチに移して保管したり、他の保管用容器に移して保管することもできる。
次に、ボンドウェーハとベースウェーハとを、ボンドウェーハ及びベースウェーハの少なくともいずれか一方の表面に形成されたシリコン酸化膜を介して室温で貼り合わせる（工程ｆ）。このとき、本発明では、上記保管工程が行われているので、貼り合わせ速度は２０ｍｍ／秒以下となり、外周微小ボイドの発生が抑制される。
貼り合わせ工程（工程ｆ）の後にボンドウェーハを薄膜化する薄膜化工程を行う（工程ｇ）。これによりＳＯＩウェーハを製造する。この薄膜化は、イオン注入剥離によってもよく、研削、研磨、エッチング等の手法によってもよい。イオン注入剥離によって薄膜化を行う場合は、予め、少なくとも洗浄工程（工程ｃ）より前に、ボンドウェーハに水素イオン等のイオン注入層を設けておく。貼り合わせ後に熱処理（剥離熱処理）することにより、該イオン注入層で剥離を行って、ボンドウェーハを薄膜化することができる。イオン注入剥離法による場合は、剥離熱処理後、または剥離熱処理と兼ねて結合熱処理を行うことができる。これにより貼り合わせウェーハの結合強度を高めることができる。薄膜化を研削、研磨、エッチング等により行う場合は、研削等を行う前に結合熱処理を行って貼り合わせウェーハの結合強度を高めることが好ましい。
以上のようにしてＳＯＩウェーハを製造するが、上記以外の工程を具備していてもよい。例えば、以下のように、貼り合わせ後、最初の熱処理までの保管を２４時間以上とする貼り合わせ後保管工程を有していても良い。
（貼り合わせ後のウェーハの保管について）
発明者の調査によると、室温で貼り合わされたウェーハに発生している外周微小ボイドは、そのままの状態で１日〜数日間放置しておくことによって消滅するものがあることが判明した。この理由は必ずしも明らかではないが、おそらく、気泡がウェーハの外部に抜けていくためと考えられる。
従って、室温で貼り合わせが完了した直後の状態で外周微小ボイドが全く発生していなければ、そのまま熱処理（イオン注入剥離法の場合は剥離熱処理、薄膜化を研削・研磨で行う場合には結合熱処理）を行えばよいが、外周微小ボイドが多少発生しているような場合には、貼り合わせ工程後、最初の熱処理を行うまでの間に、ボンドウェーハとベースウェーハとを貼り合わせた状態で、室温で長時間（２４時間以上）放置してから熱処理を行うことが好ましい。ただし、生産性を考慮して、このような貼り合わせ後の放置（１日〜数日）は行わなくてもよい。また、この放置時間はより短時間（例えば、６時間以上）であってもよい。
（実験例）
以下のようにして、貼り合わせによりＳＯＩウェーハを製造する際の、乾燥工程終了後の保管時間（経過時間）と貼り合わせ速度との関係を調査した。また、貼り合わせ速度と外周微小ボイド発生との関係を調査した。
ボンドウェーハとして、直径３００ｍｍ、主面の結晶方位＜１００＞のシリコン単結晶ウェーハを準備した。また、熱酸化膜を１９０ｎｍの厚さで形成した。このボンドウェーハには、剥離用の水素イオン注入を行い、水素イオン注入層を形成した。
ベースウェーハとして、直径３００ｍｍ、主面の結晶方位＜１００＞のシリコン単結晶ウェーハを準備した。このベースウェーハには、熱酸化膜を形成せず、水素イオン注入層も形成しなかった。
次に、上記のボンドウェーハ及びベースウェーハの両方に対し、プラズマ処理を行った。プラズマ処理は、酸素プラズマで行った。
次に、貼り合わせ前の洗浄を行った。具体的には、上記のプラズマ処理を行った両ウェーハに対し、ＳＣ１洗浄を行った。洗浄終了後、両ウェーハに対し、吸引乾燥を行った。
次に、貼り合わせまで保管を行った。保管はウェーハ容器であるＦＯＵＰ（Ｆｒｏｎｔ−Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）内にて保管した。保管環境は温度２２℃、湿度４０％であった。これはクリーンルーム内の雰囲気と同等の雰囲気であった。この保管工程における保管時間を１８分〜１３０分の範囲で変化させた。
上記条件で保管を行った後、室温で貼り合わせを行った。貼り合わせの後、剥離熱処理を５００℃、３０分の条件で行い、水素イオン注入層で剥離した。
剥離完了後、ボイド観察を行った。具体的には、剥離終了後の貼り合わせウェーハを、蛍光灯下、或いは、集光灯下で目視観察して行った。
乾燥工程終了後の保管時間と貼り合わせ速度との関係を図２に示した。図２より、貼り合わせ速度は、保管時間が約５０分を超えると２０ｍｍ／秒より遅くなり、保管時間が７０分以上で、約１９．５ｍｍ／秒でほぼ飽和することがわかった。
貼り合わせ前のＳＣ−１洗浄条件（薬液温度、薬液濃度、洗浄時間）を調整することで、洗浄後の表面粗さを変化させることにより貼り合わせ速度を変化させ、貼り合わせ速度とウェーハ１枚当たりの外周微小ボイド発生数との関係を調査し、その結果を図３に示した。貼り合わせ速度が約２０ｍｍ／秒以下になれば、外周微小ボイドはほとんど発生しないことがわかった。尚、貼り合わせ速度は、赤外カメラで結合波を観察し、結合波がウェーハの一方の端から反対側の端まで進行する時間を計測し、その時間とウェーハ直径から算出した。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
乾燥工程の終了後、室温での貼り合わせを行うまでの経過時間（保管時間）を７０分とした以外は実験例と同一条件で１バッチ（２５枚）の貼り合わせＳＯＩウェーハを作製した。このとき、２５枚を連続で貼り合せたため、１枚目の保管時間は７０分だが、２５枚目の保管時間は、１２０分となった。すなわち、保管時間は７０分〜１２０分の範囲で変動させたことになる。その際、貼り合わせ速度は１９．０〜１９．５ｍｍ／秒の範囲であった。その結果、外周微小ボイドは、平均０．８個／枚であった。
（実施例２）
乾燥工程の終了後、室温での貼り合わせを行うまでの保管時間を５０分とした以外は実験例と同一条件で１バッチ（２５枚）の貼り合わせＳＯＩウェーハを作製した。このとき、実施例１と同様に、２５枚連続で貼り合せた。従って、１枚目の保管時間は５０分だが、２５枚目の経過時間は、１００分となった。すなわち、保管時間は５０分〜１００分の範囲で変動させたことになる。その際、貼り合わせ速度は１９．５〜２０．０ｍｍ／秒の範囲であった。その結果、外周微小ボイドは、平均４．８個／枚であった。
（実施例３）
室温で貼り合わせた直後のウェーハを、そのまま１日（２４時間）室温で放置した後に剥離熱処理を行ったこと以外は実施例１と同一条件で１バッチ（２５枚）の貼り合わせＳＯＩウェーハを作製した。その結果、外周微小ボイドは、平均０．０８個／枚であった。
（実施例４）
室温で貼り合わせた直後のウェーハを、そのまま４日室温で放置した後に剥離熱処理を行ったこと以外は実施例２と同一条件で１バッチ（２５枚）の貼り合わせＳＯＩウェーハを作製した。その結果、外周微小ボイドは、平均０．２個／枚であった。
（比較例１）
乾燥工程の終了後、室温での貼り合わせを行うまでの経過時間（保管時間）を調整しなかったこと以外は実験例と同一条件で５枚の貼り合わせＳＯＩウェーハを作製した。乾燥工程の終了後、室温での貼り合わせを行うまでの時間は、５分以下であった。その際、貼り合わせ速度は２２〜２５ｍｍ／秒の範囲であった。その結果、外周微小ボイドは、平均３１０個／枚であった。
実施例１〜４の結果より、乾燥工程の終了後、室温での貼り合わせを行うまでの時間を調整して貼り合わせの際の貼り合わせ速度を２０ｍｍ／秒以下とすることにより、外周微小ボイドの発生を抑制することができることがわかった。また、実施例３、４の結果より、貼り合わせ後のウェーハを最初の熱処理まで２４時間以上保管することにより、さらに外周微小ボイドの発生を抑制することができることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. シリコンウェーハからなるボンドウェーハと、シリコンウェーハからなるベースウェーハとを、前記ボンドウェーハ及び前記ベースウェーハの少なくともいずれか一方の表面に形成されたシリコン酸化膜を介して室温で貼り合わせる貼り合わせ工程と、
    該貼り合わせ工程の後に前記ボンドウェーハを薄膜化する薄膜化工程と
    を有し、ＳＯＩウェーハを製造するＳＯＩウェーハの製造方法において、
    前記貼り合わせ工程よりも前に、さらに、
    前記ボンドウェーハと前記ベースウェーハを親水性の洗浄液で洗浄する洗浄工程と、
    前記洗浄を行った後のボンドウェーハとベースウェーハとを、吸引乾燥及びスピン乾燥のうち少なくともいずれか一つの乾燥方法により乾燥する乾燥工程と
    を有し、
    前記乾燥工程の終了後、前記貼り合わせ工程を開始するまでの間に、前記貼り合わせ工程を行う際の貼り合わせ速度が２０ｍｍ／秒以下になるまで前記ボンドウェーハと前記ベースウェーハとを保管し、
    前記貼り合わせ速度を２０ｍｍ／秒以下として前記貼り合わせを行うことを特徴とするＳＯＩウェーハの製造方法。
  2. 前記保管する時間を７０分以上とすることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記洗浄工程を行う前に、前記ボンドウェーハ及び前記ベースウェーハのうち少なくとも一方に対してプラズマ処理を行う工程を有することを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
  4. 前記親水性の洗浄液をＳＣ１溶液又はＳＣ２溶液とすることを特徴とする請求項１から請求項３のいずれか１項に記載のＳＯＩウェーハの製造方法。
  5. 前記保管する時間を５時間以下とすることを特徴とする請求項１から請求項４のいずれか１項に記載のＳＯＩウェーハの製造方法。
  6. 前記保管中は、前記ボンドウェーハと前記ベースウェーハとを、温度２５±５℃、湿度４０±２０％の雰囲気に接触するようにして保管することを特徴とする請求項１から請求項５のいずれか１項に記載のＳＯＩウェーハの製造方法。
  7. 前記貼り合わせ工程後、最初の熱処理を行うまでの間に、前記ボンドウェーハと前記ベースウェーハとを貼り合わせた状態で、２４時間以上放置することを特徴とする請求項１から請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
JP2016245620A 2016-12-19 2016-12-19 Ｓｏｉウェーハの製造方法 Active JP6558355B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016245620A JP6558355B2 (ja) 2016-12-19 2016-12-19 Ｓｏｉウェーハの製造方法
US16/465,879 US10763157B2 (en) 2016-12-19 2017-11-27 Method for manufacturing SOI wafer
KR1020197017192A KR102447215B1 (ko) 2016-12-19 2017-11-27 Soi웨이퍼의 제조방법
PCT/JP2017/042334 WO2018116746A1 (ja) 2016-12-19 2017-11-27 Ｓｏｉウェーハの製造方法
EP17883818.1A EP3557607B1 (en) 2016-12-19 2017-11-27 Soi wafer manufacturing method
CN201780073727.4A CN110024080B (zh) 2016-12-19 2017-11-27 Soi晶圆的制造方法
TW106141856A TWI763749B (zh) 2016-12-19 2017-11-30 Soi晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016245620A JP6558355B2 (ja) 2016-12-19 2016-12-19 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018101663A JP2018101663A (ja) 2018-06-28
JP6558355B2 true JP6558355B2 (ja) 2019-08-14

Family

ID=62627751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016245620A Active JP6558355B2 (ja) 2016-12-19 2016-12-19 Ｓｏｉウェーハの製造方法

Country Status (7)

Country Link
US (1) US10763157B2 (ja)
EP (1) EP3557607B1 (ja)
JP (1) JP6558355B2 (ja)
KR (1) KR102447215B1 (ja)
CN (1) CN110024080B (ja)
TW (1) TWI763749B (ja)
WO (1) WO2018116746A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US11664357B2 (en) * 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
CN112368828A (zh) * 2018-07-03 2021-02-12 伊文萨思粘合技术公司 在微电子学中用于接合异种材料的技术
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US12001193B2 (en) 2022-03-11 2024-06-04 Applied Materials, Inc. Apparatus for environmental control of dies and substrates for hybrid bonding

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795505B2 (ja) * 1990-02-28 1995-10-11 信越半導体株式会社 接合ウエーハの製造方法
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JP2000021802A (ja) * 1998-06-30 2000-01-21 Sumitomo Metal Ind Ltd 半導体基板の製造方法
JP4547056B2 (ja) * 1999-09-27 2010-09-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 貼り合せｓｏｉウェーハの製造方法
US20020069899A1 (en) * 2000-06-26 2002-06-13 Verhaverbeke Steven Verhaverbeke Method and apparatus for removing adhered moisture form a wafer
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP4016701B2 (ja) * 2002-04-18 2007-12-05 信越半導体株式会社 貼り合せ基板の製造方法
CN1703773B (zh) * 2002-06-03 2011-11-16 3M创新有限公司 层压体以及用该层压体制造超薄基片的方法和设备
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP2007194349A (ja) * 2006-01-18 2007-08-02 Canon Inc 基板の製造方法
JP2007194347A (ja) * 2006-01-18 2007-08-02 Canon Inc 貼り合わせ装置
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
KR20090107919A (ko) * 2008-04-10 2009-10-14 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조 방법
TWI492275B (zh) 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
JP5710429B2 (ja) * 2011-09-02 2015-04-30 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
JP6395333B2 (ja) * 2014-04-25 2018-09-26 須賀　唯知 基板接合装置および基板接合方法

Also Published As

Publication number Publication date
EP3557607A4 (en) 2020-08-26
WO2018116746A1 (ja) 2018-06-28
KR102447215B1 (ko) 2022-09-26
TWI763749B (zh) 2022-05-11
CN110024080B (zh) 2023-05-02
KR20190097025A (ko) 2019-08-20
EP3557607A1 (en) 2019-10-23
TW201839797A (zh) 2018-11-01
CN110024080A (zh) 2019-07-16
US20190295883A1 (en) 2019-09-26
JP2018101663A (ja) 2018-06-28
US10763157B2 (en) 2020-09-01
EP3557607B1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
JP6558355B2 (ja) Ｓｏｉウェーハの製造方法
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
JP2002313689A (ja) 貼り合せ基板の製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP5780234B2 (ja) Ｓｏｉウェーハの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2015177150A (ja) 貼り合わせウェーハの製造方法
JP2015032690A (ja) 積層ウェーハの加工方法
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
JP6643873B2 (ja) ２枚の基板を積層する方法
JP6760245B2 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP6200273B2 (ja) 貼り合わせウェーハの製造方法
JP2018164006A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2010135662A (ja) 貼り合わせ基板の製造方法
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP6121356B2 (ja) 酸化膜付き異種ｓｏｉ基板の製造方法
TWI479552B (zh) 表面平滑處理方法
JP2004006485A (ja) 真空吸着ステージ
JP5572914B2 (ja) 直接接合ウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法
JP2005243906A (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JPH04340215A (ja) 半導体基板の接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190610

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6558355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250