CN104488066B - 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法 - Google Patents

在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法 Download PDF

Info

Publication number
CN104488066B
CN104488066B CN201380022409.7A CN201380022409A CN104488066B CN 104488066 B CN104488066 B CN 104488066B CN 201380022409 A CN201380022409 A CN 201380022409A CN 104488066 B CN104488066 B CN 104488066B
Authority
CN
China
Prior art keywords
atmosphere
substrate
gas
pressure
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380022409.7A
Other languages
English (en)
Other versions
CN104488066A (zh
Inventor
弗朗索瓦·里乌托德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN104488066A publication Critical patent/CN104488066A/zh
Application granted granted Critical
Publication of CN104488066B publication Critical patent/CN104488066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种直接接合两个基板的方法，至少包括：(a)使所述基板的待接合表面紧密接触；和(b)在所述基板之间传播接合波，其特征在于，在步骤(b)期间将所述基板维持在使在氛围的温度和压力下具有负焦耳‑汤姆逊系数的气体的所述氛围中。

Description

在具有负焦耳-汤姆逊系数的气体的氛围中的接合方法
技术领域
本发明涉及直接接合领域。更具体地，本发明的主题是一种通过分子粘合来接合两个基板的新方法。
背景技术
材料的直接接合(晶圆键合)，也不准确地称为“分子键合”，是用于制造材料的组合的熟知技术，特别是在微电子领域。直接接合尤其出现在用于制造多层半导体结构(也被称为“复合结构”或“多层半导体晶圆”)的技术中，例如，在Smart型技术中，其将供体基板的薄层转移到接收基板上，通过分子粘合将所述薄层与该接收基板整合。
一般来说，通过将轻机械压力局部施加在发生接触的基板来引起直接接合。该压力的目的是使两种材料的距离足够短，以使吸引力(范德华(Van der Waals)力、氢键、甚至共价键)可建立在待接合的两个表面的原子或分子之间。然后，接合前缘从起始点传播至表面的整个范围，以达到紧密接合两个基板的效果。然而，压力点的应用并不是强制性的。使两个足够平坦的表面简单接触并在更长或更短的时间后，即可足以自发地引起接合前缘的传播。
关于该接合前缘及决定其速度的参数的研究特别在出版物Rrieutord等人的Dynamics of a bounding front，Physical Review Letters，第94卷，第236101页，2005年中进行陈述。该文献中提及了该前缘的进展是两种对抗作用的结果：一方面是趋于传播接合区域的板的粘合能量，以及另一方面是趋于减缓该扩展的截留在板之间的气体的粘性阻力。
为了使用通过直接接合所形成的多层结构，尤其是在微电子领域中，必须获得展示优异的品质和优异的均匀性的接合界面。这是因为在通过分子粘合来接合两个材料板之后，通常伴随减薄接合板之一的一个或多个阶段，例如通过机械/化学抛光、化学侵蚀或***，直至仅留下薄膜(通常是从几微米到几十纳米)，结果是最终薄膜的暴露表面非常靠近该接合界面。
因此，如果一些区域发生不良接合，则可在接合之后的各技术阶段(薄化、退火、组件生产等)期间撕去最后层。
令人遗憾的是，通过分子粘合的接合通常导致缺陷的出现，尤其是“气泡”型和沿着接合基板边缘的“边缘空隙”型缺陷。术语“气泡”理解成指由截留在两个基板之间的接合界面处的气体和/或水引起的缺陷。术语“边缘空隙”理解成指由接合引起的且通常是在最终结构(通常呈圆形小板的形状)的***观察到的缺陷。这些缺陷通常可从起始点的对面相对宽的(通常为120°)扇区观察，以及在板的中心进行引发的情况下从板的整个***观察。
这些截留在接合界面、作为接合表面之间的间隔物的颗粒或气泡的出现，可影响两个基板的接合质量以及因此被证明对于通过分子粘合而接合的结构的有针对性的应用是特别有害的。
而且，就Smart型薄层转移技术的利用而言，已观察到边缘空隙缺陷的外观在接合回收的供体基板(也就是说，该供体基板已用于移除及转移薄层，称为“再生”小板)的情况下比在接合原供体基板(从未用于回撤及转移薄层，称为“新生”小板)的情况下更为严重。因此，增加的缺陷存在形成了在薄层转移技术中使用回收板的障碍。
已通过各种途径试图减小这些缺陷的数量或尺寸。
例如，已证实接合前缘的速度是影响缺陷数量的因素，而降低该速度可对缺陷数量产生有益效果。为此，已提出各种用于控制该速度的技术，尤其是通过处理所述基板中的一个和/或另一个的表面状态，尤其是通过加热(WO2007060145)。为了降低接合前缘的速度，还提出在接合时沿接合前缘的起始点的方向喷射气体射流，可选为热气体射流(EP2936157)。虽然这些处理确实可使接合速度下降，但也能够降低粘合能量，从而不利于某些应用。接合前缘的速度与粘合能量之间的关系例如由Rrieutord等人描述(Dynamics of abonding front，Physical Review Letters，第94卷，第236101页，2005年)。
此外，文献EP 2 200 077提出在部分真空下实施使基板紧密接触的操作，目的是减小缺陷数量而不明显影响粘合能量。然而，这种在部分真空下接合的方法由于固定及对准基板问题而难以将常规设备用于通过分子粘合的接合。
最后，还可提及文献EP1 566 830，其提出在制造期间修改板边缘的配置，尤其是修改边缘垂落的曲率。然而，该解决方案显示需要对待接合的板进行初步机械操作的缺点。
发明内容
本发明旨在提供一种减小在直接接合期间所产生的缺陷的数量，甚至完全避免这些缺陷形成的新方法。
更具体地，发明人已发现可通过在特定的气体氛围(在所述氛围的温度和压力下，具有负焦耳-汤姆逊系数)中通过分子粘合实施基板接合，来减小这些缺陷，甚至予以完全消除这些缺陷。
因此，根据第一方面，本发明涉及一种通过分子粘合来接合两个基板的方法，至少包括：
(a)使所述基板的待接合表面紧密接触；
(b)在所述基板之间传播接合前缘；
其特征在于，在步骤(b)期间将所述基板维持在使在氛围的温度和压力下具有负焦耳-汤姆逊系数的气体氛围中。
当然，可由本领域技术人员决定在有利于接合边缘传播的条件下使用步骤(a)的两个并列基板。
例如，关键在于使待接合的两个基板接触持续足以自发引发接合过程的时间。
根据特别有利的实施方式变型，在步骤(b)中的接合前缘的传播可通过在由两个并列基板所形成的组合件的外表面中的至少一个上施加至少一个压力点来引发。施加接触力有利于能够快速触发两个基板之间的接合过程。
尤其，可在含有本发明所需的气体氛围的密闭室内实施本发明的方法。
根据具体实施方式，可在本发明的气体氛围中，尤其是使用导入到含有所述气体氛围的室内的常规的直接接合装置实施步骤(a)和(b)。
术语“使…紧密接触”应理解为意指使待接合表面移动至能够引发接合的足够短的距离，一般移动至小于几纳米的距离。
术语“压力点”也称为“接触点”，是指表示在并排放置的基板中的至少一个的曝露表面上，例如利用施力工具(“键销”)局部施加接触力。如上所述，该压力点将产生从该压力点传播的接合前缘。对于在两个并列表面的中心区域施用压力点的情况而言，该传播例如将是同心的。
术语“接合前缘”是指表示从接合的起始点传播以及对应于吸引力(例如范德华力)从该起始点扩散至两个基板之间的紧密接触的整个表面的接合前缘或分子粘合前缘。
除非另有说明，否则在下文中引用“待接合表面”，也称为“第一接合表面”和“第二接合表面”，来表示彼此接触以进行接合的两个基板的各表面。
本发明的方法在多个方面是有利的。
首先，如以下实例所说明，在通过分子粘合实施接合期间使用根据本发明的气体氛围可消除沿着接合基板边缘的边缘空隙缺陷或气泡的出现。
此外，使用该气体氛围不影响接合的有效性，尤其是不影响粘合能量。这在组装已施加电路以及无法经受为了增大接合后的粘合能量而随后进行的高温退火的板的情况下尤为有利。
此外，仅需在接合期间调整该氛围的本发明方法不影响样品制备步骤，因此可单独地且不相互作用地优化该表面处理过程，以例如可以增大有针对性的应用所要求的粘合能量。
最后，只要可使用惯用的用于通过分子粘合来接合表面的设备，本发明的方法证实特别容易执行。尤其，可在大气压及环境温度的氛围中实施根据本发明的接合，其允许使用基于在支撑物的下方的负压力来固定基板的***，且可维持通常用于接合机中的许多对准及控制***可运作。
在随后放大时，可在生产要求直接接合表面的各种结构时，尤其是，在用于在接收基板上形成包括由半导体材料制成的薄层的结构的技术(如将在下文详细描述的Smart型技术)中，实施本发明的接合方法。
因此，根据另一方面，本发明涉及一种在基板上形成包括由半导体材料制成、尤其是由硅制成的薄层(13)的结构的方法，所述方法至少包括以下步骤：
(c)获得包括待转移部分的供体基板(A)，该待转移部分包括至少一个由所述半导体材料制成的薄层(13)且呈现第一接合表面(15)，及获得呈现第二接合表面(15’)的接收基板(B)；
(d)通过分子粘合使所述第一表面(15)和所述第二表面(15’)接合；以及
(e)将该供体基板(A)的剩余部分从接合至所述接收基板(B)的所述部分移除，
其特征在于步骤(d)根据如上定义的接合方法执行。
本发明方法的其它特性、可替选形式及应用将通过阅读以下通过说明而非限制方式给出的叙述、实例及图而得以更清晰理解。
除非另外说明，否则表述“包括一”应理解为“包括至少一个”。
气体氛围
如上所述，根据本发明的基板接合是在使在氛围的温度和压力下具有负焦耳-汤姆逊系数，尤其是小于或等于-0.01K/bar，尤其是小于或等于-0.05K/bar的气体氛围中执行。
对于指定气体或气体混合物而言，焦耳-汤姆逊系数描述为，当该气体或气体混合物的体积增大(气体经历压力下降)时，与压力改变相关的温度变化μJT＝△T/△P。
图1以实例方式示出在大气压下不同气体的焦耳-汤姆逊系数随着温度而变化的曲线。例如，在此图中可观察到，在环境温度和大气压下，氦和氢具有负焦耳-汤姆逊系数，意思是，在环境温度和大气压下，这些气体在压力下降期间将升温。
术语“气体氛围”应理解为意指所述氛围是由气体或气体混合物构成。
根据本发明的氛围的组成为：在指定的温度和压力条件下，所述氛围具有负焦耳-汤姆逊系数。本领域技术人员有能力选择该气体或这些气体的属性以及调整操作温度和压力，以形成根据本发明的氛围。
更具体地，根据本发明的氛围包括在指定的温度和压力条件下具有负焦耳-汤姆逊系数的一种或多种气体。
根据特别优选的实施方式，接合在环境温度和大气压下执行。
术语“环境温度”应理解为指约25℃的温度。术语“大气压”应理解为指约1013hPa的压力。
对该实施方式来说，所述氛围可包括选自氦、氖和氢的一种或多种气体。
根据第一可替选的实施方式，所述氛围可由在所述氛围的温度和压力下具有负焦耳-汤姆逊系数的一种或多种气体构成。也就是说，所述氛围不包括在所述指定的温度和所述指定的压力下具有正焦耳-汤姆逊系数的气体。
例如，对于在环境温度和大气压下执行接合的情况而言，所述氛围可由选自氦、氖和氢的气体或气体混合物构成。
根据具体实施方式，所述氛围由氦组成。
根据另一可替选的实施方式，所述氛围可由(i)在所述氛围的温度和压力下具有负焦耳-汤姆逊系数的一种或多种气体及(ii)在所述氛围的温度和压力下具有正焦耳-汤姆逊系数的一种或多种气体的混合物构成。
当然，由本领域技术人员调整不同气体的各个量以使最终混合物在所述氛围的温度和压力下具有负焦耳-汤姆逊系数。
例如，对于在环境温度和大气压下执行接合的情况而言，所述氛围可由(i)选自氦、氖和氢的一种或多种气体，与(ii)在环境温度和大气压下具有正焦耳-汤姆逊系数、尤其是选自氮、氧和氩的一种或多种气体按比例组成的混合物构成，使得所述混合物在环境温度和大气压下具有负焦耳-汤姆逊系数。
尤其，所述氛围可由(i)选自氦、氖和氢的一种或多种气体与(ii)空气的按比例组成的混合物构成，使得所述混合物在环境温度和大气压下具有负焦耳-汤姆逊系数。
根据具体实施方式，所述氛围可由氦和空气按比例组成的混合物构成，以使所述混合物具有负焦耳-汤姆逊系数。
接合方法
根据本发明的接合方法包括通常用于通过分子粘合来接合的步骤。尤其，首先使待接合的基板的表面紧密接触以及随后通过这两个基板之间接合前缘的传播执行该接合。
基板
可将本发明的方法应用于组装可与通过分子粘合接合相容的任何类型材料，尤其是绝缘材料(例如，石英和玻璃)以及半导体材料(例如硅、锗等)。
直接接合尤其发生在制作“绝缘体上半导体”型结构、也称为SeOI结构的情况下，以及尤其用于制作“绝缘体上硅”型结构，也称为SOI结构。
就后一种应用而言，待接合的基板中的至少一个具有在表面上的氧化物层。例如，SOI结构的形成可包括Si/SiO2或SiO2/SiO2接合。
待组装的基板可为各种形状，条件是其各自具有适合用于紧密接触的平坦表面。
尤其，这些基板可以是具有总体圆形轮廓的晶圆的形状且具有不同直径，例如，介于100nm至300nm之间的直径。
表面的制作
在紧密接触之前，可对待接合的所述基板的表面进行尤其用于促进分子粘合的一个或多个表面处理步骤，例如，抛光、清洁、亲水性/疏水性处理等。
这些处理可对待接合的两个表面之一、甚至对待接合的两个表面执行。
这是因为，为了促进分子粘合，待接合的表面必须足够平滑且无颗粒或污染。
以化学处理为例，尤其提及：
-RCA型清洗，即，适合分离颗粒和烃的SC1浴(NH4OH、H2O2、H2O)与适合分离金属污染物的SC2浴(HC1、H2O2、H2O)的组合；
-通过臭氧(O3)溶液清洗，适合分离有机污染物；或
-通过包括硫酸和过氧化氢的混合物的溶液(也称为SPM(硫酸过氧化氢混合物)溶液)清洁。
待接合表面的制作也可包括连同或不连同化学处理的表面的机械制作(轻柔抛光、擦拭)。这些处理尤其适用于提供具有适合接合的平坦度的表面。优选地，例如经原子力显微镜(即，利用10nm至1μm波长的横向尺度)测量的表面粗糙度优选地不超过0.5nm rms以使接合得以发生。
本领域技术人员有能力采取合适的方法来制作常规的通过分子粘合进行接合的技术中的表面。
也可将本发明的方法与用于减小缺陷出现所提出的其它已知方式(例如，改变表面状态、基板可挠性、基板边缘曲率等)结合。
接合步骤(b)
根据本发明的方法的传播接合前缘的步骤(b)在如上所述的具体气体氛围中执行。
如上所述，接合前缘的传播可有利地通过至少在并列放置的两个基板中的至少一个基板的曝露表面上施加至少一个压力点来引发。
可将该压力点施加在所述基板的***边缘或中央，尤其在***边缘。通常通过使用施力工具(键销)将机械压力施加至两个基板中的一个基板的曝露表面来引发接触点。该接触力的施加可引发接合前缘从该起始点开始传播。因此，接合前缘在基板的整个接合表面上的传播，可使两个基板通过分子粘合来接合。
所施加的接触力的强度通常对应于小于2MPa的机械压力。
如上所述，尤其在大气压和环境温度下执行的根据本发明的接合方法，具有与当前用于通过分子粘合来接合的装置相容的优点。
因此，本发明的方法可利用常规的通过分子粘合来接合两个基板的任何接合装置执行。这些装置通常包括基板保持器和用于施加压力点以在该两个基板之间引起接合前缘的工具，例如尖笔。
可将常规的接合装置引入含有根据本发明的气体氛围的室内，以执行根据本发明的接合方法。
应用
因此，根据具体实施方式，可将根据本发明的接合方法用于在接收基板上形成由半导体材料制成的薄层结构，例如，形成SeOI结构，尤其是SOI结构。
就这种结构的制作而言，在包括待转移部分(该待转移部分包括至少一个由半导体材料制成的薄层且呈现第一接合表面)的基板(称为“供体基板”)与呈现第二接合表面的基板(称为“接收基板”)之间执行该接合方法。
因此，本发明涉及一种在基板上形成包括由半导体材料制成的薄层的结构的方法，至少包括以下步骤：
(c)获得包括待转移部分的供体基板，该待转移部分包括至少一个由所述半导体材料制成的薄层且呈现第一接合表面，及获得呈现第二接合表面的接收基板；
(d)通过分子粘合接合所述第一表面和所述第二表面；以及
(e)将该供体基板的剩余部分从接合至所述接收基板的所述部分移除，
其特征在于通过分子粘合进行接合的步骤(d)是在如上所述的本发明气体氛围中执行。
由所述半导体材料制成的所述薄层可包括选自Si、SiC、SiGe、Ge、III-V化合物(由元素周期表中的III族元素和V族元素制成的复合半导体)、II-VI化合物及其混合物的至少一种材料。该接收基板可包括呈现第二接合表面的一个材料层或一种或多种材料的几个层。该接收支撑物可包括选自硅、蓝宝石、玻璃和石英的材料。
待转移部分除待转移的薄层外还可包括呈现所述第一接合表面的另一材料层。尤其，该另一层可包括选自SiO2、Si3N4、金刚石、Al2O3或A1N的至少一种材料。尤其，它可为SiO2层。
作为可实施的示例，根据本发明的接合方法可用于由Soitec所研发的Smart型技术中，以获得SOI型堆叠结构。在下文中将参照图2更具体地描述该技术。
该技术包括通过在起始基板(供体基板)中通过离子注入穿过该基板表面以利用可选的绝缘体来界定由半导体材料制成的薄层，以获得改变至预定深度的层，然后通过直接接合使得该注入面与接收支撑物的面整合，最后，使该薄层与该起始基板的剩余部分分离。
尤其，图2a示出了例如由硅制成的起始基板(A)，若适宜，该起始基板被呈现表面(15)的氧化硅层(12)覆盖。该图示出在用于在基板中界定薄层(13)的离子注入步骤(由箭头表示)期间的基板。注入穿过表面(15)的气态物质在热处理后，在由注入能量决定的深度处，产生微腔层(16)。这些气体物质可优选地选自氢、氦或这些物质的组合。因此，在起始基板中界定的薄层(13)随后将被转移至例如由硅制成的接收支撑物(B)上。
图2b示出了在根据本发明通过分子粘合接合基板(A)的表面(15)和接收基板(B)的表面(15’)之一后获得的结构。
在随后的步骤中，通过在层(16)处***而将薄层(13)从起始基板的剩余部分分离。断裂是例如通过由热处理获得，该热处理也可加强直接接合。获得由图2c表示的堆叠结构。
该结构包括由该接收支撑物(B)支撑且通过由氧化层(12)组成的绝缘层而与该支撑物绝缘的硅薄层(13)。
附图说明
图1示出在大气压下不同气体的焦耳-汤姆逊系数随着温度而变化的示意图。
图2示出在Smart型方法的不同步骤中的一个基板或多个基板的横截面。
应当注意，为简明起见，图2中的不同元件不按比例绘制，故观察不到不同部分的真实尺寸。
以下实例以说明的方式给出但不限制本发明。
具体实施方式
实例
通过分子粘合的接合
在限定第一接合表面的承载氧化硅层的第一硅晶圆和限定第二接合表面的第二硅晶圆之间执行通过分子粘合的接合。这些晶圆呈圆形小板的形状，具有1英寸(2.54cm)至450mm的直径。
事先通过擦拭，随后通过超纯水冲洗及离心干燥来清洁这些基板的待接合表面。
将这些基板放置在常规的接合装置(450 Automated Wafer BondingSystem，来自EVG)的基板固定器上，该常规的接合装置可使所述基板的表面紧密接触并通过在这些基板之一的曝露表面的***边缘的点处应用键销来引发接合前缘。
将该接合装置引入到含有气体氛围的室内且在该室内通过该接合装置执行自动化接合。
在环境温度和大气压下重复该接合方法，同时改变接合室的气体氛围的属性。所测试的氛围如下：
1.空气，
2.氮气，
3.氩气，及
4.氦气。
结果
利用红外照相机或通过声学显微镜观察接合界面，发现板在空气、氮气或氩气氛围下沿板边缘出现边缘空隙或气泡缺陷。
另一方面，对于在氦气氛围下执行接合的情况而言，在接合界面的***观察不到边缘空隙或气泡缺陷。

Claims (17)

1.一种通过分子粘合来接合两个基板的方法，所述方法至少包括：
(a)使所述基板的待接合表面紧密接触；和
(b)在所述基板之间传播接合前缘；
其特征在于，在步骤(b)期间使所述基板维持在使在气体氛围的温度和压力下具有负焦耳-汤姆逊系数的所述气体氛围中。
2.根据权利要求1所述的方法，其中，所述接合前缘的传播通过在由两个并列基板所形成的组合件的外表面中的至少一个上施加至少一个压力点来引发。
3.根据权利要求1所述的方法，其中，所述氛围由气体或气体混合物构成，所述气体或气体混合物在所述氛围的温度和压力下具有负焦耳-汤姆逊系数。
4.根据权利要求1所述的方法，其中，所述氛围由(i)在所述氛围的温度和压力下具有负焦耳-汤姆逊系数的一种或多种气体及(ii)在所述氛围的温度和压力下具有正焦耳-汤姆逊系数的一种或多种气体按比例组成的混合物构成，使得所述混合物在所述氛围的温度和压力下具有负焦耳-汤姆逊系数。
5.根据权利要求1所述的方法，其中，步骤(b)在环境温度和大气压下执行。
6.根据权利要求5所述的方法，其中，所述氛围包括选自氦、氖和氢的一种或多种气体。
7.根据权利要求5所述的方法，其中，所述氛围由选自氦、氖和氢的一种或多种气体构成。
8.根据权利要求5所述的方法，其中，所述氛围由(i)选自氦、氖和氢的一种或多种气体，与(ii)在环境温度和大气压下具有正焦耳-汤姆逊系数的一种或多种气体按比例组成的混合物构成，使得所述混合物在环境温度和大气压下具有负焦耳-汤姆逊系数。
9.根据权利要求8所述的方法，其中，在环境温度和大气压下具有正焦耳-汤姆逊系数的所述气体选自氮、氧和氩。
10.根据权利要求8所述的方法，其中，所述氛围由(i)选自氦、氖和氢的一种或多种气体与(ii)空气按比例组成的混合物构成，使得所述混合物在环境温度和大气压下具有负焦耳-汤姆逊系数。
11.根据权利要求1所述的方法，其中，在步骤(a)之前，对所述基板的待接合的一个表面、甚至两个表面，进行用于促进分子粘合的一个或多个表面处理步骤。
12.根据权利要求11所述的方法，其中，所述表面处理选自抛光、清洁和/或亲水性处理或疏水性处理。
13.根据权利要求2所述的方法，其中，所述压力点被施加在所述两个并列基板中的至少一个基板的曝露表面的***边缘。
14.一种在基板上形成包括由半导体材料制成的薄层(13)的结构的方法，所述方法至少包括以下步骤：
(c)获得包括待转移部分的供体基板(A)，所述待转移部分包括至少一个由所述半导体材料制成的薄层(13)且呈现第一接合表面(15)，及获得呈现第二接合表面(15’)的接收基板(B)；
(d)通过分子粘合接合所述第一接合表面(15)和所述第二接合表面(15’)；以及
(e)将所述供体基板(A)的剩余部分从意于被转移的且接合至所述接收基板(B)的部分移除，
其特征在于根据权利要求1至11中任一项定义的方法执行接合步骤(d)。
15.根据权利要求14所述的方法，其中，所述半导体材料为硅。
16.根据权利要求14所述的方法，其中，所述待转移部分除所述薄层外还包括另一材料层(12)，所述另一材料层(12)呈现所述第一接合表面(15)。
17.根据权利要求16所述的方法，其中，所述另一材料层为氧化硅层。
CN201380022409.7A 2012-04-27 2013-04-24 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法 Active CN104488066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1253921A FR2990054B1 (fr) 2012-04-27 2012-04-27 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
FR1253921 2012-04-27
PCT/IB2013/053229 WO2013160841A1 (fr) 2012-04-27 2013-04-24 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif

Publications (2)

Publication Number Publication Date
CN104488066A CN104488066A (zh) 2015-04-01
CN104488066B true CN104488066B (zh) 2018-04-20

Family

ID=48577178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380022409.7A Active CN104488066B (zh) 2012-04-27 2013-04-24 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法

Country Status (8)

Country Link
US (1) US9576843B2 (zh)
EP (1) EP2842155B1 (zh)
JP (1) JP2015515151A (zh)
KR (1) KR102094561B1 (zh)
CN (1) CN104488066B (zh)
FR (1) FR2990054B1 (zh)
TW (1) TWI616966B (zh)
WO (1) WO2013160841A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP6843232B2 (ja) 2016-09-29 2021-03-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6813816B2 (ja) * 2018-04-05 2021-01-13 東京エレクトロン株式会社 接合システムおよび接合方法
FR3094563A1 (fr) * 2019-03-29 2020-10-02 Soitec Procede de fabrication d’un substrat de type semi-conducteur sur isolant
CN112881653B (zh) * 2021-01-27 2023-03-21 武汉工程大学 超临界co2注入页岩储层焦耳-汤姆逊效应的模拟试验方法
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217973A (ja) 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP2007194343A (ja) * 2006-01-18 2007-08-02 Canon Inc 基板接合装置、及び基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
TWI492275B (zh) 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2963157B1 (fr) 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
JP2015182216A (ja) * 2014-03-26 2015-10-22 ダイハツ工業株式会社 軸受キャップ取り外し治具

Also Published As

Publication number Publication date
JP2015515151A (ja) 2015-05-21
TWI616966B (zh) 2018-03-01
US9576843B2 (en) 2017-02-21
TW201351543A (zh) 2013-12-16
US20150079759A1 (en) 2015-03-19
FR2990054B1 (fr) 2014-05-02
EP2842155B1 (fr) 2017-12-06
FR2990054A1 (fr) 2013-11-01
EP2842155A1 (fr) 2015-03-04
KR102094561B1 (ko) 2020-03-27
WO2013160841A1 (fr) 2013-10-31
KR20150013556A (ko) 2015-02-05
CN104488066A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN104488066B (zh) 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法
TWI428956B (zh) 基板硬化方法以及用於層轉換過程所產生之裝置
TWI273647B (en) Process for cleaving layers of a wafer of material
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP5128761B2 (ja) Ｓｏｉウエーハの製造方法
KR101453135B1 (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
TWI338936B (en) Semiconductor on glass insulator made using improved thinning process
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US20090162991A1 (en) Process for assembling substrates with low-temperature heat treatments
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
US7977209B2 (en) Method for manufacturing SOI substrate
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
TW200952050A (en) Method for manufacturing bonded substrate
CN208385458U (zh) 纳米级单晶薄膜
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
TWI437644B (zh) Semiconductor substrate manufacturing method
JP5364345B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant