JPH0677101A - 半導体基板及びその作製方法 - Google Patents
半導体基板及びその作製方法Info
- Publication number
- JPH0677101A JPH0677101A JP4247173A JP24717392A JPH0677101A JP H0677101 A JPH0677101 A JP H0677101A JP 4247173 A JP4247173 A JP 4247173A JP 24717392 A JP24717392 A JP 24717392A JP H0677101 A JPH0677101 A JP H0677101A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrate
- semiconductor substrate
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 230000001737 promoting effect Effects 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 8
- 239000011800 void material Substances 0.000 abstract description 7
- 238000005304 joining Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 238000003475 lamination Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004854 X-ray topography Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- -1 glass Chemical compound 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、貼り合わせ法による半導体
基板の貼り合わせ面の凹凸に起因する微小なボイドの発
生を抑制し、接合力増大をはかり、熱膨張による応力に
打ち勝って強固に接合することを目的とする。 【構成】 複数の基板を貼り合わせて形成する半導体基
板の作製方法において、前記貼り合わせる基板としての
第１の基板（１）表面に絶縁層（２）を形成する工程
と、前記絶縁層（２）表面に前記貼り合わせの接合力を
増大する不純物を注入して接合促進層（３）を形成する
工程と、前記第１の基板の前記接合促進層（３）に、第
２の基板（４）を貼り合わせる工程と、前記貼り合わせ
た基板を加熱して接合する工程と、を有することを特徴
とする半導体基板の作製方法及びそれにより作製される
半導体基板。
基板の貼り合わせ面の凹凸に起因する微小なボイドの発
生を抑制し、接合力増大をはかり、熱膨張による応力に
打ち勝って強固に接合することを目的とする。 【構成】 複数の基板を貼り合わせて形成する半導体基
板の作製方法において、前記貼り合わせる基板としての
第１の基板（１）表面に絶縁層（２）を形成する工程
と、前記絶縁層（２）表面に前記貼り合わせの接合力を
増大する不純物を注入して接合促進層（３）を形成する
工程と、前記第１の基板の前記接合促進層（３）に、第
２の基板（４）を貼り合わせる工程と、前記貼り合わせ
た基板を加熱して接合する工程と、を有することを特徴
とする半導体基板の作製方法及びそれにより作製される
半導体基板。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせ法によって
得られる半導体基板及びその作製方法に関するものであ
り、微小機械技術、誘導体分離技術、ＳＯＩ技術、セン
サー、高電力素子、通信用高周波帯集積回路技術等に応
用される半導体基板に関するものである。
得られる半導体基板及びその作製方法に関するものであ
り、微小機械技術、誘導体分離技術、ＳＯＩ技術、セン
サー、高電力素子、通信用高周波帯集積回路技術等に応
用される半導体基板に関するものである。
【０００２】
【従来の技術】近年、WAFER DIRECT BONDING、あるいは
Van der Waals bonding と呼ばれる２枚の基板を接着剤
を介さずに貼り合わせ、微小機械機構、センサー、ＳＯ
Ｉ（Silicon on Insulator）等に応用しようという研究
開発が活発に行われている。
Van der Waals bonding と呼ばれる２枚の基板を接着剤
を介さずに貼り合わせ、微小機械機構、センサー、ＳＯ
Ｉ（Silicon on Insulator）等に応用しようという研究
開発が活発に行われている。
【０００３】その状況は、例えば「The first internat
ional symposium on semiconductorwafer bonding scie
nce,technology,and applications,Extended Abstract
ofFall meeting of Electrochemical Society,Phoenis,
Arizona,October13-17,1991,pp674-pp749.」のような公
知文献に、詳細に見ることができる。
ional symposium on semiconductorwafer bonding scie
nce,technology,and applications,Extended Abstract
ofFall meeting of Electrochemical Society,Phoenis,
Arizona,October13-17,1991,pp674-pp749.」のような公
知文献に、詳細に見ることができる。
【０００４】従来、本技術領域に於ける重要な課題は、
ボイド（貼り合わせ界面に発生する空隙）の発生をいか
にして抑制するかということである。
ボイド（貼り合わせ界面に発生する空隙）の発生をいか
にして抑制するかということである。
【０００５】このボイドの発生原因については、いろい
ろな説があるが、主なものは、貼り合わせる基板の表面
を覆っていた酸素原子や水酸基が脱水縮合して水蒸気と
なり、これが寄り集まってボイドとなるという説であ
る。このようにして発生したボイドは、更なる高温熱処
理によって水蒸気を拡散させることで削減させることが
可能である。
ろな説があるが、主なものは、貼り合わせる基板の表面
を覆っていた酸素原子や水酸基が脱水縮合して水蒸気と
なり、これが寄り集まってボイドとなるという説であ
る。このようにして発生したボイドは、更なる高温熱処
理によって水蒸気を拡散させることで削減させることが
可能である。
【０００６】
【発明が解決しようとしている課題】しかしながら、基
板の表面に付着していた塵や傷などの凹凸、あるいは表
面汚染物、あるいは捕獲された気体、あるいは基板の反
りといったものを原因とするボイドは、削減させること
は非常に困難である。
板の表面に付着していた塵や傷などの凹凸、あるいは表
面汚染物、あるいは捕獲された気体、あるいは基板の反
りといったものを原因とするボイドは、削減させること
は非常に困難である。
【０００７】また、支持体となる基板側に、ガラスのよ
うなシリコン以外の絶縁性基板を用いて、シリコン基板
と貼り合わせる場合には、二枚の基板を貼り合わせた
後、その界面の結合を強力なものにするため行なわれる
１０００℃前後の熱処理工程の際に、両基板の熱膨脹係
数の違いから、貼りあったまま基板が反ってしまった
り、または基板が割れてしまったり、または両基板がは
がれてしまうという問題が生じる。
うなシリコン以外の絶縁性基板を用いて、シリコン基板
と貼り合わせる場合には、二枚の基板を貼り合わせた
後、その界面の結合を強力なものにするため行なわれる
１０００℃前後の熱処理工程の際に、両基板の熱膨脹係
数の違いから、貼りあったまま基板が反ってしまった
り、または基板が割れてしまったり、または両基板がは
がれてしまうという問題が生じる。
【０００８】また、熱膨脹係数がシリコンと近い材料を
合成して支持基板に用いた例もあるが、そのような材料
は、知られている限りでは耐熱性が悪く、結合を強める
ための熱処理やデバイスを形成するためのプロセス温度
に耐えられないという問題がある。
合成して支持基板に用いた例もあるが、そのような材料
は、知られている限りでは耐熱性が悪く、結合を強める
ための熱処理やデバイスを形成するためのプロセス温度
に耐えられないという問題がある。
【０００９】（発明の目的）本発明の目的は、貼り合わ
せ基板の貼り合わせ面の凹凸に起因する微小なボイドの
発生を抑制した半導体基板及びその作製方法を提供する
ことにある。
せ基板の貼り合わせ面の凹凸に起因する微小なボイドの
発生を抑制した半導体基板及びその作製方法を提供する
ことにある。
【００１０】また、シリコンと熱膨脹係数の異なる基板
上にシリコン単結晶膜を形成するような場合に、接合界
面の接合力増大をはかり、その熱膨張による応力に打ち
勝って強固に接合することを目的とする。
上にシリコン単結晶膜を形成するような場合に、接合界
面の接合力増大をはかり、その熱膨張による応力に打ち
勝って強固に接合することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、複数の基板を貼り合わせ
ることにより作製される半導体基板において、前記貼り
合わせ界面に設けられた、該貼り合わせの接合力を増大
させる不純物を注入した接合促進層を有し、該接合促進
層を介して接合されていることを特徴とする半導体基板
を提供するものである。
を解決するための手段として、複数の基板を貼り合わせ
ることにより作製される半導体基板において、前記貼り
合わせ界面に設けられた、該貼り合わせの接合力を増大
させる不純物を注入した接合促進層を有し、該接合促進
層を介して接合されていることを特徴とする半導体基板
を提供するものである。
【００１２】更にまた、本発明は、複数の基板を貼り合
わせて形成する半導体基板の作製方法において、前記貼
り合わせる基板としての第１の基板表面に絶縁層を形成
する工程と、前記絶縁層表面に前記貼り合わせの接合力
を増大する不純物を注入して接合促進層を形成する工程
と、前記第１の基板の前記接合促進層に、第２の基板を
貼り合わせる工程と、前記貼り合わせた基板を加熱して
接合する工程と、を有することを特徴とする半導体基板
の作製方法により、前記課題を解決しようとするもので
ある。
わせて形成する半導体基板の作製方法において、前記貼
り合わせる基板としての第１の基板表面に絶縁層を形成
する工程と、前記絶縁層表面に前記貼り合わせの接合力
を増大する不純物を注入して接合促進層を形成する工程
と、前記第１の基板の前記接合促進層に、第２の基板を
貼り合わせる工程と、前記貼り合わせた基板を加熱して
接合する工程と、を有することを特徴とする半導体基板
の作製方法により、前記課題を解決しようとするもので
ある。
【００１３】また、前記接合力を増大する不純物が珪素
であることを特徴とする。
であることを特徴とする。
【００１４】
【作用】本発明の半導体基板作製法は、貼り合わせ界面
近傍に不純物を導入することによって、該界面のある温
度に対する接合力特性を変化させ、増大せしめる。これ
により、ウェハー貼り合わせ技術にとって最も重要な課
題である貼り合わせ界面に誘起される未接着領域、それ
によって形成されるボイド（空隙）の発生を防止するこ
とが可能となる。
近傍に不純物を導入することによって、該界面のある温
度に対する接合力特性を変化させ、増大せしめる。これ
により、ウェハー貼り合わせ技術にとって最も重要な課
題である貼り合わせ界面に誘起される未接着領域、それ
によって形成されるボイド（空隙）の発生を防止するこ
とが可能となる。
【００１５】発明者の鋭意努力の研究の末、次なること
が判明した。珪素酸化物に代表される絶縁物どうしを貼
り合わせる際には、最表面シリコン原子は酸素原子によ
って終端されており、極めて安定かつ反応性が低く、そ
の結合力は、反応性の高いシリコン基板どうしの接合に
比べると弱い。
が判明した。珪素酸化物に代表される絶縁物どうしを貼
り合わせる際には、最表面シリコン原子は酸素原子によ
って終端されており、極めて安定かつ反応性が低く、そ
の結合力は、反応性の高いシリコン基板どうしの接合に
比べると弱い。
【００１６】そこで本発明は、原子レベルの平坦性が維
持される熱酸化膜のごく表面にのみ、該絶縁層の表面物
性が変化するような不純物を、小量、加速された荷電粒
子として制御性良く付与する方法を採用し、上述したよ
うな酸化層最表面の酸素終端安定、かつ無未結合手の表
面にシリコンを注入して、酸素終端無未結合手を分断し
て、未結合手を生成し、表面活性化を達成するものであ
り、その結果として、貼り合わせ界面における結合力の
増大が期待される。
持される熱酸化膜のごく表面にのみ、該絶縁層の表面物
性が変化するような不純物を、小量、加速された荷電粒
子として制御性良く付与する方法を採用し、上述したよ
うな酸化層最表面の酸素終端安定、かつ無未結合手の表
面にシリコンを注入して、酸素終端無未結合手を分断し
て、未結合手を生成し、表面活性化を達成するものであ
り、その結果として、貼り合わせ界面における結合力の
増大が期待される。
【００１７】以上説明した様に、本発明によれば、極め
て平坦性に優れ、結合力の大きな接合促進層を形成する
ことができ、これにより、貼り合わせ界面に空隙の無い
半導体基板を作製することができる。
て平坦性に優れ、結合力の大きな接合促進層を形成する
ことができ、これにより、貼り合わせ界面に空隙の無い
半導体基板を作製することができる。
【００１８】
【実施例】本発明の実施態様例を図１及び図２を用いて
説明する。
説明する。
【００１９】（実施態様例１）図１は、本発明の実施態
様例１を示す模式的断面図である。図において、第１の
基板（１）、第２の基板（４）は、シリコン、ゲルマニ
ュウム等の単元素半導体、ガリュウムひ素、インジュウ
ムリン等の化合物半導体、あるいは透明絶縁物である石
英等のガラスである。
様例１を示す模式的断面図である。図において、第１の
基板（１）、第２の基板（４）は、シリコン、ゲルマニ
ュウム等の単元素半導体、ガリュウムひ素、インジュウ
ムリン等の化合物半導体、あるいは透明絶縁物である石
英等のガラスである。
【００２０】まず、第１の基板（１）表面に、平坦な絶
縁層（２）を形成する。シリコンに対しては、熱酸化膜
が最適であり、その平坦性を原子間力顕微鏡で定量的に
評価すると、数ナノメーター程度の極めて平坦なる表面
が形成される。
縁層（２）を形成する。シリコンに対しては、熱酸化膜
が最適であり、その平坦性を原子間力顕微鏡で定量的に
評価すると、数ナノメーター程度の極めて平坦なる表面
が形成される。
【００２１】化合物半導体のようにその表面に安定なる
熱酸化層が得られない場合には、化学気相法、特に減圧
堆積、あるいはスパッター法等によって形成する。
熱酸化層が得られない場合には、化学気相法、特に減圧
堆積、あるいはスパッター法等によって形成する。
【００２２】次に、絶縁層（２）のごく表面（約１００
ｎｍ以下）に、酸化物の表面物性を変化させ、接合力を
促進する不純物を添加する。絶縁層（２）が酸化珪素の
場合は、珪素が適している。また添加する方法は、加速
された荷電粒子の注入法、すなわちイオン注入法、ある
いは、熱分解、気相からの吸着、堆積を用いる。このよ
うにして絶縁層（２）表面に、接合促進層（３）がその
平坦性を損なわずに形成された（図１（ａ））。
ｎｍ以下）に、酸化物の表面物性を変化させ、接合力を
促進する不純物を添加する。絶縁層（２）が酸化珪素の
場合は、珪素が適している。また添加する方法は、加速
された荷電粒子の注入法、すなわちイオン注入法、ある
いは、熱分解、気相からの吸着、堆積を用いる。このよ
うにして絶縁層（２）表面に、接合促進層（３）がその
平坦性を損なわずに形成された（図１（ａ））。
【００２３】次に、もう一方の基板としての第２の基板
（４）を用意して、両者の基板を注意深く洗浄し、乾燥
させて後に、前述した接合促進層を介して貼り合わせ、
加熱して強固に接合させる（図１（ｂ））。
（４）を用意して、両者の基板を注意深く洗浄し、乾燥
させて後に、前述した接合促進層を介して貼り合わせ、
加熱して強固に接合させる（図１（ｂ））。
【００２４】本実施態様例の作製方法によれば、貼り合
わせ面の平坦性は、もともと良好ではあるが、本発明の
接合促進層を設けることにより、原子面に匹敵するステ
ップに起因するような、極、微少な空隙も消滅させるこ
とが可能となる。
わせ面の平坦性は、もともと良好ではあるが、本発明の
接合促進層を設けることにより、原子面に匹敵するステ
ップに起因するような、極、微少な空隙も消滅させるこ
とが可能となる。
【００２５】（実施態様例２）図２は、本発明の実施態
様例２を示す模式的断面図である。
様例２を示す模式的断面図である。
【００２６】本例では、実施態様例１で前述した第１の
基板（１）の接合促進層（３）と同様に、第２の基板
（４）にも接合促進層（６）を設けて、両者の基板を貼
り合わせる。なお、（２），（５）は、それぞれの基板
の絶縁層である。
基板（１）の接合促進層（３）と同様に、第２の基板
（４）にも接合促進層（６）を設けて、両者の基板を貼
り合わせる。なお、（２），（５）は、それぞれの基板
の絶縁層である。
【００２７】これにより、さらに大きな表面凹凸による
空隙さえも消滅させる効果が得られる。
空隙さえも消滅させる効果が得られる。
【００２８】次に、本発明の更に具体的な実施例につい
て、以下に述べる。
て、以下に述べる。
【００２９】（実施例１）まず、５インチＰ型（１０
０）単結晶シリコン基板（０．１〜０．２Ωｃｍ）を用
意し、表面に０．５ミクロンの熱酸化膜を形成する。
０）単結晶シリコン基板（０．１〜０．２Ωｃｍ）を用
意し、表面に０．５ミクロンの熱酸化膜を形成する。
【００３０】次に、珪素を該熱酸化膜表面にイオン注入
によって表面より０．１ミクロンの表層に各々１×１０
18（atom・cm-3) 添加した。
によって表面より０．１ミクロンの表層に各々１×１０
18（atom・cm-3) 添加した。
【００３１】この基板を塩酸／過酸化水素水／水の混合
液で洗浄し、乾燥させた後に同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
液で洗浄し、乾燥させた後に同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
【００３２】そして貼り合わせた基板を１０００℃で２
０分間窒素中にて熱処理を行い、より強固な接合とし
た。
０分間窒素中にて熱処理を行い、より強固な接合とし
た。
【００３３】このようにして接合して作製した本実施例
の基板を、Ｘ線トポグラフィで観察したところ、空隙は
観察されず、引っ張り強度試験によると１０００ｋｇｆ
／ｃｍ2 以上の接合強度があった。
の基板を、Ｘ線トポグラフィで観察したところ、空隙は
観察されず、引っ張り強度試験によると１０００ｋｇｆ
／ｃｍ2 以上の接合強度があった。
【００３４】また研削、研磨により、第１基板を１μｍ
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
【００３５】（実施例２）まず、抵抗率０．０１Ω・ｃ
ｍのＰ型（１００）シリコン単結晶基板を用意し、エピ
タキシャル層を１．５μｍの厚みに形成した。
ｍのＰ型（１００）シリコン単結晶基板を用意し、エピ
タキシャル層を１．５μｍの厚みに形成した。
【００３６】実施例１と同様に、表面を０．５μｍ酸化
したのち、珪素を１×１０17（atom・cm-3）、該熱酸化
層表面から０．１μｍほどの深さにイオン注入した。
したのち、珪素を１×１０17（atom・cm-3）、該熱酸化
層表面から０．１μｍほどの深さにイオン注入した。
【００３７】第２の基板として、１μｍ熱酸化され、か
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
【００３８】更に、貼り合わせた基板を１１００℃で６
０分間窒素中にて熱処理を行った。
０分間窒素中にて熱処理を行った。
【００３９】本結合基板をＸ線トポグラフィで観察した
ところ、空隙は観察されず、引っ張り強度試験による
と、１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
ところ、空隙は観察されず、引っ張り強度試験による
と、１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
【００４０】（実施例３）まず、抵抗率０．０１Ω・ｃ
ｍのＰ型（１００）シリコン単結晶基板の表面を陽極化
成して多孔質層を形成したのち、エピタキシャル層を
１．５μｍの厚みに形成した。
ｍのＰ型（１００）シリコン単結晶基板の表面を陽極化
成して多孔質層を形成したのち、エピタキシャル層を
１．５μｍの厚みに形成した。
【００４１】次に、表面を０．１μｍ酸化した後、化学
気相法により、０．５μｍの酸化珪素を堆積した。
気相法により、０．５μｍの酸化珪素を堆積した。
【００４２】更に、その表面に珪素を２×１０17（atom
・cm-3）、該酸化層表面から０．１μｍにイオン注入し
た。
・cm-3）、該酸化層表面から０．１μｍにイオン注入し
た。
【００４３】第２の基板として、表面から０．１μｍ
に、珪素を１×１０18（atom・cm-3）注入した溶融石英
基板を用意して、両基板を塩酸／過酸化水素水／水の混
合液で洗浄し、乾燥させた後に室温で密着させた。
に、珪素を１×１０18（atom・cm-3）注入した溶融石英
基板を用意して、両基板を塩酸／過酸化水素水／水の混
合液で洗浄し、乾燥させた後に室温で密着させた。
【００４４】更に、貼り合わせた基板を４００℃で６時
間、窒素中にて熱処理を行った。
間、窒素中にて熱処理を行った。
【００４５】本結合基板をシリコン基板側から研削と多
孔質の選択化学エッチングにより除去し、石英ガラス上
に単結晶シリコン薄層が得られた。
孔質の選択化学エッチングにより除去し、石英ガラス上
に単結晶シリコン薄層が得られた。
【００４６】本実施例の基板を、光学顕微鏡、Ｘ線トポ
グラフィで観察したところ、空隙は観察されず、引っ張
り強度試験によると５００ｋｇｆ／ｃｍ2 以上の接合強
度があった。
グラフィで観察したところ、空隙は観察されず、引っ張
り強度試験によると５００ｋｇｆ／ｃｍ2 以上の接合強
度があった。
【００４７】（実施例４）５インチＰ型（１００）単結
晶シリコン基板（０．１〜０．２Ωｃｍ）を用意し、表
面に０．５ミクロンの熱酸化膜を形成した。
晶シリコン基板（０．１〜０．２Ωｃｍ）を用意し、表
面に０．５ミクロンの熱酸化膜を形成した。
【００４８】次に、珪素を該熱酸化膜表面に超高真空中
でシリコンを電子線衝撃によって加熱、溶解、蒸発させ
ることにより、シリコン原子を１×１０13ｃｍ-2、熱酸
化層表面に添加した。
でシリコンを電子線衝撃によって加熱、溶解、蒸発させ
ることにより、シリコン原子を１×１０13ｃｍ-2、熱酸
化層表面に添加した。
【００４９】この基板を塩酸／過酸化水素水／水の混合
液で洗浄し乾燥させた後に、同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
液で洗浄し乾燥させた後に、同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
【００５０】そして貼り合わせた基板を１０００℃で２
０分間窒素中にて熱処理を行った。本結合基板をＸ線ト
ポグラフィで観察したところ、空隙は観察されず、引っ
張り強度試験によると１０００ｋｇｆ／ｃｍ2 以上の接
合強度があった。
０分間窒素中にて熱処理を行った。本結合基板をＸ線ト
ポグラフィで観察したところ、空隙は観察されず、引っ
張り強度試験によると１０００ｋｇｆ／ｃｍ2 以上の接
合強度があった。
【００５１】また研削、研磨により、第１基板を１μｍ
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
【００５２】（実施例５）抵抗率０．０１Ω・ｃｍのＰ
型（１００）シリコン単結晶基板を用意し、エピタキシ
ャル層を１．５μｍの厚みに形成した。
型（１００）シリコン単結晶基板を用意し、エピタキシ
ャル層を１．５μｍの厚みに形成した。
【００５３】実施例１と同様に表面を０．５μｍ酸化し
た後、珪素を１×１０14（atom・cm-2）、該熱酸化層表
面に通常集積回路作成技術に用いられるアルゴンを用い
たスパッター法により添加入した。
た後、珪素を１×１０14（atom・cm-2）、該熱酸化層表
面に通常集積回路作成技術に用いられるアルゴンを用い
たスパッター法により添加入した。
【００５４】第２の基板として、１μｍ熱酸化され、か
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
【００５５】このようにして貼り合わせた基板を１１０
０℃で６０分間窒素中にて熱処理を行った。
０℃で６０分間窒素中にて熱処理を行った。
【００５６】本結合基板をＸ線トポグラフィで観察した
ところ、空隙は観察されず、引っ張り強度試験によると
１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
ところ、空隙は観察されず、引っ張り強度試験によると
１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
貼り合わせ法による半導体基板において、貼り合わせ界
面の絶縁層表面に、珪素等の不純物を導入することによ
り、該界面のある温度に対する接合力特性を変化させ、
増大することができる。従って、平坦性に優れ、結合力
の大きな接合促進層を形成することができる。
貼り合わせ法による半導体基板において、貼り合わせ界
面の絶縁層表面に、珪素等の不純物を導入することによ
り、該界面のある温度に対する接合力特性を変化させ、
増大することができる。従って、平坦性に優れ、結合力
の大きな接合促進層を形成することができる。
【００５８】これにより、ウェハー貼り合わせ技術にと
って最も重要な課題である、貼り合わせ界面に誘起され
る未接着領域、それによるボイド（空隙）の発生を防止
することが可能となる。
って最も重要な課題である、貼り合わせ界面に誘起され
る未接着領域、それによるボイド（空隙）の発生を防止
することが可能となる。
【００５９】このように、本発明によれば、貼り合わせ
基板表面の凹凸に起因する微小なボイドの発生を抑制す
る効果が得られるとともに、熱膨脹係数の異なる基板ど
うしを、その熱膨張による応力を抑えて接合する場合に
も、強力に接合することができる。
基板表面の凹凸に起因する微小なボイドの発生を抑制す
る効果が得られるとともに、熱膨脹係数の異なる基板ど
うしを、その熱膨張による応力を抑えて接合する場合に
も、強力に接合することができる。
【図１】本発明の実施例（実施態様例１）の工程を説明
するための模式的断面図。
するための模式的断面図。
【図２】本発明の他の実施例（実施態様例２）の工程を
説明するための模式的断面図。
説明するための模式的断面図。
１ 第１の基板 ２，５ 絶縁層 ３，６ 接合促進層 ４ 第２の基板
Claims (8)
- 【請求項１】 複数の基板を貼り合わせることにより作
製される半導体基板において、 前記貼り合わせ界面に、該貼り合わせの接合力を増大さ
せる不純物を注入した接合促進層を有し、該接合促進層
を介して接合されていることを特徴とする半導体基板。 - 【請求項２】 前記接合力を増大する不純物が珪素であ
ることを特徴とする請求項１に記載の半導体基板。 - 【請求項３】 複数の基板を貼り合わせて形成する半導
体基板の作製方法において、 前記貼り合わせる基板としての第１の基板表面に絶縁層
を形成する工程と、 前記絶縁層表面に前記貼り合わせの接合力を増大する不
純物を注入して接合促進層を形成する工程と、 前記第１の基板の前記接合促進層に、第２の基板を貼り
合わせる工程と、 前記貼り合わせた基板を加熱して接合する工程と、 を有することを特徴とする半導体基板の作製方法。 - 【請求項４】 前記第２の基板表面に絶縁層を形成する
工程と、 前記絶縁層表面に、前記貼り合わせの接合力を増大する
不純物を注入して接合促進層を形成する工程と、 前記第１の基板の前記接合促進層に、前記第２の基板の
接合促進層を貼り合わせる工程と、 を含むことを特徴とする請求項３に記載の半導体基板の
作製方法。 - 【請求項５】 前記接合力を増大する不純物が珪素であ
ることを特徴とする請求項３又は４に記載の半導体基板
の作製方法。 - 【請求項６】 前記珪素は、加速された荷電粒子によっ
て注入されることを特徴とする請求項５に記載の半導体
基板の作製方法。 - 【請求項７】 前記珪素は、気相を介して注入されるこ
とを特徴とする請求項５に記載の半導体基板の作製方
法。 - 【請求項８】 前記基板は、単元素或いは化合物半導
体、或いはガラスであることを特徴とする請求項３又は
４に記載の半導体基板の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24717392A JP3192000B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体基板及びその作製方法 |
| EP93113473A EP0584778B1 (en) | 1992-08-25 | 1993-08-24 | Method of preparing a semiconductor substrate |
| DE69333282T DE69333282T2 (de) | 1992-08-25 | 1993-08-24 | Verfahren zur Herstellung eines Halbleitersubstrats |
| US08/675,844 US5755914A (en) | 1992-08-25 | 1996-07-05 | Method for bonding semiconductor substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24717392A JP3192000B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体基板及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677101A true JPH0677101A (ja) | 1994-03-18 |
| JP3192000B2 JP3192000B2 (ja) | 2001-07-23 |
Family
ID=17159530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24717392A Expired - Fee Related JP3192000B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体基板及びその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5755914A (ja) |
| EP (1) | EP0584778B1 (ja) |
| JP (1) | JP3192000B2 (ja) |
| DE (1) | DE69333282T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753536A (en) * | 1994-08-29 | 1998-05-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
| KR20020060457A (ko) * | 2001-01-11 | 2002-07-18 | 송오성 | 에스오아이 기판의 제조방법 |
| JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Ｓｏｉウェーハの製造方法 |
| JP2009508329A (ja) * | 2005-09-08 | 2009-02-26 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体オン・インシュレータ型のヘテロ構造の製造方法 |
| JP2015530734A (ja) * | 2012-07-24 | 2015-10-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを持続的に結合する方法及び装置 |
| JP6375471B1 (ja) * | 2017-03-31 | 2018-08-15 | 日本碍子株式会社 | 接合体および弾性波素子 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729038A (en) * | 1995-12-15 | 1998-03-17 | Harris Corporation | Silicon-glass bonded wafers |
| US6045625A (en) * | 1996-12-06 | 2000-04-04 | Texas Instruments Incorporated | Buried oxide with a thermal expansion matching layer for SOI |
| CA2225131C (en) * | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6245161B1 (en) | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6054369A (en) * | 1997-06-30 | 2000-04-25 | Intersil Corporation | Lifetime control for semiconductor devices |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| FR2766620B1 (fr) * | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
| US6117382A (en) * | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Method for encasing array packages |
| US6224668B1 (en) * | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
| EP1065734B1 (en) * | 1999-06-09 | 2009-05-13 | Kabushiki Kaisha Toshiba | Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof. |
| US6403447B1 (en) | 1999-07-07 | 2002-06-11 | Elantec Semiconductor, Inc. | Reduced substrate capacitance high performance SOI process |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| AU6905000A (en) * | 1999-08-10 | 2001-03-05 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| DE10107405A1 (de) * | 2001-02-14 | 2002-09-12 | Rainer Schork | Direktprozessierbare Halbleiterfolie |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| RU2217842C1 (ru) * | 2003-01-14 | 2003-11-27 | Институт физики полупроводников - Объединенного института физики полупроводников СО РАН | Способ изготовления структуры кремний-на-изоляторе |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| US7399681B2 (en) * | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| US7622363B2 (en) * | 2003-05-06 | 2009-11-24 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| JP4771510B2 (ja) * | 2004-06-23 | 2011-09-14 | キヤノン株式会社 | 半導体層の製造方法及び基板の製造方法 |
| JP4950047B2 (ja) * | 2004-07-22 | 2012-06-13 | ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ | ゲルマニウムの成長方法及び半導体基板の製造方法 |
| FR2895391B1 (fr) * | 2005-12-27 | 2008-01-25 | Commissariat Energie Atomique | Procede d'elaboration de nanostructures ordonnees |
| US20080012087A1 (en) * | 2006-04-19 | 2008-01-17 | Henri Dautet | Bonded wafer avalanche photodiode and method for manufacturing same |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| CN101210377B (zh) * | 2006-12-30 | 2011-02-02 | 海尔集团公司 | 干衣机滚筒的前支撑装置 |
| JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP5955866B2 (ja) | 2011-01-25 | 2016-07-20 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウエハの永久接合方法 |
| JP2014516470A (ja) | 2011-04-08 | 2014-07-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを恒久的にボンディングするための方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| NL8501773A (nl) * | 1985-06-20 | 1987-01-16 | Philips Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen. |
| JPH0715942B2 (ja) * | 1986-08-25 | 1995-02-22 | 日本電気株式会社 | 集積回路基板の製造方法 |
| US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
| JPH01230255A (ja) * | 1988-03-10 | 1989-09-13 | Sony Corp | 半導体基板の製造方法 |
| JP2762462B2 (ja) * | 1988-05-31 | 1998-06-04 | ソニー株式会社 | 半導体基板の製造方法 |
| DE3829906A1 (de) * | 1988-09-02 | 1990-03-15 | Siemens Ag | Verfahren zum herstellen von halbleiter-bauelementen |
| US4939101A (en) * | 1988-09-06 | 1990-07-03 | General Electric Company | Method of making direct bonded wafers having a void free interface |
| US5383993A (en) * | 1989-09-01 | 1995-01-24 | Nippon Soken Inc. | Method of bonding semiconductor substrates |
| JPH0719839B2 (ja) * | 1989-10-18 | 1995-03-06 | 株式会社東芝 | 半導体基板の製造方法 |
| JP3112106B2 (ja) * | 1991-10-11 | 2000-11-27 | キヤノン株式会社 | 半導体基材の作製方法 |
| JP3191371B2 (ja) * | 1991-12-11 | 2001-07-23 | ソニー株式会社 | 半導体ウェハの張り合せ方法 |
| JP2602597B2 (ja) * | 1991-12-27 | 1997-04-23 | 信越半導体株式会社 | 薄膜ｓｏｉ基板の製造方法 |
| US5427638A (en) * | 1992-06-04 | 1995-06-27 | Alliedsignal Inc. | Low temperature reaction bonding |
| US5407506A (en) * | 1992-06-04 | 1995-04-18 | Alliedsignal Inc. | Reaction bonding through activation by ion bombardment |
-
1992
- 1992-08-25 JP JP24717392A patent/JP3192000B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-24 EP EP93113473A patent/EP0584778B1/en not_active Expired - Lifetime
- 1993-08-24 DE DE69333282T patent/DE69333282T2/de not_active Expired - Fee Related
-
1996
- 1996-07-05 US US08/675,844 patent/US5755914A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753536A (en) * | 1994-08-29 | 1998-05-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
| KR20020060457A (ko) * | 2001-01-11 | 2002-07-18 | 송오성 | 에스오아이 기판의 제조방법 |
| JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Ｓｏｉウェーハの製造方法 |
| JP2009508329A (ja) * | 2005-09-08 | 2009-02-26 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体オン・インシュレータ型のヘテロ構造の製造方法 |
| JP2015530734A (ja) * | 2012-07-24 | 2015-10-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを持続的に結合する方法及び装置 |
| JP6375471B1 (ja) * | 2017-03-31 | 2018-08-15 | 日本碍子株式会社 | 接合体および弾性波素子 |
| WO2018180827A1 (ja) * | 2017-03-31 | 2018-10-04 | 日本碍子株式会社 | 接合体および弾性波素子 |
| US10284169B2 (en) | 2017-03-31 | 2019-05-07 | Ngk Insulators, Ltd. | Bonded bodies and acoustic wave devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69333282D1 (de) | 2003-12-11 |
| DE69333282T2 (de) | 2004-08-26 |
| JP3192000B2 (ja) | 2001-07-23 |
| EP0584778A3 (en) | 1997-10-08 |
| EP0584778A2 (en) | 1994-03-02 |
| EP0584778B1 (en) | 2003-11-05 |
| US5755914A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677101A (ja) | 半導体基板及びその作製方法 | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| CN101106072B (zh) | 直接接合电子学、光学或光电子学使用的两个基板的方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| US20120183808A1 (en) | Method of room temperature covalent bonding | |
| WO2003049189A1 (fr) | Plaquette collee et procede permettant de produire cette plaquette collee | |
| US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
| JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
| WO2007094233A1 (ja) | Ｓｏｉ基板およびｓｏｉ基板の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| KR102094561B1 (ko) | 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법 | |
| JP2006505928A5 (ja) | ||
| CN1385906A (zh) | 一种广义的绝缘体上半导体薄膜材料及制备方法 | |
| US7972937B2 (en) | Method for producing semiconductor substrate | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| EP1965413B1 (en) | Method for manufacturing soi substrate | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JP2022542224A (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPH113842A (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |