JP2018085536A - 多層半導体デバイス作製時の低温層転写方法 - Google Patents

多層半導体デバイス作製時の低温層転写方法 Download PDF

Info

Publication number
JP2018085536A
JP2018085536A JP2018009428A JP2018009428A JP2018085536A JP 2018085536 A JP2018085536 A JP 2018085536A JP 2018009428 A JP2018009428 A JP 2018009428A JP 2018009428 A JP2018009428 A JP 2018009428A JP 2018085536 A JP2018085536 A JP 2018085536A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
donor substrate
wafer
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018009428A
Other languages
English (en)
Inventor
ジェフリー・ルイス・リバート
Louis Libbert Jeffrey
マイケル・ジェイ・ライズ
J Ries Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Ltd filed Critical SunEdison Semiconductor Ltd
Publication of JP2018085536A publication Critical patent/JP2018085536A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】単結晶ドナー基板を作製する方法を提供する。【解決手段】単結晶ドナー基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有する。方法は、単結晶ドナー基板の前面から中央面に向かって測定された平均深度D1まで、ヘリウムイオンを単結晶ドナー基板の前面から注入するステップと、単結晶ドナー基板の前面から中央面に向かって測定された平均深度D2まで、水素イオンを単結晶ドナー基板の前面から注入するステップと、単結晶ドナー基板内に剥離面を形成するために十分な温度で単結晶ドナー基板をアニール処理するステップとを有する。このとき平均深度D1および平均深度D2は、約1000オングストローム以内である。【選択図】なし

Description

本発明は、一般に、多層半導体デバイスの作製方法に関する。本発明は、とりわけキャリア基板に接合する前にドナー基板を作製する方法に関する。
半導体ウエハは、一般に、単結晶インゴット(たとえばシリコンインゴット)から作成され、単結晶インゴットは、後工程における適当な方位性を得るために、1つまたはそれ以上の平坦部分またはノッチを有するように処理(トリム)され、研磨される。その後、インゴットをスライス(薄切りに)して個別のウエハを形成する。本願では、シリコンで構成された半導体ウエハを参照するが、半導体ウエハを作製するために、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、ガリウムヒ素等の他の材料も同様に用いることができる。
半導体ウエハ(シリコンウエハ)は、複合層構造体を作製するために用いることができる。複合層構造体(たとえばSOI構造体)は、一般に、キャリアウエハまたはキャリア層、デバイス層、およびキャリア層とデバイス層との間にある絶縁フィルム(誘電体フィルム、通常、酸化層)を備えている。一般に、デバイス層は、0.05μm〜20μmの厚みを有する。シリコン・オン・インシュレータ(SOI)、シリコン・オン・サファイア(SOS)、シリコン・オン・クォーツ等の複合層構造体は、一般に、2つのウエハを直接接触した後、接合強度を上げるために熱処理を行うことにより製造される。
熱アニール処理後、層転写を行うために、ドナーウエハの大部分を除去するための処理を行う。しばしばバックエッチSOI(BESOI)とも呼ばれるが、たとえばエッチングまたは研磨処理等のウエハ薄厚化技術を用いてもよく、このときシリコンウエハをキャリアウエハに接合して、キャリアウエハ上に薄いシリコン層のみが残るまで、シリコンウエハを徐々にエッチング除去する(たとえば、参考としてここに一体のものとして統合される米国特許第5,189,500号を参照されたい。)。この方法によれば、時間がかかり、費用が嵩み、基板の相当の部分が無駄となり、数μmより薄い層の望ましい均一した厚みが得られない。
層転写を実現するための別の一般的な方法は、水素注入した後、熱誘導により薄膜剥離させることである。粒子(水素原子、または水素原子とヘリウム原子の組み合わせ)を、ドナーウエハの前面(上面)から下方の所定位置に注入する。注入された粒子は、注入された特定の深度において、ドナーウエハ内に剥離面を形成する。注入プロセス中にウエハ上に堆積した有機化合物を除去するためにドナーウエハの表面を洗浄する。
そして親水化接合処理を用いて、ドナーウエハの前面をキャリアウエハに接合させて、接合ウエハを形成する。ドナーウエハおよび/またはキャリアウエハは、これらの表面を酸素または窒素を含むプラズマに曝す(露出する)ことにより活性化させる。プラズマに曝されると、処理中の表面がしばしば表面活性化と呼ばれる処理中に変性し、表面活性化により、ドナーウエハおよびキャリアウエハのうちの一方または両方の表面が親水性に変化する。その後、ウエハは一体に圧縮されて、両者の間で接合部が形成される。この接合部は、比較的に弱く、さらなる処理を実施できるようにする前に強化する必要がある。
いくつかの処理において、ドナーウエハとキャリアウエハとの間の親水化接合部(すなわち接合ウエハ)は、一対の親水化接合部を約300℃〜約500℃の間の温度で加熱処理すなわちアニール処理を行うことにより強化することができる。高い温度により、ドナーウエハとキャリアウエハの互いの隣接表面の間に共有結合が形成され、ドナーウエハとキャリアウエハとを結束させることができる。接合ウエハを加熱処理またはアニール処理を行うと同時に、ドナーウエハに先に注入された粒子が剥離面を弱くする。
ドナーウエハの一部を接合ウエハから剥離面に沿って分離(剥離)させて、SOIウエハを形成する。剥離処理は、接合ウエハからドナーウエハの一部の引っ張るために、接合ウエハの対向する表面に垂直な方向に機械的な力を加える固定治具に接合ウエハを配置することにより行われる。いくつかの方法によれば、吸引カップを用いて、機械的な力を加えてもよい。ドナーウエハの一部の分離は、接合ウエハの端部の剥離面に機械的なウェッジ(楔)を打ち、剥離面に沿ってクラック(亀裂)を進行させることにより実施される。吸引カップにより加えられた機械的な力は、接合ウエハからドナーウエハの一部を剥ぎ取り(引き剥がし)、SOIウエハを形成する。
その他の方法によれば、代わりに、接合ウエハからドナーウエハの一部を分離させるために、接合ウエハ対を長時間高温状態に曝してもよい。高温状態に曝すことにより、剥離面に沿ってクラックを誘発させ、進行させて、接合ウエハからドナーウエハの一部を分離させる。この方法によれば、転写層をより均一にすることができ、ドナーウエハをリサイクル(再利用)することができるが、典型的には、注入接合ウエハ対を500℃近い温度まで加熱する必要がある。非類似の材料(シリコン・オン・サファイアまたはシリコン・オン・クォーツ)に対して、この温度はそれらの基板にとってあまりにも高温であるため、熱膨張係数の不一致に起因するストレスに耐えられない。剥離を誘発するために必要な温度を下げるためのいくつかの方法は、中でも、水素原子の供給量を増大させるとともに、水素イオンおよびボロンイオンを同時注入(共同注入)することである。水素原子をより多量に供給するためには、より長い注入時間を必要とし、よりコストが増大する。水素イオンおよびボロンイオンを同時注入するとき、転写層に含まれる過剰なボロンにより、前面層の抵抗率を不必要に変化させる場合があるので、過剰なボロンを取り除くための追加的なステップが必要となる場合がある。
米国特許第5,189,500号明細書
本発明のさまざまな態様の中でも、単結晶ドナー基板を作製する方法が提供され、単結晶ドナー基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有する。この方法は、(a)単結晶ドナー基板の前面から中央面に向かって測定された平均深度Dまで、ヘリウムイオンを単結晶ドナー基板の前面から注入するステップと、(b)単結晶ドナー基板の前面から中央面に向かって測定された平均深度Dまで、水素イオンを単結晶ドナー基板の前面から注入するステップと、(c)単結晶ドナー基板内に剥離面を形成するために十分な温度で単結晶ドナー基板をアニール処理するステップとを有し、平均深度Dおよび平均深度Dは約1000オングストローム以内であることを特徴とするものである。
さらに本発明は、単結晶シリコン基板を作製する方法に関し、単結晶シリコン基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有する。この方法は、(a)単結晶シリコン基板の前面から中央面に向かって測定された平均深度Dまで、ヘリウムイオンを単結晶シリコン基板の前面から注入するステップと、(b)単結晶シリコン基板の前面から中央面に向かって測定された平均深度Dまで、水素イオンを単結晶シリコン基板の前面から注入するステップと、(c)単結晶シリコン基板内に剥離面を形成するために十分な温度で単結晶シリコン基板をアニール処理するステップとを有し、
このとき剥離面の平均深度は、平均深度Dおよび平均深度Dと等しい深度であるか、平均深度Dと平均深度Dとの間の深度であり、(d)接合構造体を形成するために、剥離面を内在する単結晶シリコン基板の前面をキャリア基板の表面に接合させるステップをさらに有し、キャリア基板は、シリコン、サファイア、クォーツ、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、およびゲルマニウムからなる群から選択された材料で構成されることを特徴とするものである。
本発明は、複合層構造体を作製するための方法に関するものである。本発明に係る方法は、有利にも、ドナー基板およびキャリア基板を接合した後、層分離させる前に低温アニール処理を行うことができる。より低温でアニール処理することにより、異なるドナー基板とキャリア基板を接合した構造体において、一方または両方の基板を破砕させ得る熱膨張係数の差異等に起因したストレス(応力)を低減することができる。
本発明に係る方法によれば、ヘリウムイオンおよび水素イオンによりドナー基板内に損傷層が形成され、その損傷層が高温アニール処理により熱的に活性化される。いくつかの実施形態では、本発明に係る方法は、ヘリウムイオンを注入した後、水素イオンを注入して、ドナー基板内に損傷層を形成し、その後、比較的に高い温度でアニール処理を行って剥離面を形成する。いくつかの実施形態では、本発明に係る方法は、水素イオンとヘリウムイオンを同時に共同注入して、ドナー基板内に損傷層を形成し、その後、比較的に高い温度でアニール処理を行って剥離面を形成する。いくつかの実施形態では、本発明に係る方法は、水素イオンを注入した後、ヘリウムイオンを注入して、ドナー基板内に損傷層を形成し、その後、比較的に高い温度でアニール処理を行って剥離面を形成する。好適な実施形態では、温度でアニール処理は、ヘリウムイオンおよび水素イオンを注入した後、ウエハ接合処理を行う前に、高温アニール処理を行う。ドナー基板は別の基板(たとえばキャリア基板)には接合しないので、たとえばシリコンとサファイア等の異なる材料のペア(対)に対して許容され得るアニール処理の温度より高い温度でアニール処理を行うことができる。特定の理論に捉われず、剥離面の進行は熱活性化処理であると思われる。したがって、接合前に、より高温で剥離面形成を誘発させることにより、接合アニール処理中に剥離面に沿って破砕させるために必要な時間とストレスを大幅に低減することができる。
本発明に用いられる基板は、単結晶性のドナー基板とキャリア基板である。一般に、単結晶性ドナー基板は、一般には2つの主面を有し、一方の主面は基板の前面(上面)であり、他方の主面は基板の後面(下面)である。またドナー基板は、前面および後面を接続する周縁端部と、前面および後面の間にある中央面とを有する。本願に記載される任意の処理前において、前面(上面)および後面(下面)は実質的に同一である。「前面(上面)」または「後面(下面)」とは、単に本発明に係る方法の処理が実施される表面を区別するために便宜上かつ一般的に呼称するものである。本願明細書を通じて説明するように、イオン注入処理、酸素プラズマ活性化処理等の処理は、基板の前面(上面)に実施されるように記載される。この便宜上の呼称は、ドナー基板の「後面(下面)」に対して同一の処理または異なる処理を実施することを排除するものではない。
いくつかの実施形態において、単結晶ドナー基板は、半導体ウエハからなる。好適な実施形態では、半導体ウエハは、シリコン、ガリウムヒ素、ガリウムナイトライド、アルミニウムガリウムナイトライド、インジウムリン、シリコンカーバイド、シリコンゲルマニウム、ゲルマニウム、およびこれらの組合せからなる群から選択された材料で構成される。特に好適な実施形態では、半導体ウエハは、従来式のチョクラルスキ結晶成長法を用いて成長させた単結晶シリコンインゴットをスライスする(薄く切る)ことにより得られた単結晶シリコンウエハを含む。標準的なシリコンスライス技術、ラッピング技術、エッチング技術、およびポリッシング技術と同様、上記方法は、たとえばF.シムラ著の「半導体シリコン結晶技術(アカデミックプレス、1989年)」や、J. Grabmaier編集の「シリコン化学エッチング(Springer-Verlag, N.Y. 1982年)」に記載され、これらは参考としてここに一体に統合される。
いくつかの実施形態では、本発明に係る方法による処理の前、ドナーウエハの主面は、未処理であってもよい。すなわちドナーウエハは、スライスされ、ポリッシング処理されるが、さらに酸化層または窒化層を有するように処理されていない。いくつかの実施形態では、自然に形成されたシリコン酸化層のみを有する。いくつかの実施形態では、ドナーウエハの1つまたはそれ以上の主面はイオン注入前に酸化処理を行ってもよい。好適な実施形態では、前面(上面)の主面は、ヘリウムイオンおよび水素イオンが注入されるが、イオン注入前に酸化処理を行う。界面密度を小さく維持するために、上部シリコンと埋め込み酸化膜(BOX)との間の熱界面を設けることが好ましい。ドナーウエハは、気泡が生じることがあるので、イオン注入後は高温で酸化させるべきではない。いくつかの実施形態では、ドナーウエハの一方または両方の主面は、イオン注入前に窒化処理を行ってもよい。好適な実施形態では、前面(上面)の主面は、ヘリウムイオンおよび水素イオンが注入されるが、イオン注入前に窒化処理を行う。
ドナーウエハは、ASM A400等の加熱炉内で熱酸化させてもよい。酸化処理雰囲気において、温度は750℃〜1100℃である。酸化処理雰囲気は、アルゴン(Ar)や窒素(N)等の不活性ガスおよび酸素(O)の混合気体であってもよい。酸素含有率は、1〜10%の範囲またはそれ以上であってもよい。いくつかの実施形態では、酸化処理雰囲気は100%(「ドライ酸化」)以下であってもよい。いくつかの実施形態では、酸化処理雰囲気は、アルゴン(Ar)や窒素(N)等の不活性ガス、および酸素(O)や水蒸気等の酸化ガスの混合気体(「ウェット酸化」)の混合気体であってもよい。例示的な実施形態では、ドナーウエハをA400等の垂直炉内に装填してもよい。窒素(N)および酸素(O)の混合気体下で酸化温度まで徐々に昇温させる。所望温度で、水蒸気がガスフローに導入される。所望の酸化層の厚みが得られた後、水蒸気および酸素(O)を止めて、炉内温度を下げて、ウエハを炉から取り出す。
酸化処理後のウエハ洗浄は任意である。必要ならば、たとえば標準的なSC1/SC2溶液の中で洗浄してもよい。
本発明に係る方法によれば、半導体ウエハ等のドナー基板は、エッチング処理され、ポリッシング処理され、任意的に酸化処理された後、ドナー基板内に損傷層を形成するた呂にイオン注入処理が施される。イオン注入処理は、Applied Materials Quantum II等の商業的に販売されている装置で実施することができる。いくつかの実施形態では、この方法は、単結晶ドナー基板の前面(上面)から中央面に向かって測定したときの平均的な厚みDまでヘリウムイオン(Heイオン)を注入するステップを有する。注入されるヘリウムイオンの平均的な厚みDは、約0.02μm〜約1μmの範囲にあり、所望する転写層の厚みに依存する。水素イオン注入層は、最終的な転写層の深度を設定する上で主たる要因となるので、ヘリウムイオン注入の所望の厚みは、水素イオン注入のピークを比較して考慮してもよい。ヘリウム注入ピーク濃度は、好適には水素イオン注入のピークの約±1000オングストローム以内、さらに好適には水素イオン注入のピークの約±500オングストローム以内、さらに好適には水素イオン注入のピークの約±100オングストローム以内とする必要がある。いくつかの実施形態では、全体のヘリウムイオン注入量は、約0.5×1016個(ヘリウムイオン数)/cm〜約2×1016個(ヘリウムイオン数)/cmであり、好適には約1×1016個(ヘリウムイオン数)/cmである。ヘリウムイオン注入は、一般に、所望の注入深度を得るために十分な注入エネルギで行われ、たとえば約10keV〜約50keV、約20keV〜約40keV、または約27keV〜約36keVである。
いくつかの実施形態では、この方法は、単結晶ドナー基板の前面(上面)から中央面に向かって測定したときの平均的な厚みDまで水素イオン(Hイオン)を注入するステップを有する。注入される水素イオンの平均的な厚みDは、約0.02μm〜約1μmの範囲にある。いくつかの実施形態では、全体の水素イオン注入量は、約0.5×1016個(水素イオン数)/cm〜約3×1016個(水素イオン数)/cmであり、好適には約1×1016個(水素イオン数)/cmである。水素イオン注入は、一般に、所望の水素イオン注入深度を得るために十分な注入エネルギで行われ、たとえば約20keV〜約60keV、約30keV〜約50keV、または約37keV〜約48keVである。
ヘリウムイオン注入処理は、水素注入処理の前に、同時に、または後に行ってもよい。好適な実施形態では、ヘリウムイオン注入処理は、水素注入処理の前に行う。
いくつかの実施形態では、注入処理後、ウエハに洗浄処理を行うことが好ましい。いくつかの好適な実施形態では、洗浄処理は、ピラニア洗浄処理後、脱イオン(DI)水で濯いで、SC1/SC2による洗浄処理を含んでもよい。
本発明に係るいくつかの実施形態では、ヘリウムイオン注入処理および水素イオン注入処理で形成された損傷層を有する単結晶ドナー基板は、その内部に熱的に活性化された剥離面を形成するのに十分な温度でアニール処理される。好適なツールの具体例は、型番Blue M等の簡便な箱型炉であってもよい。いくつかの好適な実施形態では、イオン注入されたドナー構造体は、約200℃〜約350℃の温度で、約225℃〜約325℃の温度で、好適には約300℃の温度でアニール処理される。熱アニール処理は、約2時間〜約10時間、好適には約8時間行ってもよい。こうした温度範囲内の熱アニール処理は、水素イオンおよびヘリウムイオンの同時注入で形成される損傷層に対応する熱活性化された剥離面を形成する上で十分である。いくつかの実施形態では、剥離面は、厚みD,Dに実質的に等しい平均的な厚みを有し、好適には、これらの厚みはウエハの前面(上面)から実質的に等しい距離である。
剥離面を活性化するための熱アニール処理後、単結晶ドナー基板を洗浄することが好ましい。
本発明に係るいくつかの実施形態では、活性化された剥離面を有する洗浄済みのドナー基板に対して、酸素プラズマを用いた表面活性化処理が行われる。いくつかの実施形態では、酸素プラズマ表面活性化ツールは、EVグループから市販されたもの、たとえばEVG(登録商標)810LTの低温プラズマ表面活性化システムとして商業的に利用可能なツールである。熱活性化された剥離面を有するドナーウエハがチャンバ内に装填される。チャンバを真空引きして、大気圧より小さい圧力で酸素ガスを充満させてプラズマを形成する。ウエハは、約1秒間〜約120秒間の所望時間、このプラズマに曝される。
酸素プラズマ表面活性化処理は、単結晶ドナー基板の前面(上面)を親水性化させて、キャリア基板に接合しやすくする。ドナー基板等のキャリア基板は、一般に、ほぼ平行な2つの主面を有し、2つの主面のうちの一方は基板の前面(上面)であり、他方は基板の後面(下面)であり、さらにキャリア基板は、前面および後面を接続する周縁端部と、前面および後面の間にある中央面とを有する。いくつかの実施形態では、キャリア基板は、半導体ウエハで構成される。好適な実施形態では、半導体ウエハは、シリコン、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、ゲルマニウム、ニオブ酸リチウム(LiNbO)、チタン酸バリウム(BaTiO)、およびこれらの組合せからなる群から選択された材料で構成される。特に好適な実施形態では、半導体ウエハは、従来式のチョクラルスキ結晶成長法を用いて成長させた単結晶シリコンインゴットをスライスすることにより得られた単結晶シリコンウエハを含む。いくつかの実施形態では、キャリア基板は、その表面に酸化層を有するシリコンウエハからなる。いくつかの実施形態では、ドナー基板の前面(上面)およびキャリア基板の前面(上面)は、実質的に同一の寸法を有する。またキャリア基板は、シリコンとは実質的に異なる熱膨張係数を有する材料であってもよい。キャリア基板は、たとえばサファイアウエハまたはクォーツウエハであってもよい。シリコンウエハ、サファイアウエハ、またはクォーツウエハ等のキャリアウエハは、酸化処理および酸化プラズマ処理を行ってもよい。換言すると、ドナーウエハおよびキャリアウエハは、同様の前処理を行い、両方とも活性化処理済みの前面(上面)を有してもよい。
次に、ドナー基板の親水性の前面層と、たとえばキャリア基板の親水性の前面層とを密着させて、接合構造体を構成する。機械的接合は比較的に弱いので、接合構造体をさらにアニール処理して、ドナーウエハとキャリアウエハの間の接合を強化する。有利にも、本発明に係る方法は、剥離面を形成するために、ドナー基板とキャリア基板を接合する前に熱アニール処理を行うが、この熱アニール処理の条件は、接合構造体を熱アニール処理する際の条件より実質的に緩やかなものである。とりわけ、シリコンウエハとサファイアウエハまたはクォーツウエハ等の熱膨張係数が実質的に整合しないドナー基板とキャリア基板を接合するとき、温度および時間に関する条件がより緩やかであるので、割れやその他の欠陥が実質的により少なくなる。接合構造体は、約150℃〜約350℃、たとえば約150℃〜約300℃、好適には約225℃の温度でアニール処理を行ってもよい。熱アニール処理は、約30分〜約5時間、好適には約1時間行ってもよい。
熱アニール処理後、ドナー基板とキャリア基板の接合は、接合構造体を剥離面で剥離させるのに十分な強度を有する。剥離処理は当業者に知られた技術を用いて実施してもよい。いくつかの実施形態では、一方側で固定式の吸引カップに固定され、他方側でヒンジ付きアーム上の追加的な吸引カップに固定された従来式の剥離ステーションに、接合ウエハを配置してもよい。クラックが吸引カップ固定部の近くで発生し、可動式アームがウエハを分離させて剥離させるヒンジの周りにピボット回転する。
低温で層転写を実現する必要なさまざまな層転写に対し、この開示技術を利用することができる。これらの技術には、サファイア、単結晶ガラス、石英ガラス、またはその他の絶縁基板および半導体基板等の非類似の基板へのシリコン層の層転写が含まれる。半導体をイオン分離することができる場合、この技術を用いて、その他の半導体トップ層を基板に層転写することができる。いくつかの具体例は、ガリウムヒ素(GaAs)、シリコンカーバイド(SiC)、シリコンゲルマニウム(SiGe)、ゲルマニウム(Ge)でもよい。適用可能な処理温度ならびに時間、およびこれらの具体例の用量範囲は、現時点では知られていない。
本発明について詳細に説明してきたが、添付クレームで定義された本発明の範疇から逸脱することなく、さまざまな変形例および変更例が明らかである。
本発明をさらに説明するために、以下の非限定的な具体例について説明する。
原材料のドナーウエハおよびキャリアウエハは、9〜18Ωcmの抵抗率までボロン注入された200mm径のP型ウエハである。ウェット酸化プロセスを用いて、ドナーウエハ上に600のオングストローム厚の酸化層を成長させた。
酸化シリコンドナーウエハは、1.3×1016個(原子個数)/cmの全体注入量のヘリウムイオンを約27keV約のエネルギでイオン注入した。ヘリウムの深度プロファイルのピークは、酸化ドナーウエハ表面から約2560オングストロームであると計算された。
ヘリウムイオン注入したシリコンウエハに対し、次に、1.3×1016個(原子個数)/cmの全体注入量の水素イオンを約37keV約のエネルギでイオン注入した。水素の深度プロファイルのピークは、酸化ドナーウエハ表面から約2560オングストロームであると計算された。
ドナーウエハは、ヘリウムおよび水素の注入層を含むドナーウエハは、300℃で8時間アニール処理を行った。
剥離面を有するドナーウエハは、ピラニア洗浄液で洗浄し、SC1/SC2洗浄液で洗浄した後、濯いで乾燥させた。
剥離面を有するドナーウエハは、EVグループのプラズマ表面活性化システムで酸素プラズマ表面活性化処理を行って、第2の基板に接合するための準備を整えた。
その後、活性化ドナーウエハは、第2のシリコン基板に接合させて225℃で約1時間のアニール処理を行った。
この接合ウエハペア(対)は、機械的に剥離させて層転写を行った。
上記説明したように、本発明に係るいくつかの目的が達成される。本発明の範囲から逸脱することなく、上記説明したプロセスにさまざまな変形を加えることができ、上記説明に含まれるすべての事項は例示的なものであって、限定する意図はないものと理解されるべきである。さらに、本発明に係る構成要素または好適な実施形態を引用する際、冠詞である「1つの(a, an)」および「その(the, said)」は、1つまたはそれ以上の構成要素があることを意図したものである。「備える(comprising)」、「有する(including)」、および「含む(having)」は、これに制限しないことを意図したものであり、列挙された構成要素以外の追加的な構成要素があることを意味する。
ここに記載された説明は、具体例を用いて、本発明を開示するとともに、当業者が本発明を実施し、すべてのデバイスまたはシステムを製造し使用し、すべての記載された方法を実施することができるように記載されたものである。本発明の特許性を有する範囲は、クレームにより定義され、当業者ならば想到される他の実施例を含むものである。こうした他の実施例は、クレームの文言表現とは異ならない構造的な構成要素を有する場合、またはクレームの文言表現とは実質的に異ならない均等な構造的な構成要素を有する場合、クレームの範囲に含まれることが意図されている。

Claims (27)

  1. 単結晶ドナー基板を作製する方法であって、
    単結晶ドナー基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有し、
    この方法は、
    (a)単結晶ドナー基板の前面から中央面に向かって測定された平均深度Dまで、ヘリウムイオンを単結晶ドナー基板の前面から注入するステップと、
    (b)単結晶ドナー基板の前面から中央面に向かって測定された平均深度Dまで、水素イオンを単結晶ドナー基板の前面から注入するステップと、
    (c)単結晶ドナー基板内に剥離面を形成するために十分な温度で単結晶ドナー基板をアニール処理するステップとを有し、
    平均深度Dおよび平均深度Dは約1000オングストローム以内であることを特徴とする方法。
  2. 前記ステップ(a)、前記ステップ(b)、および前記ステップ(c)の順序で行うことを特徴とする請求項1に記載の方法。
  3. 前記ステップ(a)および前記ステップ(b)を同時に行った後、前記ステップ(c)を行うことを特徴とする請求項1に記載の方法。
  4. 単結晶ドナー基板は、半導体ウエハからなることを特徴とする請求項1に記載の方法。
  5. 半導体ウエハは、シリコン、ガリウムヒ素、ガリウムナイトライド、アルミニウムガリウムナイトライド、インジウムリン、シリコンカーバイド、シリコンゲルマニウム、ゲルマニウム、およびこれらの組合せからなる群から選択された材料で構成されることを特徴とする請求項4に記載の方法。
  6. 半導体ウエハは、チョクラルスキ法を用いて成長させた単結晶シリコンインゴットをスライスされたウエハからなることを特徴とする請求項4に記載の方法。
  7. 前記ステップ(a)および前記ステップ(b)を行う前、前面層は酸化層を有することを特徴とする請求項6に記載の方法。
  8. 単結晶ドナー基板は、約200℃〜約350℃の温度でアニール処理されることを特徴とする請求項1に記載の方法。
  9. 単結晶ドナー基板は、約2時間〜約10時間、熱アニール処理を行うことを特徴とする請求項8に記載の方法。
  10. 接合構造体を形成するために、内部に剥離面を有する単結晶ドナー基板の前面をキャリア基板に接合するステップをさらに有することを特徴とする請求項1に記載の方法。
  11. 前記ステップ(c)を行った後、ドナー基板およびキャリア基板を接合させることを特徴とする請求項10に記載の方法。
  12. 前記接合ステップの前に、酸化プラズマ表面活性化処理を用いて、剥離面を内在する単結晶ドナー基板を活性化させるステップを有することを特徴とする請求項10に記載の方法。
  13. キャリア基板は、シリコンウエハであることを特徴とする請求項10に記載の方法。
  14. シリコンウエハは、二酸化シリコン(SiO)表面層を有することを特徴とする請求項13に記載の方法。
  15. キャリア基板は、サファイアウエハであることを特徴とする請求項10に記載の方法。
  16. キャリア基板は、クォーツウエハであることを特徴とする請求項10に記載の方法。
  17. 接合構造体をアニール処理するステップを有することを特徴とする請求項10に記載の方法。
  18. 接合構造体は、約150℃〜約350℃でアニール処理を行うことを特徴とする請求項17に記載の方法。
  19. 多層構造体を形成するために、接合構造体を剥離面に沿って剥離させるステップを有することを特徴とする請求項10に記載の方法。
  20. 単結晶シリコン基板を作製する方法であって、
    単結晶シリコン基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有し、
    この方法は、
    (a)単結晶シリコン基板の前面から中央面に向かって測定された平均深度Dまで、ヘリウムイオンを単結晶シリコン基板の前面から注入するステップと、
    (b)単結晶シリコン基板の前面から中央面に向かって測定された平均深度Dまで、水素イオンを単結晶シリコン基板の前面から注入するステップと、
    (c)単結晶シリコン基板内に剥離面を形成するために十分な温度で単結晶シリコン基板をアニール処理するステップとを有し、
    このとき剥離面の平均深度は、平均深度Dおよび平均深度Dと等しい深度であるか、平均深度Dと平均深度Dとの間の深度であり、
    (d)接合構造体を形成するために、剥離面を内在する単結晶シリコン基板の前面をキャリア基板の表面に接合させるステップをさらに有し、
    キャリア基板は、シリコン、サファイア、クォーツ、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、およびゲルマニウムからなる群から選択された材料で構成されることを特徴とする方法。
  21. 前面層は、前記ステップ(a)および前記ステップ(b)を行う前において、酸化層を有することを特徴とする請求項20に記載の方法。
  22. 多結晶性ドナー基板は、約200℃〜約350℃でアニール処理を行うことを特徴とする請求項20に記載の方法。
  23. 単結晶ドナー基板は、約2時間〜約10時間、熱アニール処理を行うことを特徴とする請求項22に記載の方法。
  24. 前記接合ステップの前に、酸化プラズマ表面活性化処理を用いて、剥離面を内在する単結晶ドナー基板を活性化させるステップを有することを特徴とする請求項20に記載の方法。
  25. 接合構造体をアニール処理するステップを有することを特徴とする請求項20に記載の方法。
  26. 接合構造体は、約150℃〜約350℃でアニール処理を行うことを特徴とする請求項25に記載の方法。
  27. 多層構造体を形成するために、接合構造体を剥離面に沿って剥離させるステップを有することを特徴とする請求項20に記載の方法。
JP2018009428A 2012-12-28 2018-01-24 多層半導体デバイス作製時の低温層転写方法 Pending JP2018085536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261746822P 2012-12-28 2012-12-28
US61/746,822 2012-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015550735A Division JP2016508291A (ja) 2012-12-28 2013-12-23 多層半導体デバイス作製時の低温層転写方法

Publications (1)

Publication Number Publication Date
JP2018085536A true JP2018085536A (ja) 2018-05-31

Family

ID=50031514

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015550735A Pending JP2016508291A (ja) 2012-12-28 2013-12-23 多層半導体デバイス作製時の低温層転写方法
JP2018009428A Pending JP2018085536A (ja) 2012-12-28 2018-01-24 多層半導体デバイス作製時の低温層転写方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015550735A Pending JP2016508291A (ja) 2012-12-28 2013-12-23 多層半導体デバイス作製時の低温層転写方法

Country Status (6)

Country Link
US (1) US9281233B2 (ja)
JP (2) JP2016508291A (ja)
KR (1) KR102026506B1 (ja)
DE (1) DE112013006244B4 (ja)
TW (1) TWI603387B (ja)
WO (1) WO2014105828A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
WO2019236320A1 (en) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329996A (ja) * 1998-05-12 1999-11-30 Mitsubishi Materials Silicon Corp Soi基板の製造方法
JP2006505941A (ja) * 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法
JP2010522426A (ja) * 2007-03-20 2010-07-01 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ ハイブリッド基板の製造方法
WO2010137683A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 Soi基板の製造方法
US20110159665A1 (en) * 2009-12-30 2011-06-30 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Iii族窒化物半導体層貼り合わせ基板の製造方法
US9257328B2 (en) 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329996A (ja) * 1998-05-12 1999-11-30 Mitsubishi Materials Silicon Corp Soi基板の製造方法
JP2006505941A (ja) * 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法
JP2010522426A (ja) * 2007-03-20 2010-07-01 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ ハイブリッド基板の製造方法
WO2010137683A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 Soi基板の製造方法
US20110159665A1 (en) * 2009-12-30 2011-06-30 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
JP2013516767A (ja) * 2009-12-30 2013-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 多層結晶構造体の製造方法

Also Published As

Publication number Publication date
JP2016508291A (ja) 2016-03-17
TW201435991A (zh) 2014-09-16
TWI603387B (zh) 2017-10-21
US20140187020A1 (en) 2014-07-03
US9281233B2 (en) 2016-03-08
WO2014105828A1 (en) 2014-07-03
DE112013006244T5 (de) 2015-10-08
DE112013006244B4 (de) 2020-03-05
KR102026506B1 (ko) 2019-09-27
KR20150099847A (ko) 2015-09-01

Similar Documents

Publication Publication Date Title
JP6487454B2 (ja) 層状半導体構造体の製造方法
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2010135764A (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
TW200416813A (en) Method of producing SOI wafer and SOI wafer
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
TW202006835A (zh) 絕緣層上半導體之結構
JP7351987B2 (ja) シリコン箔層の移転方法
JP2013175787A (ja) 多層結晶構造体の製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2013516767A5 (ja)
JP2010278340A (ja) 貼り合わせウェーハの製造方法
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
WO2010137683A1 (ja) Soi基板の製造方法
WO2009147778A1 (ja) 貼り合わせウェーハの製造方法
JP2023510514A (ja) 2つの半導体基板を接合するためのプロセス
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200820

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20200901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200930

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201120

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201201

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210112

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210216

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210413

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210518

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210518