JP2015506048A - 駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置 - Google Patents

駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置 Download PDF

Info

Publication number
JP2015506048A
JP2015506048A JP2014542693A JP2014542693A JP2015506048A JP 2015506048 A JP2015506048 A JP 2015506048A JP 2014542693 A JP2014542693 A JP 2014542693A JP 2014542693 A JP2014542693 A JP 2014542693A JP 2015506048 A JP2015506048 A JP 2015506048A
Authority
JP
Japan
Prior art keywords
signal input
input terminal
pull
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014542693A
Other languages
English (en)
Inventor
睿 ▲馬▼
睿 ▲馬▼
▲賢▼杰 邵
▲賢▼杰 邵
国磊 王
国磊 王
明 胡
明 胡
炳仟 林
炳仟 林
志中 ▲トゥ▼
志中 ▲トゥ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2015506048A publication Critical patent/JP2015506048A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Abstract

本発明は駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置が開示される。前記駆動回路は、プルアップモジュールと、第１プルダウンモジュールと、第２プルダウンモジュールと、プルアップ駆動モジュールと、プルダウン駆動モジュールと、リセットモジュールを備え、第１プルダウンモジュールは、クロック障害信号入力端子が入力する信号及びプルダウンノードの信号によって、前記出力端子にオフ信号を出力し、第２プルダウンモジュールは、信号入力端子が入力する信号が低レベルである時に、前記クロック信号入力端子が入力する信号によって、前記プルアップノードと前記出力端子にオフ信号を出力し、前記信号入力端子が入力する信号が高レベルであるときに、前記クロック障害信号入力端子が入力する信号も高レベルであり、前記クロック信号入力端子が入力する信号が前記クロック障害信号入力端子が入力する信号の位相とは逆である。

Description

本発明は液晶表示の技術分野に関し、特に駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置に関する。
液晶ディスプレー（Liquid Crystal Display，LCD）は重量が軽く、厚さが薄く、及び電力消費量が低いなどの利点がある。テレビ、携帯電話、ディスプレーなどの電子製品に広く応用されている。
ＬＣＤは水平と垂直との２つの方向の画素マトリクスからなる。表示する時に、ゲート駆動回路を介してゲート入力信号を出力し、各画素を行ごとに走査する。ＬＣＤの駆動は主にゲート駆動器とデータ駆動器とを備える。データ駆動器は入力される表示データをクロック信号タイミングによって順にバッファーし、アナログ信号に転換してから液晶パネルのデータ線に入力する。ゲート駆動器は入力されるクロック信号をシフトレジスターにより転換し、ゲートオン/オフ電圧に転換し、液晶パネルのゲート線に順次に印加する。ゲート駆動器におけるシフトレジスターがゲート線を走査する走査信号を発生するように用いられる。
シフトレジスターは普通の半導体デバイスであり、常にＬＣＤに使われる。ＬＣＤにおけるシフトレジスターはｎ段（n-stage）シフトレジスターである。ＬＣＤにおける各ゲート線がシフトレジスターの一つの段の駆動回路に電気的に接続される。ＬＣＤが動作する時に、シフトレジスターの各段駆動回路は液晶パネルの相応行に順次に駆動信号を出力する。
図１は従来のシフトレジスターの各段の駆動回路の概略図である。図１に示すように、該駆動回路は、プルアップモジュール、リセットモジュール、プルアップ駆動モジュール、プルダウンモジュール、プルダウン駆動モジュールを備える。
プルアップモジュールは、薄膜トランジスター（Thin Film Transistor，TFT）Ｍ３からなる。ＴＦＴ Ｍ３がプルアップノードPUによりオンされる時に、クロック信号入力端子ＣＬＫに入力される信号は出力端子OUTPUTに信号を出力する。そのゲートがプルアップノードPUに制御され、ドレインがＣＬＫに接続され、ソースがOUTPUTに接続される。
リセットモジュールはTFT M2及びTFT M4からなる。リセット信号入力端子RESETにより入力されるリセット信号、即ち、次段の出力信号が来る時に、TFT M2、TFT M4がオンされ、プルアップノードPUとOUTPUTに対してリセットし、その信号をオフ電圧までにプルダウンする。ＴＦＴＭ２のゲートがRESETに制御され、ドレインがプルアップノードPUに接続され、ソースがオフ信号入力端子ＶＳＳに接続される。ＴＦＴＭ４のゲートがRESETに制御され、ドレインがOUTPUTに接続され、ソースがＶＳＳに接続される。
プルアップ駆動モジュールは、TFT M1、TFT M13、及びコンデンサーC1にからなる。信号入力端子INPUTの入力信号とクロック障害信号入力端子CLKBのクロック障害信号とが同時に高レベルであるときに、TFT M1、TFT M13がオンされ、Ｃ１の１つの極板に充電することで、プルアップノードPUを高レベルにするとともに、TFT M3を導通状態にする。次の時刻にCLKが入力するクロック信号が来る時に、ブートストラップ（bootstrapping）により、プルアップノードPU（即ち、ＴＦＴ Ｍ３のゲート）のレベルをもっと高くなり、閾値電圧補償の効果が生じられる。ＴＦＴ Ｍ１のドレインがゲートに接続され、いずれもINPUTに接続され、ソースがプルアップノードPUに接続される。ＴＦＴ Ｍ１３のゲートがクロック障害信号により制御され、ドレインがINPUTに接続され、ソースがプルアップノードPUに接続される。Ｃ１の一端がプルアップノードPUに接続され、他端がOUTPUTに接続される。
プルダウンモジュールがTFT M10、TFT M11、及びTFT M12にからなる。ＴＦＴ Ｍ１２がクロック障害信号により制御される。ＣＬＫＢ高レベルが来るときに、ＴＦＴ Ｍ１２が導通してOUTPUTをプルダウンすることで、その出力ノイズが下げされ、出力信号の安定性が確保される。ＴＦＴ Ｍ１０、及びＴＦＴ Ｍ１１トランジスターがプルダウン駆動モジュールにおけるノードＰＤに制御される。ノードＰＤが高レベルであるときに、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１とは導通してプルアップノードPUとOUTPUTをプルダウンすることで、その出力ノイズが下げられ、出力信号の安定性が確保される。Ｍ１２のゲートがＣＬＫＢに接続され、ソースがＶＳＳに接続され、ドレインがOUTPUTに接続される。
プルダウン駆動モジュールはTFT M5、TFT M6、TFT M8、及びTFT M9からなり、主にノードＰＤレベルの出力を制御して、プルダウンモジュールを駆動するように動作する。
図２は従来のシフトレジスターの各駆動回路のシーケンス図である。図２に示すように、前記シフトレジスターの動作原理は以下のようである。
第１階段：INPUTが高レベルであり、ＣＬＫＢが高レベルであるときに、INPUT信号は前の段の出力信号であり、TFT M1は導通する。ＣＬＫＢは高レベルであり、ＴＦＴ Ｍ１３は導通し、INPUTの高レベル信号はＣ１に充電することにより、プルアップノードPUのレベルが高くなるとともに、ＴＦＴ Ｍ８とTFT M6をオンさせる。ＣＬＫＢの高レベルは同様にTFT M9とTFT M5を導通させることができる。トランジスターのサイズを設計することにより、この時刻のノードＰＤのレベルは低レベルになり、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１をオフさせるとともに、この2つのトランジスターをプルダウンさせないようにして、信号の安定的な出力が確保される。
第２階段：INPUTが低レベルであり、ＣＬＫＢが低レベルであるときに、TFT M1とTFT M13はオフして、プルアップノードPUは持続的に高レベルを維持し、TFT M3はオン状態にある。この場合に、CLKは高レベルである。この時、プルアップノードPUはブートストラップ（bootstrapping）によりプルアップノードPUの電圧を上昇し、最後にOUTPUTに駆動信号を伝送する。
第3階段：クロック障害信号ＣＬＫＢは高レベルであり、リセット端子信号RESETも高レベルである。RESETは次の段のOUTPUTの出力信号である。ＣＬＫＢ高レベル信号はTFT M9とTFT M5とを導通することにより、ノードＰＤは高レベルになる。TFT M10とTFT M11とを導通することにより、プルアップノードPUとOUTPUTにオフ信号を伝送する。リセット信号入力端子RESETの高レベル信号はTFT M2及びTFT M4を導通することにより、プルアップノードPUとOUTPUTにオフ信号を伝送する。
第4階段：ＣＬＫは高レベルである。この場合に、TFT M3はオフし、ＣＬＫの高レベル信号はOUTPUTに伝送することができない。OUTPUTの出力信号は前の時刻の低レベル信号に維持することで持続的に出力する。
第５階段：ＣＬＫＢは高レベルである。この場合に、ＣＬＫＢの高レベルはTFT M9、TFT M5及びTFT M12を導通することにより、ノードＰＤは高レベルになる。TFT M10及びTFT M11を更に導通することにより、OUTPUTとプルアップノードPUにオフ信号を伝送する。
その後、第１階段があらためて開始する前に、第４階段と第５階段は順次に繰り返す。
従来技術において、クロック入力信号ＣＬＫとクロック障害信号ＣＬＫＢはいずれも２７Ｖぐらいの高圧である。従って、前記動作原理から分かるように、理想的なロジックシーケンスの場合に、ＣＬＫの入力信号の高レベルが来るときに、ＴＦＴゲートドレインの結合コンデンサーの結合作用で、プルアップノードPUは結合電圧が生じられ、更に出力信号にノイズが発生する。図２に示すように、ＣＬＫの高レベルが来る時に、ＣＬＫＢはいずれも低レベルである。リセット信号のRESET高レベルが来る時以外に、他の時刻にノードＰＤのレベルはＣＬＫＢのレベルと同じであり、低レベルである。このように、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１をオフさせ、プルアップノードPUとOUTPUTのノイズに放電させず、もっと大きいノイズを発生する。ゲート駆動器におけるシフトレジスターの各段の駆動回路は互いに関連する。本段の出力は次段の入力信号とするだけではなく、上段のリセット信号ともする。従って、各段はシフトレジスター全体の正常動作に影響を及ぼす。
実際のシフトレジスターの設計において、TFT M6、TFT M5、TFT M8とTFT M9トランジスターサイズに対する設計によって、以下の効果が得られる。即ち、INPUTの高レベルとＣＬＫＢの高レベルが同時に来る時に、ノードＰＤは低レベルに維持し、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１をオフすることにより、正確な出力信号の出力を確保する。INPUTの低レベルとCLKBの高レベルが来る時に、ノードＰＤを高レベルに設計し、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１を導通することにより、プルアップノードPUとOUTPUTに正確なオフ信号を伝送する。INPUTの低レベルとCLKBの低レベルが来る時に、ノードＰＤを半高レベルに設計し、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１を導通することにより、クロック入力信号ＣＬＫが発生する結合電圧をプルダウンし、プルアップノードと出力端子のノイズを減少することができる。この設計の利点は従来のシフトレジスター回路図を変更する必要がないことである。欠点はこの方案を採用すると、ノードＰＤは高レベルと半高レベルに設計するのが、ＴＦＴ Ｍ１０とＴＦＴ Ｍ１１を長期導通の状態におる。ＴＦＴの閾値電圧がそのゲートに印加する電圧がゲート電圧が印加する時間とは密接な関係がある。ゲートが長時間に電圧が印加される状態で、ＴＦＴの閾値電圧は大きなドリフトが生じられ、このように、ゲート駆動器に用いられるシフトレジスターの寿命を大幅に減少させ、ゲート駆動器全体の正常動作に影響を及ぼす。
（一）解決しようとする技術課題
本発明が解決しようとする技術課題は、ゲートバイアスストレスによる閾値電圧のドリフト欠陥を有効的に避け、且つ出力電圧のノイズを減少できる駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置を提供する。
（二）技術方案
前記課題を解決するために、本発明はプルアップノードの信号及びクロック信号入力端子が入力する信号によって、出力端子に駆動信号を出力するプルアップモジュールと、信号入力端子が入力する信号及びクロック障害信号入力端子が入力する信号によってプルアップノードの信号を制御することより、前記プルアップモジュールを駆動するプルアップ駆動モジュールと、クロック障害信号入力端子が入力する信号及びプルダウンノードの信号によって、前記出力端子にオフ信号を出力する第１プルダウンモジュールと、信号入力端子が入力する信号が低レベルである時に、前記クロック信号入力端子が入力する信号によって、前記プルアップノードと前記出力端子にオフ信号を出力する第２プルダウンモジュールと、前記クロック障害信号入力端子が入力する信号及び前記プルアップノードの信号によって、プルダウンノードの信号を制御することより、前記第１プルダウンモジュールを駆動するプルダウン駆動モジュールと、前記リセット信号入力端子が入力する信号によって、前記プルアップノードと前記出力端子にオフ信号を出力するリセットモジュールと、を備え、前記信号入力端子が入力する信号が高レベルであるときに、前記クロック障害信号入力端子が入力する信号も高レベルであり、前記クロック信号入力端子が入力する信号が前記クロック障害信号入力端子が入力する信号の位相とは逆であることを特徴とする駆動回路を提供する。
実施例において、前記第２プルダウンモジュールは、第１薄膜トランジスタ、第２薄膜トランジスター及びコンデンサーとを備え、前記第１薄膜トランジスターのゲートが前記プルアップノードに接続され、前記第１薄膜トランジスターのドレインが前記コンデンサーの第１極板に接続され、前記第１薄膜トランジスターのソースがオフ信号入力端子に接続され、前記コンデンサーの第２極板が前記クロック信号入力端子に接続され、前記第２薄膜トランジスターのゲートが前記第３薄膜トランジスターのゲートに接続され、且つ接続点が前記コンデンサーの前記第１極板に接続され、前記第２薄膜トランジスターのドレインが前記プルアップノードに接続され、前記第２薄膜トランジスターのソースが前記オフ信号入力端子に接続され、前記第３薄膜トランジスターのドレインが前記出力端子に接続され、前記第３薄膜トランジスターのソースが前記オフ信号入力端子に接続される。
本発明はシフトレジスターを提供する。該シフトレジスターは多段の前記駆動回路を備える。各段の駆動回路の信号入力端子が入力する信号は前段の駆動回路出力端子が出力する信号である。且つ、各段の駆動回路のリセット信号入力端子が入力する信号はその次段の出力端子が出力する信号である。
実施例において、各段の駆動回路について、第１時間段に、前記信号入力端子は高レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。第２時間段に、前記信号入力端は低レベルであり、前記クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は高レベルであり、前記出力端子は高レベルを出力する。第３時間段に、前記信号入力端子は低レベルであり、前記クロック障害信号入力端子は高レベルであり、クロック信号入力端子は低レベルであり、かつリセット信号入力端子は高レベルであり、前記出力端子は低レベルを出力する。第４時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。第５時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。前記第１時間段の後、前記第２、第３、第４、第５時間段が順次に現れた。第５時間段の後に、第１時間段が再びに現れるまでに第４時間段と第５時間段が繰り返される。
本発明は前記シフトレジスターを備えるゲート駆動器を提供する。
本発明は基板と、前記基板の表示領域に形成される能動アレイと、前記基板の一側に設けられる前記ゲート駆動器とを備えるアレイ基板を提供する。
本発明は前記アレイ基板を備える表示装置を提供する。
（三）有益な効果
本発明は従来のシフトレジスターの段に１つのプルダウンモジュールを増加することより、薄膜トランジスター閾値電圧のドリフトを減少し、出力電圧のノイズを減少することができる。このように、シフトレジスターの各段の駆動回路、シフトレジスター全体、ゲート駆動器、アレイ基板及び液晶表示装置の動作寿命が高められ、更に動作信号を高信頼的に出力することが確保される。また、元のシフトレジスターの段に基づき、クロック信号ＣＬＫが来る時に、プルアップノードPUの結合電圧を放電し、そのノイズを下げるとともに、出力ノードを放電し、出力信号のノイズを下げる。シフトレジスターの各段の駆動回路、シフトレジスター全体、ゲート駆動器、アレイ基板及び液晶表示装置の安定性が向上される。
従来のシフトレジスターの各段の駆動回路の回路原理図である。 従来のシフトレジスターの各段の駆動回路のロジックシーケンス図である。 本発明の一実施方式に係るシフトレジスターの各段の駆動回路の構造ブロック図である。 本発明の一実施方式に係るシフトレジスターの各段の駆動回路の回路原理図である。 本発明の一実施方式に係るシフトレジスターの各段の駆動回路の第２プルダウンモジュールの回路原理図である。
以下は本発明の実施例の図面を参照しながら、本発明の実施例における技術案を明確、完全に説明する。明らかに、説明した実施例はただ本発明の一部分の実施例のみであり、全部の実施例ではない。本発明の実施例に基づき、当業者は創造性な労働を払わない前提で得る他の実施例は、全て本発明の保護範囲に属する。
本発明が記載された駆動回路、シフトレジスター、ゲート駆動器、アレイ基板、及び表示装置については、図面と実施例を参照しながら以下のように説明する。
本発明によれば、１つのプルダウンモジュールを増加し、元のシフトレジスターの各段の駆動回路に基づき、クロック入力信号ＣＬＫが来る時に、プルアップノードPUの結合電圧（即ち、プルアップノードPUのノイズ）を放電することにより、そのノイズを下げる。同時に、出力端子を放電し、出力信号のノイズを下げて、シフトレジスターの段安定性を増加する。同時に、増加されたプルダウンモジュールによって、元のプルダウンモジュールのＴＦＴが導通状態にある時間を減少し、そのゲートバイアスストレスの印加時間を減少することにより、元のＴＦＴの動作寿命を延長し、更にシフトレジスターの各段の駆動回路、シフトレジスター全体、ゲート駆動器、アレイ基板及び表示装置の寿命を延長する。
図３及び図４に示すように、本発明の実施方式のシフトレジスターの各段の駆動回路は、プルアップモジュール、第１プルダウンモジュール、第２プルダウンモジュール、プルアップ駆動モジュール、プルダウン駆動モジュール及びリセットモジュールを備える。プルアップモジュール、第１プルダウンモジュール、プルアップ駆動モジュール、プルダウン駆動モジュール及びリセットモジュールは図１に示す従来のシフトレジスターの各段の駆動回路における相応する部分とは同じであってもよい。また、当業者は理解できるように、本発明のシフトレジスターの各段の駆動回路におけるプルアップモジュール、第１プルダウンモジュール、プルアップ駆動モジュール、プルダウン駆動モジュール及びリセットモジュールは図１に示す従来のシフトレジスターの各段の駆動回路におけるプルアップモジュール、プルダウンモジュール、プルアップ駆動モジュール、プルダウン駆動モジュール及びリセットモジュールとは異なってもよい。同じ機能を実現すればよい。
プルアップモジュールはプルアップノードの信号及びクロック信号入力端子ＣＬＫが入力する信号によって、出力端子OUTPUTに駆動信号を出力する。
プルアップ駆動モジュールは信号入力端子INPUTが入力する信号及びクロック障害信号入力端子ＣＬＫＢが入力する信号によってプルアップノードPUの信号を制御することより、前記プルアップモジュールを駆動する。
第１プルダウンモジュールはクロック障害信号入力端子ＣＬＫＢが入力する信号及びプルダウンノードＰＤ１の信号によって、前記出力端子OUTPUTにオフ信号を出力する。
第２プルダウンモジュールは信号入力端子INPUTが入力する信号が低レベルである時に、前記クロック信号入力端子ＣＬＫが入力する信号によって、前記プルアップノードPUと前記出力端子OUTPUTにオフ信号を出力する。
プルダウン駆動モジュールは前記クロック障害信号入力端子ＣＬＫＢが入力する信号及び前記プルアップノードPUの信号によって、プルダウンノードＰＤ１の信号を制御することより、前記第１プルダウンモジュールを駆動する。
リセットモジュールは前記リセット信号入力端子RESETが入力する信号によって、前記プルアップノードPUと前記出力端子OUTPUTにオフ信号を出力する。
本実施方式におけるシフトレジターの各段の駆動回路において、INPUTが入力する信号が高レベルであるときに、ＣＬＫが入力する信号も高レベルであり、ＣＬＫが入力する信号がＣＬＫＢが入力する信号の位相とは逆である。また、INPUTが入力する信号は前段OUTPUTが出力する信号であり、RESETが入力する信号は次段OUTPUTが出力する信号である。
図５に示すように、前記第２プルダウンモジュールは、第１薄膜トランジスタＭ１４、第２薄膜トランジスターＭ７、第３薄膜トランジスターＭ１５及びコンデンサーＣ２とを備え、前記第１ＴＦＴ Ｍ１４のゲートが前記プルアップノードPUに接続され、前記第１ＴＦＴ Ｍ１４のドレインが前記コンデンサーＣ２の１つの極板に接続され、前記第１ＴＦＴ Ｍ１４のソースがオフ信号入力端子ＶＳＳに接続され、前記コンデンサーＣ２の他の極板が前記クロック信号入力端子ＣＬＫに接続され、前記第２ＴＦＴ Ｍ７のゲートが前記第３ＴＦＴ Ｍ１５のゲートに接続され、且つ接続点ＰＤ２が前記コンデンサーＣ２に接続され、第１ＴＦＴ Ｍ１４のドレインに接続され、前記第２ＴＦＴ Ｍ７のドレインが前記プルアップノードPUに接続され、前記第２ＴＦＴ Ｍ７のソースが前記オフ信号入力端子ＶＳＳに接続され、前記第３ＴＦＴ Ｍ１５のドレインが前記出力端子OUTPUTに接続され、前記第３ＴＦＴ Ｍ１５のソースがオフ信号入力端子ＶＳＳに接続される。
図２に示すシフトレジスターのシーケンス図を参照しながら、第２プルダウンモジュールの作用を更に説明する。
（１）信号入力端INPUTが入力する信号は高レベルであるときに、入力信号の高レベルはコンデンサーＣ１に充電し、プルアップノードPUのレベルを高くプルし、第１ＴＦＴ Ｍ１４を導通し、ノードＰＤ２の電圧をオフ信号レベルまでにプルダウンし、第２ＴＦＴ Ｍ７と第３ＴＦＴ Ｍ１５をオフする。入力信号端子INPUTが入力する信号が次の時刻に入り低レベルになる時に、クロック信号入力端子ＣＬＫが入力する信号は高レベルであるときに、プルアップPUは高レベルを持続に維持し、第１ＴＦＴ Ｍ１４を導通し、ノードＰＤ２の電圧をオフ信号レベルまでにプルダウンし、第２ＴＦＴ Ｍ７と第３ＴＦＴ Ｍ１５をオフして出力された駆動信号の正確性を確保する。
（２）前記（１）における２つの時刻を経った後、クロック信号入力端子ＣＬＫの入力信号高レベルが来る時に、ＣＬＫ信号はコンデンサーＣ２によってＰＤ２ノードのレベルを上昇できる。第２ＴＦＴ Ｍ７と第３ＴＦＴ Ｍ１５を導通し、プルアップノードPUと出力端子OUTPUTにオフ信号を伝送し、クロック信号入力端子ＣＬＫの高レベルからの結合ノイズを放電することにより、出力信号の正確性を確保する。同時に、この時刻のノードＰＤ１（図２におけるノードＰＤ）のレベルを低レベルにしてもよい。ＴＦＴ Ｍ１０およびＴＦＴ Ｍ１１をオフし、ＴＦＴ Ｍ１０及びＴＦＴ Ｍ１１のゲートバイアスストレスの印加時間を減少し、その動作寿命を大幅に延長し、更にシフトレジスターの段の動作寿命を延長する。
また、本発明はゲート駆動器を提供する。前記ゲート駆動器は複数の前記駆動回路からなるシフトレジスターを備え、且つ各段の駆動回路の入力信号は前段の出力信号であり、各段のリセット信号は次段の入力信号である。
前記ゲート駆動器において、ゲート駆動器のシフトレジスターの各段の駆動回路について、その信号入力端子が低レベルであり、且つクロック信号入力端子が高レベルであるときに、プルアップノード及び信号出力端子にオフ信号を伝送する。また、図２に以下のように示す。
第１時間段に、前記信号入力端子は高レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。
第２時間段に、前記信号入力端は低レベルであり、前記クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は高レベルであり、前記出力端子は高レベルを出力する。
第３時間段に、前記信号入力端子は低レベルであり、前記クロック障害信号入力端子は高レベルであり、クロック信号入力端子は低レベルであり、かつリセット信号入力端子は高レベルであり、前記出力端子は低レベルを出力する。
第４時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。
第５時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力する。
前記第５時間段の後、第１時間段が再び現れるまでに第４時間段と第５時間段を繰り返す。
本発明は基板と、基板の表示領域に形成された能動アレイと、基板の一側に設けられる前記ゲート駆動器を備えるアレイ基板を提供する。
本発明は前記アレイ基板を備える表示装置を提供する。
ゲート駆動器、アレイ基板及び表示装置の他の構成部分はいずれも本分野の公知なものであるため、説明は省略する。本発明に対する制限としてはいけない。
以上は液晶表示装置を例として本発明を説明したが、本発明は液晶表示装置に応用されるだけではなく、画素アレイを備え、且つ行又は列の方式で駆動する他の表示装置、例えば、OLED表示装置にも応用される。
以上の実施方式は本発明を説明するためであり、本発明に対する制限ではない。当業者にとっては、本発明の精神と実質な内容から離れない場合に、各種の変型又は改善をすることができる。従って、全ての同じ技術案は本発明の範囲に属し、本発明の保護範囲は請求項で限定すべきである。

Claims (7)

  1. プルアップノードの信号及びクロック信号入力端子が入力する信号によって、出力端子に駆動信号を出力するプルアップモジュールと、
    信号入力端子が入力する信号及びクロック障害信号入力端子が入力する信号によってプルアップノードの信号を制御することより、前記プルアップモジュールを駆動するプルアップ駆動モジュールと、
    クロック障害信号入力端子が入力する信号及びプルダウンノードの信号によって、前記出力端子にオフ信号を出力する第１プルダウンモジュールと、
    信号入力端子が入力する信号が低レベルである時に、前記クロック信号入力端子が入力する信号によって、前記プルアップノードと前記出力端子にオフ信号を出力する第２プルダウンモジュールと、
    前記クロック障害信号入力端子が入力する信号及び前記プルアップノードの信号によって、プルダウンノードの信号を制御することより、前記第１プルダウンモジュールを駆動するプルダウン駆動モジュールと、
    前記リセット信号入力端子が入力する信号によって、前記プルアップノードと前記出力端子にオフ信号を出力するリセットモジュールと、を備え、
    前記信号入力端子が入力する信号が高レベルであるときに、前記クロック障害信号入力端子が入力する信号も高レベルであり、前記クロック信号入力端子が入力する信号が前記クロック障害信号入力端子が入力する信号の位相とは逆であることを特徴とする駆動回路。
  2. 前記第２プルダウンモジュールは、第１薄膜トランジスタ、第２薄膜トランジスター、第３薄膜トランジスター及びコンデンサーとを備え、前記第１薄膜トランジスタのゲートが前記プルアップノードに接続され、前記第１薄膜トランジスタのドレインが前記コンデンサーの第１極板に接続され、前記第１薄膜トランジスタのソースがオフ信号入力端子に接続され、前記コンデンサーの第２極板が前記クロック信号入力端子に接続され、前記第２薄膜トランジスタのゲートが前記第３薄膜トランジスタのゲートに接続され、且つ接続点が前記コンデンサーの前記第１極板に接続され、前記第２薄膜トランジスタのドレインが前記プルアップノードに接続され、前記第２薄膜トランジスタのソースが前記オフ信号入力端子に接続され、前記第３薄膜トランジスタのドレインが前記出力端子に接続され、前記第３薄膜トランジスタのソースがオフ信号入力端子に接続されることを特徴とする請求項１に記載の駆動回路。
  3. 請求項１または２に記載の多段の駆動回路を備えるシフトレジスターであって、各段の駆動回路の信号入力端子が入力する信号は前段駆動回路出力端子が出力する信号であり、各段の駆動回路のリセット信号入力端子が入力する信号はは次段出力端子が出力する信号であるシフトレジスター。
  4. 各段の駆動回路は、
    第１時間段に、前記信号入力端子は高レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力し、
    第２時間段に、前記信号入力端は低レベルであり、前記クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は高レベルであり、前記出力端子は高レベルを出力し、
    第３時間段に、前記信号入力端子は低レベルであり、前記クロック障害信号入力端子は高レベルであり、クロック信号入力端子は低レベルであり、かつリセット信号入力端子は高レベルであり、前記出力端子は低レベルを出力し、
    第４時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は低レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力し、
    第５時間段に、信号入力端子は低レベルであり、クロック障害信号入力端子は高レベルであり、且つクロック信号入力端子は低レベルであり、前記出力端子は低レベルを出力し、
    前記第１時間段の後、前記第２、第３、第４、第5時間段が順次に現れ、
    前記第５時間段の後、第１時間段が再び現れるまでに第４時間段と第５時間段を繰り返すことを特徴とする請求項３に記載のシフトレジスター。
  5. 請求項３または４に記載のシフトレジスターを備えるゲート駆動器。
  6. 基板と、前記基板の表示領域に形成される能動アレイと、前記基板の一側に設けられる請求項５に記載のゲート駆動器と、を備えるアレイ基板。
  7. 請求項６に記載のアレイ基板を備える表示装置。
JP2014542693A 2011-11-25 2012-11-09 駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置 Pending JP2015506048A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2011103819919A CN102654986A (zh) 2011-11-25 2011-11-25 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN201110381991.9 2011-11-25
PCT/CN2012/084399 WO2013075590A1 (zh) 2011-11-25 2012-11-09 驱动电路、移位寄存器、栅极驱动器、阵列基板以及显示装置

Publications (1)

Publication Number Publication Date
JP2015506048A true JP2015506048A (ja) 2015-02-26

Family

ID=46730607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014542693A Pending JP2015506048A (ja) 2011-11-25 2012-11-09 駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置

Country Status (6)

Country Link
US (1) US20140086379A1 (ja)
EP (1) EP2787508B1 (ja)
JP (1) JP2015506048A (ja)
KR (1) KR101443131B1 (ja)
CN (1) CN102654986A (ja)
WO (1) WO2013075590A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036282A (zh) * 2018-08-24 2018-12-18 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN102930812B (zh) 2012-10-09 2015-08-19 北京京东方光电科技有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN102968950B (zh) * 2012-11-08 2015-06-24 京东方科技集团股份有限公司 一种移位寄存器单元及阵列基板栅极驱动装置
TWI520493B (zh) * 2013-02-07 2016-02-01 友達光電股份有限公司 移位暫存電路以及削角波形產生方法
CN103137061B (zh) * 2013-02-18 2015-12-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103258494B (zh) * 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
JPWO2014208123A1 (ja) * 2013-06-28 2017-02-23 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
CN103366704B (zh) * 2013-07-10 2015-08-19 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
CN103489483A (zh) * 2013-09-02 2014-01-01 合肥京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
CN103489484B (zh) 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103700355B (zh) 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
KR102135432B1 (ko) 2014-01-08 2020-07-20 삼성디스플레이 주식회사 표시 장치
CN104064159B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078019B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078021B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104217693A (zh) * 2014-09-04 2014-12-17 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104269145B (zh) * 2014-09-05 2016-07-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104282255B (zh) * 2014-09-25 2016-09-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104299589B (zh) 2014-10-29 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN104361869A (zh) * 2014-10-31 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN104575419B (zh) * 2014-12-04 2017-03-15 上海天马微电子有限公司 一种移位寄存器及其驱动方法
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104700769B (zh) 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104835450B (zh) * 2015-05-22 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN104934009B (zh) * 2015-07-09 2018-02-13 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN105139825B (zh) * 2015-10-20 2017-08-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置、显示装置、控制方法
CN105206243B (zh) * 2015-10-28 2017-10-17 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN105513524B (zh) * 2016-02-01 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105528985B (zh) * 2016-02-03 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN105551421B (zh) * 2016-03-02 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106023914A (zh) * 2016-05-16 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN105810170B (zh) * 2016-05-30 2018-10-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板
CN106057116B (zh) * 2016-06-20 2019-04-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105845098B (zh) * 2016-06-20 2019-02-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN105913793A (zh) * 2016-06-30 2016-08-31 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN106228927A (zh) * 2016-07-13 2016-12-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106448533A (zh) * 2016-09-30 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路、驱动方法、显示装置
CN106251804B (zh) * 2016-09-30 2018-12-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106448592B (zh) * 2016-10-18 2018-11-02 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
CN106652956A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN108417170A (zh) * 2017-02-09 2018-08-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106601179B (zh) 2017-02-24 2019-11-22 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示面板
CN106652882B (zh) * 2017-03-17 2019-09-06 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN106710564A (zh) * 2017-03-22 2017-05-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及其驱动方法、显示面板
CN106920526B (zh) 2017-05-04 2020-02-14 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法和栅极驱动电路
CN107039017A (zh) * 2017-06-21 2017-08-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107123391B (zh) * 2017-07-07 2020-02-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN107256701B (zh) * 2017-08-16 2019-06-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109473069B (zh) * 2017-09-07 2021-03-23 瀚宇彩晶股份有限公司 栅极驱动电路和显示面板
CN107481659B (zh) 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108230980B (zh) * 2018-01-08 2020-11-13 京东方科技集团股份有限公司 移位寄存器及其放噪控制方法、栅极驱动电路和显示装置
CN108231028B (zh) 2018-01-22 2019-11-22 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN110808015B (zh) * 2018-03-30 2021-10-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN110738953B (zh) * 2018-07-20 2022-12-06 深超光电（深圳）有限公司 栅极驱动器及具有栅极驱动器的显示装置
CN109448630B (zh) * 2019-01-11 2022-06-21 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109859669B (zh) * 2019-03-20 2022-09-02 北京大学深圳研究生院 一种高速栅极驱动单元及电路
CN111833805B (zh) * 2019-04-17 2022-02-22 成都辰显光电有限公司 栅极扫描驱动电路和驱动方法、显示装置
CN112309335B (zh) * 2019-07-31 2021-10-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110444177B (zh) * 2019-08-15 2022-07-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN112419953B (zh) * 2019-08-21 2023-12-22 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111179837B (zh) * 2020-02-20 2021-08-24 京东方科技集团股份有限公司 一种移位寄存器、驱动方法、驱动电路及显示装置
CN111554229B (zh) * 2020-06-08 2023-05-05 京东方科技集团股份有限公司 一种移位寄存器、显示面板和显示装置
CN112967646B (zh) * 2020-11-11 2022-12-16 重庆康佳光电技术研究院有限公司 低电平有效的goa单元和显示屏
CN114023230A (zh) * 2021-07-26 2022-02-08 重庆康佳光电技术研究院有限公司 降噪电路及方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088555A1 (en) * 2006-10-12 2008-04-17 Ae Shin Gate driving circuit and display apparatus having the same
JP2008217902A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2011060411A (ja) * 2009-09-04 2011-03-24 Beijing Boe Optoelectronics Technology Co Ltd シフト・レジスタユニットおよび液晶ディスプレーのゲート駆動装置
JP2011142147A (ja) * 2010-01-05 2011-07-21 Nec Corp 端面発光型半導体発光素子、端面発光型半導体発光素子の製造方法、画像表示装置、情報記録再生装置
WO2011131130A1 (zh) * 2010-04-23 2011-10-27 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
CN101645308B (zh) * 2008-08-07 2012-08-29 北京京东方光电科技有限公司 包括多个级电路单元的移位寄存器
US8331524B2 (en) * 2009-12-30 2012-12-11 Au Optronics Corp. Shift register circuit
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN102651186B (zh) * 2011-04-07 2015-04-01 北京京东方光电科技有限公司 移位寄存器及栅线驱动装置
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088555A1 (en) * 2006-10-12 2008-04-17 Ae Shin Gate driving circuit and display apparatus having the same
JP2008217902A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2011060411A (ja) * 2009-09-04 2011-03-24 Beijing Boe Optoelectronics Technology Co Ltd シフト・レジスタユニットおよび液晶ディスプレーのゲート駆動装置
JP2011142147A (ja) * 2010-01-05 2011-07-21 Nec Corp 端面発光型半導体発光素子、端面発光型半導体発光素子の製造方法、画像表示装置、情報記録再生装置
WO2011131130A1 (zh) * 2010-04-23 2011-10-27 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036282A (zh) * 2018-08-24 2018-12-18 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法

Also Published As

Publication number Publication date
WO2013075590A1 (zh) 2013-05-30
CN102654986A (zh) 2012-09-05
KR101443131B1 (ko) 2014-09-22
EP2787508A1 (en) 2014-10-08
US20140086379A1 (en) 2014-03-27
EP2787508A4 (en) 2015-07-15
EP2787508B1 (en) 2019-09-11
KR20130071438A (ko) 2013-06-28

Similar Documents

Publication Publication Date Title
JP2015506048A (ja) 駆動回路、シフトレジスター、ゲート駆動器、アレイ基板及び表示装置
US11081058B2 (en) Shift register unit, gate drive circuit, display device and driving method
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
US9984642B2 (en) Shift register, driving method thereof, gate driver circuit and display device
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
US9558843B2 (en) Shift register unit, gate driving circuit, and display device comprising the same
US10235958B2 (en) Gate driving circuits and liquid crystal devices
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
US10121437B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN102782742B (zh) 显示装置
US20170039968A1 (en) Shift register, gate driving circuit, display apparatus and gate driving method
US9928922B2 (en) Shift register and method for driving the same, gate driving circuit and display device
WO2016070543A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
US20140176410A1 (en) Gate driving circuit, display module and display device
WO2016155052A1 (zh) Cmos栅极驱动电路
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
WO2014169626A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
US20230177991A1 (en) Gate driver on array circuit and display panel
WO2021203508A1 (zh) Goa电路、显示面板
KR101691492B1 (ko) 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
US20210225249A1 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
CN110689839B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
WO2021196283A1 (zh) Goa 电路及显示面板
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170814