CN105609137B - 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 - Google Patents
移位寄存器、栅线集成驱动电路、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN105609137B CN105609137B CN201610006035.5A CN201610006035A CN105609137B CN 105609137 B CN105609137 B CN 105609137B CN 201610006035 A CN201610006035 A CN 201610006035A CN 105609137 B CN105609137 B CN 105609137B
- Authority
- CN
- China
- Prior art keywords
- node
- connect
- pull
- signal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种移位寄存器、栅线集成驱动电路、阵列基板及显示装置，所述移位寄存器的输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块和第二输出模块；输入模块用于控制上拉节点的电位；下拉驱动模块用于控制上拉节点和下拉节点为不同电位；复位模块用于将所述上拉节点和信号输出端的电位拉低；第一输出模块用于将信号输出端的电位拉低；控制模块用于在直流信号端和上拉节点的控制下，在上拉节点为高电平时将所述第二输出模块与所述上拉节点导通，在上拉节点为低电平时将所述第二输出模块的第一端的电位拉低至所述低电平信号端电位的2倍；第二输出模块用于将所述时钟信号端的信号通过所述信号输出端输出。
Description
技术领域
本发明涉及显示技术领域，尤指一种移位寄存器、栅线集成驱动电路、阵列基板及显示装置。
背景技术
在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理等。液晶显示器包括数据驱动器(SourceDriver)、栅极驱动装置(Gate Driver)及液晶显示面板等。其中，液晶显示面板中具有像素阵列，而栅极驱动装置用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。
目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
现有的栅极驱动装置通常由多个级联的移位寄存器构成。其中各级移位寄存器的信号输出端所输出信号一般是由上拉节点和时钟信号控制的，但是在现有的移位寄存器中，在信号输出端(Output)保持阶段，时钟信号端(CLK)对应的输出电路中的薄膜晶体管的栅极截止电位为-8V，而Output端也被低电平信号端(Vss)拉低到-8V。这样薄膜晶体管的栅源电压差(Vgs)为0V，在高温环境下会因漏电流较大，导致Output端输出的信号在本该截止的时间内随CLK端输入高电位时产生波动，发生异常显示，而按照开关晶体管的转移特性曲线，当开关晶体管在栅源电压差为-8V时，截至状态最佳，相当于开路，但如果通过工艺使得特性曲线向右漂移难度又较大。
发明内容
有鉴于此，本发明实施例提供一种移位寄存器、栅线集成驱动电路、阵列基板及显示装置，可以实现第二输出模块的第一端的负压截止电位为低电平信号端电位的2倍的目的，提高移位寄存器的输出稳定性。
因此，本发明实施例提供了一种移位寄存器，包括：输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块和第二输出模块；其中，
所述输入模块的第一端与信号输入端连接、第二端与上拉节点连接；所述输入模块用于在所述信号输入端的控制下，控制所述上拉节点的电位；
所述下拉驱动模块的第一端与直流信号端连接、第二端与下拉节点连接、第三端与上拉节点连接、第四端与低电平信号端连接；所述下拉驱动模块用于在所述上拉节点为高电位时控制所述下拉节点为低电位，在所述下拉节点为高电位时控制所述上拉节点为高电位；
所述复位模块的第一端与所述复位信号端连接、第二端与所述上拉节点连接、第三端与所述低电平信号端连接、第四端与所述信号输出端连接；所述复位模块用于在所述复位信号端的控制下，将所述上拉节点和所述信号输出端的电位拉低；
所述第一输出模块的第一端与所述下拉节点连接、第二端与所述低电平信号端连接、第三端与所述信号输出端连接；所述第一输出模块用于在所述下拉节点的控制下，将所述信号输出端的电位拉低；
所述控制模块的第一端与所述直流信号端连接、第二端接地、第三端与所述低电平信号端连接、第四端与所述上拉节点连接、第五端与所述第二输出模块的第一端连接；所述控制模块用于在所述直流信号端和上拉节点的控制下，在所述上拉节点为高电平时将所述第二输出模块与所述上拉节点导通，在所述上拉节点为低电平时将所述第二输出模块的第一端的电位拉低至所述低电平信号端电位的2倍；
所述第二输出模块的第二端与所述上拉节点连接、第三端与时钟信号端连接、第四端与所述信号输出端连接；所述第二输出模块用于在所述上拉节点的控制下，将所述时钟信号端的信号通过所述信号输出端输出。
本发明实施例还提供了一种阵列基板，包括本发明实施例提供的栅线集成驱动电路。
本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。
本发明实施例的有益效果包括：
本发明实施例提供的一种移位寄存器由于控制模块对第二输出模块的作用，可以达到不需要外接电路额外产生参考电压信号，就能实现第二输出模块的第一端的负压截止电位为低电平信号端电位的2倍的目的，进而提高移位寄存器的输出稳定性。
附图说明
图1为本发明实施例提供的移位寄存器的示意图之一；
图2和图3分别为本发明实施例提供的移位寄存器中的控制模块和第二输出模块的示意图；
图4为本发明实施例提供的移位寄存器的示意图之二；
图5为本发明实施例提供的移位寄存器的示意图之三；
图6为本发明实施例提供的移位寄存器的示意图之四；
图7为本发明实施例提供的移位寄存器的输入输出时序图；
图8为本发明实施例提供的栅线集成驱动电路的示意图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、栅线集成驱动电路、阵列基板及显示装置的具体实施方式进行详细地说明。
本发明实施例提供了一种移位寄存器，如图1所示，包括：输入模块1、下拉驱动模块2、复位模块3、第一输出模块4、控制模块5和第二输出模块6；其中，
输入模块1的第一端与信号输入端Input连接、第二端与上拉节点PU连接；输入模块1用于在信号输入端Input的控制下，控制上拉节点PU的电位；
下拉驱动模块2的第一端与直流信号端Vdd连接、第二端与下拉节点PD连接、第三端与上拉节点PU连接、第四端与低电平信号端Vss连接；下拉驱动模块2用于在上拉节点PU为高电位时控制下拉节点PD为低电位，在下拉节点PD为高电位时控制上拉节点PU为高电位；
复位模块3的第一端与复位信号端Reset连接、第二端与上拉节点PU连接、第三端与低电平信号端Vss连接、第四端与信号输出端Output连接；复位模块3用于在复位信号端Reset的控制下，将上拉节点PU和信号输出端的电位Output拉低；
第一输出模块4的第一端与下拉节点PD连接、第二端与低电平信号端Vss连接、第三端与信号输出端Output连接；第一输出模块4用于在下拉节点PD的控制下，将信号输出端Output的电位拉低；
控制模块5的第一端与直流信号端Vdd连接、第二端接地GND、第三端与低电平信号端Vss连接、第四端与上拉节点PU连接、第五端与第二输出模块6的第一端连接；控制模块5用于在直流信号端Vdd和上拉节点PU的控制下，在上拉节点PU为高电平时将第二输出模块6与上拉节点PU导通，在上拉节点PU为低电平时将第二输出模块6的第一端的电位拉低至低电平信号端Vss电位的2倍；
第二输出模块6的第二端与上拉节点PU连接、第三端与时钟信号端CLK连接、第四端与信号输出端Output连接；第二输出模块6用于在上拉节点PU的控制下，将时钟信号端CLK的信号通过信号输出端Output输出。
在本发明实施例提供的上述移位寄存器，包括：输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块、第二输出模块；其中，输入模块的第一端与信号输入端连接、第二端与上拉节点连接；输入模块用于在信号输入端的控制下，控制上拉节点的电位；下拉驱动模块的第一端与直流信号端连接、第二端与下拉节点连接、第三端与复位信号端连接、第四端与上拉节点连接、第五端与低电平信号端连接；下拉驱动模块用于在上拉节点为高电位时控制下拉节点为低电位，在下拉节点为高电位时控制上拉节点为高电位；复位模块的第一端与复位信号端连接、第二端与上拉节点连接、第三端与低电平信号端连接、第四端与信号输出端连接；复位模块用于在复位信号端的控制下，将上拉节点和信号输出端的电位拉低；第一输出模块的第一端与下拉节点连接、第二端与低电平信号端连接、第三端与信号输出端连接；第一输出模块用于在下拉节点的控制下，将信号输出端的电位拉低；控制模块的第一端与直流信号端连接、第二端接地GND、第三端与低电平信号端连接、第四端与上拉节点连接、第五端与第二输出模块的第一端连接；控制模块用于在直流信号端和上拉节点的控制下，在上拉节点为高电平时将第二输出模块与上拉节点导通，在上拉节点为低电平时将第二输出模块的第一端的电位拉低至低电平信号端电位的2倍；第二输出模块的第二端与上拉节点连接、第三端与时钟信号端连接、第四端与信号输出端连接；第二输出模块用于在上拉节点的控制下，将时钟信号端的信号通过信号输出端输出。因此，本发明实施例提供的上述移位寄存器中由于控制模块对第二输出模块的作用，可以达到不需要外接电路额外产生参考电压信号，就能实现第二输出模块的第一端的负压截止电位为低电平信号端电位的2倍的目的，进而提高移位寄存器的输出稳定性。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2和图3所示，控制模块5包括充电单元51、第一控制单元52、第二控制单元53、下拉单元54；
充电单元51的第一端与第一节点A连接、第二端与第二节点B连接；充电单元51用于改变第一节点A和第二节点B的电位；
第一控制单元52的第一端与直流信号端Vdd连接，第二端接地GND、第三端与第一节点A连接、第四端与上拉节点PU连接、第五端与低电平信号端Vss连接；第一控制单元52用于在上拉节点PU和直流信号端Vdd的控制下，控制第一节点A的电位；
第二控制单元53的第一端与直流信号端Vdd连接、第二端与上拉节点PU连接、第三端与第二节点B连接、第四端与第二输出模块6的第一端连接；第二控制单元53用于在上拉节点PU和直流信号端Vdd的控制下，控制第二节点B的电位；
下拉单元54的第一端与直流信号端Vdd连接、第二端与上拉节点PU连接、第三端与低电平信号端Vss连接；下拉单元54用于在上拉节点PU的控制下，将第一控制单元52的第一端和第二控制单元53的第一端的电位拉低。
在具体实施时，在本发明实施例提供的上述移位寄存器中，充电单元51具体包括：连接在第一节点A和第二节点B之间的第一电容C1。
以上仅是举例说明移位寄存器中充电单元的具体结构，在具体实施时，充电单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第一控制单元52具体包括：第一开关晶体管T1、第二开关晶体管T2；其中，
第一开关晶体管T1的栅极与直流信号端Vdd连接、源极与第一节点A连接、漏极与低电平信号端Vss连接；
第二开关晶体管T2的栅极与上拉节点PU连接、源极接地GND、漏极与第一节点A连接。
以上仅是举例说明移位寄存器中第一控制单元的具体结构，在具体实施时，第一控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第二控制单元53具体包括：第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5；其中，
第三开关晶体管T3的栅极与直流信号端Vdd连接、源极与第二节点B连接、漏极与第二输出模块6的第一端连接；
第四开关晶体管T4的栅极与上拉节点PU连接、源极与第二节点B连接、漏极与低电平信号端Vss连接；
第五开关晶体管T5的栅极和源极分别与上拉节点PU连接、漏极与第二输出模块6的第一端连接。
以上仅是举例说明移位寄存器中第二控制单元的具体结构，在具体实施时，第二控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，下拉单元54包括：第六开关晶体管T6；其中，
第六开关晶体管T6的栅极与上拉节点PU连接、源极与直流信号端Vdd连接、漏极与低电平信号端Vss连接。
以上仅是举例说明移位寄存器中下拉单元的具体结构，在具体实施时，下拉单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，第二输出模块6具体包括：第七开关晶体管T7、第二电容C2；其中，
第七开关晶体管T7的栅极分别与第三开关晶体管T3的漏极和第五开关晶体管T5的漏极连接、源极与时钟信号端CLK连接、漏极与信号输出端Output连接；
连接在上拉节点PU和信号输出端Output之间的第二电容C2。
以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，输入模块1具体包括：第八开关晶体管T8；其中，
第八开关晶体管T8的栅极和源极分别与信号输入端Input连接、漏极与上拉节点PU连接。
以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，下拉驱动模块2具体包括：第九开关晶体管T9、第十开关晶体管T10、第十一开关晶体管T11；其中，
第九开关晶体管T9的栅极和源极分别与直流信号端Vdd连接、漏极与下拉节点PD连接；
第十开关晶体管T10的栅极与上拉节点PU连接、源极与下拉节点PD连接、漏极与低电平信号端Vss连接；
第十一开关晶体管T11的栅极与下拉节点PD连接、源极与上拉节点PU连接、漏极与低电平信号端Vss连接。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图5所示，下拉驱动模块2还可以包括：与复位信号端Reset连接的第五端。
具体地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图6所示，下拉驱动模块2还可以包括：第十二开关晶体管T12；其中，
第十二开关晶体管T12的栅极与复位信号端Reset连接、源极与直流信号端Vdd连接、漏极与下拉节点PD连接。
以上仅是举例说明移位寄存器中下拉驱动模块的具体结构，在具体实施时，下拉驱动模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4和图6所示，复位模块3具体包括：第十三开关晶体管T13、第十四开关晶体管T14；其中，
第十三开关晶体管T13的栅极与复位信号端Reset连接、源极与低电平信号端Vss连接、漏极与上拉节点PU连接；
第十四开关晶体管T14的栅极与复位信号端Reset连接、源极与低电平信号端Vss连接、漏极与信号输出端Output连接。
以上仅是举例说明移位寄存器中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4和图6所示，第一输出模块4包括：第十五开关晶体管T15；其中，
第十五开关晶体管T15的栅极与下拉节点PD连接、源极与低电平信号端Vss连接、漏极与信号输出端Output连接。
以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
下面以N型晶体管为例，对本发明实施例移位寄存器的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。
具体地，该具体实施例是以图6所示的移位寄存器的结构为例对其工作过程作以描述。所有开关晶体管均为N型晶体管，各N型开关晶体管在高电位作用下导通，在低电位作用下截止；输入信号端Input的有效脉冲信号为高电位信号，低电平信号端Vss输出的低电平信号的电位为-8V，GND端的电位为0V。
直流信号端Vdd为直流信号，对应的输入输出时序图如图7所示。具体地，选取如图7所示的输入输出时序图中的t1、t2、t3和t4四个阶段。
在第一阶段t1，Input＝1，Reset＝0，CLK＝0，Vdd＝1。
在t1阶段，由于Reset为低电位，第十二开关晶体管T12、第十三开关晶体管T13和第十四开关晶体管T14截止；由于Input为高电位，第八开关晶体管T8导通并控制移位寄存器开始工作，Input通过T8将上拉节点PU拉高至高电位。由于上拉节点PU拉高，因此第十开关晶体管T10导通，由于Vdd为高电位，第九开关晶体管T9导通，直流信号通过第九开关晶体管T9传输至下拉节点PD，将下拉节点PD拉高至高电平。由于第九开关晶体管将下拉节点PD拉高时，第十开关晶体管T10能够将下拉节点PD拉低，因此第九开关晶体管T9和第十开关晶体管T10可以组成反相器，此时第十一开关晶体管T11和第十五开关晶体管T15截止。由于上拉节点PU的电位为高电位，第二电容C2处于充电状态，并且第五开关晶体管T5、第六开关晶体管T6、第四开关晶体管T4、第二开关晶体管T2和第七开关晶体管T7导通。低电平信号端Vss将-8V的电位通过第四开关晶体管T4传输至第二节点B，此时第二节点B的电位为-8V。由于第二开关晶体管T2的源极接地，此时第一节点A的电位为0V，第一电容C1同样处于充电状态。T1阶段为该移位寄存器中的C1和C2的充电阶段。由于CLK为低电位，因此信号输出端Output输出低电位；此时第七开关晶体管的截止电位为-8V。
在第二阶段t2，Input＝0，Reset＝0，CLK＝1，Vdd＝1。
在t2阶段，由于Reset保持低电位，第十二开关晶体管T12、第十三开关晶体管T13和第十四开关晶体管T14保持截止；由于Input变为低电位，第八开关晶体管T8变为截止；由于Vdd保持高电位，因此第九开关晶体管T9保持导通，直流信号通过第九开关晶体管T9传输至下拉节点PD；由于第二电容C2的自举作用，将上拉节点PU的电位进一步拉高，第五开关晶体管T5、第六开关晶体管T6、第四开关晶体管T4、第二开关晶体管T2和第七开关晶体管T7保持导通，第一电容C1可以继续处于充电状态直至达到饱和状态；时钟信号通过第七开关晶体管T7传输至信号输出端Output，信号输出端Output的电位变为高电位。
在第三阶段t3，Input＝0，Reset＝1，CLK＝0，Vdd＝1。
在t3阶段，由于Reset变为高电位，第十二开关晶体管T12、第十三开关晶体管T13和第十四开关晶体管T14变为导通；由于Input保持低电位，第八开关晶体管T8保持截止；由于Vdd保持高电位，第九开关晶体管T9保持导通；低电平信号通过第十三开关晶体管T13传输至上拉节点PU，上拉节点PU的电位变为低电位，第二电容C2处于放电状态，并且第五开关晶体管T5、第六开关晶体管T6、第四开关晶体管T4、第二开关晶体管T2和第七开关晶体管T7变为截止，而第一开关晶体管T1和第三开关晶体管T3导通，低电平信号-8V通过第一开关晶体管T1传输至第一节点A，此时第一节点的电位变为-8V，由于第一电容C1已达到饱和状态，则瞬间第二节点的电位变为-16V，电位信号-16V通过第三开关晶体管T3传输至第七开关晶体管T7的栅极。此时第七开关晶体管的栅极的电位为-16V；由于第十二开关晶体管T12变为导通，可以辅助第九开关晶体管T9共同将下拉节点PD的电位变为高电位，下拉节点PD控制第十一开关晶体管T11和第十五开关晶体管T15变为导通，低电平信号通过第十一开关晶体管T11传输至上拉节点PU，进一步保证上拉节点PU的电位为低电位，低电平信号通过第十五开关晶体管T15传输至信号输出端Output，并且低电平信号通过第十四开关晶体管T14传输至信号输出端Output，使信号输出端Output的电位变为低电位-8V；此时第七开关晶体管的截止电位为-16V，这样栅源电压差为-8V，截至状态最佳，相当于开路，不会在高温时有较大的漏电流，信号输出端Output输出的信号在本该截止的时间内不会随时钟信号端CLK输入高电位时产生波动，发生异常显示。
在第四阶段t4，Input＝0，Reset＝0，CLK＝1或0，Vdd＝1。
在t4阶段，由于Reset变为低电位，第十二开关晶体管T12、第十三开关晶体管T13和第十四开关晶体管T14变为截止；由于Input保持低电位，第八开关晶体管T8保持截止，由于Vdd保持高电位，第九开关晶体管T9保持导通，下拉节点PD的电位保持高电位，下拉节点PD控制第十一开关晶体管T11和第十五开关晶体管T15保持导通，低电平信号通过第十三开关晶体管T13传输至上拉节点PU，使上拉节点PU的电位保持为低电位，第二电容C2处于放电状态，并且第五开关晶体管T5、第六开关晶体管T6、第四开关晶体管T4、第二开关晶体管T2和第七开关晶体管T7保持截止，第一开关晶体管T1和第三开关晶体管T3导通，由于第七开关晶体管T7截止，且栅源电压差为-8V，截至状态最佳，无论CLK为高电位还是低电位，对信号输出端Output均无影响；低电平信号通过第十五开关晶体管T15传输至信号输出端Output，使信号输出端Output的电位保持低电位。
之后，移位寄存器一直重复上述第四阶段的工作状态，直至移位寄存器开始接收到下一帧的输入信号为止。
基于同一发明构思，本发明实施例还提供了一种栅线集成驱动电路，如图8所示，包括串联的多个移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其相邻的上一个移位寄存器的复位信号端输入复位信号；第一个移位寄存器向第二个移位寄存器的信号输入端输入触发信号；最后一个移位寄存器向自身以及上一个移位寄存器的复位信号端输入复位信号。
为了方便说明，图8中仅示出了五个移位寄存器，分别为第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器、第N+1级移位寄存器、第N+2级移位寄存器。其中，第N级移位寄存器的输出端Output(n)不仅向第N-1级移位寄存器反馈信号，同时还向第N+1级移位寄存器输出触发信号。
具体地，上述栅线集成驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括上述的栅线集成驱动电路，其具体实施可参见上述栅线集成驱动电路的描述，相同之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的阵列基板，其具体实施可参见上述阵列基板的描述，相同之处不再赘述。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述移位寄存器的实施例，重复之处不再赘述。
本发明实施例提供的一种移位寄存器、栅线集成驱动电路、阵列基板及显示装置，包括：输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块、第二输出模块；其中，输入模块的第一端与信号输入端连接、第二端与上拉节点连接；输入模块用于在信号输入端的控制下，控制上拉节点的电位；下拉驱动模块的第一端与直流信号端连接、第二端与下拉节点连接、第三端与复位信号端连接、第四端与上拉节点连接、第五端与低电平信号端连接；下拉驱动模块用于在上拉节点为高电位时控制下拉节点为低电位，在下拉节点为高电位时控制上拉节点为高电位；复位模块的第一端与复位信号端连接、第二端与上拉节点连接、第三端与低电平信号端连接、第四端与信号输出端连接；复位模块用于在复位信号端的控制下，将上拉节点和信号输出端的电位拉低；第一输出模块的第一端与下拉节点连接、第二端与低电平信号端连接、第三端与信号输出端连接；第一输出模块用于在下拉节点的控制下，将信号输出端的电位拉低；控制模块的第一端与直流信号端连接、第二端接地、第三端与低电平信号端连接、第四端与上拉节点连接、第五端与第二输出模块的第一端连接；控制模块用于在直流信号端和上拉节点的控制下，在上拉节点为高电平时将第二输出模块与上拉节点导通，在上拉节点为低电平时将第二输出模块的第一端的电位拉低至低电平信号端电位的2倍；第二输出模块的第二端与上拉节点连接、第三端与时钟信号端连接、第四端与信号输出端连接；第二输出模块用于在上拉节点的控制下，将时钟信号端的信号通过信号输出端输出。因此，本发明实施例提供的上述移位寄存器中由于控制模块对第二输出模块的作用，可以达到不需要外接电路额外产生参考电压信号，就能实现第二输出模块的第一端的负压截止电位为低电平信号端电位的2倍的目的，进而提高移位寄存器的输出稳定性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种移位寄存器，其特征在于，包括：输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块和第二输出模块；其中，
所述输入模块的第一端与信号输入端连接、第二端与上拉节点连接；所述输入模块用于在所述信号输入端的控制下，控制所述上拉节点的电位；
所述下拉驱动模块的第一端与直流信号端连接、第二端与下拉节点连接、第三端与所述上拉节点连接、第四端与低电平信号端连接，用于在所述上拉节点为高电位时控制所述下拉节点为低电位，在所述下拉节点为高电位时控制所述上拉节点为高电位；
所述复位模块的第一端与复位信号端连接、第二端与所述上拉节点连接、第三端与所述低电平信号端连接、第四端与信号输出端连接，用于在所述复位信号端的控制下，将所述上拉节点和所述信号输出端的电位拉低；
所述第一输出模块的第一端与所述下拉节点连接、第二端与所述低电平信号端连接、第三端与所述信号输出端连接；所述第一输出模块用于在所述下拉节点的控制下，将所述信号输出端的电位拉低；
所述控制模块的第一端与所述直流信号端连接、第二端接地、第三端与所述低电平信号端连接、第四端与所述上拉节点连接、第五端与所述第二输出模块的第一端连接；所述控制模块用于在所述直流信号端和上拉节点的控制下，在所述上拉节点为高电平时将所述第二输出模块与所述上拉节点导通，在所述上拉节点为低电平时将所述第二输出模块的第一端的电位拉低至所述低电平信号端电位的2倍；
所述第二输出模块的第二端与所述上拉节点连接、第三端与时钟信号端连接、第四端与所述信号输出端连接；所述第二输出模块用于在所述上拉节点的控制下，将所述时钟信号端的信号通过所述信号输出端输出。
2.如权利要求1所述的移位寄存器，其特征在于，所述控制模块包括充电单元、第一控制单元、第二控制单元、下拉单元；
所述充电单元的第一端与第一节点连接、第二端与第二节点连接；所述充电单元用于改变所述第一节点和第二节点的电位；
所述第一控制单元的第一端与所述直流信号端连接，第二端接地、第三端与所述第一节点连接、第四端与所述上拉节点连接、第五端与所述低电平信号端连接；所述第一控制单元用于在所述上拉节点和直流信号端的控制下，控制第一节点的电位；
所述第二控制单元的第一端与所述直流信号端连接、第二端与所述上拉节点连接、第三端与所述第二节点连接、第四端与所述第二输出模块的第一端连接；所述第二控制单元用于在所述上拉节点和直流信号端的控制下，控制第二节点的电位；
所述下拉单元的第一端与所述直流信号端连接、第二端与所述上拉节点连接、第三端与所述低电平信号端连接；所述下拉单元用于在所述上拉节点的控制下，将所述第一控制单元的第一端和第二控制单元的第一端的电位拉低。
3.如权利要求2所述的移位寄存器，其特征在于，所述充电单元包括：
连接在所述第一节点和所述第二节点之间的第一电容。
4.如权利要求2所述的移位寄存器，其特征在于，所述第一控制单元包括：
第一开关晶体管，其栅极与所述直流信号端连接、源极与所述第一节点连接、漏极与所述低电平信号端连接；
第二开关晶体管，其栅极与所述上拉节点连接、源极接地、漏极与所述第一节点连接；
所述第二控制单元包括：第三开关晶体管、第四开关晶体管、第五开关晶体管
第三开关晶体管的栅极与所述直流信号端连接、源极与所述第二节点连接、漏极与所述第二输出模块的第一端连接；
第四开关晶体管的栅极与所述上拉节点连接、源极与所述第二节点连接、漏极与所述低电平信号端连接；
第五开关晶体管的栅极和源极分别与所述上拉节点连接、漏极与所述第二输出模块的第一端连接。
5.如权利要求2所述的移位寄存器，其特征在于，所述下拉单元包括：
第六开关晶体管，其栅极与所述上拉节点连接、源极与所述直流信号端连接、漏极与所述低电平信号端连接。
6.如权利要求4所述的移位寄存器，其特征在于，所述第二输出模块包括：
第七开关晶体管，其栅极分别与所述第三开关晶体管的漏极和第五开关晶体管的漏极连接、源极与所述时钟信号端连接、漏极与所述信号输出端连接；
连接在所述上拉节点和所述信号输出端之间的第二电容。
7.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：
第八开关晶体管，其栅极和源极分别与所述信号输入端连接、漏极与所述上拉节点连接。
8.如权利要求1所述的移位寄存器，其特征在于，所述下拉驱动模块包括：
第九开关晶体管，其栅极和源极分别与所述直流信号端连接、漏极与所述下拉节点连接；
第十开关晶体管，其栅极与所述上拉节点连接、源极与所述下拉节点连接、漏极与所述低电平信号端连接；
第十一开关晶体管，其栅极与所述下拉节点连接、源极与与所述上拉节点连接、漏极与所述低电平信号端连接；
与所述复位信号端连接的第五端；
第十二开关晶体管，其栅极与所述复位信号端连接、源极与所述直流信号端连接、漏极与所述下拉节点连接。
9.如权利要求1所述的移位寄存器，其特征在于，所述复位模块包括：
第十三开关晶体管，其栅极与所述复位信号端连接、源极与所述低电平信号端连接、漏极与所述上拉节点连接；
第十四开关晶体管，其栅极与所述复位信号端连接、源极与所述低电平信号端连接、漏极与所述信号输出端连接。
10.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：
第十五开关晶体管，其栅极与所述下拉节点连接、源极与所述低电平信号端连接、漏极与所述信号输出端连接。
11.一种栅线集成驱动电路，其特征在于，包括串联的多个如权利要求1-10任一项所述的移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其相邻的上一个移位寄存器的复位信号端输入复位信号；第一个移位寄存器向第二个移位寄存器的信号输入端输入触发信号；最后一个移位寄存器向自身以及上一个移位寄存器的复位信号端输入复位信号。
12.一种阵列基板，其特征在于，包括如权利要求11所述的栅线集成驱动电路。
13.一种显示装置，其特征在于，包括如权利要求12所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006035.5A CN105609137B (zh) | 2016-01-05 | 2016-01-05 | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 |
| US15/233,421 US10140910B2 (en) | 2016-01-05 | 2016-08-10 | Shift register, a gate line driving circuit, an array substrate and a display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006035.5A CN105609137B (zh) | 2016-01-05 | 2016-01-05 | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105609137A CN105609137A (zh) | 2016-05-25 |
| CN105609137B true CN105609137B (zh) | 2019-06-07 |
Family
ID=55989015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006035.5A Active CN105609137B (zh) | 2016-01-05 | 2016-01-05 | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10140910B2 (zh) |
| CN (1) | CN105609137B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867438B (zh) * | 2015-06-24 | 2018-02-13 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
| CN105118418B (zh) * | 2015-09-25 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| CN105118417B (zh) * | 2015-09-25 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| CN105427793B (zh) * | 2016-01-06 | 2018-03-20 | 京东方科技集团股份有限公司 | 电压控制电路、方法、栅极驱动电路和显示装置 |
| CN105652535B (zh) * | 2016-01-21 | 2018-09-11 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及显示面板 |
| CN106504692B (zh) * | 2017-01-05 | 2020-02-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| CN106531121B (zh) * | 2017-01-23 | 2017-10-27 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 |
| CN106710507B (zh) * | 2017-02-17 | 2020-03-06 | 合肥京东方光电科技有限公司 | 栅极驱动电路、栅极驱动方法和显示装置 |
| CN109285504B (zh) * | 2017-07-20 | 2020-07-24 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路 |
| EP3669351A4 (en) * | 2017-08-16 | 2021-03-10 | BOE Technology Group Co., Ltd. | NETWORK GRID DRIVER CIRCUIT, AMOLED DISPLAY PANEL PIXEL CIRCUIT, AMOLED DISPLAY PANEL AND AMOLED DISPLAY PANEL PIXEL CIRCUIT DRIVING METHOD |
| JP6702284B2 (ja) * | 2017-09-05 | 2020-06-03 | 株式会社デンソー | 液晶パネルの駆動回路および液晶表示装置 |
| CN107633834B (zh) * | 2017-10-27 | 2020-03-31 | 京东方科技集团股份有限公司 | 移位寄存单元、其驱动方法、栅极驱动电路及显示装置 |
| CN107731188B (zh) * | 2017-11-07 | 2019-07-12 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路及显示面板 |
| US10339871B2 (en) | 2017-11-07 | 2019-07-02 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Scan driving curcuit and display panel |
| CN107958649B (zh) * | 2018-01-02 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| US11538428B2 (en) | 2019-03-01 | 2022-12-27 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Shift register and drive method thereof, and gate drive circuit |
| CN113077741B (zh) * | 2021-03-16 | 2022-05-17 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102930812A (zh) * | 2012-10-09 | 2013-02-13 | 北京京东方光电科技有限公司 | 移位寄存器、栅线集成驱动电路、阵列基板及显示器 |
| CN103198783A (zh) * | 2013-04-01 | 2013-07-10 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器和显示装置 |
| CN105139822A (zh) * | 2015-09-30 | 2015-12-09 | 上海中航光电子有限公司 | 移位寄存器及其驱动方法，栅极驱动电路 |
| CN105185349A (zh) * | 2015-11-04 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872506B2 (en) * | 2008-11-04 | 2011-01-18 | Au Optronics Corporation | Gate driver and method for making same |
| KR101407307B1 (ko) * | 2008-12-20 | 2014-06-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR101341909B1 (ko) * | 2009-02-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| US9373414B2 (en) * | 2009-09-10 | 2016-06-21 | Beijing Boe Optoelectronics Technology Co., Ltd. | Shift register unit and gate drive device for liquid crystal display |
| JP5528084B2 (ja) * | 2009-12-11 | 2014-06-25 | 三菱電機株式会社 | シフトレジスタ回路 |
| US8098792B2 (en) * | 2009-12-30 | 2012-01-17 | Au Optronics Corp. | Shift register circuit |
| KR101861350B1 (ko) * | 2011-07-29 | 2018-05-29 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
| CN102629444B (zh) * | 2011-08-22 | 2014-06-25 | 北京京东方光电科技有限公司 | 栅极集成驱动电路、移位寄存器及显示屏 |
| KR101340197B1 (ko) * | 2011-09-23 | 2013-12-10 | 하이디스 테크놀로지 주식회사 | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 |
| CN102654986A (zh) * | 2011-11-25 | 2012-09-05 | 京东方科技集团股份有限公司 | 移位寄存器的级、栅极驱动器、阵列基板以及显示装置 |
| CN102708778B (zh) * | 2011-11-28 | 2014-04-23 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
| CN102779494B (zh) * | 2012-03-29 | 2015-08-05 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
| CN102708986A (zh) * | 2012-04-25 | 2012-10-03 | 浙江中天电线电缆有限公司 | 一种双绞式电话引入线 |
| CN103578433B (zh) * | 2012-07-24 | 2015-10-07 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
| US20140168409A1 (en) * | 2012-12-18 | 2014-06-19 | Mitomo Corporation | Construction image data recording system and data recording unit adapted to be embedded in a structure |
| CN103050106B (zh) * | 2012-12-26 | 2015-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示模组和显示器 |
| TWI490845B (zh) * | 2013-02-08 | 2015-07-01 | E Ink Holdings Inc | 顯示面板 |
| CN103489483A (zh) * | 2013-09-02 | 2014-01-01 | 合肥京东方光电科技有限公司 | 移位寄存器单元电路、移位寄存器、阵列基板及显示设备 |
| CN103489484B (zh) * | 2013-09-22 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路 |
| CN103761937B (zh) * | 2014-01-27 | 2017-01-11 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 |
| CN103985341B (zh) * | 2014-04-30 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路和显示装置 |
| CN103996370B (zh) * | 2014-05-30 | 2017-01-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
| CN104409056B (zh) * | 2014-11-14 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
| CN105652535B (zh) * | 2016-01-21 | 2018-09-11 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及显示面板 |
-
2016
- 2016-01-05 CN CN201610006035.5A patent/CN105609137B/zh active Active
- 2016-08-10 US US15/233,421 patent/US10140910B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102930812A (zh) * | 2012-10-09 | 2013-02-13 | 北京京东方光电科技有限公司 | 移位寄存器、栅线集成驱动电路、阵列基板及显示器 |
| CN102930812B (zh) * | 2012-10-09 | 2015-08-19 | 北京京东方光电科技有限公司 | 移位寄存器、栅线集成驱动电路、阵列基板及显示器 |
| CN103198783A (zh) * | 2013-04-01 | 2013-07-10 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器和显示装置 |
| CN105139822A (zh) * | 2015-09-30 | 2015-12-09 | 上海中航光电子有限公司 | 移位寄存器及其驱动方法，栅极驱动电路 |
| CN105185349A (zh) * | 2015-11-04 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105609137A (zh) | 2016-05-25 |
| US20170193887A1 (en) | 2017-07-06 |
| US10140910B2 (en) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105609137B (zh) | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 | |
| CN105096902B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| CN106157912B (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 | |
| CN105185349B (zh) | 一种移位寄存器、栅极集成驱动电路及显示装置 | |
| CN107039014B (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板 | |
| CN104021769B (zh) | 一种移位寄存器、栅线集成驱动电路及显示屏 | |
| EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
| CN106448536B (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
| CN106128379B (zh) | Goa电路 | |
| CN108281123A (zh) | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 | |
| US9489907B2 (en) | Gate driver circuit basing on IGZO process | |
| CN105528988B (zh) | 一种栅极驱动电路、触控显示面板及显示装置 | |
| CN106205520B (zh) | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 | |
| CN106782282A (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
| CN108319385A (zh) | 移位寄存器及具有移位寄存器的触控显示装置 | |
| CN107093414B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| CN106504721B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| CN102930814A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
| JP2015516591A (ja) | ゲート駆動回路、ゲート駆動方法及び液晶ディスプレイ | |
| GB2543707A (en) | Gate electrode drive circuit based on igzo process | |
| CN106057161B (zh) | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 | |
| CN106601181B (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
| CN105575357B (zh) | 移位寄存器、栅线集成驱动电路、其驱动方法及显示装置 | |
| CN107068083B (zh) | 栅线集成驱动电路、显示面板及显示装置 | |
| CN106910452B (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |