JP2015195272A5

JP2015195272A5 -

Info

Publication number: JP2015195272A5
Application number: JP2014072410A
Authority: JP
Filing date: 2014-03-31
Publication date: 2017-01-26

Description

本発明の一観点によれば、製品領域と非製品領域とを有する基板と、前記製品領域における前記基板の上面に形成された第１パッドと、前記非製品領域における前記基板の上面に形成された第２パッドと、前記製品領域に実装され、前記第１パッドと接続された電子部品と、前記非製品領域に実装され、前記第２パッドと接続された評価用部品と、前記基板の上面又は下面に形成された配線パターンを含み、前記第１パッドと前記第２パッドとを電気的に接続して前記電子部品と前記評価用部品とを電気的に接続する配線と、前記基板の上面に積層された第１ソルダレジスト層と、前記基板の下面に積層された第２ソルダレジスト層と、前記製品領域と前記非製品領域との境界領域における前記基板に形成され、前記配線の一部と平面視で重複するように形成された溝部と、を有し、前記非製品領域は、前記溝部と、前記基板の辺の少なくとも一部とによって囲まれた領域であり、前記溝部は、前記第１ソルダレジスト層の上面又は前記第２ソルダレジスト層の下面から前記基板の厚さ方向の中途位置まで形成されており、前記第１ソルダレジスト層及び前記第２ソルダレジスト層のうち前記溝部の形成されていないソルダレジスト層には、該ソルダレジスト層を厚さ方向に貫通する開口部が前記溝部と平面視で重複するように形成されており、前記配線パターンは、前記溝部が形成された面とは反対側の前記基板の面に形成されており、前記配線パターンの一部は、前記開口部から露出されている。

Claims

製品領域と非製品領域とを有する基板と、
前記製品領域における前記基板の上面に形成された第１パッドと、
前記非製品領域における前記基板の上面に形成された第２パッドと、
前記製品領域に実装され、前記第１パッドと接続された電子部品と、
前記非製品領域に実装され、前記第２パッドと接続された評価用部品と、
前記基板の上面又は下面に形成された配線パターンを含み、前記第１パッドと前記第２パッドとを電気的に接続して前記電子部品と前記評価用部品とを電気的に接続する配線と、
前記基板の上面に積層された第１ソルダレジスト層と、
前記基板の下面に積層された第２ソルダレジスト層と、
前記製品領域と前記非製品領域との境界領域における前記基板に形成され、前記配線の一部と平面視で重複するように形成された溝部と、を有し、
前記非製品領域は、前記溝部と、前記基板の辺の少なくとも一部とによって囲まれた領域であり、
前記溝部は、前記第１ソルダレジスト層の上面又は前記第２ソルダレジスト層の下面から前記基板の厚さ方向の中途位置まで形成されており、
前記第１ソルダレジスト層及び前記第２ソルダレジスト層のうち前記溝部の形成されていないソルダレジスト層には、該ソルダレジスト層を厚さ方向に貫通する開口部が前記溝部と平面視で重複するように形成されており、
前記配線パターンは、前記溝部が形成された面とは反対側の前記基板の面に形成されており、
前記配線パターンの一部は、前記開口部から露出されていることを特徴とする半導体装置。
前記溝部は、前記第１ソルダレジスト層の上面から前記基板の厚さ方向の中途位置まで形成され、
前記配線は、前記基板の下面に形成された配線パターンを含むことを特徴とする請求項１に記載の半導体装置。
前記溝部は、前記第２ソルダレジスト層の下面から前記基板の厚さ方向の中途位置まで形成され、
前記配線は、前記基板の上面に形成された配線パターンのみによって構成されていることを特徴とする請求項１に記載の半導体装置。
前記溝部の内壁面が傾斜面であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
前記非製品領域は、前記基板の一つの角部を含むように形成され、且つ、平面視三角形状に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
請求項１〜５のいずれか一項に記載の半導体装置が形成された領域を複数個有し、
前記非製品領域が隣り合う前記半導体装置で共用されていることを特徴とする半導体装置。
製品領域と非製品領域とを有する基板と、
前記製品領域における前記基板の上面に形成された第１パッドと、
前記非製品領域における前記基板の上面に形成された第２パッドと、
前記基板の上面又は下面に形成された配線パターンを含み、前記第１パッドと前記第２パッドとを電気的に接続する配線と、
前記基板の上面に積層された第１ソルダレジスト層と、
前記基板の下面に積層された第２ソルダレジスト層と、を有する配線基板を準備する工程と、
前記製品領域と前記非製品領域との境界領域における前記配線基板に溝部を形成する工程と、
前記溝部を形成した後に、前記第１パッドと接続されるように電子部品を前記製品領域に実装し、前記第２パッドと接続されるように評価用部品を前記非製品領域に実装する工程と、
前記評価用部品を介して、前記電子部品に情報を書き込む工程と、
前記電子部品に情報を書き込んだ後に、前記配線基板の前記製品領域と前記非製品領域とを前記溝部を境に分離する工程と、を有し、
前記溝部は、前記配線の一部と平面視で重複するように形成され、且つ、前記第１ソルダレジスト層の上面又は前記第２ソルダレジスト層の下面から前記基板の厚さ方向の中途位置まで形成され、
前記第１ソルダレジスト層及び前記第２ソルダレジスト層のうち前記溝部の形成されないソルダレジスト層には、該ソルダレジスト層を厚さ方向に貫通する開口部が前記溝部と平面視で重複するように形成され、
前記配線パターンは、前記溝部が形成された面とは反対側の前記基板の面に形成され、
前記配線パターンの一部は、前記開口部から露出されることを特徴とする半導体装置の製造方法。