JP2014241320A - 半導体装置、半導体装置の製造方法 - Google Patents

Abstract

【課題】パッド電極と半田バンプとの間に所定のメタル層が配された半導体装置に関して、量産性の低下及びコストアップを抑えつつ半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図る。【解決手段】半導体基板（１０）を有する基板部（２Ａ）に形成されたパッド電極（１２）に接するように基板部上に下地メタル層（シードメタル形成層１４’）を形成する下地メタル層形成工程と、下地メタル層上におけるパッド電極の形成位置に対応する位置に対して主メタル層（１５）を形成する主メタル層形成工程と、主メタル層上に半田層（１７’）を形成する半田層形成工程と、主メタル層をマスクとして下地メタル層をエッチングする下地メタル層エッチング工程とを行う。このとき、主メタル層形成工程において、外縁部に庇部（１５Ａ）を有する主メタル層を形成する。【選択図】図１０

Description

本技術は、半導体装置とその製造方法に係るものであり、特にパッド電極と半田バンプとの間に所定のメタル層が配された半導体装置の技術分野に関する。

特開２００８−２８１１２号公報 特開２０１２−８００４３号公報

例えばフリップチップ方式等として知られるように、半導体基板を有する実装基板上にＩＣチップ（半導体チップ）を半田バンプを介して接合（実装）するということが行われている。このように実装基板上に半田バンプを介して半導体チップを実装した半導体装置においては、パッド電極と半田バンプとの間にアンダーバンプメタル（以下「ＵＢＭ」と表記）を配したものがある（例えば上記特許文献１，２を参照）。ＵＢＭは、パッド電極（例えばＡｌ系材料）と半田バンプとの接合密着度を向上させるために設けられる。

ＵＢＭの形成は、例えば次のように行われる。すなわち、先ず、パッド電極に接するシードメタル層（下地メタル層：例えばＣｕやＴｉ等）を形成する。このシードメタル層の形成は、信頼性確保の面等からウェハの全面に対してＰＶＤ（物理蒸着）やＣＶＤ（化学蒸着）により行われる。次いで、シードメタル層を電極として用いた電解めっきによってシードメタル層上に例えばＮｉ等による主メタル層を形成する。この電解めっきは、パッド電極に対応した位置のみを開口したマスクを施した上で行い、それによって主メタル層を所定径に形成する。
このように所定径に形成された主メタル層とその下側に形成されたシードメタル層とがＵＢＭとして機能する。

ここで、上記のようにウェハ全面に形成されたシードメタル層がそのまま残されてしまうと、パット電極同士は電気接続されたままとなってしまう。このため、シードメタル層は、上記の電解めっきの際に使用した後に、主メタル層からはみ出している部分を最終的にエッチング等によって除去する（主メタル層をマスクとして除去する）。この際のエッチングは、ウェットエッチング等の等方性エッチングで行われる。

しかしながら、特許文献１でも指摘されているように、上記のシードメタル層についてのエッチングは、縦方向のみではなく横方向にも進行する（サイドエッチ）ものであり、これに伴いシードメタル層の除去が主メタル層からはみ出している部分のみに止まらず主メタル層の下側にまで及んでしまう虞がある（オーバーエッチ：特許文献１ではアンダーカットと表記されている）。
このようなシードメタル層のオーバーエッチが生じると、例えばＡｌ系材料で構成されたパッド電極を腐食させる虞があり、パッド電極の接合強度を大きく低下させてしまう。そして、これに伴い、実装基板と半導体チップとの間の電気的及び機械的接続についての信頼性を著しく低下させる虞がある。

特許文献１に記載の発明では、シードメタル層（ＵＢＭ膜７）のオーバーエッチを防止するために、シードメタル層を酸化させた上でエッチングするという手法を採っている。
しかしながら、この手法では酸化処理に非常に長い時間（２４時間）を要しており、量産性に難があり、またコストアップも避けられない。

そこで、本技術では上記した問題点を克服し、パッド電極と半田バンプとの間に所定のメタル層が配された半導体装置に関して、量産性の低下及びコストアップを抑えつつ半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることを目的とする。

本技術に係る半導体装置は、第１に、パッド電極と、半田バンプと、前記パッド電極と前記半田バンプとの間に形成され前記パッド電極と接続された下地メタル層と前記下地メタル層上に形成された主メタル層とを有して構成されたパッド・半田間メタル層とを有する第１の半導体電子部品を備え、前記主メタル層は、外縁部に庇部を有するものである。

庇部が設けられることで、その長さに応じた分だけ、主メタル層をマスクとして行われる下地メタル層のエッチング工程で生じるオーバーエッチについての許容量が増加される。

第２に、上記した本技術に係る半導体装置においては、前記半田バンプを介して前記第１の半導体電子部品と電気的及び機械的に接続された第２の半導体電子部品を備えることが望ましい。
これにより、半導体電子部品同士が半田バンプを介して電気的及び機械的に接続された形態の半導体装置が実現される。

第３に、上記した本技術に係る半導体装置においては、前記パッド・半田間メタル層がアンダーバンプメタルとして機能することが望ましい。
これにより、パッド電極と半田バンプとの接合密着度が向上する。

第４に、上記した本技術に係る半導体装置においては、前記半田バンプの形成ピッチが１００μｍ以下とされていることが望ましい。
半田バンプの形成ピッチが狭ピッチとされていることで、半導体装置の小型化が可能である。

第５に、上記した本技術に係る半導体装置においては、前記庇部の突出方向の長さが０．１μｍ〜２．５μｍとされていることが望ましい。
下地メタル層のエッチング後の庇部の長さが適切に設定されることで、リフロー時に溶融した半田によるストレスが緩和される。

また、本技術に係る半導体装置の製造方法は、第１に、半導体基板を有する基板部に形成されたパッド電極に接するように前記基板部上に下地メタル層を形成する下地メタル層形成工程と、前記下地メタル層上における前記パッド電極の形成位置に対応する位置に対して主メタル層を形成する主メタル層形成工程と、前記主メタル層上に半田層を形成する半田層形成工程と、前記主メタル層をマスクとして前記下地メタル層をエッチングする下地メタル層エッチング工程とを有し、前記主メタル層形成工程では、外縁部に庇部を有する前記主メタル層を形成するものである。

これにより、下地メタル層についてのエッチング工程は主メタル層に形成された庇部の先端部を基準に行われることになり、庇部の長さに応じた分だけ、当該エッチング工程で生じるオーバーエッチについての許容量が増加される。

第２に、上記した本技術に係る半導体装置の製造方法においては、前記主メタル層形成工程では、前記庇部の突出方向の長さが０．５μｍ〜５μｍとなるように前記主メタル層を形成することが望ましい。
下地メタル層のエッチング工程前の庇部の長さが適正に設定されていることで、当該エッチング工程で生じるオーバーエッチについての許容量が適正に設定される。

第３に、上記した本技術に係る半導体装置の製造方法においては、前記下地メタル層エッチング工程では、前記下地メタル層と前記庇部の双方をエッチング可能な薬液であって前記下地メタル層に対するエッチングレートよりも前記庇部に対するエッチングレートが遅い薬液を使用してエッチングを行うことが望ましい。
これにより、下地メタル層のエッチング時に庇部もエッチングされる。

第４に、上記した本技術に係る半導体装置の製造方法においては、前記下地メタル層形成工程では、最上層とその下層とがそれぞれ異なる材料で構成された前記下地メタル層を形成し、前記主メタル層形成工程では、前記パッド電極の形成位置に対応した位置に開口を有するマスクを前記下地メタル層上に施し、前記マスクが施された状態で前記下地メタル層の前記最上層を選択的に除去するエッチングを施した後、前記開口内に前記主メタル層を形成することが望ましい。
これにより、下地メタル層の最上層はマスクの開口よりも外側までオーバーエッチされる。その状態で開口内に主メタル層が形成されることで、上記のオーバーエッチされた部分に庇部が形成される。

第５に、上記した本技術に係る半導体装置の製造方法においては、前記下地メタル層形成工程及び前記主メタル層形成工程によって前記下地メタル層と前記主メタル層とで成るメタル層をセミアディティブ工法で形成することが望ましい。
セミアディティブ工法は、微細加工に有利な工法である。

本技術によれば、パッド電極と半田バンプとの間に所定のメタル層が配された半導体装置に関して、量産性の低下及びコストアップを抑えつつ半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

実施の形態の半導体装置の概略断面図である。 先行例としての半導体装置の製造方法について説明するための概略断面図である。 同じく、先行例としての半導体装置の製造方法について説明するための概略断面図である。 同じく、先行例としての半導体装置の製造方法について説明するための概略断面図である。 先行例としての半導体装置の製造方法の問題点について説明するための概略断面図である。 ＵＢＭに腐食を生じさせないための手法について説明するための概略断面図である。 ＵＢＭに腐食を生じさせないための他の手法について説明するための概略断面図である。 実施の形態としての半導体装置の製造方法について説明するための概略断面図である。 同じく、実施の形態としての半導体装置の製造方法について説明するための概略断面図である。 同じく、実施の形態としての半導体装置の製造方法について説明するための概略断面図である。 同じく、実施の形態としての半導体装置の製造方法について説明するための概略断面図である。 変形例としての庇部の形成手法について説明するための概略断面図である。 同じく、変形例としての庇部の形成手法についての説明するための概略断面図である。

以下、本技術に係る実施の形態について説明する。
なお、説明は以下の順序で行う。

＜１．実施の形態の半導体装置及び製造方法＞
［1-1．半導体装置の構成］
［1-2．先行例としての製造方法］
［1-3．先行例の問題点］
［1-4．実施の形態の製造方法］
［1-5．実施の形態のまとめ］
＜２．変形例＞
＜３．本技術＞

＜１．実施の形態の半導体装置及び製造方法＞
［1-1．半導体装置の構成］

以下、添付図面を参照して本技術に係る実施の形態について説明していく。
図１は、実施の形態の半導体装置１の概略断面図である。
先ず、前提として、本実施の形態の半導体装置１は、第１の半導体電子部品と、当該第１の半導体電子部品に半田バンプ１７，１７・・・を介して接合された第２の半導体電子部品とを有して構成されるものである。図１では、このような半導体装置１における特に半導体電子部品間の接合部分を拡大して示している。
なお、半導体電子部品とは、半導体基板を有する電子部品を総称したものである。

図１において、半導体装置１は、第１の半導体電子部品としての実装基板２と、第２の半導体電子部品としての半導体チップ３とを有し、これらが半田バンプ１７，１７・・・を介して電気的及び機械的に接続されている。
本例において、実装基板２への半導体チップ３の実装は、いわゆるフリップチップ方式により行われている。また、いわゆるマイクロバンプとして、半田バンプ１７，１７・・・間の形成ピッチは１００μｍ以下とされている。本例の場合、半田バンプ１７，１７・・・の形成ピッチは５０μｍ〜７０μｍ程度、半田バンプ１７，１７・・・の径は３０μｍ程度とされている。

実装基板２は、半導体基板１０、多層配線膜１１、パッド電極１２，１２・・・、パッシベーション膜１３、ＵＢＭ（アンダーバンプメタル）１６，１６・・・、及び半田バンプ１７，１７・・・を有している。
半導体基板１０は、例えばＳｉ基板とされ、その上部には多層配線膜１１が形成されている。多層配線膜１１は、半導体基板１０に形成された例えばトランジスタ等の素子とパッド電極１２，１２・・・との間を配線するために設けられたものであり、配線層と絶縁層とが交互に積層されて形成されている。

パッド電極１２，１２・・・は、例えばＡｌ系材料で構成され、それぞれ多層配線膜１１上の所定位置に形成されている。

また、多層配線膜１１上には、パッシベーション膜１３が形成されている。パッシベーション膜１３には、パッド電極１２，１２・・・の形成位置に対応した位置にパッド開口１２Ｋ，１２Ｋ・・・が形成されている。これらパッド開口１２Ｋ，１２Ｋ・・・は、それぞれ対応するパッド電極１２，１２・・・まで到達するように形成されている。

ＵＢＭ１６，１６・・・は、パッド開口１２Ｋ，１２Ｋ・・・内にその一部が位置するように形成され、パッド電極１２，１２・・・と接合されている。図のようにＵＢＭ１６，１６・・・は、パッド電極１２，１２・・・と接するシードメタル層１４，１４・・・とその上層に形成された主メタル層１５，１５・・・とを有している。

半田バンプ１７，１７・・・は、ＵＢＭ１６，１６・・・の上層に形成されている。すなわち、個々の半田バンプ１７は、それぞれＵＢＭ１６を介してパッド電極１２と電気的及び機械的に接続されている。

半導体チップ３は、半導体基板を有するＩＣ（Integrated Circuit）チップとされ、実装基板２側に形成された半田バンプ１７，１７・・・と接続するためのパッド電極３Ａ，３Ａ・・・を有している。図示は省略したが、半導体チップ３としても、半導体基板上に多層配線膜が形成された構造を有しており、パッド電極３Ａ，３Ａ・・・は多層配線膜の所定位置にそれぞれ形成されている。

本例の半導体装置１においては、図のように半田バンプ１７，１７・・・とパッド電極３Ａ，３Ａ・・・とが接合されている。これにより、実装基板２と半導体チップ３とが電気的及び機械的に接続されている。

上記のように実施の形態の半導体装置１は、実装基板２のパッド電極１２，１２・・・と半田バンプ１７，１７・・・との間にＵＢＭ１６，１６・・・が配されている。すなわち、ＵＢＭとして機能するメタル層が配されている。
これらＵＢＭ１６，１６・・・により、パッド電極１２，１２・・・と半田バンプ１７，１７・・・との接合密着度の向上が図られている。

なお、後述するように本実施の形態の半導体装置１においては、ＵＳＢ１６，１６・・・における主メタル１５，１５・・・に庇部１５Ａ’，１５Ａ’・・・が形成されるが、図１ではその図示は省略している。

［1-2．先行例としての製造方法］

以下、半導体装置１の製造方法について説明する。先ずは、実施の形態としての製造方法の説明に先立ち、先行例としての製造方法について図２乃至図４を参照して説明する。
先ず、先行例としての製造方法では、図２Ａに示すような基板部２Ａとしての構造体を得る。すなわち、半導体基板１０上に多層配線膜１１を形成し、多層配線膜１１上の所定位置にそれぞれパッド電極１２，１２・・・を形成する。そして、パッド電極１２，１２・・・が形成された状態の多層配線膜１１上にパッシベーション膜１３を形成した上で、パッシベーション膜１３におけるパッド電極１２，１２・・・の形成位置に対応した位置に対して、パッド開口１２Ｋ，１２Ｋ・・・を形成する。これらパッド開口１２Ｋ，１２Ｋ・・・は、パッド電極１２，１２・・・を表出させるための開口であり、例えばリソグラフィーとドライエッチングにより形成する。
ここで、図２Ａに示す基板部２Ａは、図１に示した実装基板２からＵＢＭ１６，１６・・・及び半田バンプ１７，１７・・・を除いた構造体を意味するものである。

次いで、図２Ｂに示すように、パッド電極１２，１２・・・に接するようにシードメタル層１４を基板部２Ａ上に形成する。シードメタル層１４は、信頼性確保の観点からウェハ全面にＰＶＤ（物理蒸着）又はＣＶＤ（化学蒸着）により形成する。
先行例としての製造方法では、シードメタル層１４として第一層１４Ａ及び第二層１４Ｂの二層を形成する。シードメタル層１４の形成工程では、基板部２Ａ上に先ず第一層１４Ａとして例えばＴｉ層を形成し、第一層１４Ａ上に第二層１４Ｂとして例えばＣｕ層を形成する。

さらに、図３Ａに示すように、シードメタル層１４上におけるパッド電極１２，１２・・・の形成位置に対応した位置に開口Ｍ１Ｋ，Ｍ１Ｋ・・・を有するマスクＭ１を形成する。マスクＭ１は、例えばフォトレジストの露光及び現像により形成する。

続いて、図３Ｂに示すように、開口Ｍ１Ｋ，Ｍ１Ｋ・・・内に主メタル層１５，１５・・・を形成する。本例の場合、主メタル層１５，１５・・・はＮｉ層とされ、電解めっきで形成する。この電解めっきは、シードメタル層１４を電極層として用いて行う。従って、主メタル層１５，１５・・・はシードメタル層１４上に形成される。
このとき、Ｃｕ層である第二層１４Ｂが酸化されている場合等にはめっき前に希硫酸やプラズマ処理などで酸化層を除去する。

主メタル層１５，１５・・・を形成した後は、図４Ａに示すように主メタル層１５，１５・・・上に半田層１７’，１７’・・・を形成する。本例の場合、半田層１７’，１７’・・・には鉛フリー半田を用いる。具体的には、Ｓｎ−Ａｇ合金（例えばＳｎ：Ａｇ＝９７：３）を用いる。
半田層１７’，１７’・・・の形成は、シードメタル層１４を電極として用いた電解めっきにより行う。

次いで、図４Ｂに示すように、マスクＭ１を除去した後、シードメタル層１４の主メタル層１５，１５・・・からはみ出している部分（図中矢印Ｊで表記）を除去する。このシードメタル層１４の除去は、主メタル層１５，１５・・・をマスクとしたウエットエッチングにより行う。シードメタル層１４がそのまま残されてしまうとパット電極１２同士が電気的に接続されたままとなってしまうため、主メタル層１５，１５・・・をマスクとしたシードメタル層１４の除去を行う。

図示は省略したが、このようなシードメタル層１４についての除去処理を行った後、リフローを行って半田層１７’，半田層１７’・・・を溶融させることで半田バンプ１７，１７・・・を形成する。
なお、リフロー前に半田層１７’，１７’・・・と主メタル層１５，１５・・・の表出部分とを含む全面を覆うようにしてフラックス層を被着させておくこともできる。このフラックス層は、還元剤として半田バンプ電極材料の表面酸化膜を溶解除去するためのものである。

［1-3．先行例の問題点］

上記のような先行例としての製造方法に関して、シードメタル層１４についての除去処理におけるウェットエッチングは等方性エッチングであるため、いわゆるサイドエッチも生じる。このため、当該除去処理においては、図５Ａの太矢印で示すようなオーバーエッチが生じる虞がある。すなわち、シードメタル層１４の除去が主メタル層１５からはみ出している部分のみに止まらず主メタル層１５の下側にまで及んでしまうものである。

ここで、前述のようにシードメタル層１４の除去が行われた後は、リフローが行われて半田層１７’，１７’・・・を構成する半田が溶融する。
図５Ａに示すようなオーバーエッチ、すなわちパッド開口１２Ｋ，１２Ｋ・・・にまで及ぶオーバーエッチが生じていると、リフローに伴って溶融した半田が図５Ｂに示すようにオーバーエッチで形成された空隙部に漏れ込むと共に、当該漏れ込んだ半田と主メタル層１５，１５・・・との境界部分（つまりパッド開口１２Ｋ，１２Ｋ・・・の側壁部）を含む領域に金属間化合物１８，１８・・・が形成されてしまう。
このように各パッド開口１２Ｋの側壁部にまで金属間化合物１８が形成されてしまうと、Ａｌ系材料で構成された各パッド電極１２に図中の腐食部１９と示すような金属腐食を生じさせる虞がある。そして、このような腐食部１９，１９・・・が発生すると、パッド電極１２，１２・・・との接合強度を大きく低下させてしまい、これに伴って実装基板２と半導体チップ３との間の電気的及び機械的接続についての信頼性を著しく低下させる虞がある。

ここで、図５Ｂに示したような腐食部１９，１９・・・を生じさせないためには、図６Ａに示すようなマスクＭ１’、すなわち先のマスクＭ１の開口Ｍ１Ｋよりも大径とされた開口Ｍ１’Ｋを有するマスクＭ１’を用いて主メタル層１５，１５・・・及び半田層１７’，１７’・・・を形成するという手法を採ることが考えられる。
この手法によれば、開口Ｍ１’Ｋの径が大きくされた分、図６Ｂに示すようにパッド開口１２Ｋの側壁部からのオフセット量ｏｆを大きくできるため、オーバーエッチによるシードメタル層１４の浸食がパッド開口１２Ｋにまで到達しないようにすることが可能である。

しかしながら、この手法によると半田バンプ１７，１７・・・が大径化してしまう。また、これに伴って半田バンプ１７，１７・・・の形成ピッチを狭めることが困難となる。

或いは、腐食部１９を生じさせないためには、図７Ａに示されるように主メタル層１５，１５・・・と半田層１７’，１７’・・・の表出部分を覆うマスクＭ２，Ｍ２・・・を形成した上で、シードメタル層１４のエッチングを行うという手法を採ることも考えられる。
図７Ｂは、マスクＭ２，Ｍ２・・・を用いたエッチングを行った様子を示しているが、この図を参照して分かるように、当該手法によってもオーバーエッチがパッド開口１２Ｋ，１２Ｋ・・・にまで及ばないようにできることが分かる。

しかしながら、マイクロバンプのような狭ピッチの場合を想定すると、当該図７に示した手法ではマスクＭ２，Ｍ２・・・のパターニング不良となる虞がある（高い解像度が要求されるため）。このようにマスクＭ２，Ｍ２・・・のパターニング不良となると、シードメタル層１４のエッチングでショートの原因になる可能性がある。
また、マスクＭ２，Ｍ２・・・のパターニング不良となると、シードメタル層１４のエッチングバラツキが発生し、これに伴いＵＢＭ１６，１６・・・のサイズ（リフロー後）にもバラツキが生じ、バンプ高さの変動を招き、接合密着度等の面で問題を発生させる懸念もある。
さらに、サイドエッチ防止のためにマスクＭ２，Ｍ２・・・を形成・除去するという追加工程が必要となり、コストアップにも繋がる。

［1-4．実施の形態の製造方法］

そこで、本実施の形態では以上のような問題点に鑑み、以下の図８乃至図１１を参照して説明する製造方法を提案する。
なお、以下の説明において、既に先行例で説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。

先ず、図８Ａに示すように、先の図２Ａと同様のパッド開口１２Ｋ，１２Ｋ・・・を有する基板部２Ａを用意した上で、図８Ｂに示すように、シードメタル形成層１４’をパッド電極１２，１２・・・に接するように基板部２Ａ上に形成する。シードメタル形成層１４’としては、下層側から順に前述した第一層１４Ａ及び第二層１４Ｂが配され、さらにその上層に第三層１４Ｃが最上層として配された三層のメタル層を形成する。シードメタル形成層１４’は、シードメタル層１４と同様にウェハ全面にＰＶＤ又はＣＶＤにより形成する。
本例の場合、第三層１４ＣとしてはＴｉ層を形成する。前述のように第二層１４ＢはＣｕ層であることから、シードメタル形成層１４’は最上層とその下層とがそれぞれ異なる材料で構成されたメタル層となる。
第三層１４Ｃの厚さは、例えば５０ｎｍとする。

次いで、図８Ｃに示すように、シードメタル形成層１４’上に先の図３Ａと同様の開口Ｍ１Ｋ，Ｍ１Ｋ・・・を有するマスクＭ１を形成する。開口Ｍ１Ｋ，Ｍ１Ｋ・・・の径は、先行例の場合と同じである。

その上で、図９Ａに示すように、シードメタル形成層１４’の最上層である第三層１４Ｃをウェットエッチングにより除去する。第三層１４Ｃ（Ｔｉ層）の下層に位置する第二層１４Ｂ（Ｃｕ層）が除去されないようにするべく、ここでは第三層１４Ｃのみを選択的にエッチング可能な薬液を用いる。

ここで、ウェットエッチングであるため、図中の矢印で表すようなサイドエッチ（オーバーエッチ）が生じる。すなわち、第三層１４Ｃのエッチングは、開口Ｍ１Ｋ，Ｍ１Ｋ・・・の側面を超えた位置まで進行し、マスクＭ１の下側にまで及ぶ。
このように第三層１４Ｃがオーバーエッチにより開口Ｍ１Ｋ，Ｍ１Ｋ・・・の側面を超えた位置まで過剰にエッチングされた部分の長さを、図９Ｂの拡大図に示すように長さＤと表記する。

第三層１４Ｃについてのエッチングを行った後は、図１０Ａに示すように開口Ｍ１Ｋ，Ｍ１Ｋ・・・内に主メタル層１５，１５・・・を形成する。具体的には、シードメタル形成層１４’を電極として用いたＮｉの電解めっきによって主メタル層１５、１５・・・を形成する。
このとき、第三層１４Ｃが長さＤによりオーバーエッチされていることから、個々の主メタル層１５の外縁部には、外側に向けて突出する庇部１５Ａがそれぞれ形成される。これら庇部１５Ａ，１５Ａ・・・の突出方向の長さは、長さＤと同じである。なお、この点より、以下では庇部１５Ａ，１５Ａ・・・の突出方向の長さについても長さＤと表記する。
庇部１５Ａ，１５Ａ・・・の長さＤは、第三層１４Ｃの厚さやウェットエッチングで使用する薬液により容易にコントロールできる。

なお、上記の主メタル層１５、１５・・・の電解めっきは、図９で説明した第三層１４Ｃのウェットエッチングと連続処理で行う。これにより、第二層１４Ｂの酸化が抑えられ、電界めっき前に希硫酸やプラズマ処理などで酸化層を除去する必要がなくなり、工程の削減及び処理時間の短縮化が図られると共に、コストアップの防止が図られる。

主メタル層１５，１５・・・を形成した後は、図１０Ｂに示すように半田層１７’，１７’・・・を形成する。これら半田層１７’，１７’・・・の材料は先行例の場合と同様であり、またその形成手法についても先行例の場合と同様に電解めっきにより行う。

次いで、図１１Ａに示すようにマスクＭ１を除去した後、図１１Ｂに示すように主メタル層１５，１５・・・をマスクとしてシードメタル形成層１４’をウェットエッチングにより除去する。
ここで、この場合のウェットエッチングは、主メタル層１５，１５・・・に形成された庇部１５Ａ，１５Ａ・・・の先端部を基準として行われることになる。これにより、先行例と比較して、オーバーエッチの許容量を庇部１５Ａ，１５Ａ・・・の長さＤに応じた分だけ増加させることができる。従って、オーバーエッチがパッド開口１２Ｋ，１２Ｋ・・・の側壁部にまで到達してしまうことを防止できる。

図１１Ｃは、リフロー後の様子を示している。
上記のようにオーバーエッチがパッド開口１２Ｋ，１２Ｋ・・・の側壁部にまで到達することが防止されることで、リフローにより溶融した半田がパッド開口１２Ｋ，１２Ｋ・・・の側壁部に流れ込んでしまうことが防止される。このため、先行例の場合（図５Ｂ）のように金属間化合物１８，１８・・・がパッド開口１２Ｋ，１２Ｋ・・・の側壁部にまで形成されてしまうことが防止される。
従って、パッド電極１２，１２・・・に腐食部１９，１９・・・が生じることを防止でき、実装基板２と半導体チップ３との間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

ここで、図１１Ｂのエッチング工程では、シードメタル形成層１４’と主メタル層１５，１５・・・の双方をエッチング可能な薬液（つまり庇部１５Ａ，１５Ａ・・・もエッチング可能な薬液）であってシードメタル形成層１４’に対するエッチングレートよりも庇部１５Ａ，１５Ａ・・・に対するエッチングレートが遅い薬液を使用する。
これにより、エッチング後の庇部１５Ａ’，１５Ａ’・・・の長さＤ’が長さＤよりも短くされる。

このとき、エッチング前の庇部１５Ａ，１５Ａ・・・の長さＤは、長くされるほどオーバーエッチの許容量を増加させることができる。しかしながら、エッチング後の庇部１５Ａ’，１５Ａ’・・・の長さＤ’が長いままであると、リフローによって溶融した半田により庇部１５Ａ’，１５Ａ’・・・に大きなストレスがかかる。
上記のような薬液を使用して庇部１５Ａ’，１５Ａ’・・・の長さＤ’を抑えることで、このようなストレスの緩和を図ることができ、それにより半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

庇部１５Ａ，１５Ａ・・・の長さＤは、半田バンプ１７，１７・・・の径や形成ピッチに応じて、適宜最適とされる長さ（オーバーエッチをパッド開口１２Ｋ，１２Ｋ・・・の側壁部にまで到達させない長さ）に設定すればよい。本例において、庇部１５Ａ，１５Ａ・・・の長さＤは、前述した半田バンプ１７，１７・・・の径や形成ピッチに応じて０．５μｍ〜５μｍに設定している。
このとき、エッチング後の庇部１５Ａ’，１５Ａ’・・・の長さＤ’は、０．１μｍ〜２．５μｍである。

なお、図１１Ｂのエッチング工程が行われることによっては、パッド電極１２，１２・・・・の形成位置に対応した位置にのみシードメタル層１４，１４・・・が形成された状態となる。これらシードメタル層１４，１４・・・と図１１Ａで形成された主メタル層１５，１５・・・とにより、図１に示したＵＢＭ１６，１６・・・が形成される。

図示による説明は省略するが、上記により説明した手法により図１１Ｃに示す実装基板２を製造した後は、半導体チップ３のパッド電極３Ａ，３Ａ・・・と半田バンプ１７，１７・・・とを接触させた状態でリフローを行うことで、実装基板２に対し半導体チップ３を実装する。これにより、先の図１で説明した半導体装置１が製造される。

［1-5．実施の形態のまとめ］

上記のように本実施の形態では、半導体基板１０を有する基板部２Ａに形成されたパッド電極１２，１２・・・に接するように基板部２Ａ上に下地メタル層（シードメタル形成層１４’）を形成する下地メタル層形成工程と、下地メタル層上におけるパッド電極１２，１２・・・の形成位置に対応する位置に対して主メタル層１５，１５・・・を形成する主メタル層形成工程と、主メタル層１５，１５・・・上に半田層１７’，１７’・・・を形成する半田層形成工程と、主メタル層１５，１５・・・をマスクとして下地メタル層をエッチングする下地メタル層エッチング工程とを行っている。そして、主メタル層形成工程において、外縁部に庇部１５Ａ，１５Ａ・・・を有する主メタル層１５，１５・・・を形成している。

これにより、下地メタル層についてのエッチング工程は主メタル層１５，１５・・・に形成された庇部１５Ａ，１５Ａ・・・の先端部を基準に行われることになり、庇部１５Ａ，１５Ａ・・・の長さに応じた分だけ、当該エッチング工程で生じるオーバーエッチについての許容量が増加される。
従って、オーバーエッチがパッド開口１２Ｋ，１２Ｋ・・・の側壁部にまで到達してしまうことが防止され、腐食部１９，１９・・・が生じることを防止でき、半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

ここで、これまでの説明からも理解されるように、庇部１５Ａ，１５Ａ・・・を形成するにあたっては、先行例の製造方法と比較して、第三層１４Ｃの形成とそのエッチングの作業が追加されるのみである。第三層１４Ｃの形成は、第一層１４Ａ及び第二層１４Ｂと同じ成膜工程（ＰＶＤやＣＶＤ等）で行うことができ、また第三層１４Ｃのエッチング（ウェットエッチング）は数分程度で完了するものである。すなわち、庇部１５Ａ，１５Ａ・・・の形成のために要する作業負担や作業時間の増加はごく僅かにでき、量産性の低下やコストアップを抑えることができる。

以上より、本実施の形態によれば、パッド電極１２，１２・・・と半田バンプ１７，１７・・・との間に所定のメタル層が配された半導体装置に関して、量産性の低下及びコストアップを抑えつつ半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

また、本実施の形態では、庇部１５Ａ，１５Ａ・・・の突出方向の長さ（長さＤ）が０．５μｍ〜５μｍとなるように主メタル層１５，１５・・・を形成している。
下地メタル層のエッチング工程前の庇部１５Ａ，１５Ａ・・・の長さＤが適正に設定されていることで、当該エッチング工程で生じるオーバーエッチについての許容量が適正に設定され、これにより半導体電子部品間の電気的及び機械的接続についての信頼性低下を防止できる。

さらに、本実施の形態では、下地メタル層エッチング工程において、下地メタル層と庇部１５Ａ，１５Ａ・・・の双方をエッチング可能な薬液であって下地メタル層に対するエッチングレートよりも庇部１５Ａ，１５Ａ・・・に対するエッチングレートが遅い薬液を使用してエッチングを行っている。
これにより、下地メタル層のエッチング時に庇部１５Ａ，１５Ａ・・・もエッチングされ、庇部１５Ａ，１５Ａ・・・の長さＤよりも庇部１５Ａ’，１５Ａ’・・・の長さＤ’の方が短くなる。従って、リフローにより溶融した半田によって庇部１５Ａ’，１５Ａ’・・・にかかるストレスを緩和でき、この点でも半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止が図られる。

さらにまた、本実施の形態では、下地メタル層形成工程において、最上層（第三層１４Ｃ）とその下層（第二層１４Ｂ）とがそれぞれ異なる材料で構成された下地メタル層を形成し、主メタル層形成工程において、パッド電極１２，１２・・・の形成位置に対応した位置に開口Ｍ１Ｋ，Ｍ１Ｋ・・・を有するマスクＭ１を下地メタル層上に施し、マスクＭ１が施された状態で下地メタル層の最上層を選択的に除去するエッチングを施した後、開口Ｍ１Ｋ，Ｍ１Ｋ・・・内に主メタル層１５，１５・・・を形成している。
下地メタル層の最上層はマスクＭ１の開口Ｍ１Ｋ，Ｍ１Ｋ・・・よりも外側までオーバーエッチされる（図９Ａ参照）。その状態で開口Ｍ１Ｋ，Ｍ１Ｋ・・・内に主メタル層１５，１５・・・が形成されることで、上記のオーバーエッチされた部分に庇部１５Ａ，１５Ａ・・・が形成される（図１０Ａ参照）。
このような手法を採ることで、先行例の製造方法との比較で第三層１４Ｃの形成とそのエッチングの作業を追加するのみで庇部１５Ａ，１５Ａ・・・を形成できる。従って、庇部１５Ａ，１５Ａ・・・を設けたことによる半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を、量産性の低下やコストアップを抑えつつ実現できる。

また、当該手法によれば、マスクＭ１の開口Ｍ１Ｋの径は先行例の場合と同じにできる。すなわち、先の図６や図７で説明した手法のように半田バンプ１７，１７・・・の小径化、狭ピッチ化に対して不利となることがない。従って、本実施の形態によれば、半田バンプ１７，１７・・・の径や形成ピッチが比較的小さくされる場合にも、半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を量産性の低下やコストアップを抑えつつ実現できるという優れた製造方法を提供できる。

加えて、本実施の形態では、下地メタル層形成工程及び主メタル層形成工程によって下地メタル層（シードメタル層１４，１４・・・）と主メタル層１５，１５・・・とで成るメタル層（ＵＢＭ１６，１６・・・）をセミアディティブ工法で形成している。
セミアディティブ工法は、微細加工に有利な工法である。従って、本実施の形態のように半田バンプ１７，１７・・・の径や形成ピッチが比較的小さくされる場合に好適である。

また、本実施の形態の半導体装置１は、パッド電極１２，１２・・・と、半田バンプ１７，１７・・・と、パッド電極１２，１２・・・と半田バンプ１７，１７・・・との間に形成されたパッド・半田間メタル層（ＵＢＭ１６，１６・・・）とを有する第１の半導体電子部品（実装基板２）を備えている。パッド・半田間メタル層は、パッド電極１２，１２・・・と接続された下地メタル層（シードメタル層１４，１４・・・）と、下地メタル層上に形成された主メタル層１５とを有して構成されている。そして、本実施の形態の半導体装置１は、主メタル層１５が、外縁部に庇部１５Ａ’，１５Ａ’・・・を有している。

庇部１５Ａ’，１５Ａ’・・・が設けられているということは、下地メタル層のエッチング工程前における庇部１５Ａ，１５Ａ・・・の長さＤに応じた分だけオーバーエッチの許容量が増加されていたことを意味する。従って、本実施の形態の半導体装置１によれば、半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止が図られる。
また、前述のように庇部１５Ａ’，１５Ａ’・・・の形成に要する作業負担や作業時間の増加はごく僅かにできることから、量産性の低下やコストアップを抑えることができる。
これらの点より、本実施の形態の半導体装置１によれば、パッド電極１２，１２・・・と半田バンプ１７，１７・・・との間に所定のメタル層が配された半導体装置に関して、量産性の低下及びコストアップを抑えつつ半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

また、本実施の形態の半導体装置１は、半田バンプ１７，１７・・・を介して第１の半導体電子部品と電気的及び機械的に接続された第２の半導体電子部品（半導体チップ３）を備えている。
これにより、半導体電子部品同士が半田バンプ１７，１７・・・を介して電気的及び機械的に接続された形態の半導体装置１を実現できる。

さらに、本実施の形態の半導体装置１は、パッド・半田間メタル層がアンダーバンプメタルとして機能している。
これにより、パッド電極１２，１２・・・と半田バンプ１７，１７・・・との接合密着度を向上できる。

さらにまた、本実施の形態の半導体装置１は、半田バンプ１７，１７・・・の形成ピッチが１００μｍ以下とされている。
半田バンプ１７，１７・・・の形成ピッチが狭ピッチとされていることで、半導体装置１の小型化が可能である。

加えて、本実施の形態の半導体装置１は、庇部１５Ａ’，１５Ａ’・・・の突出方向の長さ（長さＤ’）が０．１μｍ〜２．５μｍとされている。
下地メタル層のエッチング後の庇部１５Ａ’，１５Ａ’・・・の長さが適切に設定されることで、リフロー時に溶融した半田によるストレスが緩和される。従って、この点でも半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

＜２．変形例＞

以上、本技術に係る実施の形態について説明したが、本技術は上記により説明した具体例に限定されるべきものではなく、多様な変形例が考えられる。
例えば、庇部１５Ａ，１５Ａ・・・を形成するための手法は、先に例示した手法に限定されるべきものではなく、例えば次の図１２及び図１３に示すような手法を採ることもできる。
先ず、この場合は、先行例と同様に基板部２Ａ上にシードメタル層１４（第一層１４Ａ及び第二層１４Ｂ）を形成し、シードメタル層１４上に開口Ｍ３Ｋ，Ｍ３Ｋ・・・を有するマスクＭ３を形成する（図１２Ａ）。これら開口Ｍ３Ｋ，Ｍ３Ｋ・・・は、先のマスクＭ１の開口Ｍ１Ｋ，Ｍ１Ｋ・・・と同様の位置に形成するが、その径は開口Ｍ１Ｋ，Ｍ１Ｋ・・・よりも大きくする。

次いで、開口Ｍ３Ｋ，Ｍ３Ｋ・・・内に主メタル下側層１５ｆ，１５ｆ・・・を形成する（図１２Ｂ）。主メタル下側層１５ｆ，１５ｆ・・・の材料は主メタル層１５，１５・・・と同様（Ｎｉ）とし、電解めっきにより形成する。これら主メタル下側層１５ｆ，１５ｆ・・・については、主メタル層１５，１５・・・よりも高さが低くなるように形成する。

さらに、マスクＭ３を除去（図１２Ｃ）した上で、開口Ｍ４Ｋ，Ｍ４Ｋ・・・を有するマスクＭ４を形成する（図１３Ａ）。開口Ｍ４Ｋ，Ｍ４Ｋ・・・は、マスクＭ１の開口Ｍ１Ｋ，Ｍ１Ｋ・・・と同様の位置に形成し、さらにその径も開口Ｍ１Ｋ，Ｍ１Ｋ・・・と同じにする。

次いで、開口Ｍ４Ｋ，Ｍ４Ｋ・・・内に主メタル上側層１５ｓ，１５ｓ・・・を形成する（図１３Ｂ）。主メタル上側層１５ｓ，１５ｓ・・・としても主メタル層１５，１５・・・と同材料（Ｎｉ）とし、電解めっきにより形成する。主メタル上側層１５ｓ，１５ｓ・・・は、例えばその高さが「主メタル層１５の高さ−主メタル下側層１５ｆの高さ」となるように形成する。
これにより、先の図８乃至図１１で説明した手法を採る場合と同様に、庇部１５Ａ，１５Ａ・・・を有する主メタル層１５，１５・・・を形成することができる。

なお、主メタル上側層１５ｓ，１５ｓ・・・の形成を行った以降は、図１３Ｃに示すように半田層１７’，１７’・・・を形成した後、図１１Ａ以降で説明したものと同様の手順で半導体装置１を製造する。

上記のような変形例としての手法によれば、先行例と比較して、マスクＭ３の形成及び除去の工程が追加され、主メタル層１５，１５・・・の形成工程が二工程に分割されるのみである。従って、当該変形例としての手法によっても、量産性の低下やコストアップを抑えつつ、半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を図ることができる。

また、当該変形例としての手法では、半田層１７’，１７’・・・の形成に用いるマスクＭ４の開口Ｍ４Ｋ，Ｍ４Ｋ・・・の径は開口Ｍ１Ｋ，Ｍ１Ｋ・・・と同じにでき、先の図６や図７で説明した手法のように半田バンプ１７，１７・・・の小径化や狭ピッチ化に対して不利となることはない。従って、当該変形例としての手法によっても、半田バンプ１７，１７・・・の径や形成ピッチが比較的小さくされる場合に対応して、半導体電子部品間の電気的及び機械的接続についての信頼性低下の防止を量産性の低下やコストアップを抑えつつ実現できるという優れた製造方法を提供できる。

また、これまでの説明では、実装基板２と半導体チップ３との接合に係る例を挙げたが、本技術は、例えば半導体チップ同士の接合やインターポーザとしての配線基板と半導体チップとの接合など、半導体電子部品同士の接合に対して広く好適に適用できるものである。

また、電極パット１２，１２・・・と半田バンプ１７，１７・・・との間にＵＢＭとして機能するメタル層が配される場合を例示したが、ＵＢＭ以外の他のメタル層が配される場合にも本発明は好適に適用可能である。

また、主メタル層１５，１５・・・はＮｉに限定されず、例えばＣｕやＣｒなどの他の金属材料を用いることもできる。特に、セミアディティブ工法による形成が可能な材料であることが望ましい。

また、第三層１４Ｃの材料はＴｉに限らず、ウェットエッチングによって等方性にエッチングが可能である材料であれば他の材料を用いることもできる。

＜３．本技術＞

なお、本技術は以下のような構成を採ることもできる。
（１）
パッド電極と、半田バンプと、前記パッド電極と前記半田バンプとの間に形成され前記パッド電極と接続された下地メタル層と前記下地メタル層上に形成された主メタル層とを有して構成されたパッド・半田間メタル層とを有する第１の半導体電子部品を備え、
前記主メタル層は、外縁部に庇部を有する
半導体装置。
（２）
前記半田バンプを介して前記第１の半導体電子部品と電気的及び機械的に接続された第２の半導体電子部品を備える
上記（１）に記載の半導体装置。
（３）
前記パッド・半田間メタル層がアンダーバンプメタルとして機能する
前記（１）又は（２）に記載の半導体装置。
（４）
前記半田バンプの形成ピッチが１００μｍ以下とされている
前記（１）乃至（３）の何れかに記載の半導体装置。
（５）
前記庇部の突出方向の長さが０．１μｍ〜２．５μｍとされている
前記（１）乃至（４）の何れかに記載の半導体装置。
（６）
半導体基板を有する基板部に形成されたパッド電極に接するように前記基板部上に下地メタル層を形成する下地メタル層形成工程と、
前記下地メタル層上における前記パッド電極の形成位置に対応する位置に対して主メタル層を形成する主メタル層形成工程と、
前記主メタル層上に半田層を形成する半田層形成工程と、
前記主メタル層をマスクとして前記下地メタル層をエッチングする下地メタル層エッチング工程とを有し、
前記主メタル層形成工程では、
外縁部に庇部を有する前記主メタル層を形成する
半導体装置の製造方法。
（７）
前記主メタル層形成工程では、
前記庇部の突出方向の長さが０．５μｍ〜５μｍとなるように前記主メタル層を形成する
前記（６）に記載の半導体装置の製造方法。
（８）
前記下地メタル層エッチング工程では、
前記下地メタル層と前記庇部の双方をエッチング可能な薬液であって前記下地メタル層に対するエッチングレートよりも前記庇部に対するエッチングレートが遅い薬液を使用してエッチングを行う
前記（６）又は（７）に記載の半導体装置の製造方法。
（９）
前記下地メタル層形成工程では、
最上層とその下層とがそれぞれ異なる材料で構成された前記下地メタル層を形成し、
前記主メタル層形成工程では、
前記パッド電極の形成位置に対応した位置に開口を有するマスクを前記下地メタル層上に施し、
前記マスクが施された状態で前記下地メタル層の前記最上層を選択的に除去するエッチングを施した後、前記開口内に前記主メタル層を形成する
前記（６）乃至（８）の何れかに記載の半導体装置の製造方法。
（１０）
前記下地メタル層形成工程及び前記主メタル層形成工程によって前記下地メタル層と前記主メタル層とで成るメタル層をセミアディティブ工法で形成する
前記（６）乃至（９）の何れかに記載の半導体装置の製造方法。

１…半導体装置、２…実装基板、２Ａ…基板部、３…半導体チップ、１１…半導体基板、１２…パッド電極、１４…シードメタル層、１４’…シードメタル形成層、１４Ｃ…第三層、１５…主メタル層、１５Ａ，１５Ａ’…庇部、１７…半田バンプ、１７’…半田層、Ｍ１…マスク、Ｍ１Ｋ…開口

Claims (10)

1. パッド電極と、半田バンプと、前記パッド電極と前記半田バンプとの間に形成され前記パッド電極と接続された下地メタル層と前記下地メタル層上に形成された主メタル層とを有して構成されたパッド・半田間メタル層とを有する第１の半導体電子部品を備え、
   前記主メタル層は、外縁部に庇部を有する
   半導体装置。
2. 前記半田バンプを介して前記第１の半導体電子部品と電気的及び機械的に接続された第２の半導体電子部品を備える
   請求項１に記載の半導体装置。
3. 前記パッド・半田間メタル層がアンダーバンプメタルとして機能する
   請求項１に記載の半導体装置。
4. 前記半田バンプの形成ピッチが１００μｍ以下とされている
   請求項１に記載の半導体装置。
5. 前記庇部の突出方向の長さが０．１μｍ〜２．５μｍとされている
   請求項１に記載の半導体装置。
6. 半導体基板を有する基板部に形成されたパッド電極に接するように前記基板部上に下地メタル層を形成する下地メタル層形成工程と、
   前記下地メタル層上における前記パッド電極の形成位置に対応する位置に対して主メタル層を形成する主メタル層形成工程と、
   前記主メタル層上に半田層を形成する半田層形成工程と、
   前記主メタル層をマスクとして前記下地メタル層をエッチングする下地メタル層エッチング工程とを有し、
   前記主メタル層形成工程では、
   外縁部に庇部を有する前記主メタル層を形成する
   半導体装置の製造方法。
7. 前記主メタル層形成工程では、
   前記庇部の突出方向の長さが０．５μｍ〜５μｍとなるように前記主メタル層を形成する
   請求項６に記載の半導体装置の製造方法。
8. 前記下地メタル層エッチング工程では、
   前記下地メタル層と前記庇部の双方をエッチング可能な薬液であって前記下地メタル層に対するエッチングレートよりも前記庇部に対するエッチングレートが遅い薬液を使用してエッチングを行う
   請求項６に記載の半導体装置の製造方法。
9. 前記下地メタル層形成工程では、
   最上層とその下層とがそれぞれ異なる材料で構成された前記下地メタル層を形成し、
   前記主メタル層形成工程では、
   前記パッド電極の形成位置に対応した位置に開口を有するマスクを前記下地メタル層上に施し、
   前記マスクが施された状態で前記下地メタル層の前記最上層を選択的に除去するエッチングを施した後、前記開口内に前記主メタル層を形成する
   請求項６に記載の半導体装置の製造方法。
10. 前記下地メタル層形成工程及び前記主メタル層形成工程によって前記下地メタル層と前記主メタル層とで成るメタル層をセミアディティブ工法で形成する
    請求項６に記載の半導体装置の製造方法。

Images