JP2012080043A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012080043A
JP2012080043A JP2010226676A JP2010226676A JP2012080043A JP 2012080043 A JP2012080043 A JP 2012080043A JP 2010226676 A JP2010226676 A JP 2010226676A JP 2010226676 A JP2010226676 A JP 2010226676A JP 2012080043 A JP2012080043 A JP 2012080043A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
solder
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010226676A
Other languages
English (en)
Inventor
Shunei Yamaguchi
俊英 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010226676A priority Critical patent/JP2012080043A/ja
Priority to US13/253,611 priority patent/US20120086124A1/en
Publication of JP2012080043A publication Critical patent/JP2012080043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】はんだボールを鉛フリーはんだにより構成した場合であっても、半導体装置の実装時の応力に起因する絶縁膜の破壊の発生を抑制する。
【解決手段】本実施形態に係る半導体装置は、電極（電極パッド７）と、電極上に形成され電極を露出させる開口５ａを有する絶縁膜（例えば、保護樹脂膜５）と、を有する。半導体装置は、更に、絶縁膜の上に形成され開口５ａを介して電極と接続しているアンダーバンプメタル（ＵＢＭ層３）と、アンダーバンプメタル上に形成されたはんだボール１と、を有する。はんだボール１の下端の外形線１ａが、アンダーバンプメタルの外形線３ａの内側に位置している。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
電極上にはんだボールを有する半導体装置をフリップチップ接続により配線基板に実装する技術がある。実装の際には、はんだボールを配線基板側の電極と対向配置した状態で、はんだボールを加熱により溶融させた後に冷却する。つまり、実装時にはヒートサイクルが発生する。
特許文献１には、電子部品実装時におけるヒートサイクルによりはんだバンプに発生するストレスを軽減するために、電極（同文献の端子電極）と、はんだバンプの下側のバリアメタル層と、の間に樹脂層を挿入したバンプ構造が記載されている。
特許文献２には、アンダーバンプメタルと電極（同文献の最上層メタル）との間に複数のポリイミド層を挿入し、且つ、複数のポリイミド層を上層になるほど軟らかくなるようにした構造の半導体装置が記載されている。
特開平０６−１７７１３４号公報 特開２００９−２１２３３２号公報
ところで、はんだボールの材料として近年需要が拡大している鉛フリーはんだは、鉛を含有するはんだと比べて展性が低い。このため、鉛フリーはんだによりはんだボールを構成した場合、鉛を含有するはんだを用いる場合と比べて、半導体装置の実装時の応力によるストレスがより深刻となる。
特許文献１、２の構造では、はんだボールを鉛フリーはんだにより構成した場合に、絶縁膜の破壊（例えば、ポリイミドクラック）の進行は緩和できるかも知れないが、その発生を抑制することは困難である。
このように、はんだボールを鉛フリーはんだにより構成した場合であっても、半導体装置の実装時の応力に起因する絶縁膜の破壊の発生を抑制すること、は困難だった。
本発明は、電極と、
前記電極上に形成され、前記電極を露出させる開口を有する絶縁膜と、
前記絶縁膜の上に形成され、前記開口を介して前記電極と接続しているアンダーバンプメタルと、
前記アンダーバンプメタル上に形成されたはんだボールと、
を有し、
前記はんだボールの下端の外形線が、前記アンダーバンプメタルの外形線の内側に位置していることを特徴とする半導体装置を提供する。
この半導体装置によれば、アンダーバンプメタル上に形成されたはんだボールの下端の外形線が、アンダーバンプメタルの外形線の内側に位置しているので、はんだボールの下端部の周縁部に集中する応力が、アンダーバンプメタルを介して絶縁膜に伝達する際に、その応力をアンダーバンプメタルにより緩和することができる。
よって、絶縁膜の破断等を抑制することができ、更に、絶縁膜の破断等を起点として、絶縁膜よりも下層の膜に破断等が発生してしまうことも抑制できる。
このように、はんだボールを鉛フリーはんだにより構成した場合であっても、半導体装置の実装時の応力に起因する絶縁膜の破壊の発生を抑制することができる。
また、本発明は、電極上に、該電極を露出させる開口を有する絶縁膜を形成する工程と、
前記絶縁膜の上に、前記開口を介して前記電極と接続するようにアンダーバンプメタルを形成する工程と、
前記アンダーバンプメタル上にはんだボールを形成する工程と、
を有し、
前記はんだボールの下端の外形線が、前記アンダーバンプメタルの外形線の内側に位置するように、前記アンダーバンプメタルを形成する工程、並びに、前記はんだボールを形成する工程を行うことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、はんだボールを鉛フリーはんだにより構成した場合であっても、半導体装置の実装時の応力に起因する絶縁膜の破壊の発生を抑制することができる。
実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置のはんだボールの下端の外形線とアンダーバンプメタルの外形線との平面的な位置関係を示す図である。 実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。 比較例に係る半導体装置の断面図である。 比較例に係る半導体装置のはんだボールの下端の外形線とアンダーバンプメタルの外形線との平面的な位置関係を示す図である。 比較例に係る半導体装置の問題点を示す断面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１及び図３は実施形態に係る半導体装置の断面図、図２は実施形態に係る半導体装置のはんだボール１の下端の外形線１ａとアンダーバンプメタルの外形線３ａとの平面的な位置関係を示す図である。本実施形態に係る半導体装置は、電極（電極パッド７）と、電極上に形成され、電極を露出させる開口５ａを有する絶縁膜（例えば、保護樹脂膜５）と、絶縁膜の上に形成され、開口５ａを介して電極と接続しているアンダーバンプメタル（ＵＢＭ層３）と、アンダーバンプメタル上に形成されたはんだボール１と、を有し、はんだボール１の下端の外形線１ａが、アンダーバンプメタルの外形線３ａの内側に位置している。以下、詳細に説明する。
図１に示すように、半導体装置の最上層配線は、電極パッド７を含んでいる。この最上層配線は、半導体装置が有する多層配線層１６（後述）の最上層の層間絶縁膜９上に形成されている。電極パッド７を含む最上層配線上には、カバー窒化膜６が形成され、このカバー窒化膜６には、電極パッド７を露出させる開口６ａが形成されている。カバー窒化膜６上及び開口６ａ内の電極パッド７上には、保護樹脂膜５が形成され、この保護樹脂膜５には、電極パッド７を露出させる開口５ａが形成されている。保護樹脂膜５上及び開口５ａ内の電極パッド７上には、バリアメタルとしてのＴｉ膜４が形成されている。Ｔｉ膜４上にはＣｕ膜１０が形成されている。このＣｕ膜１０上にはＵＢＭ層３が形成されている。
ＵＢＭ層３は、例えば、Ｎｉ層である。
ＵＢＭ層３上には金属膜が形成されている。この金属膜は、はんだ（はんだボール１）に対する濡れ性がＵＢＭ層３より良い材料により構成されている。具体的には、この金属膜は、例えば、Ｃｕ膜２である。図２に示すように、Ｃｕ膜２の外形線２ａは、ＵＢＭ層３の外形線３ａの内側に位置している。はんだボール１は、Ｃｕ膜２の全面上に接するように設けられ、且つ、Ｃｕ膜２の外側にははみ出していない。このため、図２に示すように、はんだボール１の下端の外形線１ａも、ＵＢＭ層３の外形線３ａの内側に位置している。換言すれば、ＵＢＭ層３は、はんだボール１の下端の外形線１ａよりも外方にまで延出している。なお、本実施形態の場合、はんだボール１の下端の外形線１ａは、換言すれば、はんだボール１とその下のＣｕ膜２との接合面の外形線である。
ここで、ＵＢＭ層３の径（例えば直径）は、はんだボール１の下端の径（直径）よりも、１０μｍ以上大きいことが好ましい。更に、ＵＢＭ層３の径（例えば直径）は、はんだボール１の下端の径（直径）の１．１倍以上であることが好ましい。また、はんだボール１は、ＵＢＭ層３の中心に位置していることが好ましい。
また、はんだボール１は、鉛はんだにより構成されていても良いし、鉛フリーはんだにより構成されていても良い。鉛フリーはんだとしては、例えば、Ｓｎ−Ａｇはんだ、或いは、Ｓｎ−Ａｇ−Ｃｕはんだが挙げられる。
次に、図３を参照して、最上層配線よりも下側の構成について説明する。
シリコン基板などの基板１１上にトランジスタ１２が形成され、基板１１上にはトランジスタ１２を覆うように最下層の層間絶縁膜１３が形成されている。この層間絶縁膜１３は、例えば、ＳｉＯ２により構成されている。この層間絶縁膜１３には、コンタクト１４が埋め込まれている。
層間絶縁膜１３上には、配線層絶縁膜１５が形成され、この配線層絶縁膜１５には、多層配線層１６の最下層の配線１７が埋め込み形成されている。なお、トランジスタ１２は、コンタクト１４を介して多層配線層１６の最下層の配線１７と電気的に接続されている。
配線層絶縁膜１５上には、層間絶縁膜１８が形成され、この層間絶縁膜１８には、ビア１９が埋め込み形成されている。層間絶縁膜１８上には、配線層絶縁膜２０が形成され、この配線層絶縁膜２０には、配線２１が埋め込み形成されている。配線層絶縁膜２０上には、層間絶縁膜２２が形成され、この層間絶縁膜２２には、ビア２３が埋め込み形成されている。層間絶縁膜２２上には、配線層絶縁膜２４が形成され、この配線層絶縁膜２４には、配線２５が埋め込み形成されている。配線層絶縁膜２４上には、層間絶縁膜２６が形成され、この層間絶縁膜２６には、ビア２７が埋め込み形成されている。層間絶縁膜２６上には、配線層絶縁膜２８が形成され、この配線層絶縁膜２８には、配線２９が埋め込み形成されている。配線層絶縁膜２８上には、層間絶縁膜９が形成され、この層間絶縁膜９には、ビア３１が埋め込み形成されている。そして、層間絶縁膜９上に、電極パッド７を含む最上層配線が形成されている。
なお、最上層配線（電極パッド７を含む）及び最上層のビア３１は、例えば、Ａｌにより構成され、それ以外の配線及びビア（配線２９、２５、２１、１７、ビア２７、２３、１９）はＣｕにより構成されている。
また、層間絶縁膜１８、２２、配線層絶縁膜１５、２０、２４は、Ｌｏｗ−ｋ膜（低誘電率絶縁膜）により構成されていることが好ましい。Ｌｏｗ−ｋ膜は、半導体素子を接続する多層配線間の容量を低減するために使用されるものであり、シリコン酸化膜（比誘電率３．９〜４．５）よりも比誘電率の低い材料を指す。Ｌｏｗ−ｋ膜は、多孔質絶縁膜であっても良い。多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔質化して比誘電率を小さくした材料や、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、有機シリカ膜、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＴＭ）などを多孔質化して比誘電率を小さくした材料などがある。
また、層間絶縁膜２６、９及び配線層絶縁膜２８は、例えば、ＳｉＯ２により構成されている。また、カバー窒化膜６は、例えば、ＳｉＯＮにより構成されている。
また、保護樹脂膜５は、例えば、ポリイミド膜である。
次に、本実施形態に係る半導体装置の製造方法を説明する。図４乃至図８はこの製造方法を説明するための一連の工程を示す断面図である。
本実施形態に係る半導体装置の製造方法は、電極（電極パッド７）上に、該電極を露出させる開口５ａを有する絶縁膜（例えば、保護樹脂膜５）を形成する工程と、絶縁膜の上に、開口５ａを介して電極と接続するようにアンダーバンプメタル（ＵＢＭＳ層３）を形成する工程と、アンダーバンプメタル上にはんだボール１を形成する工程と、を有する。はんだボール１の下端の外形線１ａが、アンダーバンプメタルの外形線３ａの内側に位置するように、アンダーバンプメタルを形成する工程、並びに、はんだボール１を形成する工程を行う。以下、詳細に説明する。
先ず、一般的な半導体製造プロセスにより、基板１１上にトランジスタ１２を形成し、更に、トランジスタ１２上に、上述した構成の多層配線層１６を形成する。この多層配線層１６の最上層の配線は、電極パッド７を含む。この電極パッド７上にカバー窒化膜６を形成し、このカバー窒化膜６には電極パッド７を露出させる開口６ａを形成する。更に、電極パッド７上及びカバー窒化膜６上に保護樹脂膜５を形成し、この保護樹脂膜５にも電極パッド７を露出させる開口５ａを形成する（図４）。
次に、電極パッド７上及び保護樹脂膜５上に、バリア膜としてのＴｉ膜４をスパッタ等により成膜する。更に、Ｔｉ膜４上に、Ｃｕ膜１０をスパッタ等により成膜する（図５）。なお、ＵＢＭ層３をめっきにより形成する場合、Ｃｕ膜１０はめっきのシードとなる。
次に、Ｃｕ膜１０上にＵＢＭ層３を形成する。ＵＢＭ層３を形成するには、Ｃｕ膜１０上にレジストマスク（図示略）を形成し、このレジストマスクに、ＵＢＭ層３の形成範囲と対応する開口を形成する。そして、この開口内に、めっき（電解めっき）などの手法によって、ＵＢＭ層３を形成する。ここで、ＵＢＭ層３の寸法は、後に形成されるはんだ層３２（図７）よりも大径に設定する。このためには、ＵＢＭ層３の形成に用いられるレジストマスクの開口を、はんだ層３２の形成用のレジストマスク（後述）よりも大口径にする。ＵＢＭ層３の形成後、ＵＢＭ層３の形成に用いたレジストマスクの開口内に、Ｃｕ膜２を成膜する。その後、このレジストマスクを除去する（図６）。
次に、図７に示すようにＣｕ膜２上にはんだ層３２をめっき（電解めっき）により形成する。このためには、例えば、ＵＢＭ層３の形成用のレジストマスクよりも小口径の開口を有するレジストマスク（図示略）をＣｕ膜２上及びＣｕ膜１０上に形成し、このレジストマスクの開口内にはんだ層３２をめっき（電解めっき）により形成する。その後、このレジストマスクを除去する。
次に、図８に示すように、全面ウェットエッチングを行うことによって、はんだ層３２から露出しているＣｕ膜２と、ＵＢＭ層３から露出しているＣｕ膜１０及びＴｉ膜４と、を除去する。
次に、はんだ層３２を加熱しリフローさせることによって、はんだボール１を形成する（図１）。こうして、本実施形態に係る半導体装置が得られる。
なお、はんだボール１は、はんだとの濡れ性が良いＣｕ膜２の上面に接触するように形成され、ＵＢＭ層３の上面には接触していない。
ここで、比較例に係る半導体装置を説明する。図９は比較例に係る半導体装置の断面図、図１０は比較例に係る半導体装置のはんだボール１の下端の外形線１ａとＵＢＭ層３の外形線３ａとの平面的な位置関係を示す図、図１１は比較例に係る半導体装置の問題点を示す断面図である。
図９及び図１０に示すように、比較例に係る半導体装置は、ＵＢＭ層３の外形線３ａとＣｕ膜２の外形線２ａとが平面視において一致し、はんだボール１の下端の外形線１ａがＣｕ膜１０の外形線とほぼ一致し、外形線１ａと外形線３ａとが平面視においてほぼ一致している点でのみ上記の実施形態に係る半導体装置と相違し、その他の点では実施形態に係る半導体装置と同様に構成されている。
比較例に係る半導体装置の場合、はんだボール１をリフローさせて半導体装置を実装基板に実装した後の冷却の過程で、半導体装置と実装基板との線膨張係数差に起因する応力がＵＢＭ層３の周縁部に集中する。なぜなら、ＵＢＭ層３の外形線３ａとはんだボール１の外形線１ａとは平面視においてほぼ一致しているからである。このため、図１１に示すように、例えば、保護樹脂膜５においてＵＢＭ層３の周縁部の直下に位置する部分に破断３５が生じたり、はんだボール１においてＵＢＭ層３の周縁部の上に位置する部分に破断３６が生じたりする。更に、保護樹脂膜５に発生した破断３５を起点として、下層のＬｏｗ−ｋ膜（層間絶縁膜１８、２２、配線層絶縁膜１５、２０、２４：図３参照）にも破断が生じることがある。下層配線の破断は、ＳＡＴ観察（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ）により観察することができ、ホワイトバンプ（Ｗｈｉｔｅ Ｂｕｍｐ）或いはホワイトスポット（Ｗｈｉｔｅ Ｓｐｏｔ）などと称される。
近年、欧州連合でなまり、水銀、カドミウム等を電子機器に使用することが原則禁止となり、はんだボール１は鉛はんだから鉛フリーはんだへの移行が望まれている。鉛はんだは展性が高いため、応力を吸収する性能が高いが、鉛フリーはんだは鉛はんだよりも展性が低いため、応力を吸収する性能が低い。このため、上述のような膜破断やはんだボール１の破断が生じやすい。
これに対し、本実施形態に係る半導体装置では、図１及び図２に示すように、はんだボール１の下端の外形線１ａが、ＵＢＭ層３の外形線３ａの内側に位置している。換言すれば、ＵＢＭ層３がはんだボール１の下端よりも外方に延出している。このため、はんだボール１の外形線１ａと保護樹脂膜５との間にＵＢＭ層３が介在し、はんだボール１の周縁部から保護樹脂膜５へ伝達される応力がＵＢＭ層３により緩和される。その結果、保護樹脂膜５における破断の発生を抑制できる。よって、保護樹脂膜５の破断を起点とする下層のＬｏｗ−ｋ膜（層間絶縁膜１８、２２、配線層絶縁膜１５、２０、２４：図３参照）の破断も抑制できる。また、はんだボール１においてＵＢＭ層３の周縁部の上に位置する部分の破断も抑制できる。
以上のような実施形態によれば、ＵＢＭ層３上に形成されたはんだボール１の下端の外形線１ａが、ＵＢＭ層３の外形線３ａの内側に位置しているので、はんだボール１の下端部の周縁部に集中する応力が、ＵＢＭ層３を介して保護樹脂膜５に伝達する際に、その応力をＵＢＭ層３により緩和することができる。
よって、保護樹脂膜５の破断を抑制することができ、更に、保護樹脂膜５の破断を起点として、保護樹脂膜５よりも下層の膜に破断が発生してしまうことも抑制できる。
このように、はんだボール１を鉛フリーはんだにより構成した場合であっても、半導体装置の実装時の応力に起因する保護絶縁膜５の破壊の発生を抑制することができる。
また、特許文献１、２の構造では、応力緩和のために、はんだバンプと電極との間に樹脂層を挿入する必要があることから、半導体装置の厚みが増大してしまうので、パッケージへ実装することが難しくなる。これに対し、本実施形態では、応力緩和用の層構造を追加することなく、半導体装置の実装時の応力を緩和することができるため、半導体装置の厚みを抑制することができる。
上記の実施形態では、ＵＢＭ層３上にＣｕ膜２を形成し、このＣｕ膜２上にはんだ層３２を形成する例を説明したが、ＵＢＭ層３上に、Ｃｕ膜２の代わりにＮｉ膜（図示略：ＵＢＭ層３と同じ金属材料からなる金属膜）を形成し、このＮｉ膜上にはんだ層３２を形成しても良い。この場合、はんだボール１の下端の外形線１ａは、換言すれば、はんだボール１とその下のＮｉ膜との接合面の外形線である。この場合、Ｎｉ膜とはんだ層３２とを順次形成した後で、Ｎｉ膜及びはんだ層３２の形成に用いたレジストマスクを除去し、その後、はんだ層３２をリフローさせてはんだボール１を形成する。ここで、Ｎｉ層のめっき成長と、はんだ層３２のめっき成長とは、それぞれ別のチャンバ内で行うが、Ｎｉ層のめっき成長からはんだ層３２のめっき成長への切り換え時には、Ｎｉ層の表面が大気に曝される場合がある。Ｎｉ層の表面が大気に曝される時間が例えば数秒以内であれば、特に問題なくＮｉ層上にはんだ層３２をめっき成長することができる。ただし、Ｎｉ層の表面が大気に曝される時間が長引けば、Ｎｉ層の表面が緩やかに酸化していくため、Ｎｉ層上へのはんだ層３２のめっき成長が困難となる。また、Ｎｉ膜及びはんだ層３２の形成に用いるレジストマスクは、ＵＢＭ層３の形成に用いるレジストマスクよりも小口径の開口を有するものとし、Ｎｉ膜及びはんだ層３２の外形線が平面視においてＵＢＭ層３の外形線３ａの内側に位置するようにする。つまり、図８に示すＣｕ膜２と同じ形状のＮｉ膜を形成し、図８に示すのと同じ形状のはんだ層３２を形成する。その後、レジストマスクを除去するためのウェット処理により、Ｎｉ膜及びはんだ層３２から露出しているＵＢＭ層３の表面が酸化される。この酸化されたＵＢＭ層３の表面は、はんだに対する濡れ性が良くないため、はんだ層３２をリフローさせた際に、この酸化されたＵＢＭ層３の表面にははんだボール１が接触しないようにすることができる。その結果、この場合にも、図１に示すのと同様の形状のはんだボール１を形成することができる。
また、上記の実施形態では、はんだ層３２をめっき法により形成する例を説明したが、はんだ層３２は、印刷により形成しても良い。この場合、図６の工程の後で、Ｃｕ膜２上に印刷版を配置し、この印刷版を介してスキージによってはんだ層３２の材料をはんだ層３２の形成領域に埋め込むことによって、図７に示すようにはんだ層３２を形成する。
また、上記の実施形態では、ＵＢＭ層３及びＣｕ膜２をめっき成長する例を説明したが、ＵＢＭ層３及びＣｕ膜２はスパッタにより成長しても良い。
１ はんだボール
１ａ 外形線
２ Ｃｕ膜
２ａ 外形線
３ ＵＢＭ層
３ａ 外形線
４ Ｔｉ膜
５ 保護樹脂膜
５ａ 開口
６ カバー窒化膜
６ａ 開口
７ 電極パッド
９ 層間絶縁膜
１０ Ｃｕ膜
１１ 基板
１２ トランジスタ
１３ 層間絶縁膜
１４ コンタクト
１５ 配線層絶縁膜
１６ 多層配線層
１７ 配線
１８ 層間絶縁膜
１９ ビア
２０ 配線層絶縁膜
２１ 配線
２２ 層間絶縁膜
２３ ビア
２４ 配線層絶縁膜
２５ 配線
２６ 層間絶縁膜
２７ ビア
２８ 配線層絶縁膜
２９ 配線
３１ ビア
３２ はんだ層
３５ 破断
３６ 破断

Claims (11)

  1. 電極と、
    前記電極上に形成され、前記電極を露出させる開口を有する絶縁膜と、
    前記絶縁膜の上に形成され、前記開口を介して前記電極と接続しているアンダーバンプメタルと、
    前記アンダーバンプメタル上に形成されたはんだボールと、
    を有し、
    前記はんだボールの下端の外形線が、前記アンダーバンプメタルの外形線の内側に位置していることを特徴とする半導体装置。
  2. 前記アンダーバンプメタル上に形成された金属膜を更に備え、
    前記金属膜は、はんだに対する濡れ性が前記アンダーバンプメタルよりも良く、且つ、前記金属膜の外形線は、前記アンダーバンプメタルの外形線の内側に位置し、
    前記はんだボールは前記金属膜上に接触していることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属膜は、Ｃｕ、又は、前記アンダーバンプメタルと同じ金属材料からなることを特徴とする請求項２に記載の半導体装置。
  4. 前記はんだボールが前記金属膜の全面に接触していることを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記アンダーバンプメタルの径が、前記はんだボールの下端の径よりも、１０μｍ以上大きいことを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
  6. 前記アンダーバンプメタルの径が、前記はんだボールの下端の径の１．１倍以上であることを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
  7. 前記アンダーバンプメタルはＮｉ層であることを特徴とする請求項１乃至６の何れか一項に記載の半導体装置。
  8. 前記はんだボールは鉛フリーはんだにより構成されていることを特徴とする請求項１乃至７の何れか一項に記載の半導体装置。
  9. 前記鉛フリーはんだは、Ｓｎ−Ａｇはんだ、又は、Ｓｎ−Ａｇ−Ｃｕはんだであることを特徴とする請求項８に記載の半導体装置。
  10. 前記電極よりも下層に位置する層間絶縁膜を有し、当該層間絶縁膜がＬｏｗ−ｋ膜により構成されていることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
  11. 電極上に、該電極を露出させる開口を有する絶縁膜を形成する工程と、
    前記絶縁膜の上に、前記開口を介して前記電極と接続するようにアンダーバンプメタルを形成する工程と、
    前記アンダーバンプメタル上にはんだボールを形成する工程と、
    を有し、
    前記はんだボールの下端の外形線が、前記アンダーバンプメタルの外形線の内側に位置するように、前記アンダーバンプメタルを形成する工程、並びに、前記はんだボールを形成する工程を行うことを特徴とする半導体装置の製造方法。
JP2010226676A 2010-10-06 2010-10-06 半導体装置及び半導体装置の製造方法 Pending JP2012080043A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010226676A JP2012080043A (ja) 2010-10-06 2010-10-06 半導体装置及び半導体装置の製造方法
US13/253,611 US20120086124A1 (en) 2010-10-06 2011-10-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010226676A JP2012080043A (ja) 2010-10-06 2010-10-06 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012080043A true JP2012080043A (ja) 2012-04-19

Family

ID=45924498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226676A Pending JP2012080043A (ja) 2010-10-06 2010-10-06 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120086124A1 (ja)
JP (1) JP2012080043A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9391036B2 (en) 2013-06-11 2016-07-12 Sony Corporation Semiconductor device and manufacturing method thereof
JP2016213238A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016225460A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
KR20150118062A (ko) * 2012-07-31 2015-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 그리드 어레이를 위한 솔더 범프
KR101591632B1 (ko) 2012-07-31 2016-02-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 그리드 어레이를 위한 솔더 범프
US9711472B2 (en) 2012-07-31 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US10134701B2 (en) 2012-07-31 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9391036B2 (en) 2013-06-11 2016-07-12 Sony Corporation Semiconductor device and manufacturing method thereof
JP2016213238A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016225460A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20120086124A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
JP2012204788A (ja) 半導体装置及び半導体装置の製造方法
US11004817B2 (en) Semiconductor device and method for manufacturing the same
KR100674211B1 (ko) 반도체 장치
TWI449140B (zh) 積體電路裝置及封裝組件
US7745931B2 (en) Semiconductor device and manufacturing method thereof
KR100687274B1 (ko) 반도체장치
TWI582930B (zh) 積體電路裝置及封裝組件
JP2011166072A (ja) 半導体装置及びその製造方法
KR101095409B1 (ko) 반도체 장치
WO2011058680A1 (ja) 半導体装置
TWI462199B (zh) 凸塊結構及其製作方法
JP2009200067A (ja) 半導体チップおよび半導体装置
JP2010062178A (ja) 半導体装置
JP2006303036A (ja) 半導体装置
JP6152434B2 (ja) 半導体装置
JP5375354B2 (ja) 半導体素子及びその製造方法
JP5873146B2 (ja) 半導体装置
JP5020051B2 (ja) 半導体装置
JP2010192938A (ja) 半導体装置
JP2006202882A (ja) 半導体装置およびその製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP4769926B2 (ja) 半導体装置及びその製造方法
JP2011029226A (ja) 半導体装置およびその製造方法
JP2011034988A (ja) 半導体装置