JP3210547B2 - 電気めっきはんだ端子およびその製造方法 - Google Patents
電気めっきはんだ端子およびその製造方法Info
- Publication number
- JP3210547B2 JP3210547B2 JP14186495A JP14186495A JP3210547B2 JP 3210547 B2 JP3210547 B2 JP 3210547B2 JP 14186495 A JP14186495 A JP 14186495A JP 14186495 A JP14186495 A JP 14186495A JP 3210547 B2 JP3210547 B2 JP 3210547B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- metal
- crcu
- improved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Multi-Conductor Connections (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
パッケージングに使用されるはんだ相互接続に関し、詳
細には改良型のはんだ端子メタライゼーションに関す
る。
続という用語が、半導体、コンデンサ、レーザなどの能
動デバイスをセラミック基板または有機ボードに電気的
に接続する構造または方法を記述するのに用いられてい
る。ハード接続または半永久的接続と呼ばれるあるタイ
プの相互接続では、低融点はんだ合金を使用する。これ
は、ピンやソケットなどの取外し可能な接続とは対照的
である。
の分野における重要な部分である。フリップ・チップ接
合では、シリコンおよびセラミック基板または有機ボー
ド上の対応する端子をはんだボールまたははんだ柱を用
いて接合することにより、セラミック基板または有機ボ
ードと回路付きシリコン・チップとの間に電気的および
物理的接続を確立する。以下の議論では、シリコン・チ
ップ、セラミック基板または有機ボードを指すのに「基
板」という用語を使用する。ボール用のはんだ材料は通
常デバイスまたは基板上、ときにはその両者上の端子メ
タライゼーションの所に形成される。はんだ付け端子の
製作は、超小型電子回路の重要な一製造工程である。
り重要ではなく、フィーチャが比較的大きな(ミリメー
トルのオーダ)応用例では、ディップはんだ付け、スク
リーンはんだ付けまたはスプレイはんだ付けが使用でき
る。はんだの体積と組成を厳密に制御する必要がある
(変動率25%未満)クリティカルな応用例では、金属
マスクまたはレジスト・マスクを通じたはんだの蒸着、
あるいはレジスト・マスクを通じたはんだの蒸着によっ
てはんだ端子を製作する。一般に、基板上のはんだ端子
は、端子メタライゼーションと呼ばれるメタライズ層
と、接合材料本体(通常ははんだ)との2つの部分から
なると考えることができる。アルミニウム、クロム、モ
リブデン、タングステンなど、デバイスおよび基板上の
配線に使用される相互接続金属は、はんだで濡れず、か
つはんだと制御された形で化学的に反応しないために適
していないので、通常は別々の端子メタライゼーション
が必要である。米国特許第3633076号は、はんだ
相互接続を教示しているが、そこでははんだ端子のメタ
ライゼーション要件が、導電性、接着/機械安定性、付
着しやすさと光処理のしやすさ、はんだ性、および処理
における材料安定性として列挙されている。上記米国特
許はさらに、これらいくつかの対立する要件を満足する
ために、半導体上で3層のメタライゼーションを使用す
ることを教示している。これらの要件は今日でも有効で
あるが、超大規模集積デバイスに対して新しい要件が発
生している。新しい要件のいくつかを挙げると、非常に
多数の端子(入出力数の増大に対応して)、端子の正確
な配置、高い機械安定性(応力や接着力など)、および
低い欠陥レベルがある。たとえば、端子メタライゼーシ
ョンによる応力が、メタライゼーションの下の薄い絶縁
膜中に亀裂を発生させることが判明している(米国特許
第4434434号)。上記特許は、段付き層状端子メ
タライゼーションが、下にある脆い絶縁膜中での亀裂の
形成を減少できると教示している。ヘルジク(Herd
zik)他(IBMテクニカル・ディスクロージャ・ブ
ルテン、p.1979、vol.10、No.12、1
968年5月)は、はんだのリフロー時にAlがはんだ
と合金化するのを防止するためにCr、MoまたはWと
共に上層のAlを使用することを論じている。レオナー
ド(Leonard)とレヴィツ(Revitz)(I
BMテクニカル・ディスクロージャ・ブルテン、p.1
121、vol.13、No.5、1970年10月)
は、酸化したクロムをはんだ端子用のバリアとして整相
CrCu層と共に使用することを論じている。ダラル
(Dalal)とジャスパル(Jaspal)(IBM
テクニカル・ディスクロージャ・ブルテン、p.100
5、vol.20、No.3、1977年8月)は、C
rとCuの蒸着による共付着によって整相CrCu層を
形成する方法を記述している。機械的にインターロック
されたCrとCuからなる整相CrCu層は、下にある
Cr層に対しても上にある銅と銅の金属間層に対しても
良好な接着性を示した。米国特許第4840302号
は、端子を上に形成した有機絶縁体に対する接着層とし
て、CrまたはTiを単独で使用する代わりにCr−T
i合金層を使用することを教示している。上記特許は、
有機絶縁体の上にはんだ端子を形成する際に界面の破砕
が減少すると称している。
もある。カワノベ等の総括論文"Solder Bump Fabricati
on by Electrochemical Method for Flip Chip Interco
nnection"、(CH1671−7 IEEE、1981
年、pp.149〜155)は、はんだバンプと下層の
メタライゼーションを形成する、いくつかの方法を要約
している。米国特許第5162257号は、はんだバン
プを製作する方法を教示している。上記特許の方法で
は、基板の上に(銅を含む)ブランケット金属層を形成
し、最上層はクロムなどのパターン付きはんだダム層で
ある(はんだダムは、溶融時にはんだで濡れない材
料)。基板上にはんだ累積領域を形成し、はんだをリフ
ローさせてはんだダム層で覆われていない銅と反応させ
る。その後、はんだと金属間層をエッチ・マスクとし
て、はんだダム層および他のメタライゼーション層をエ
ッチングによって除去する。本出願人に譲渡された米国
特許第5268072号は、3層メタライゼーションC
r/Cr−Cu/Cuの傾斜または段付きエッジ・プロ
フィルを形成するための湿式エッチング法と乾式エッチ
ング法の組合せを教示している。
んだの作成および使用の際にぶつかった特定の問題の解
決方法を提供しようと試みたものである。しかしどの解
決方法も、様々な異なる応用例に通じるとは思えない。
というのは、大部分の相互接続端子要件はすべての用途
に共通しているが、それぞれの用途独自の要件があるか
らである。さらに、はんだ端子形成技術は容易に結果が
予測できず、メタライゼーションまたは処理の変化を確
認するのにしばしば実験による検証が必要であるのは全
く明らかである。本発明の主目的は、製造収率を高め、
はんだの信頼性を高め、それと同時により大型の基板
(たとえば200mmのシリコン・ウェハ)上により少
数のまたより多数のはんだ端子をより安いコストで形成
するように工程を拡張することである。実施例の部での
以下の具体的な議論から、多くの従来技術は本発明のこ
の主目的を十分に満たさないことが明らかになるであろ
う。
率と信頼性の改善された相互接続はんだ端子構造および
その製造方法を提供することである。
な低コストの製造方法を提供することである。
と、Cu線と薄い不動態化層とからなる多段配線を含む
基板に対するこの方法の適合性を改善することである。
法および構造を開示する。この改良型はんだ端子は、下
部金属接着層と、接着層の上面にあるCrCu層と、C
rCu層の上のはんだ接合層と、上部はんだ層とからな
る。接着層はTiWまたはTiNである。改良型端子金
属を製作する方法は、接着金属層と接着層の上のCrC
u層と、はんだ接合材の層とを付着し、その上に選択的
領域にはんだ層を形成し、はんだ領域をマスクとして使
って下にある各層をエッチングすることからなる。
図面に示した本発明についての以下のより詳細な説明か
ら明らかになろう。
サブアセンブリ(モジュール)を示す。ここで半導体チ
ップ30が複数のはんだバンプ40によってセラミック
基板10に電気的かつ物理的に接合されている。はんだ
バンプ40は一端でチップ30上の端子メタライゼーシ
ョンに接続され、他端で基板10上の端子メタライゼー
ションに接続されている。はんだバンプ40はリフロー
されて、チップ30上のはんだとセラミック基板10上
の端子メタライゼーションとの間でメタラジ結合を形成
している。通常は、接合の前に、はんだがチップ30ま
たは基板10あるいはその両者の一体部分として予め製
作される。場合によっては、チップ30または基板10
の一体部分ではないはんだプレフォームが使用されるこ
ともある。他のタイプの相互接続では、基板上の端子
が、TAB(テープ自動ボンディング)接続によって予
めはんだ付けされ、接合される。場合によっては、チッ
プの背面をセラミック基板上に装着するための熱接続部
として、リフローさせたはんだを使用し、TABボンデ
ィングまたはワイヤ・ボンディングによって電気接続を
確立することもある。ここでは具体的には示さないが、
ここで行う議論は、セラミック・グリッド・アレイ、テ
ープ・ボール・グリッド・アレイなどにも同様に適用さ
れる。ここでは、半導体チップ30上でのはんだバンプ
の形成を考えることによって本発明の諸特徴を例示する
が、上記の他の応用例の場合も基本的に同様の議論が行
えることを理解されたい。
のはんだ端子またははんだバンプ50を示す。はんだバ
ンプ50の位置と数と寸法は、通常はチップとセラミッ
ク基板の設計要件、モジュールの信頼性、およびはんだ
端子プロセスの制限条件によって決まる。VLSI論理
パッケージングで現在使用される相互接続の合計数は約
1000であり、増加が予想される。したがって単一の
端子パッドの求められる信頼性は極めて高い。
4)と呼ばれる、チップ上のはんだバンプのいくつかの
重要要素を示す(P.A.トッタ(Totta)および
R.P.ソファー(Sopher)、IBM Journal of R
esearch and Development、1969年5月、pp.2
26〜238)。図3を使って従来技術の目立った特徴
のいくつかを総括し、また本発明の重要な実施例を強調
することにする。半導体チップ30は、薄い絶縁層70
によって絶縁され不動態化された、少なくとも1段のパ
ターン付き配線60を含んでいる。絶縁層70中に、下
にある配線60に通じ、所期のはんだバンプ端子の位置
に対応する、開口75またはバイアが形成されている。
従来技術では、層80は約1000ÅのCrからなり、
絶縁層70への接着を提供すると同時に、開口75を通
して配線層60への電気接触を行う。開口75は、図3
にはバイアとして示してあるが、多くの応用例ではセラ
ミック基板中にスクリーン印刷され焼成された金属ペー
スト、またはプラスチックもしくはセラミック・ボード
中の穴のめっきによって作られた導電性接点(図示せ
ず)で置き換えることができる。層90は、通常は50
00Åないし10000Åの銅またはニッケルまたは他
の適当なはんだ可能材料であり、はんだを加熱すると反
応して、はんだとメタラジ・ボンドを形成する。中間層
85は、通常は約1500Åの整相Cr−Cuであり、
層80と90の間に形成され、必要ならば層90と層8
0の間に接着力をもたらす。ときには、はんだ層120
を付着する前の貯蔵および操作中にCu表面を酸化から
保護するため、層90の上に、約1000ÅのAuから
なる層100を形成することもある。層120は、はん
だであり、通常はPb、Bi、Sb、Sn、In、A
g、Auのうちの一種または数種を含有する。加熱して
はんだを溶融(リフロー)させると、Cu層90ははん
だ層120の少なくとも一成分と反応して、CuSn、
CuIn、CuSbなどの金属間化合物(図示せず)を
形成する。Cuとはんだの間のメタラジ反応(ウェッテ
ィングと呼ぶ)により、Cu層90の一部または全部が
金属間化合物に変換される。金属間化合物の実際の組成
は、エネルギー的に有利な化合物によって決まる。たと
えばCuとSnなど元素の位相図に、どの金属間化合物
が形成できるかに関する情報が含まれる。二元素系(二
元)の位相図は、位相図の書物に出ている。モジュール
修理のためはんだを何度もリフローさせると、Cu−S
n金属間化合物(図示せず)は厚さが成長し、粗大かつ
不連続になる。金属間化合物の一部ははんだ中に分散
し、これは「溶液による破砕」と呼ばれる(IBM J. Re
s. Development、1969年5月号、pp.286−2
96に所載のベリー(Berry)とエイムズ(Ame
s)の論文)。ベリー等は、「はんだデウェッティング
の防止は、主として破砕過程を最終的に阻害または停止
させる因子に依存する。これらの因子は、生産において
はCr−Cuフェーズインの使用によって最適化され
る。」ことを観察している。保護層100は、接合サイ
クルで完全に消費され、通常ははんだバンプ内に分散し
た、金属間化合物を形成する。
付着およびパターン形成の方法の選択は、工程の適合
性、被膜の応力、層間接着力など上記の広範な要件によ
って決まる。同時に、選択の対象となるパターン形成方
法は有限であり、追加の制限を課すことがある。
ク処理とフォトリソグラフィ、選択的領域へのはんだの
付加、ブランケット層のサブトラクティグ・エッチング
などの工程段階の組合せを使って、大型のウェーハおよ
び小型の端子フィーチャに拡張可能な低コストの製造方
法を実現する。様々な層の材質、厚さ、エッチング方法
は、収率と信頼性が高くなるように選択し最適化する。
さらに、本発明のはんだ端子の方法および構造は、異な
る層と工程の整合性を確保するように選択される。本発
明が克服すべき独特の問題は、従来技術で上層のはんだ
フィーチャをマスクとして使ってメタライゼーション層
をエッチングする時に見られた残渣欠陥と収率損であ
る。たとえば米国特許第5268072号は、CrCu
合金層とCuボンディング層の電気エッチングを教示し
ている。本明細書本文では、CrCu層の語は、Cr原
子とCu原子が合金ターゲットから付着されるか、別々
の2つのソースから整相的に共蒸着されるかにかかわら
ず、両方の原子を含むすべての被膜を含むものとする。
すなわち、CrCu合金層の語は、整相Cr−Cu層を
その定義に含む。上記米国特許の方法では、端子メタラ
イゼーションの選択された位置にはんだを追加する。は
んだバンプをマスクとして使ってCu層とCrCu層を
電解エッチングする。しかし、この特許の方法では、C
rCu層の電解エッチングによって下にあるCr層もエ
ッチングされてしまう。工程の非均一性とバッチごとの
ばらつきのために、しばしばCrCu層が完全にエッチ
ングされる前にCr層が部分的にエッチングされる。C
rCu層の電気エッチング中に電気経路として使われる
Cr層が不連続になり、それによってCrCu層の完全
な除去が妨げられ、収率損がもたらされる。電気エッチ
ング・プロセスの全体的製造可能性が損なわれる。
メタライゼーションの選択および製造における新しい工
程/材料要件に気付いた。これは、図3を用いて次のよ
うに表すことができる。上部メタライゼーション層の不
要な部分を除去して層85と90を形成するための選択
されたエッチング方法は、下にある接着層80をエッチ
ングしてはならない。この要件は、新しいエッチング方
法の開発により、あるいは図3の層80としてCrの代
わりに新しい材料を使用することによって満たすことが
できる。しかし新しい材料の選択には、新しい接着層8
0がバリア層85およびはんだボンディング層90との
組合せにおいて、上述の多数の相互に関係する要件を満
たすことが必要である。本発明者等はさらに、良好な製
造方法に対するもう1つの要件に気付いた。すなわち、
図3で接着層80をエッチングするのに使用される方法
はさらに、基板30内の領域で露出する配線層60をエ
ッチングしてはならない。この問題は、図4および図5
を参照すればより良く理解できる。
口215と、接着層240と任意選択のボンディング層
260とはんだ可能層280とからなる端子メタライゼ
ーションと、はんだ層300が示されている。以前の議
論に関して、層240はCr、層260はCrCu、層
280はCuまたはNiとすることができる。図4に
は、基板中の埋込み配線層210への故意の開口216
も示されている。開口216は意図的に露出された接点
であり、ワイヤ・ボンディングやTABなど、フリップ
・チップ相互接続以外の技法によって、または「切溝」
領域におけるプローブ試験装置によって、配線層210
に外部接続するのに使用できる。図4には、欠陥218
によって生じた故意でない開口も示されており、これは
埋込み線210の一部分を露出させる。欠陥218は、
ピンホール、エッチ欠陥、付着欠陥などである。図5
は、端子にヴァイア接点215の代わりにスタッド接点
215'を使用する以外は図4と同様である。このスタ
ッド接点プロセスでは、金属付着を使って接点開口を充
填する。意図的な開口の場合はスタッド付き表面21
6'が露出し、欠陥218の場合は欠陥のある接続21
8'が形成される。意図的な開口216は、ある種の半
導体チップで、様々な相互接続を使用する際のフレキシ
ビリティを与え、様々な基板と共に使用するために設け
られる。
よび意図しない開口が存在する場合、本発明者等は、メ
タライゼーション層240と、層240の不要な部分を
除去するために使用する方法との選択が、層210に
「適合する」、すなわち層210を攻撃せずエッチング
しないことが必要であることに気付いた。そうでない
と、製造環境において、層240の不要な部分を除去す
るためのエッチング段階で、線210の意図的な開口ま
たは欠陥開口内にある部分が部分的にまたは完全にエッ
チングされる恐れが生じる。部分的エッチングは、信頼
性の欠如をもたらし、完全なエッチングは収率損をもた
らす可能性がある。この問題は、従来技術では認識され
ず、かつ解決されない。たとえば米国特許第51622
57号は、メタライゼーション層Cr、整相Cr−Cu
およびCuではんだバンプを形成することを教示してい
るが、Cr−Cu層およびCr層のエッチングに塩酸を
ベースとするエッチング剤を使用している(第6欄、2
4〜26行目)。塩酸ベースのエッチング剤は露出した
Al表面を激しく攻撃することが知られているので、こ
の教示はAl配線を有するはんだ端子の大規模製造には
それほど適していない。本発明者等は、製造の収率を上
げるには、図4の端子メタライゼーションの付着層24
0のエッチングに使用する方法が、埋め込んだ配線層2
10と整合性がある(すなわち、それをエッチングしな
い)のでなければならないことに気付いた。下層の絶縁
体の応力による亀裂を最小限に抑えるには、エッチング
されるメタライゼーション層の幾何形状(テーパ付き輪
郭)を制御するために特有のエッチング条件が必要なの
で、エッチング条件および薬品を変更するのは必ずしも
容易ではない。
理解することができる。図6は、図3の断面図に関連す
る各工程段階を構成図で示したものである。最初の段階
505で、上部絶縁層70と接点領域75とを有する基
板30上に、1つまたは複数のブランケット・メタライ
ゼーション層を付着する。後の工程段階でブランケット
層の上から不要部分を除去すると、図3の層80と85
が形成される。実際には大部分の場合、基板30は複数
の接点領域75を有する。好ましい方法では、合金ター
ゲットからTiW層をブランケット層としてスパッタす
る。これが後の工程段階で選択的にエッチングされて、
図3の層80を形成する。TiWの付着後に、CrCu
合金ターゲットからCrCu層をスパッタ付着し、Cu
ターゲットからCu層をスパッタ付着し、後の段階でこ
のCu層とCrCu層が選択的にエッチングされて、そ
れぞれ図3の層90と85を形成する。CrCu層は、
2つの元素ターゲットからの同時スパッタや、2つの蒸
着源からの同時蒸着など、他の技法によっても付着でき
る。どの技法を使用しようと、得られる膜はCr粒子と
Cu粒子の混合物であり、これらの粒子は物理的に混ざ
り合って、インターロック粒子となっている。本発明で
はTiW層の代わりにTiN層を使用することができ
る。というのは、TiNもTiWと同様に絶縁体に対し
て良好な接着性を有し、超小型電子回路の応用分野でメ
タライゼーションに対する良好な拡散バリアとなるから
である。TiNもTiWも、フッ化炭素化学種を含有す
るプラズマを使ってエッチングできる。これは、Al、
Cu、あるいはPb−Snをエッチングしない。エッチ
ングにフッ化炭素プラズマを使用する場合、Pb−Sn
層120上におけるフッ化物表面層の形成が問題となる
可能性があり、はんだ相互接続の接合前または接合中に
それを除去するための追加の処理段階が必要となること
がある。さらに、フッ化炭素を使用する反応性イオン・
エッチング法では、下の絶縁層70(図3)をエッチン
グする可能性があるので、厳密な工程制御と均一性が必
要である。絶縁層70の厚みが減少しすぎるのは、多く
の応用例では許容されない。好ましい方法では、図3の
絶縁層70はPMDA−ODA(ピロメリット酸二無水
物−オキシジアニリン)の化学組成をもつポリイミドで
ある。しかし、超小型電子回路用の絶縁体として適して
いるものならどんな化学組成の有機材料も層70として
使用できる。さらに、物理的、熱的方法、およびPEC
VD法で付着された二酸化シリコン、窒化シリコン、酸
窒化シリコンなどの無機絶縁体も層70として使用でき
る。
Åである。ある種の応用例では、低い電気抵抗と良好な
接着性を確保するためにTiW付着の前に基板をスパッ
タ・エッチングする。スパッタ・ターゲット中のタング
ステンの量は通常約90原子%であるが、60〜90原
子%でもよく、残りはTiである。CrCu層85は厚
さ100〜2000Åである。CrCu層85の組成
は、Crの量が20〜80%で、残りがCuである。好
ましい実施例では、TiWスパッタ・ターゲットは90
原子%のWを含有し、CrCuスパッタ・ターゲットは
CrとCuを体積で等量含有する。スパッタリングが好
ましい方法であるが、図3の層80と85は、エッチン
グ前は当然ブランケットであり、めっき、蒸着、CVD
など他の技法も使用できる。
の方法のどちらかを使って銅を付着することができる。
一方の方法では段階510でレジストまたは金属マスク
を介する付着によって、CrCu層の上面にパターン付
きCu層を形成する。別法では、ブランケット層を付着
しレジスト・マスクを使ってそれをサブトラクティブに
エッチングすることにより、パターン付きCu層を得る
こともできる。この段階510で銅をパターン形成する
方法は、図5の構成図に示した好ましい段階515に比
べて工程段階数が多すぎる。段階515では、図3の層
90に対応する銅層を、好ましくは銅ターゲットからの
スパッタリングによって、ブランケット層として付着す
る。Cuの厚さは応用例に応じて1000Åないし2μ
である。好ましい方法では、厚さ4300Åの銅を使用
する。別法として、はんだ可能なものとして知られてい
るニッケルまたはコバルトの層を銅の代わりに使って図
3の層90を形成することもできる。本発明者等の実験
では、多数のターゲットを使用するインライン・スパッ
タリング・システムMRC662を使って、1回のポン
プダウンで次々にTiW層、CrCu層、Cu層を付着
した。次に、工程段階520で、はんだ端子位置に対応
する開口を有する絶縁マスク層を形成する。好ましい方
法では、マスクはネガティブ乾膜レジスト製である。ポ
ジティブ・レジストや、絶縁体、たとえばポリマー、酸
化シリコン、窒化シリコンおよび両者の混合物など他の
マスク材料も使用できる。好ましい方法では、絶縁マス
ク層の開口を通してPb−3Snはんだ合金を、開口体
積をほぼ充填し、必要ならば過剰充填するようにめっき
する。この電気めっき法では、既知のめっき法とめっき
装置を使用し、さらにめっき操作中に電気経路を設ける
ために絶縁マスクの下にTiW、CrCuおよびCuの
ブランケット・メタライゼーション層を使用する。共融
性Pb−Sn、Pb−In、Pb−In−Snなど他の
望ましいはんだ組成も、当業界で周知の諸方法を使って
めっきできる。このように、段階520では、基板の開
口位置にはんだを選択的に付加して、図3の層120を
形成する。めっきによってはんだを形成した後、段階5
20で湿式エッチングまたは乾式エッチングによってマ
スクを除去する。有機レジストの場合、O2中でのアッ
シングを用いてマスク層を除去した。
ら、ブランケット・ボンディング層Cu、Ni、Co、
中間層CrCu、下部接着層TiW、TiNなどの不要
な領域を除去して、図3の層90、85、80を形成す
る。好ましい方法では、まず米国特許第5268072
号に教示されるように硫酸カリウム・エッチャンドでC
u層とCrCu層を電気エッチングする。好ましい実施
例では、Cu層とCrCu層の露出区域を除去するのに
使用される電気エッチング法でTiW層80がエッチン
グされないことを本発明者等は発見した。これにより、
TiWブランケット層が、残渣を残さずに層90および
85を形成するための上側のCu層とCrCu層の電気
エッチング(かつ若干の過剰エッチング)のための電流
経路をもたらすことができる。段階525で、CrCu
層85とCu層90の形成後に、米国特許第48142
93号に教示されるようにH2O2の緩衝混合物を使って
TiWブランケット層を化学的にエッチングする。好ま
しい方法では、H2O2とEDTAと不動態化剤の混合物
を使用する。このエッチング剤はTiWを除去するがC
u、Al、CrCuの各層はほとんど攻撃しない。
TiN層80とCrCu中間層85とCuボンディング
層90とから構成される多層メタライゼーション構造
を、相互に互換性があり信頼できる形で形成するための
本発明の好ましい実施例の実現可能な工程段階シーケン
スを示した。しかし、まだ選択された各層が相互間で、
また絶縁層との間で良好な界面を形成するかどうか判定
する必要がある。3つの層および相互接続全体の機械的
保全性を実験的に確証することが、本発明の有用性を最
終的に確立するために必要であった。相互接続構造の機
械的保全性が良好であれば、材料の良好な選択と、工程
の良好な選択が行われたことになる。機械的保全性とは
んだ端子の接着性を確認するための信頼性の高い技法
は、引張り試験である。引張り試験では、図1に示すよ
うなはんだ相互接続によってチップを基板に接合し、チ
ップと基板を機械的に引き剥す。テストを適切に行った
場合、はんだ接合の一部分で分離が起こる。はんだの延
性変形によってはんだ本体内で分離が起こった場合、チ
ップまたは基板上のメタライゼーション層と絶縁体の界
面が健全であると結論できる。1つのメタライゼーショ
ン層が分離したり、経路表面からの分離が起こった場合
は、機械的保全性が不良である。テスト前にはんだを非
酸化性雰囲気中で何回か繰返し溶融(リフロー)させる
と、この引張り試験がより攻撃的なものになる。
厚さのTiW、CrCu、Cuを備えるチップ端子で3
0回リフローさせた相互接続の引張り試験の結果を示
す。表1の結果には、メタライゼーション層の厚さのそ
れぞれの組合せで引張り試験したチップの実際の数と、
各カテゴリー中のチップの平均引張り強度と、界面が剥
がれたはんだバンプの数とが示してある。
の試験結果は、共に引張り強度の減少と、一部界面の破
損を示している。試験チップ数は僅か3個なので、実際
値は余り意味がない。しかし、薄いCrCuでは引張り
試験で界面が破損する傾向があると結論できる。その隠
された意味は、有限のCrCu層がない場合、はんだバ
ンプが周知の酸化性自己不動態化膜であるTiWのデウ
ェッティングをもたらすということである。試験前に界
面を30回リフローにかけたにしては、界面の破損数は
ひどくない。このことは、TiW層とCrCu層の間の
接着が健全であること、および少数の破損は恐らくは3
0回のリフローによる薄いCrCu層の劣化によるもの
であることを示唆している。抵抗破砕に関して、合金C
rCu層が整相Cr−Cu層と有効に類似しているよう
に見えることに留意されたい。このことはさらに、リフ
ロー回数が約10回以下の大部分の応用例では、厚さ2
50ÅのCrCu中間層でも多分許容されることを示唆
している。しかし、中間CrCu層なしでTiW上に直
接付着された5000Å程度の薄いCu層が界面の剥離
を起こす可能性があるのと同じ理由で、CuがCu−S
n金属間化合物に変換され、この金属間化合物が破砕し
てはんだ本体中に入る。したがって、図3のCrCu中
間層85は、薄いときでも独特の役割を果たす。Cu粒
を機械的に固定すると、一端でCu−Sn金属間化合物
とCrCu層の間の接着性が確保され、他端でCr粒と
固定されたCu−Sn粒とがTiWとの良好な接着性を
確保する。"Reliability improvements in solder bump
processing for flip chips"(M.ウォリヤ(War
rior、1990 IEEE、0589−5503、
pp.460〜469)における実験的研究からも同様
の結論が引き出せる。ウォリヤの研究では、メタライゼ
ーション層としてTiWとCuを含む中間層のないめっ
きハンダの相互接続を使用している。この相互接続を基
板に接合して引張り試験を行った。前記論文のp.46
1には、「接着力は主としてCu−Tiの良好な機械的
ボンディングに依存するが、問題があるとすればバンプ
が開く故障である。研究は、Cuスパッタの前にTiW
表面を大気にさらして行った。この結果、同一の故障モ
ードが再現された...。」と述べられている。ウォリ
ヤの研究では、使用した銅の厚さは約10、000Å
(同論文p.460の図1参照)で、接合サイクル中に
相互接続を1サイクルのはんだ溶融にかけた。接合後に
Cu−Ti界面が依然として保持されたと結論するのが
妥当である。したがって、非常に損傷を受けやすい問題
の界面は、CuとTi−W層のTiに富んだ表面の間の
界面である。以上の考察と表1のデータから、本発明で
想定したような薄いボンディング層を使用する大部分の
超小型電子回路の応用例では、中間層なしでTiWとC
uを使用するのは、本発明の収率および信頼性の目的を
満足しない。したがって、本発明のTiW層80とCu
(または)Ni層90の間に薄いCrCu中間層85を
使用することは、重要な解決策をもたらす。CrCuは
多数回のリフロー中一体層として留まり、試験結果が示
すように下側のTiW層に対する良好な接着性を提供す
る。
端子メタライゼーションでは、CrCu中間層85と共
に、TiN、Ti/TiN、Ti/TiW、Ti/Wお
よび類似の材料のいずれかを使用して、接着層80を形
成することができる。ただし、CrCu層85をエッチ
ングする工程で接着層80はエッチングされてはなら
ず、したがって、CrやCuを含有する層は層80には
適さない可能性が高いことになる。Ti/Wなどの積層
構造の場合、Tiは基板に対する接着力をもたらす。さ
らに、接着に関する機械的考察とボンディング層の限ら
れた役割に基づき、Cuに加えてニッケルやコバルトな
どの材料もボンディング層90に使用できる。Ti/
W、Ti/TiW、Ti/TiNなどからなる積層構造
を使用する場合は、フッ素をベースとするプラズマを使
ってこれらの層をエッチングし、層80を形成すること
ができる。さらに、埋込み配線層60に対して選択性を
有する湿式エッチング技法も使用できる。
明してきたが、当業者なら本発明から逸脱せずに様々な
代替例や修正例を思いつくことができよう。したがっ
て、本発明は、頭記の特許請求の範囲に含まれるそのよ
うな代替例をすべて包含するものである。
の事項を開示する。
み、絶縁体で分離された複数の電気接点を有する、基板
上の改良型はんだ端子であって、前記導電性部材に対し
て選択的な処理を使ってエッチング可能な、金属接着層
と、前記金属接着層の上にあり、これと接触するCrC
u合金層と、前記CrCu合金層の上にあり、これと接
触するはんだ接合金属層と、前記はんだ接合金属層の上
にあり、これと接触するはんだ層とを備え、前記金属接
着層をエッチングする処理によって前記CrCu合金層
も選択的にエッチングがされることを特徴とする、改良
型はんだ端子。 (2)前記金属接着層が、TiNとTiWからなる群か
ら選択されることを特徴とする、上記(1)に記載の改
良型はんだ端子。 (3)前記金属接着層が、下部Ti層と、TiN、Ti
WおよびWからなる群から選択された上部層との2層か
らなることを特徴とする、上記(1)に記載の改良型は
んだ端子。 (4)前記金属接着層が、250Å〜2000Åの範囲
の厚さを有することを特徴とする、上記(1)に記載の
改良型はんだ端子。 (5)前記絶縁体が、ポリイミド、二酸化シリコン、窒
化シリコンおよび酸窒化シリコンからなる群から選択さ
れることを特徴とする、上記(1)に記載の改良型はん
だ端子。 (6)前記はんだが、Pb−Sn、Pb−InおよびP
b−Biからなる群から選択されることを特徴とする、
上記(1)に記載の改良型はんだ端子。 (7)前記CrCu層が、250Å以上の厚さを有する
ことを特徴とする、上記(1)に記載の改良型はんだ端
子。 (8)前記CrCu層の銅の含有量が20〜80原子%
であることを特徴とする、上記(7)に記載の改良型は
んだ端子。 (9)前記はんだ接合層が、Cu、CoおよびNiから
なる群から選択されることを特徴とする、上記(1)に
記載の改良型はんだ端子。 (10)前記はんだ接合層が、1000Åないし2ミク
ロンの範囲の厚さを有することを特徴とする、上記
(1)に記載の改良型はんだ端子。 (11)少なくとも1個の導電性部材を含み、さらに絶
縁体で分離された複数の電気接点領域を有する、基板上
の改良型はんだ端子を製作する方法であって、接着金属
層を付着させるステップと、前記接着金属層の上に、こ
れと接触して、前記導電性部材および前記CrCu合金
層の上に選択的にエッチング可能であるCrCu合金層
を付着させるステップと、前記CrCu層の上に、これ
と接触してはんだ接合可能金属層を付着させるステップ
と、前記はんだ接合可能層の上の選択された位置に選択
的にはんだを形成するステップと、前記はんだをマスク
として用いて、前記はんだ接合可能層およびCrCu層
をエッチングし、前記接着層上でエッチングを停止する
ステップと、はんだ、CrCu合金層、はんだ接合層お
よび基板内の導電性部材に対して選択的な処理を使って
前記金属接着層をエッチングするステップとを含む方
法。 (12)前記接着金属層が、TiWとTiNからなる群
から選択されることを特徴とする、上記(11)に記載
の方法。 (13)前記接着金属層が、下部Ti層と、TiN、T
iWおよびWからなる群から選択された上部層との2層
からなることを特徴とする、上記(11)に記載の方
法。 (14)前記接着金属層が、スパッタリング、化学蒸着
およびめっきから選択された処理によって形成されるこ
とを特徴とする、上記(11)に記載の方法。 (15)前記CrCu合金層が、CrとCuを含有する
合金ターゲットからのスパッタリングによって付着され
ることを特徴とする、上記(11)に記載の方法。 (16)前記CrCu合金層が、CrターゲットとCu
ターゲットからの共スパッタリングによって形成される
ことを特徴とする、上記(11)に記載の方法。 (17)前記CrCu層が、CrソースとCuソースか
らの共蒸着によって形成されることを特徴とする、上記
(11)に記載の方法。 (18)前記はんだが、孔を有する絶縁性マスク層を通
じた電気めっきによって形成されることを特徴とする、
上記(11)に記載の方法。 (19)前記CrCu合金層とはんだ接合層が、電気エ
ッチング処理によってエッチングされることを特徴とす
る、上記(11)に記載の方法。 (20)前記接着層が、湿式化学薬品またはプラズマを
使用する処理によってエッチングされることを特徴とす
る、上記(11)に記載の方法。
子回路サブアセンブリの絵画図である。
半導体チップの概念図である。
面図である。
のある領域を示す、はんだ端子を使用するある基板構成
の断面図である。
のある領域を示す、はんだ端子を使用する、図4と異な
る基板構成の断面図である。
Claims (18)
- 【請求項1】少なくとも1個の導電性部材を含み、絶縁
体で分離された複数の電気接点を有する、基板上の改良
型はんだ端子であって、 前記導電性部材をエッチングしない処理を使ってエッチ
ング可能な、TiNとTiWからなる群から選択される
金属接着層と、 前記金属接着層の上にあり、これと接触するCrCu合
金層と、 前記CrCu合金層の上にあり、これと接触するはんだ
接合金属層と、 前記はんだ接合金属層の上にあり、これと接触するはん
だ層とを備え、 前記CrCu合金層が前記金属接着層をエッチングしな
い処理によってエッチングされてなることを特徴とす
る、改良型はんだ端子。 - 【請求項2】少なくとも1個の導電性部材を含み、絶縁
体で分離された複数の電気接点を有する、基板上の改良
型はんだ端子であって、 前記導電性部材をエッチングしない処理を使ってエッチ
ング可能な、下部Ti層と、TiN、TiWおよびWか
らなる群から選択された上部層との2層からなる金属接
着層と、 前記金属接着層の上にあり、これと接触するCrCu合
金層と、 前記CrCu合金層の上にあり、これと接触するはんだ
接合金属層と、 前記はんだ接合金属層の上にあり、これと接触するはん
だ層とを備え、 前記CrCu合金層が前記金属接着層をエッチングしな
い処理によってエッチングされてなることを特徴とす
る、改良型はんだ端子。 - 【請求項3】前記金属接着層が、250Å〜2000Å
の範囲の厚さを有することを特徴とする、請求項1また
は2に記載の改良型はんだ端子。 - 【請求項4】前記絶縁体が、ポリイミド、二酸化シリコ
ン、窒化シリコンおよび酸窒化シリコンからなる群から
選択されることを特徴とする、請求項1または2に記載
の改良型はんだ端子。 - 【請求項5】前記はんだが、Pb−Sn、Pb−Inお
よびPb−Biからなる群から選択されることを特徴と
する、請求項1または2に記載の改良型はんだ端子。 - 【請求項6】前記CrCu合金層が、250Å以上の厚
さを有することを特徴とする、請求項1または2に記載
の改良型はんだ端子。 - 【請求項7】前記CrCu合金層の銅の含有量が20〜
80原子%であることを特徴とする、請求項6に記載の
改良型はんだ端子。 - 【請求項8】前記はんだ接合金属層が、Cu、Coおよ
びNiからなる群から選択されることを特徴とする、請
求項1または2に記載の改良型はんだ端子。 - 【請求項9】前記はんだ接合金属層が、1000Åない
し2ミクロンの範囲の厚さを有することを特徴とする、
請求項1または2に記載の改良型はんだ端子。 - 【請求項10】少なくとも1個の導電性部材を含み、さ
らに絶縁体で分離された複数の電気接点領域を有する、
基板上の改良型はんだ端子を製作する方法であって、 TiWとTiNからなる群から選択される金属接着層を
前記基板の上に付着するステップと、 前記金属接着層の上に、これと接触して、前記金属接着
層をエッチングしない処理を使ってエッチング可能なC
rCu合金層を付着させるステップと、 前記CrCu合金層の上に、これと接触してはんだ接合
金属層を付着させるステップと、 前記はんだ接合金属層の上の選択された位置に選択的に
はんだを形成するステップと、 前記はんだをマスクとして用いて、前記はんだ接合金属
層およびCrCu合金層をエッチングし、前記金属接着
層上でエッチングを停止するステップと、 はんだ、CrCu合金層、はんだ接合金属層および基板
内の導電性部材をエッチングしない処理を使って前記金
属接着層をエッチングするステップとを含む方法。 - 【請求項11】前記金属接着層が、下部Ti層と、Ti
N、TiWおよびWからなる群から選択された上部層と
の2層からなることを特徴とする、請求項10に記載の
方法。 - 【請求項12】前記金属接着層が、スパッタリング、化
学蒸着およびめっきから選択された処理によって形成さ
れることを特徴とする、請求項10に記載の方法。 - 【請求項13】前記CrCu合金層が、CrとCuを含
有する合金ターゲットからのスパッタリングによって付
着されることを特徴とする、請求項10に記載の方法。 - 【請求項14】前記CrCu合金層が、Crターゲット
とCuターゲットからの共スパッタリングによって形成
されることを特徴とする、請求項10に記載の方法。 - 【請求項15】前記CrCu合金層が、CrソースとC
uソースからの共蒸着によって形成されることを特徴と
する、請求項10に記載の方法。 - 【請求項16】前記はんだが、孔を有する絶縁性マスク
層を通じた電気めっきによって形成されることを特徴と
する、請求項10に記載の方法。 - 【請求項17】前記CrCu合金層とはんだ接合金属層
が、電気エッチング処理によってエッチングされること
を特徴とする、請求項10に記載の方法。 - 【請求項18】前記金属接着層が、湿式化学薬品または
プラズマを使用する処理によってエッチングされること
を特徴とする、請求項10に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US267339 | 1994-06-28 | ||
US08/267,339 US5503286A (en) | 1994-06-28 | 1994-06-28 | Electroplated solder terminal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0818205A JPH0818205A (ja) | 1996-01-19 |
JP3210547B2 true JP3210547B2 (ja) | 2001-09-17 |
Family
ID=23018386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14186495A Expired - Lifetime JP3210547B2 (ja) | 1994-06-28 | 1995-06-08 | 電気めっきはんだ端子およびその製造方法 |
Country Status (11)
Country | Link |
---|---|
US (2) | US5503286A (ja) |
EP (1) | EP0690504B1 (ja) |
JP (1) | JP3210547B2 (ja) |
KR (1) | KR100213152B1 (ja) |
CN (1) | CN1126170C (ja) |
AT (1) | ATE209397T1 (ja) |
BR (1) | BR9502623A (ja) |
DE (1) | DE69523991T2 (ja) |
ES (1) | ES2165902T3 (ja) |
MY (1) | MY115355A (ja) |
TW (1) | TW344888B (ja) |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69617928T2 (de) | 1995-03-20 | 2002-07-18 | Unitive Int Ltd | Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht |
EP0761015B1 (en) * | 1995-03-20 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminium bonding layer |
KR100327442B1 (ko) * | 1995-07-14 | 2002-06-29 | 구본준, 론 위라하디락사 | 반도체소자의범프구조및형성방법 |
US5736456A (en) * | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
US5903058A (en) * | 1996-07-17 | 1999-05-11 | Micron Technology, Inc. | Conductive bumps on die for flip chip application |
KR100239695B1 (ko) * | 1996-09-11 | 2000-01-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그 제조 방법 |
US5902686A (en) * | 1996-11-21 | 1999-05-11 | Mcnc | Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures |
US5759910A (en) * | 1996-12-23 | 1998-06-02 | Motorola, Inc. | Process for fabricating a solder bump for a flip chip integrated circuit |
US5956573A (en) * | 1997-01-17 | 1999-09-21 | International Business Machines Corporation | Use of argon sputtering to modify surface properties by thin film deposition |
US5904859A (en) * | 1997-04-02 | 1999-05-18 | Lucent Technologies Inc. | Flip chip metallization |
US5952716A (en) * | 1997-04-16 | 1999-09-14 | International Business Machines Corporation | Pin attach structure for an electronic package |
US6117299A (en) * | 1997-05-09 | 2000-09-12 | Mcnc | Methods of electroplating solder bumps of uniform height on integrated circuit substrates |
KR100219806B1 (ko) * | 1997-05-27 | 1999-09-01 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
DE19746893B4 (de) * | 1997-10-23 | 2005-09-01 | Siemens Ag | Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung |
US6020636A (en) * | 1997-10-24 | 2000-02-01 | Eni Technologies, Inc. | Kilowatt power transistor |
US6015505A (en) * | 1997-10-30 | 2000-01-18 | International Business Machines Corporation | Process improvements for titanium-tungsten etching in the presence of electroplated C4's |
US6051879A (en) | 1997-12-16 | 2000-04-18 | Micron Technology, Inc. | Electrical interconnection for attachment to a substrate |
US6251528B1 (en) | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
JPH11340265A (ja) | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
JP2943805B1 (ja) * | 1998-09-17 | 1999-08-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
SE512906C2 (sv) * | 1998-10-02 | 2000-06-05 | Ericsson Telefon Ab L M | Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav |
JP4564113B2 (ja) * | 1998-11-30 | 2010-10-20 | 株式会社東芝 | 微粒子膜形成方法 |
US6248958B1 (en) | 1998-11-30 | 2001-06-19 | International Business Machines Corporation | Resistivity control of CIC material |
US6232212B1 (en) * | 1999-02-23 | 2001-05-15 | Lucent Technologies | Flip chip bump bonding |
US6133136A (en) * | 1999-05-19 | 2000-10-17 | International Business Machines Corporation | Robust interconnect structure |
US6332988B1 (en) | 1999-06-02 | 2001-12-25 | International Business Machines Corporation | Rework process |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6335495B1 (en) | 1999-06-29 | 2002-01-01 | International Business Machines Corporation | Patterning a layered chrome-copper structure disposed on a dielectric substrate |
FR2799578B1 (fr) * | 1999-10-08 | 2003-07-18 | St Microelectronics Sa | Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur |
KR100311975B1 (ko) * | 1999-12-16 | 2001-10-17 | 윤종용 | 반도체소자 및 그 제조방법 |
WO2001063991A1 (fr) * | 2000-02-25 | 2001-08-30 | Ibiden Co., Ltd. | Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche |
US6293457B1 (en) * | 2000-06-08 | 2001-09-25 | International Business Machines Corporation | Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization |
US6605534B1 (en) | 2000-06-28 | 2003-08-12 | International Business Machines Corporation | Selective deposition of a conductive material |
JP2002050647A (ja) * | 2000-08-01 | 2002-02-15 | Sharp Corp | 半導体装置及びその製造方法 |
EP1321980A4 (en) * | 2000-09-25 | 2007-04-04 | Ibiden Co Ltd | SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD |
TW490821B (en) * | 2000-11-16 | 2002-06-11 | Orient Semiconductor Elect Ltd | Application of wire bonding technique on manufacture of wafer bump and wafer level chip scale package |
US6462426B1 (en) * | 2000-12-14 | 2002-10-08 | National Semiconductor Corporation | Barrier pad for wafer level chip scale packages |
US6539625B2 (en) | 2001-01-11 | 2003-04-01 | International Business Machines Corporation | Chromium adhesion layer for copper vias in low-k technology |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US7902679B2 (en) * | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US6894399B2 (en) * | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
US20020167804A1 (en) * | 2001-05-14 | 2002-11-14 | Intel Corporation | Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging |
US7071024B2 (en) * | 2001-05-21 | 2006-07-04 | Intel Corporation | Method for packaging a microelectronic device using on-die bond pad expansion |
US7187083B2 (en) * | 2001-05-24 | 2007-03-06 | Fry's Metals, Inc. | Thermal interface material and solder preforms |
MXPA03010716A (es) * | 2001-05-24 | 2004-05-27 | Fry Metals Inc | Material de interfaz termico y configuracion disparadora de calor. |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
KR20030058627A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US6715663B2 (en) * | 2002-01-16 | 2004-04-06 | Intel Corporation | Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method |
KR100455678B1 (ko) * | 2002-02-06 | 2004-11-06 | 마이크로스케일 주식회사 | 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법 |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
US6622907B2 (en) * | 2002-02-19 | 2003-09-23 | International Business Machines Corporation | Sacrificial seed layer process for forming C4 solder bumps |
US20030219623A1 (en) * | 2002-05-21 | 2003-11-27 | Kao Cheng Heng | Solder joints with low consumption rate of nickel layer |
JP2003347742A (ja) * | 2002-05-27 | 2003-12-05 | Hitachi Ltd | 多層回路基板とその製造法及び多層回路用基板並びに電子装置 |
US7547623B2 (en) * | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
TW558782B (en) * | 2002-09-10 | 2003-10-21 | Siliconware Precision Industries Co Ltd | Fabrication method for strengthened flip-chip solder bump |
US7098074B2 (en) * | 2002-11-13 | 2006-08-29 | Tessera, Inc. | Microelectronic assemblies having low profile connections |
JP4354187B2 (ja) | 2003-01-21 | 2009-10-28 | Tdk株式会社 | 高qヘリカルコイルチップおよびその製造方法 |
US6951775B2 (en) * | 2003-06-28 | 2005-10-04 | International Business Machines Corporation | Method for forming interconnects on thin wafers |
US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
US7276801B2 (en) | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
US20050085062A1 (en) * | 2003-10-15 | 2005-04-21 | Semitool, Inc. | Processes and tools for forming lead-free alloy solder precursors |
US7144490B2 (en) * | 2003-11-18 | 2006-12-05 | International Business Machines Corporation | Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer |
US7261841B2 (en) * | 2003-11-19 | 2007-08-28 | E. I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
KR100604334B1 (ko) * | 2003-11-25 | 2006-08-08 | (주)케이나인 | 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 |
US7541275B2 (en) * | 2004-04-21 | 2009-06-02 | Texas Instruments Incorporated | Method for manufacturing an interconnect |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US7731812B2 (en) * | 2004-10-19 | 2010-06-08 | E.I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
US7087521B2 (en) * | 2004-11-19 | 2006-08-08 | Intel Corporation | Forming an intermediate layer in interconnect joints and structures formed thereby |
US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
EP1732116B1 (en) * | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
US7622309B2 (en) * | 2005-06-28 | 2009-11-24 | Freescale Semiconductor, Inc. | Mechanical integrity evaluation of low-k devices with bump shear |
DE102005035772A1 (de) * | 2005-07-29 | 2007-02-01 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses |
TW200709359A (en) * | 2005-08-31 | 2007-03-01 | Advanced Semiconductor Eng | Wafer structure |
JP2007157504A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Works Ltd | マイクロリレー |
WO2008011449A2 (en) * | 2006-07-19 | 2008-01-24 | Borgwarner Inc. | Terminal weld tab having a wire squeeze limiter |
US7485564B2 (en) * | 2007-02-12 | 2009-02-03 | International Business Machines Corporation | Undercut-free BLM process for Pb-free and Pb-reduced C4 |
JP2008262953A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置の製造方法 |
US8304909B2 (en) * | 2007-12-19 | 2012-11-06 | Intel Corporation | IC solder reflow method and materials |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
CN101645413B (zh) * | 2008-08-04 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 金属连线的制作方法 |
US8410374B2 (en) * | 2009-02-27 | 2013-04-02 | Ibiden Co., Ltd. | Printed wiring board |
TW201113962A (en) * | 2009-10-14 | 2011-04-16 | Advanced Semiconductor Eng | Chip having metal pillar structure |
TWI445147B (zh) * | 2009-10-14 | 2014-07-11 | Advanced Semiconductor Eng | 半導體元件 |
KR101225844B1 (ko) * | 2010-07-13 | 2013-01-23 | 플란제 에스이 | 스퍼터링용 로터리 타겟의 접합 조성물 및 이를 이용한 로터리 타겟의 접합방법 |
TWI478303B (zh) | 2010-09-27 | 2015-03-21 | Advanced Semiconductor Eng | 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 |
US8268716B2 (en) * | 2010-09-30 | 2012-09-18 | International Business Machines Corporation | Creation of lead-free solder joint with intermetallics |
TWI451546B (zh) | 2010-10-29 | 2014-09-01 | Advanced Semiconductor Eng | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
WO2013132953A1 (ja) * | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 接合方法、電子装置の製造方法、および電子部品 |
US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
US20150262952A1 (en) * | 2014-03-13 | 2015-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump structure and method for forming the same |
US20150345044A1 (en) * | 2014-05-29 | 2015-12-03 | National Chung Shan Institute Of Science And Technology | Method of electroplating cobalt alloy to wiring surface |
US9406629B2 (en) * | 2014-10-15 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and manufacturing method thereof |
US9401328B2 (en) * | 2014-12-22 | 2016-07-26 | Stmicroelectronics S.R.L. | Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure |
CN107186373B (zh) * | 2017-06-09 | 2019-05-10 | 华北水利水电大学 | 一种钛基多层膜钎料及其制备方法 |
US10797010B2 (en) * | 2017-12-29 | 2020-10-06 | Texas Instruments Incorporated | Semiconductor package having a metal barrier |
CN109396586B (zh) * | 2018-12-13 | 2020-09-01 | 华北水利水电大学 | 一种环氧树脂器件与pcb印刷电路板基材的钎焊方法 |
US11228124B1 (en) * | 2021-01-04 | 2022-01-18 | International Business Machines Corporation | Connecting a component to a substrate by adhesion to an oxidized solder surface |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268072A (en) | 1992-08-31 | 1993-12-07 | International Business Machines Corporation | Etching processes for avoiding edge stress in semiconductor chip solder bumps |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1283970B (de) * | 1966-03-19 | 1968-11-28 | Siemens Ag | Metallischer Kontakt an einem Halbleiterbauelement |
US4290079A (en) * | 1979-06-29 | 1981-09-15 | International Business Machines Corporation | Improved solder interconnection between a semiconductor device and a supporting substrate |
US4434434A (en) * | 1981-03-30 | 1984-02-28 | International Business Machines Corporation | Solder mound formation on substrates |
JPS58141877A (ja) * | 1982-02-19 | 1983-08-23 | Sumitomo Electric Ind Ltd | 溶接・鑞接用電極 |
JPS59117135A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体装置の製造方法 |
DE3523808C3 (de) * | 1984-07-03 | 1995-05-04 | Hitachi Ltd | Verfahren zum Löten von Teilen einer elektronischen Anordnung aus unterschiedlichen Werkstoffen und dessen Verwendung |
US4954870A (en) * | 1984-12-28 | 1990-09-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
KR940010510B1 (ko) * | 1988-11-21 | 1994-10-24 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 제조 방법 |
DE69119953T2 (de) * | 1990-03-23 | 1997-01-23 | At & T Corp | Halbleiterschaltung-Leiterbahn |
US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
US5518674A (en) * | 1991-06-28 | 1996-05-21 | Texas Instruments Incorporated | Method of forming thin film flexible interconnect for infrared detectors |
US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
JPH0629769A (ja) * | 1992-07-09 | 1994-02-04 | Murata Mfg Co Ltd | チップ型電子部品 |
US5234149A (en) * | 1992-08-28 | 1993-08-10 | At&T Bell Laboratories | Debondable metallic bonding method |
US5264108A (en) * | 1992-09-08 | 1993-11-23 | The United States Of America As Represented By The United States Department Of Energy | Laser patterning of laminated structures for electroplating |
-
1994
- 1994-06-28 US US08/267,339 patent/US5503286A/en not_active Expired - Lifetime
-
1995
- 1995-02-23 US US08/392,718 patent/US5629564A/en not_active Expired - Lifetime
- 1995-04-26 MY MYPI95001097A patent/MY115355A/en unknown
- 1995-04-27 CN CN95105061A patent/CN1126170C/zh not_active Expired - Lifetime
- 1995-05-19 EP EP95480062A patent/EP0690504B1/en not_active Expired - Lifetime
- 1995-05-19 ES ES95480062T patent/ES2165902T3/es not_active Expired - Lifetime
- 1995-05-19 DE DE69523991T patent/DE69523991T2/de not_active Expired - Lifetime
- 1995-05-19 AT AT95480062T patent/ATE209397T1/de active
- 1995-05-31 BR BR9502623A patent/BR9502623A/pt not_active IP Right Cessation
- 1995-06-08 JP JP14186495A patent/JP3210547B2/ja not_active Expired - Lifetime
- 1995-06-23 KR KR1019950017016A patent/KR100213152B1/ko not_active IP Right Cessation
- 1995-07-20 TW TW084107526A patent/TW344888B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268072A (en) | 1992-08-31 | 1993-12-07 | International Business Machines Corporation | Etching processes for avoiding edge stress in semiconductor chip solder bumps |
Also Published As
Publication number | Publication date |
---|---|
ES2165902T3 (es) | 2002-04-01 |
US5629564A (en) | 1997-05-13 |
ATE209397T1 (de) | 2001-12-15 |
JPH0818205A (ja) | 1996-01-19 |
MY115355A (en) | 2003-05-31 |
US5503286A (en) | 1996-04-02 |
KR100213152B1 (ko) | 1999-08-02 |
TW344888B (en) | 1998-11-11 |
CN1117655A (zh) | 1996-02-28 |
EP0690504B1 (en) | 2001-11-21 |
BR9502623A (pt) | 1997-08-26 |
DE69523991T2 (de) | 2002-08-01 |
EP0690504A1 (en) | 1996-01-03 |
CN1126170C (zh) | 2003-10-29 |
DE69523991D1 (de) | 2002-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
CN100517671C (zh) | 焊料凸块及其制造方法 | |
CN1096110C (zh) | 含有钛阻挡层的焊料凸点结构及其形成方法 | |
US20080251927A1 (en) | Electromigration-Resistant Flip-Chip Solder Joints | |
KR100426897B1 (ko) | 솔더 터미널 및 그 제조방법 | |
US5800726A (en) | Selective chemical etching in microelectronics fabrication | |
US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
JPS6112047A (ja) | 半導体装置の製造方法 | |
KR19980041830A (ko) | 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3427807B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
KR20070022097A (ko) | 전기도금 접촉 패드를 구비한 기판을 갖는 반도체 어셈블리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |