JP2005268374A - 半導体素子とその製造方法、及び半導体装置 - Google Patents

Abstract

【課題】電極パッドの開口径に左右されることなく、バンプ接合荷重の印加によって電極パッドに作用する荷重を低減することができる半導体素子を提供する。
【解決手段】電極パッド１２上にバンプ１４が形成された半導体素子１１の構成として、バンプ１４を第１のバンプ層１５と第２のバンプ層１６の２層構造にするとともに、バンプ先端部で第１のバンプ層１５に形成された第１の接合平面１５の面積を、バンプ基端部で電極パッド１２に接合するように第２のバンプ層１６に形成された第２の接合平面１８よりも小さく設定する。
【選択図】図１

Description

本発明は、電極パッド上にバンプが形成された半導体素子とその製造方法、及び半導体装置に関する。

高密度実装化への対応として、シリコンインターポーザなどの実装基板上に半導体素子をフリップチップ実装したものがある。フリップチップ実装では、実装基板と半導体素子との接続がバンプを介して行われる（例えば、特許文献１参照）。このバンプを半導体素子に形成する場合は、外部接続用に引き出された電極パッド上に、例えば電解メッキや無電解メッキによってバンプを形成する。

図１３は従来の半導体素子のバンプ構造を示す断面図である。図においては、半導体素子３１の主面上に電極パッド３２が形成されている。電極パッド３２は、半導体素子３１の主面を覆う保護膜（オーバーコート）３３を部分的に開口させた状態で形成されている。この電極パッド３２にはメッキ下地用の金属膜３４を介して金のバンプ３５が形成されている。金属膜３４はチタン、銅のスパッタリングによって形成されたもので、バンプ３５は電解メッキによって形成されたものである。

具体的なバンプ形成方法としては、まず、図１４（Ａ）に示すように、電極パッド３２が形成された半導体素子３１の主面を覆うように保護膜３３を形成した後、バンプ形成の対象となる電極パッド３２が外部に露出するように保護膜３３を開口させる。次に、図１４（Ｂ）に示すように、半導体素子３１の主面にメッキ下地用として銅のスパッタリングにより金属膜３４を形成した後、図１４（Ｃ）に示すように、金属膜３４を覆うようにレジストマスク３６を形成する。レジストマスク３６には、電極パッド３２の形成部位で金属膜３４が露出するように開口部３７を形成する。そして、このレジストマスク３６の開口部３７に電解メッキによって金のメッキ膜を成長させることにより、図１５（Ａ）に示すように、電極パッド３２上に金属膜３４を介してバンプ３５を形成する。次いで、図１５（Ｂ）に示すように、レジストマスク３６を除去した後、図１５（Ｃ）に示すように、バンプ３５をマスクとして金属膜３４をエッチングする。これにより、バンプ３５と電極パッド３２の接合界面だけに金属膜３４が残る。

このようにバンプ３５が形成された半導体素子３１を、同じくバンプが形成された実装基板にフリップチップ方式で実装（フリップチップ実装）する場合は、フリップチップボンダーを用いて、例えば、接合時の加熱温度を２００〜３００℃、接合時間を数秒程度の条件で、バンプ同士を接合する。その際、バンプ同士が接触する接合部分（以下、バンプ接合部分とも記す）にはフリップチップボンダーによって規定のバンプ接合荷重が加えられる。バンプ接合荷重とは、バンプの接合に必要となる単位面積当たりの荷重をいう。例えば、バンプの外径が３０μｍであれば、バンプ１個あたり数ｇｆ（５〜１０ｇｆ）程度のバンプ接合荷重が加えられる。

特開２００３−１３３３６８号公報

ところで、半導体素子を実装基板にフリップチップ実装して得られるＳＩＰ(System in Package)などの半導体装置には、バンプ径を小さくしたいという要求と、バンプの配列ピッチを狭くしたいという要求がある。

しかしながら従来においては、バンプ３５の外径を電極パッド３２の開口径よりも小さくすると、バンプ形成工程で金属膜３４をエッチングしたときに電極パッド３２の表面が露出してしまうため、バンプ３５の外径を電極パッド３２の開口径よりも大きく確保する必要があった。したがって、バンプ３５の下にトランジスタが設けられている半導体素子では、トランジスタに作用する荷重を十分に小さく抑えることができなかった。

本発明に係る半導体素子は、電極パッド上にバンプが形成された半導体素子であって、バンプは、当該バンプの先端部に形成された第１の接合平面と、当該バンプの基端部で電極パッドに接合された第２の接合平面とを有するとともに、第１の接合平面の面積が第２の接合平面よりも小さいものとなっている。

本発明に係る半導体素子においては、当該半導体素子をバンプを介して実装基板に実装（フリップチップ実装）する場合に、第１の接合平面の面積が第２の接合平面よりも小さいため、より面積が大きい第２の接合平面で電極パッドの表面を完全に覆ったうえで、より面積が小さい第１の接合平面に合わせてバンプ接合荷重を小さく設定することが可能となる。また、実際に半導体素子を実装基板に実装する際には、第１の接合平面で受けたバンプ接合荷重を、第１の接合平面よりも面積が大きい第２の接合平面で分散させて電極パッドに作用させることが可能となる。

本発明に係る半導体素子の製造方法は、電極パッド上にバンプが形成されるとともに、このバンプが第１のバンプ層と第２のバンプ層によって構成された半導体素子の製造方法あって、電極パッド上に無電解メッキによって第２のバンプ層を形成する工程と、第２のバンプ層上に当該第２のバンプ層よりも小さな外径で第１のバンプ層を形成する工程とを有するものである。

本発明に係る半導体素子の製造方法においては、半導体素子の電極パッド上にバンプを形成するにあたって、まず、電極パッド上に無電解メッキによって第２のバンプ層を形成し、その後、第２のバンプ層上にこれよりも小さな外径で第１のバンプ層を形成することにより、バンプの先端部に形成される接合平面の面積がバンプの基端部に形成される接合平面よりも小さいバンプ構造が得られる。

本発明に係る半導体装置は、半導体素子をフリップチップ方式で実装基板に実装してなる半導体装置であって、半導体素子と実装基板の相対応する電極パッドをバンプによって電気的に接続するとともに、バンプの接合部分の横断面が、電極パッドに対するバンプの接合平面よりも小さいものとなっている。

本発明に係る半導体装置においては、バンプの接合部分の横断面が、電極パッドに対するバンプの接合平面よりも小さいため、実際のバンプ接合時には、バンプの接合部分に印加されるバンプ接合荷重よりも小さな荷重が電極パッドに作用するようになる。

本発明の半導体素子によれば、電極パッド上にバンプが形成された半導体素子をフリップチップ方式で実装基板に実装する場合に、バンプ先端部の第１の接合平面の面積をバンプ基端部の第２の接合平面よりも小さく設定することにより、電極パッドの開口径よりも小さな第１の接合平面に合わせてバンプ接合荷重を設定できるとともに、第１の接合平面で受けたバンプ接合荷重を、より面積が大きい第２の接合平面で分散させて電極パッドに作用させることができる。これにより、電極パッドの開口径に左右されることなく、電極パッドに作用する荷重を低減することができる。したがって、電極パッドの下にトランジスタが形成されている場合でも、バンプ接合荷重の印加に伴うトランジスタの特性変動を有効に防止することが可能となる。

本発明の半導体素子の製造方法によれば、バンプの先端部に形成される接合平面の面積がバンプの基端部に形成される接合平面よりも小さいバンプ構造が得られるため、このバンプ構造を有する半導体素子を実装基板に実装することにより、上記同様に電極パッドの開口径に左右されることなく、電極パッドに作用する荷重を低減することができる。

本発明に係る半導体装置によれば、バンプの接合部分の横断面を、電極パッドに対するバンプの接合平面よりも小さいすることで、バンプ接合時（フリップチップ実装時）には、電極パッドの開口径に左右されることなく、電極パッドに作用する荷重を低減することができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。

図１は本発明の第１実施形態に係る半導体素子のバンプ構造を示す断面図である。図においては、チップ状をなす半導体素子（半導体チップ）１１の主面上に電極パッド１２が形成されている。電極パッド１２は、アルミニウムや銅などの電極材料を用いて形成されるものである。この電極パッド１２は、半導体素子３１の主面上において、当該主面を覆う保護膜（オーバーコート）１３を部分的に開口させた状態で平面視円形に形成されている。保護膜１３の開口径（パッド開口径）は電極パッド１２の外周径よりも小さくなっている。これは電極パッド１２の外周部に保護膜１３が若干乗り上がった状態でパッド開口部が形成されているためである。

電極パッド１２上には金属材料を用いてバンプ１４が形成されている。バンプ１４は半導体素子１１の主面から突出する状態で形成されている。このバンプ１４は、第１のバンプ層１５と第２のバンプ層１６の２層構造になっている。第１のバンプ層１５は、第２のバンプ層１６の上に直接形成されている。また、第１のバンプ層１５の外径Ｄ１は、第２のバンプ層１６の外径Ｄ２よりも小さく設定され、第２のバンプ層１６の外径Ｄ２は、電極パッド１２のパッド開口径と同一寸法になっている。

第１のバンプ層１５は第１の接合平面１７を一体に有し、第２のバンプ層１６は第２の接合平面１８を一体に有している。第１の接合平面１７はバンプ１４の先端部に形成され、第２の接合平面１８はバンプ１４の基端部（底面部）に形成されている。第１の接合平面１７は、半導体素子１１をシリコンインターポーザ等の実装基板（又は他の半導体素子など）に実装する際の接合面となるものである。例えば、半導体素子１１が実装される実装基板側にもバンプが形成される場合は、このバンプに対して実際に接合されるバンプ１４の平面が第１の接合平面１７となる。

これに対して、第２の接合平面１８は、バンプ１４の基端部となる電極パッド１２の開口部分で当該電極パッド１２に接合されている。第２の接合平面１８は、電極パッド１２上にバンプ１４を形成する際に、電極パッド１２に対するバンプ１４の接合面となるものである。例えば、第１のバンプ層１５と第２のバンプ層１６によって構成されるバンプ１４を電極パッド１２上に形成する場合は、パッド開口部分で電極パッド１２に直に接する面が第２の接合平面１８となる。

ここで、第１のバンプ層１５と第２のバンプ層１６は共に柱状に形成されている。バンプが円柱状に形成されていると仮定すると、第１の接合平面１７の面積は第１のバンプ層１５の外径Ｄ１に依存し、第２の接合平面１８の面積は第２のバンプ層１６の外径Ｄ２に依存したものとなっている。そのため、各々の接合平面１７，１８の大小関係は、外径Ｄ１，Ｄ２の大小関係にしたがって設定されている。すなわち、第１の接合平面１７と第２の接合平面１８の面積（大きさ）を比較すると、第１の接合平面１７の方が第２の接合平面１８よりも小さく設定されている。また、第２のバンプ層１６の外径Ｄ２は電極パッド１２の開口径と同一寸法となっているため、これにしたがって第１の接合平面１７の面積が電極パッド１２の開口面積よりも小さく設定されている。

また、第１のバンプ層１５と第２のバンプ層１６をそれぞれ異なる金属材料（バンプ形成材料）、例えば、第１のバンプ層１５をニッケル（Ｎｉ）で形成し、第２のバンプ層１６を金（Ａｕ）で形成することにより、第２のバンプ層１６は、第１のバンプ層１５よりもヤング率が大きいという特性（応力に対して歪みにくい特性）を有している。

続いて、本発明の第１実施形態に係る半導体素子の製造方法として、特に、半導体素子の主面上にバンプを形成する際の手順（バンプ形成方法）について説明する。

まず、図２（Ａ）に示すように、半導体素子１１の主面上で半導体素子を形成する時に電極パッド１２の形成部位を保護膜１３で開口させる。このパッド開口部分に無電解メッキによってニッケルのメッキ皮膜を成長させることにより、図２（Ｂ）に示すように、電極パッド１２の開口部分にニッケルからなる第２のバンプ層１６を形成する。この場合、第２のバンプ層１６は電極パッド１２のパッド開口部で、パッド表面を覆うようにメッキ被膜が成長することにより形成されるため、第２のバンプ層１６の外径は電極パッド１２の開口径に対応したものとなる。また、電極パッド１２がアルミニウムで形成されている場合は、無電解メッキによって生成されるニッケルとの密着性が低くなることも懸念される。したがって、ニッケルの無電解メッキを行う前に、例えばアルゴンガスを用いたプラズマクリーニング法によって電極パッド１２の表面をウェットクリーニングすることにより、電極パッド１２の表面に形成されている有機汚染物や酸化膜などを除去することが望ましい。

次いで、図２（Ｃ）に示すように、半導体素子１１の主面上に、第２のバンプ層１６と保護膜１３を覆う状態で金属材料をスパッタリングすることにより、メッキ下地用の金属膜１９を形成する。金属膜１９は、例えばチタンと銅のスパッタリングによって形成される２層膜であるが、これ以外にも、クロム／銅／金の３層膜、チタン／タングステン／金の３層膜、クロム／ニッケル／金の３層膜、チタン／パラジウム／金の３層膜、チタン／銅／金の３層膜で金属膜１９を形成してもよい。続いて、図２（Ｄ）に示すように、先ほど形成した金属膜１９を覆う状態で半導体素子１１の主面上にレジストマスク２０を形成するとともに、このレジストマスク２０を電極パッド１２の形成部位で開口させて開口部２１を形成し、この開口部２１の底部に金属膜１９を露出させる。この場合、レジストマスク２０の開口部２１の開口径は、上述のようにパッド開口部分に形成された第２のバンプ層１６の外径Ｄ２（図１参照）よりも小さく設定される。

次に、図３（Ａ）に示すように、レジストマスク２０の開口部２１を通して金属膜１９をエッチングすることにより、当該開口部２１の底部に第２のバンプ層１６を露出させる。次いで、図３（Ｂ）に示すように、レジストマスク２０の開口部２１に電解メッキによって金のメッキ被膜を成長させることにより、当該開口部２１を埋め込むように第１のバンプ層１５を形成する。これにより、第１のバンプ層１５と第２のバンプ層１６からなるバンプ１４が得られる。この場合、バンプ１４は、無電解メッキによるニッケルのメッキ層と、電解メッキによる金のメッキ層を順に積層した２層構造となるため、十分なバンプ高さを確保することができる。また、ニッケルからなる第２のバンプ層１６の上に金の電解メッキで第１のバンプ層１５を積層してバンプ１４を形成しているため、このバンプ１４と同じ高さのバンプを金の電解メッキだけで形成する場合に比較すると、メッキ時間を短縮してコストダウンを図ることができる。

続いて、図３（Ｃ）に示すように、半導体素子１１の主面上からレジストマスク２０を除去する。その後、図３（Ｄ）に示すように、半導体素子１１の主面上から金属膜１９をエッチングによって除去する。金属膜１９のエッチングは、当該金属膜１９の形成材料（例えば、銅）を選択的に溶解し得るエッチング液を用いたウェットエッチングによって行うことができる。この場合、電極パッド１２は第２のバンプ層１６によって被覆され、その上に金属膜１９が形成されているため、金属膜１９のエッチングに際して電極パッド１２が露出することはない。また、上記図３（Ａ）の段階でレジストマスク２０の開口部２１を通して金属膜１９をエッチングしたことにより、最終的に得られるバンプ１４の構成としては、第１のバンプ層１５の上に第２のバンプ層１６が直に形成されたものとなる。したがって、金属膜１９をエッチングで除去するときに、バンプ１４にくびれが生じることがない。そのため、くびれの存在によって局部的に狭い接続箇所が発生したり、電気的な抵抗値がアップしたり、バンプ接合強度が不足したりする恐れがない。

このようにして得られた半導体素子１１を、例えばシリコンインターポーザや他の半導体素子（半導体チップ）からなる実装基板に実装する場合は、図４（Ａ）に示すように、半導体素子１１と実装基板１１１の双方に上記バンプ形成方法を適用してバンプ１４，１１４を形成し、それらのバンプ１４，１１４を向かい合わせるように、実装基板１１１上で半導体素子１１を位置決めする。ちなみに、実装基板１１１の主面上では電極パッド１１２が保護膜（オーバーコート）１１３によって円形に開口し、このパッド開口部にバンプ１１４が形成されている。また、バンプ１１４は、第１の接合平面１１７を有する第１のバンプ層１１５と、第２の接合平面１１８を有する第２のバンプ層１１６とによって構成されている。これらの基本的な構造は半導体素子１１の場合と同様の構造になっている。

続いて、実装基板１１１側に近づく方向で半導体素子１１を移動（下降）させることにより、図４（Ｂ）に示すように、双方のバンプ１４，１１４を互いに接触させて突き合わせる。このとき、バンプ１４，１１４同士の接触面の大きさは、各々のバンプ１４，１１４の先端部に形成された第１の接合平面１７，１１７の面積に依存したものとなる。したがって、第１の接合平面１７、１１７の接触界面に規定のバンプ接合荷重（バンプ接合に必要となる荷重）を加えることにより、バンプ１４，１１４同士を接合することができる。バンプ接合は、バンプ１４，１１４同士の接合部分（接触界面）に規定のバンプ接合荷重を印加するだけでなく、バンプ接合部分に熱又は超音波を加えてもよいし、それらを併用して接合してもよい。

その際、実装基板１１１と半導体素子１１のバンプ接合部分に加えられるバンプ接合荷重は、半導体素子１１側において、第１のバンプ層１５から第２のバンプ層１６を介して電極パッド１２に作用する。この場合、バンプ１４の構造として、バンプ接合部分の外径が第１の接合平面１７の面積に依存し、この面積よりも広い面積をもつ第２の接合平面１８で第２のバンプ層１６が電極パッド１２に接合している。そのため、バンプ１４全体でみると、バンプ先端部の第１の接合平面１７で受けたバンプ接合荷重が、バンプ基端部では第１の接合平面１７よりも広い面積をもつ第２の接合平面１８を介して電極パッド１２に作用することになる。したがって、バンプ接合部分に加えられるバンプ接合荷重を、第１のバンプ層１５と第２のバンプ層１６の間で分散させることにより、電極パッド１２に作用する荷重を低減することができる。

特に、第２のバンプ層１６のヤング率を第１のバンプ層１５よりも大きくした場合は、第２のバンプ層１６の厚みを第１のバンプ層１５より薄くしても、第２のバンプ層１６に第１のバンプ層１５よりも高い剛性をもたせることができる。これにより、バンプ接合部分にバンプ接合荷重が加えられたときに、第２のバンプ層１６が第１のバンプ層１５よりも変形しにくいものとなる。そのため、第１のバンプ層１５で受けた荷重を第２のバンプ層１６全体に分散させることができる。よって、第２のバンプ層１６の厚みを厚くしなくても、第２の接合平面１８全体に均一に荷重をかけて電極パッド１２に作用する荷重を低減することができる。

このように実装基板１１１に半導体素子１１をフリップチップ実装して得られる半導体装置（半導体パッケージ）においては、バンプ接合部分を半導体素子１１の主面と平行に断面したときの横断面が第１の接合平面１７，１１７の面積に依存したものとなる。そのため、電極パッド１２，１１２に対するバンプ１４，１１４の接合平面に比較して、バンプ接合部分の横断面が小さくなる。したがって、電極パッド１２，１１２に対するバンプ１４，１１４の接合平面をパッド開口径に合わせて大きく確保したうえで、より小さいバンプ接合荷重をもってバンプ１４，１１４同士を接合することができる。そのため、半導体素子１１においては、電極パッド１２の開口径に左右されることなく、１個のバンプ１４に印加すべきバンプ接合荷重を低減することができる。また、各々のバンプ１４に印加されたバンプ接合荷重を第１のバンプ層１５と第２のバンプ層１６の間で分散して低減させることができる。したがって、例えば、半導体素子１１の構成として、バンプ１４の下にトランジスタが形成されている場合でも、電極パッド１２を介してトランジスタに作用する荷重を小さく抑えてトランジスタの特性変動を防止することができる。また、実装基板１１１が半導体素子で構成され且つバンプ１１４の下にトランジスタが形成されている場合も、上記同様の理由により、トランジスタに作用する荷重を小さく抑えてトランジスタの特性変動を防止することができる。

なお、上記第１実施形態においては、半導体素子１１と実装基板１１１の双方に同様の構造を有するバンプ１４，１１４を形成して、それらのバンプ１４，１１４同士を接合するものとしたが、本発明はこれに限るものではない。

例えば、図５（Ａ）に示すように、実装基板１１１上に上記同様のバンプ１１４を形成し、これに対応する半導体素子１１の電極パッド１２上には無電解メッキによるニッケルのバンプ層２２と、このバンプ層２２の表面を被覆する金のメッキ層２３によってバンプ２４を形成し、それらのバンプ１１４，２４同士を接合するものとしてもよい。この場合は、半導体素子１１側のバンプ２４の接合平面２５が電極パッド１２の開口径とほぼ同等の寸法をもって広く確保される。

したがって、図５（Ｂ）に示すように、実装基板１１１上で半導体素子１１を位置決めしてからバンプ１１４，２４同士を接触させた際に、半導体素子１１に多少の位置ずれが生じていても、バンプ２４の接合平面２５からバンプ１１４の接合平面１１７が外れない限り、バンプ接合部分の接触面積を一定に維持することができる。また、バンプ接合して得られる半導体装置の構成としては、第１のバンプ層１１５の外径によって規定されるバンプ接合部分の横断面が、電極パッド１２，１１２に対するバンプ１４，１１４の接合平面よりも小さくなるため、上記同様の効果が得られる。また、半導体素子１１の製造工程では、バンプ形成に際して、無電解メッキでニッケルのバンプ層２２と金のメッキ層２３を順に形成するだけで済むため、バンプ形成が容易になる。なお、図５（Ａ），（Ｂ）においては、半導体素子１１のバンプ構造と実装基板１１１のバンプ構造を入れ替えた構成としてもよい。

図６は本発明の第２実施形態に係る半導体素子のバンプ構造を示す断面図である。この第２実施形態に係る半導体素子の構成においては、上記第１実施形態の構成と比較して、バンプ１４を第１のバンプ層１５と第２のバンプ層１６によって形成している点や、バンプ先端部に形成された第１の接合平面１７とバンプ基端部に形成された第２の接合平面１８の大小関係、さらには第１のバンプ層１５と第２のバンプ層１６のヤング率の大小関係は共通しているものの、バンプ１４を構成する第１のバンプ層１５と第２のバンプ層１６との間に金属膜１９が介在（残存）し、この金属膜１９を含んでバンプ１４を構成している点は異なっている。

このようなバンプ構造をもつ半導体素子を製造する場合は、上記図２（Ａ）〜（Ｄ）と同様の工程を経て、図７（Ａ）に示すように、半導体素子１１の主面上に第２のバンプ層１６、金属膜１９及びレジストマスク２０を形成した後、図７（Ｂ）に示すように、レジストマスク２０の開口部２１に電解メッキによって金のメッキ被膜を成長させることにより、当該開口部２１を埋め込むように第１のバンプ層１５を形成する。この場合、第２のバンプ層１６の上に金属膜１９が積層されているため、この金属膜１９を通して電解メッキ用の電流を安定的に流すことができる。また、こうして第１のバンプ層１５を電解メッキによって形成することにより、第１のバンプ層１５と第２のバンプ層１６の間に金属膜１９が介在した構造のバンプ１４が得られる。

続いて、図７（Ｃ）に示すように、半導体素子１１の主面上からレジストマスク２０を除去する。その後、図７（Ｄ）に示すように、半導体素子１１の主面上から金属膜１９をエッチングによって除去する。金属膜１９のエッチングは、当該金属膜１９の形成材料（例えば、銅）を選択的に溶解し得るエッチング液を用いたウェットエッチングによって行うことができる。この場合、電極パッド１２は第２のバンプ層１６によって被覆され、その上に金属膜１９が形成されているため、金属膜１９のエッチングに際して電極パッド１２が露出することはない。

図８は本発明の第３実施形態に係る半導体素子のバンプ構造を示す断面図である。この第３実施形態に係る半導体素子の構成においては、上記第１実施形態の構成と比較して、バンプ１４を第１のバンプ層１５と第２のバンプ層１６によって形成している点や、バンプ先端部に形成された第１の接合平面１７とバンプ基端部に形成された第２の接合平面１８の大小関係、さらには第１のバンプ層１５と第２のバンプ層１６のヤング率の大小関係は共通しているものの、バンプ１４を構成する第１のバンプ層１５と第２のバンプ層１６との間に中間膜２６が介在し、この金属膜２６を含んでバンプ１４を構成している点は異なっている。中間膜２６は、例えば、第２のバンプ層１６と同様に金を用いて形成されるものである。この中間膜２６は、電極パッド１２の開口部に形成された第１のバンプ層１５の表面を全体的に覆う状態で形成されている。そして、この中間膜２６の上に第２のバンプ層１６が形成されている。

このようなバンプ構造をもつ半導体素子を製造する場合は、まず、図９（Ａ）に示すように、半導体素子１１の主面を覆う保護膜１３で開口させた電極パッド１２の開口部分に無電解メッキによってニッケルのメッキ皮膜を成長させることにより、電極パッド１２の開口部分にニッケルからなる第２のバンプ層１６を形成する。次に、図９（Ｂ）に示すように、第２のバンプ層１６の表面に無電解メッキ（フラッシュメッキ）で金のメッキ皮膜を成長させることにより、中間膜２６を形成する。この時点では、第２のバンプ層１６の表面が、金のメッキ皮膜である中間膜２６で覆われた構造となる。この構造は、上記図５（Ａ）において、半導体素子１１の主面に形成されたバンプ２４と実質的に同様の構造となる。すなわち、第２のバンプ層１６はバンプ層２２に相当し、中間膜２６はメッキ層２３に相当するものとなる。したがって、この時点でバンプ形成を終了すれば、上記図５（Ａ）に示したバンプ構造を有する半導体素子が得られることになる。

次いで、図９（Ｃ）に示すように、半導体素子１１の主面上に、中間膜２６と保護膜１３を覆う状態で金属材料（例えば、銅）をスパッタリングすることにより、メッキ下地用の金属膜１９を形成する。続いて、図９（Ｄ）に示すように、先ほど形成した金属膜１９を覆う状態で半導体素子１１の主面上にレジストマスク２０を形成するとともに、このレジストマスク２０を電極パッド１２の形成部位で開口させて開口部２１を形成し、この開口部２１の底部に金属膜１９を露出させる。この場合、レジストマスク２０の開口部２１の開口径は、上述のようにパッド開口部分に形成された第２のバンプ層１６の外径（電極パッド１２の開口径）よりも小さく設定される。

次に、図１０（Ａ）に示すように、レジストマスク２０の開口部２１を通して金属膜１９をエッチングすることにより、当該開口部２１の底部に中間膜２６を露出させる。次いで、図１０（Ｂ）に示すように、レジストマスク２０の開口部２１に電解メッキによって金のメッキ被膜を成長させることにより、当該開口部２１を埋め込むように第１のバンプ層１５を形成する。これにより、第１のバンプ層１５と第２のバンプ層１６の間に中間膜２６が介在した構造のバンプ１４が得られる。

続いて、図１０（Ｃ）に示すように、半導体素子１１の主面上からレジストマスク２０を除去する。その後、図１０（Ｄ）に示すように、半導体素子１１の主面上から金属膜１９をエッチングによって除去する。このとき、第１のバンプ層１５とその下の中間膜２６をエッチングマスクとして機能させることができる。そのため、半導体素子１１の主面上で金属膜１９だけを選択的にエッチングすることができる。

図１１は本発明の第４実施形態に係る半導体素子のバンプ構造を示す断面図である。この第４実施形態に係る半導体素子の構成においては、上記第２実施形態の構成と比較して、バンプ１４を第１のバンプ層１５と第２のバンプ層１６によって形成している点や、バンプ先端部に形成された第１の接合平面１７とバンプ基端部に形成された第２の接合平面１８の大小関係、さらには第１のバンプ層１５と第２のバンプ層１６のヤング率の大小関係や、バンプ１４を構成する第１のバンプ層１５と第２のバンプ層１６との間に中間膜２６が介在している点は共通するものの、バンプ１４を構成する第１のバンプ層１５と第２のバンプ層１６との間に中間膜２６と金属膜１９が介在し、これらの中間膜２６と金属膜膜１９を含んでバンプ１４を構成している点は異なっている。中間膜２６は、電極パッド１２の開口部に形成された第１のバンプ層１５の表面を全体的に覆う状態で形成されている。そして、この中間膜２６の上に金属膜１９が形成され、さらにこの金属膜１９の上に第２のバンプ層１６が形成されている。

このようなバンプ構造をもつ半導体素子を製造する場合は、上記図９（Ａ）〜（Ｄ）と同様の工程を経て、図１２（Ａ）に示すように、半導体素子１１の主面上に第２のバンプ層１６、中間膜２６、金属膜１９及びレジストマスク２０を形成した後、図１２（Ｂ）に示すように、レジストマスク２０の開口部２１に電解メッキによって金のメッキ被膜を成長させることにより、当該開口部２１を埋め込むように第１のバンプ層１５を形成する。この場合、第２のバンプ層１６の上に中間層２６を介して金属膜１９が積層されているため、この金属膜１９を通して電解メッキ用の電流を安定的に流すことができる。また、こうして第１のバンプ層１５を電解メッキによって形成することにより、第１のバンプ層１５と第２のバンプ層１６の間に、中間膜２６と金属膜１９が介在した構造のバンプ１４が得られる。

続いて、図１２（Ｃ）に示すように、半導体素子１１の主面上からレジストマスク２０を除去する。その後、図１２（Ｄ）に示すように、半導体素子１１の主面上から金属膜１９をエッチングによって除去する。この場合、電極パッド１２は第２のバンプ層１６によって被覆され、その上に金の中間層２６を介して金属膜１９が形成されているため、金属膜１９のエッチングに際して電極パッド１２が露出することはない。

本発明の第１実施形態に係る半導体素子のバンプ構造を示す断面図である。 本発明の第１実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図（その１）である。 本発明の第１実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図（その２）である。 本発明の実施形態に係る半導体装置の実装構造の一例を示す図である。 本発明の実施形態に係る半導体装置の実装構造の他の例を示す図である。 本発明の第２実施形態に係る半導体素子のバンプ構造を示す断面図である。 本発明の第２実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図である。 本発明の第３実施形態に係る半導体素子のバンプ構造を示す断面図である。 本発明の第３実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図（その１）である。 本発明の第３実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図（その２）である。 本発明の第４実施形態に係る半導体素子のバンプ構造を示す断面図である。 本発明の第４実施形態に係る半導体素子の製造方法（バンプ形成方法）を説明する図である。 従来の半導体素子のバンプ構造を示す断面図である。 従来の半導体素子の製造方法（バンプ形成方法）を説明する図（その１）である。 従来の半導体素子の製造方法（バンプ形成方法）を説明する図（その２）である。

符号の説明

１１…半導体素子、１２…電極パッド、１３…保護膜、１４…バンプ、１５…第１のバンプ層、１６…第２のバンプ層、１７…第１の接合平面、１８…第２の接合平面、１９…金属膜

Claims (6)

1. 電極パッド上にバンプが形成された半導体素子であって、
   前記バンプは、当該バンプの先端部に形成された第１の接合平面と、当該バンプの基端部で前記電極パッドに接合された第２の接合平面とを有するとともに、前記第１の接合平面の面積が前記第２の接合平面よりも小さい
   ことを特徴とする半導体素子。
2. 前記バンプは、前記第１の接合平面を有する第１のバンプ層と、前記第２の接合平面を有する第２のバンプ層とを有するとともに、前記第２のバンプ層のヤング率が前記第１のバンプ層よりも大きい
   ことを特徴とする請求項１記載の半導体素子。
3. 前記第１のバンプ層を金又は半田によって形成するとともに、前記第２のバンプ層をニッケルによって形成してなる
   ことを特徴とする請求項２記載の半導体素子。
4. 電極パッド上にバンプが形成されるとともに、前記バンプが第１のバンプ層と第２のバンプ層によって構成された半導体素子の製造方法であって、
   前記電極パッド上に無電解メッキによって前記第２のバンプ層を形成する工程と、
   前記第２のバンプ層上に当該第２のバンプ層よりも小さな外径で前記第１のバンプ層を形成する工程と
   を有することを特徴とする半導体素子の製造方法。
5. 前記第２のバンプ層をニッケルの無電解メッキによって形成するとともに、前記第１のバンプ層を金又は半田の電解メッキによって形成する
   ことを特徴とする請求項４記載の半導体素子の製造方法。
6. 半導体素子をフリップチップ方式で実装基板に実装してなる半導体装置であって、
   前記半導体素子と前記実装基板の相対応する電極パッドをバンプによって電気的に接続するとともに、前記バンプの接合部分の横断面が、前記電極パッドに対する前記バンプの接合平面よりも小さい
   ことを特徴とする半導体装置。
   
   

Images