CN109817570B - 一种化合物半导体的金属连线结构及其制作方法 - Google Patents
一种化合物半导体的金属连线结构及其制作方法 Download PDFInfo
- Publication number
- CN109817570B CN109817570B CN201811610031.3A CN201811610031A CN109817570B CN 109817570 B CN109817570 B CN 109817570B CN 201811610031 A CN201811610031 A CN 201811610031A CN 109817570 B CN109817570 B CN 109817570B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- electroplating
- opening
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种化合物半导体的金属连线结构及其制作方法,所述方法包括在第一金属层上方形成金属附着层和电镀种子层,通过电镀工艺形成电镀金属层以及形成保护层的步骤;其中在电镀制程之后蚀刻金属附着层和电镀种子层过程中,通过于裸露的金属侧壁形成第二介质层侧翼的方式控制金属附着层的蚀刻程度,使得得到的结构中金属附着层的边缘位于电镀金属层边缘和侧翼边缘之间,避免其深入电镀金属层下方的情况,从而提高金属与保护层的粘附能力,避免保护层和金属之间产生裂缝,实现金属层的形状达到要求,提高器件可靠度。
Description
技术领域
本发明涉及化合物半导体器件及制作工艺,尤其涉及一种化合物半导体的金属连线结构及其制作方法。
背景技术
在半导体生产工艺中,金属层的制备方法分为蒸镀和电镀两种方法。其中电镀制程的成本相对蒸镀更低,更具有优势,故电镀制备方法已被引入到化合物半导体电路的金属连线结构的制备中来。例如,参考图1,常规的金属连线结构具有上下设置的第一金属层M1和第二金属结构M2,其中第二金属结构M2可通过电镀制程形成,且外部覆盖有保护层。常规的电镀第二金属结构M2包括依次层叠的附着层、种子层和电镀层,其中种子层和电镀层组成导电层。但是由于电镀制程的需要,所用的光阻厚度较厚,经过后续的制程形成的第二金属结构M2的截面形状不符合工艺要求,具体,其电镀所用附着层形成深入至电镀层下方的侧蚀刻状况(见图1中圆圈处),该形貌容易导致其与上层的保护层黏附性降低或者破裂,从而带来可靠性问题。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种化合物半导体的金属连线结构及其制作方法。
为了实现以上目的,本发明的技术方案为:
一种化合物半导体的金属连线结构的制作方法,包括以下步骤:
1)提供已完成部分器件制程的晶片,所述晶片上设有第一金属层;
2)于上述结构上沉积第一介质层;
3)涂布绝缘层,蚀刻所述绝缘层以形成位于所述第一金属层上方的开口;
4)依次沉积金属附着层和电镀种子层;
5)涂布光阻,并通过曝光、显影形成对应所述开口的显开窗口,且所述显开窗口的宽度大于所述开口;
6)通过电镀工艺于所述显开窗口之内沉积厚度高于所述开口的电镀金属层,然后剥离光阻;
7)依次蚀刻电镀种子层和金属附着层,并通过于裸露的金属侧壁形成第二介质层侧翼的方式控制金属附着层的蚀刻程度;
8)沉积保护层。
可选的,步骤7)包括以下子步骤:于步骤6)形成的结构上沉积第二介质层;对第二介质层进行干法蚀刻以留下附着于所述电镀金属层侧壁的侧翼;蚀刻去除裸露的电镀种子层;蚀刻去除裸露的金属附着层。
可选的,步骤7)包括以下子步骤:蚀刻去除裸露的电镀种子层;于上述结构表面沉积第二介质层;对第二介质层进行干法蚀刻以留下附着于所述电镀金属层和电镀种子层侧壁的侧翼;蚀刻去除裸露的金属附着层。
可选的,所述金属附着层为TiW,厚度为10~100nm。
可选的,所述电镀种子层和电镀金属层均为Au,其中电镀种子层厚度为100~600nm,电镀金属层厚度为2~8μm。
可选的,所述第二介质层和保护层均为SiN。
可选的,所述第二介质层的厚度为200~600nm,所述保护层的厚度为200~1000nm。
可选的,所述开口角度为45°到90°,所述显开窗口角度为70°到90°。
可选的,步骤8)中,沉积所述保护层之前,还包括于所述电镀金属层顶部形成Ti层的步骤。
由上述方法制作的化合物半导体的金属连线结构,包括晶片、第一金属层、第一介质层、绝缘层、金属附着层、电镀种子层、电镀金属层、第二介质层侧翼和保护层;第一金属层设于晶片上的预设区域,第一介质层覆盖晶片和第一金属层表面,绝缘层设于第一介质层上且于对应第一金属层上方设有开口,金属附着层、电镀种子层和电镀金属层依次覆盖所述开口的表面并延伸至覆盖开口两侧的绝缘层表面,第二介质层侧翼至少附着于电镀金属层侧壁,且金属附着层的边缘位于电镀金属层边缘和第二介质层侧翼边缘之间;保护层设于上述结构表面。
本发明的有益效果为:
通过金属附着层蚀刻前第二介质层侧翼的设置控制金属附着层的蚀刻边缘位于电镀金属层边缘和侧翼边缘之间,避免其深入电镀金属层下方的情况,提高金属与保护层的粘附能力,避免保护层和金属之间产生裂缝,实现金属层的形状达到要求,提高器件可靠度,提高制程的良品率以及产品的使用寿命,有利于电镀工艺在金属层制作中的推广,降低了成本。此外,借由本发明所述的制备方法,可以制备两层以及多层的金属层并确保其连接可靠度,使用范围广。
附图说明
图1为现有技术的电镜照片;
图2为实施例1的工艺流程图;
图3为实施例1的结构示意图;
图4为图3中A部分的局部放大图;
图5为实施例2的部分工艺流程图,其中与实施例1重复部分省略;
图6为实施例2的结构示意图;
图7为图6中B部分的局部放大图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所述的上下,是相对于各层形成的先后顺序而言,以在先形成的为下,在后形成的为上。
实施例1
参考图2,本实施例的制作方法步骤如下:
1.提供已完成部分器件制程的晶片1,所述晶片1可以是三五族化合物半导体晶片,上面设有第一金属层2;
2.采用PECVD方式进行第一介质层3(例如SiN等)的沉积;
3.利用旋转涂布的方式涂布聚酰亚胺作为绝缘层4,其目的在于制作平坦化的界面,然后在聚酰亚胺表面涂布上光阻,并进行曝光和显影,显影后光阻角度在45度~90度之间,这个可以使电镀出来的金属角度达到要求;用干法蚀刻的方法对聚酰亚胺进行刻蚀形成位于所述第一金属层2上方的开口41,开口41的角度继承光阻的角度;此处所述角度,是指图中的θ;
4.在表面上利用物理气相沉积的方法制备一层金属附着层5,金属附着层5可以是TiW,其厚度在10~100nm,再用物理气相沉积的方法制备一层金作为电镀种子层6,电镀种子层6的厚度可以是100~600nm;
5.涂布光阻7,并通过曝光、显影形成对应所述开口41的显开窗口71,所述显开窗口71宽度大于所述开口41的宽度,光阻的厚度在2~10μm,显开窗口71的角度为70度~90度,此处所述角度,是指图中β;
6.通过电镀工艺于所述显开窗口71之内沉积电镀金属层8,所述电镀金属层8可以是金,金的厚度高于所述开口41并低于显开窗口71,具体可以从2~8μm;用N-甲基吡咯烷酮、异丙醇、丙酮等化学药液将光阻7剥离,留下初步的所需金属图形;
7.用PECVD等方法沉积一层第二介质层9,第二介质层9是SiN,厚度200~600nm;
8.利用RIE或者ICP对晶圆片表面进行SiN的干法蚀刻,由于是干法蚀刻,在电镀金属层8的侧壁会留下一层SiN的侧翼91;
9.采用逆电镀的方法或者湿法蚀刻的方法,去除裸露的电镀种子层6(余下电镀种子层6a),并用干法蚀刻或者湿法蚀刻,蚀刻掉裸露的金属附着层5(余下金属附着层5a);利用侧翼91保护金属附着层使得TiW侧蚀刻控制在SiN下方;
10.在晶圆片表面用光阻定义出顶部后续要蒸镀Ti的图形,用金属蒸镀的方式在晶片表面沉积上Ti,用N-甲基吡咯烷酮,异丙醇,丙酮等化学药液将光阻剥离,留下位于电镀金属层8顶部的Ti层10;
11.用PECVD的方式在晶片表面沉积上一层SiN保护层11,厚度在200~1000nm。
得到的化合物半导体的金属连线结构见图3,包括晶片1、第一金属层2、第一介质层3、绝缘层4、金属附着层5a、电镀种子层6a、电镀金属层8、第二介质层侧翼91、Ti层10和保护层11。第一金属层2设于晶片1上的预设区域,第一介质层3覆盖晶片1和第一金属层2表面,绝缘层4设于第一介质层3上且于对应第一金属层2上方设有开口41,金属附着层5a、电镀种子层6a和电镀金属层8依次覆盖所述开口41的表面并延伸至覆盖开口41两侧的绝缘层4表面。结合图3和图4,侧翼91附着于电镀金属层8侧壁,且金属附着层5a和电镀种子层6a的边缘均位于电镀金属层8边缘和第二介质层侧翼91边缘之间。Ti层10设于电镀金属层8顶部,保护层11覆盖上述结构表面,后续可根据需求对保护层11进行开孔设置。
实施例2
参考图5,本实施例的制作方法步骤如下:
步骤1~6参考实施例1;
7.采用逆电镀的方法或者湿法蚀刻的方法,去除裸露的电镀种子层6(余下电镀种子层6b);
8.在晶圆片表面用PECVD等方法沉积一层第二介质层9’,第二介质层9’是SiN,厚度200~600nm;
9.利用RIE或者ICP对晶圆片表面进行SiN的干法蚀刻,由于是干法蚀刻,在金属的侧壁(包括电镀金属层8和电镀种子层6b侧壁)会留下一层SiN的侧翼91’;
10.采用干法蚀刻去除裸露的金属附着层5(余下金属附着层5b),利用侧翼91’保护TiW侧蚀刻控制在SiN下方;
11.在晶圆片表面用光阻定义出顶部后续要蒸镀Ti的图形,用金属蒸镀的方式在晶片表面沉积上Ti,用N-甲基吡咯烷酮,异丙醇,丙酮等化学药液将光阻剥离,留下位于电镀金属层8顶部的Ti层10;
12.用PECVD的方式在晶片表面沉积上一层SiN保护层11’,厚度在200~1000nm。
得到的化合物半导体的金属连线结构见图6,包括晶片1、第一金属层2、第一介质层3、绝缘层4、金属附着层5b、电镀种子层6b、电镀金属层8、第二介质层侧翼91’、Ti层10和保护层11’。第一金属层2设于晶片1上的预设区域,第一介质层3覆盖晶片1和第一金属层2表面,绝缘层4设于第一介质层3上且于对应第一金属层2上方设有开口41,金属附着层5b、电镀种子层6b和电镀金属层8依次覆盖所述开口41的表面并延伸至覆盖开口41两侧的绝缘层4表面。结合图6和图7,侧翼91’附着于电镀金属层8和电镀种子层6b侧壁,且金属附着层5b的边缘均位于电镀金属层8边缘和第二介质层侧翼91’边缘之间。Ti层10设于电镀金属层8顶部,保护层11’覆盖上述结构表面,后续可根据需求对保护层11’进行开孔设置。
实施例3
根据实际使用需求,在实施例1或2的步骤2之后,重复实施例1的步骤3~9(或步骤3~10)或实施例2的步骤3~10(或步骤3~11)以形成多金属层的层叠结构,再进行保护层的制作。
上述实施例仅用来进一步说明本发明的一种化合物半导体的金属连线结构及其制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。
Claims (8)
1.一种化合物半导体的金属连线结构的制作方法,其特征在于包括以下步骤:
1)提供已完成部分器件制程的晶片,所述晶片上设有第一金属层;
2)于上述结构上沉积第一介质层;
3)涂布绝缘层,蚀刻所述绝缘层以形成位于所述第一金属层上方的开口;
4)依次沉积金属附着层和电镀种子层,所述金属附着层为TiW;
5)涂布光阻,并通过曝光、显影形成对应所述开口的显开窗口,且所述显开窗口的宽度大于所述开口;
6)通过电镀工艺于所述显开窗口之内沉积厚度高于所述开口的电镀金属层,然后剥离光阻;
7)蚀刻去除裸露的电镀种子层,于形成的结构表面沉积第二介质层,对第二介质层进行干法蚀刻以留下附着于所述电镀金属层和电镀种子层侧壁的侧翼;蚀刻去除裸露的金属附着层,通过所述侧翼控制金属附着层的侧蚀刻边缘位于电镀金属层边缘和侧翼边缘之间;其中所述第二介质层为SiN,厚度为200~600nm;
8)沉积保护层。
2.根据权利要求1所述的制作方法,其特征在于:所述金属附着层的厚度为10~100nm。
3.根据权利要求1所述的制作方法,其特征在于:所述电镀种子层和电镀金属层均为Au,其中电镀种子层厚度为100~600nm,电镀金属层厚度为2~8μm。
4.根据权利要求1所述的制作方法,其特征在于:所述保护层为SiN。
5.根据权利要求4所述的制作方法,其特征在于:所述保护层的厚度为200~1000nm。
6.根据权利要求1所述的制作方法,其特征在于:所述开口的角度为45°到90°,所述显开窗口的角度为70°到90°。
7.根据权利要求1或3所述的制作方法,其特征在于:步骤8)中,沉积所述保护层之前,还包括于所述电镀金属层的顶部形成Ti层的步骤。
8.由权利要求1~7任一项所述方法制作的化合物半导体的金属连线结构,其特征在于:包括晶片、第一金属层、第一介质层、绝缘层、金属附着层、电镀种子层、电镀金属层、第二介质层侧翼和保护层;第一金属层设于晶片上的预设区域,第一介质层覆盖晶片和第一金属层表面,绝缘层设于第一介质层上且于对应第一金属层上方设有开口,金属附着层、电镀种子层和电镀金属层依次覆盖所述开口的表面并延伸至覆盖开口两侧的绝缘层表面,第二介质层侧翼附着于电镀金属层和电镀种子层的侧壁,且金属附着层的边缘位于电镀金属层边缘和第二介质层侧翼边缘之间;保护层设于上述结构表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811610031.3A CN109817570B (zh) | 2018-12-27 | 2018-12-27 | 一种化合物半导体的金属连线结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811610031.3A CN109817570B (zh) | 2018-12-27 | 2018-12-27 | 一种化合物半导体的金属连线结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109817570A CN109817570A (zh) | 2019-05-28 |
CN109817570B true CN109817570B (zh) | 2021-03-23 |
Family
ID=66602676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811610031.3A Active CN109817570B (zh) | 2018-12-27 | 2018-12-27 | 一种化合物半导体的金属连线结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109817570B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4810332A (en) * | 1988-07-21 | 1989-03-07 | Microelectronics And Computer Technology Corporation | Method of making an electrical multilayer copper interconnect |
US20100190332A1 (en) * | 2008-09-15 | 2010-07-29 | Abdalla Aly Naem | Method of Forming a Copper Topped Interconnect Structure that has Thin and Thick Copper Traces |
CN104241234A (zh) * | 2013-06-11 | 2014-12-24 | 索尼公司 | 半导体器件及其制造方法 |
US20150137374A1 (en) * | 2013-11-19 | 2015-05-21 | International Business Machines Corporation | Copper wire and dielectric with air gaps |
CN107275380A (zh) * | 2017-06-14 | 2017-10-20 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属层及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9620580B2 (en) * | 2013-10-25 | 2017-04-11 | Mediatek Inc. | Semiconductor structure |
-
2018
- 2018-12-27 CN CN201811610031.3A patent/CN109817570B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4810332A (en) * | 1988-07-21 | 1989-03-07 | Microelectronics And Computer Technology Corporation | Method of making an electrical multilayer copper interconnect |
US20100190332A1 (en) * | 2008-09-15 | 2010-07-29 | Abdalla Aly Naem | Method of Forming a Copper Topped Interconnect Structure that has Thin and Thick Copper Traces |
CN104241234A (zh) * | 2013-06-11 | 2014-12-24 | 索尼公司 | 半导体器件及其制造方法 |
US20150137374A1 (en) * | 2013-11-19 | 2015-05-21 | International Business Machines Corporation | Copper wire and dielectric with air gaps |
CN107275380A (zh) * | 2017-06-14 | 2017-10-20 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属层及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109817570A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548161B2 (en) | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element | |
KR20130135042A (ko) | 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물 | |
US20190252305A1 (en) | Semiconductor device package and a method of manufacturing the same | |
TWI807087B (zh) | 半導體裝置結構及其製造方法 | |
CN107275380B (zh) | 一种化合物半导体的金属层及其制备方法 | |
US8269316B2 (en) | Silicon based substrate and manufacturing method thereof | |
WO2011158731A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
CN108376739B (zh) | 一种化合物半导体器件电容结构及其制作方法 | |
CN109817570B (zh) | 一种化合物半导体的金属连线结构及其制作方法 | |
CN108336052B (zh) | 金属再布线结构、芯片封装器件及芯片封装器件制作工艺 | |
CN111883433B (zh) | 一种半导体晶片封装及其形成方法 | |
CN110544679B (zh) | 芯片重布线结构及其制备方法 | |
CN110752207B (zh) | 一种背面电容结构及制作方法 | |
JP5982381B2 (ja) | 回路の製造方法 | |
JP2008153275A (ja) | 半導体基板およびその製造方法 | |
CN105229781B (zh) | 使用电介质桥接器的电镀方法和电镀结构 | |
CN106252315B (zh) | 封装结构及其制造方法 | |
CN111200061B (zh) | 一种半导体器件电容结构及其制作方法 | |
CN108022898A (zh) | 一种半导体器件及其制作方法 | |
US8900987B1 (en) | Method for removing bumps from incomplete and defective interposer dies for stacked silicon interconnect technology (SSIT) devices | |
KR100848741B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN110223970A (zh) | 一种孔槽式的电容结构及制作方法 | |
US11410957B2 (en) | Semiconductor package structure and method of manufacturing the same | |
CN112838013B (zh) | 一种芯片结构及其制造方法 | |
US20150097268A1 (en) | Inductor structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |