JP2014053516A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2014053516A
JP2014053516A JP2012198038A JP2012198038A JP2014053516A JP 2014053516 A JP2014053516 A JP 2014053516A JP 2012198038 A JP2012198038 A JP 2012198038A JP 2012198038 A JP2012198038 A JP 2012198038A JP 2014053516 A JP2014053516 A JP 2014053516A
Authority
JP
Japan
Prior art keywords
power semiconductor
terminal
conductor portion
snubber circuit
circuit body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012198038A
Other languages
English (en)
Other versions
JP5860784B2 (ja
Inventor
Seiji Senba
誠司 船場
Yasuo Noto
康雄 能登
Masashige Tsuji
雅薫 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2012198038A priority Critical patent/JP5860784B2/ja
Priority to PCT/JP2013/069726 priority patent/WO2014038299A1/ja
Publication of JP2014053516A publication Critical patent/JP2014053516A/ja
Application granted granted Critical
Publication of JP5860784B2 publication Critical patent/JP5860784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減する。
【解決手段】本発明に係るパワー半導体モジュールは、第１パワー半導体素子と、第２パワー半導体素子と、前記第１パワー半導体素子と接続される第１導体部と、前記第２パワー半導体素子と接続される第２導体部と、前記第１導体部と接続される第１端子と、前記第２導体部と接続される第２端子と、半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、前記第１端子は、前記第２端子と対向して配置され、前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続される。
【選択図】 図５（ａ）

Description

本発明は電力変換装置に搭載されるパワー半導体モジュールに関し、特にハイブリッド自動車や電気自動車に用いられるパワー半導体モジュールに関する。
パワー半導体モジュールに内蔵されるインバータ回路は主にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子と整流用のダイオード素子から構成される。そしてスイッチング素子の近くには、サージ吸収用のコンデンサが配置される場合もある。
特開２００６−３０３４５５号公報（特許文献１）に開示された例では、パワー半導体素子は、第１、第２の主面を有する半導体基板に形成される。パワー半導体モジュールは、第１の主面に接合され、主電流が流れる第１の電極と、第２の主面に接合され、主電流が流れる第２の電極と、半導体基板、コンデンサ、それらを部分的に封止し固定する樹脂とを備える。コンデンサは、第３、第４の電極を含む。第１の電極と第３の電極とは面同士が同一の連続面上に配置されるように電極同士が接合される。これによって、コンデンサの電極とパワー半導体素子の電極とが直結するように配置されているため、接続する配線のインダクタンス成分を減らすことができサージ電圧を低減することが可能となる。
パワー半導体素子と平滑コンデンサの間の配線インダクタンスを減らす事はできるが、完全にゼロにすることはできない。そこでパワー半導体素子にかかる電圧・電流がパワー半導体素子と平滑コンデンサの間の配線インダクタンスとコンデンサによってＬＣ共振を起こし、電磁波ノイズの放出、パワー半導体素子の動作不安定・誤動作を招く可能性がある。
特開２００６−３０３４５５号公報
本発明の課題は、パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減することである。
本発明に係るパワー半導体モジュールは、インバータ回路の上アームを構成する第１パワー半導体素子と、前記インバータ回路の下アームを構成する第２パワー半導体素子と、前記第１パワー半導体素子と接続される第１導体部と、前記第２パワー半導体素子と接続される第２導体部と、前記第１導体部と接続される第１端子と、前記第２導体部と接続される第２端子と、半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、前記第１端子は、前記第２端子と対向して配置され、前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続される。
本発明により、パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減することができる。
車両のモータ駆動システムの構成を説明するための回路図である。 本実施形態のパワー半導体モジュールの回路図である。 本発明の第１のスナバ素子の本体の実施例を示す斜視図である。 本発明の第１のスナバ素子の本体の実施例を示す内部構造図である。 本発明の第１のパワー半導体モジュールに用いるスナバ素子の実施例を示す斜視図である。 本発明の第１のパワー半導体モジュールの実施例の内部構造図である。 図５（ａ）記載の矢印の方向から見た内部構造図である。 図５（ｂ）記載の矢印の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールに用いるスナバ素子の第１の実施例を示す内部構造図である。 図６（ａ）の矢印（ｂ）の方向から見た内部構造図である。 図６（ａ）の矢印（ｃ）の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールの実施例を示す内部構造図である。 図７（ａ）記載の矢印の方向から見た内部構造図である。 図７（ｂ）記載の矢印の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールに用いるスナバ素子の第２の実施例を示す内部構造図である。 図８（ａ）記載の矢印の方向から見た内部構造図である。 本発明の第３のパワー半導体モジュールに用いるスナバ素子の実施例を示す内部構造図である。 図９（ａ）記載の矢印の方向から見た内部構造図である。 本発明の第３のパワー半導体モジュールの実施例を示す内部構造図である。 図１０（ａ）記載の矢印の方向から見た内部構造図である。 図１０（ｂ）記載の矢印の方向から見た内部構造図である。
本発明の実施例を、図を用いて説明する。
図１に本実施形態のパワー半導体モジュールが適用されるハイブリッド自動車もしくは電気自動車のモータ駆動システムを示す。このシステムは、主に二次電池１０１、インバータ１０２、３相モータ１０３から構成されている。コンタクタ１１４は、二次電池１０１とインバータ１０２を電気的に接続または切断するものである。インバータ１０２は、二次電池１０１から供給される直流電力を交流電力に変換し、３相モータ１０３を駆動する。
インバータ１０２は、平滑コンデンサ１０４、制御回路１０５、３つのパワー半導体モジュール１０７、１０８、１０９から構成されている。平滑コンデンサ１０２は、二次電池１０１の正負電極間に接続される。
パワー半導体モジュール１０７は、平滑コンデンサ１０４の正極１１０とバスバー１１２を介して電気的に接続され、かつ、平滑コンデンサ１０４の負極１１１とバスバー１１３を介して電気的に接続される。パワー半導体モジュール１０８及び１０９も同様に、正極１１０及び負極１１１と接続される。これにより、３つのパワー半導体モジュール１０７、１０８、１０９は、平滑化された電源電位を得る。
制御回路１０５は、制御信号電極１０６を介して３つのパワー半導体モジュール１０７、１０８、１０９を制御する。３相モータ１０３は、３つのパワー半導体モジュール１０７、１０８、１０９と電気的に接続される。例えば、制御回路１０５からの制御信号を受けたパワー半導体モジュールは、平滑化された電力を３相モータ１０３へ伝えてこれを駆動させる。バスバー１１２及び１１３は、平滑コンデンサ１０４と３つのパワー半導体モジュール１０７、１０８、１０９との接続において、有限の長さとなるため、寄生インダクタンス成分が存在する。
図２に本実施形態のパワー半導体モジュールの回路図を示す。本パワー半導体モジュールは、正極電源端子２１１、負極電源端子２１２、出力端子２１３を有し、上アームのＩＧＢＴ２０１、上アームのフライホイールダイオード２０２、下アームのＩＧＢＴ２０６、下アームのフライホイールダイオード２０７、スナバ回路２１４から構成される。正極電源端子２１１は、インバータ１０２内でバスバー１１２を介して平滑コンデンサ１０２の正極１１０に接続される。負極電源端子２１２は、バスバー１１３を介して平滑コンデンサ１０２の負極１１１に接続される。出力端子２１３は、３相モータ１０３に接続される。
上アームのＩＧＢＴ２０１のコレクタは、正極電源端子２１１に接続される。ＩＧＢＴ２０１のエミッタは、出力端子２１３に接続される。また、ＩＧＢＴ２０１は、制御信号端子としてゲート端子２０３、エミッタセンス端子２０４、エミッタ端子２０５を有しており、制御信号電極１０６を介して制御回路１０５に接続される。
上アームのフライホイールダイオード２０２は、カソードがＩＧＢＴ２０１のコレクタに接続され、アノードがＩＧＢＴ２０１のエミッタに接続される。
下アームのＩＧＢＴ２０６のコレクタは、上アームのＩＧＢＴ２０１のエミッタに接続されるとともに、出力端子２１３に接続される。ＩＧＢＴ２０６のエミッタは、負極電源端子２１２に接続される。また、ＩＧＢＴ２０６は、制御信号端子としてゲート端子２０８、エミッタセンス端子２０９、エミッタ端子２１０を有しており、制御信号電極１０６を介して制御回路１０５に接続される。
下アームのフライホイールダイオード２０７は、カソードがＩＧＢＴ２０６のコレクタに接続され、アノードがＩＧＢＴ２０６のエミッタに接続される。
スナバ回路２１４は、抵抗２１５とコンデンサ２１６の直列回路により構成される。スナバ回路２１４は、上アームのＩＧＢＴ２０１のコレクタと下アームのＩＧＢＴ２０６のエミッタとの間に接続される。
図３（ａ）及び図３（ｂ）に、本発明の第１のパワー半導体モジュールに用いられるスナバ素子本体４００を示す。スナバ素子本体４００は、図２のスナバ回路２１４に対応する素子である。図３（ａ）は、スナバ素子本体の外観を示す斜視図である。スナバ素子本体４００の形状は直方体である。スナバ素子本体４００の一面には、電極端子４０１が配置される。スナバ素子本体４００において、電極端子４０１が配置される面と対向する面には、電極端子４０２が配置される。スナバ素子本体４００の電極端子が配置される以外の４面は、電気絶縁体４０３で覆われている。
図３（ｂ）は、スナバ素子本体４００の内部構造を示す断面図である。スナバ素子本体４００は、その内部に抵抗体４０４とチップコンデンサ４０７を有する。抵抗体４０４とチップコンデンサ４０７は、直列に接続される。抵抗体４０４は、薄板状に形成される。抵抗体４０４の表面には電極４０５が形成され、裏面には電極４０６が形成される。チップコンデンサ４０７は、一方の面に電極４０８が形成され、他方に電極４０９が形成される。
抵抗体４０４の電極４０５は、スナバ素子本体４００の電極４０１に接合されている。抵抗体４０４の電極４０６は、チップコンデンサ４０７の電極４０８に接合されている。チップコンデンサ４０７の電極４０９は、スナバ素子本体４００の電極４０２に接合されている。抵抗体４０４とチップコンデンサ４０７は、電極間の中継部材となるような配線材などを介することなく接続されているため、寄生インダクタンスの増大を抑えることができる。
ここで、抵抗体４０４の抵抗値は数百ｍΩ〜数Ω、チップコンデンサ４０７の容量は百ｎＦ〜１μＦ程度である。
抵抗体４０４は、不純物をドーピングした半導体によって形成される。このとき、抵抗体４０４の抵抗率は、半導体のキャリア濃度で決まり、不純物のドープ量を調整する事によって所望の抵抗値を実現できる。特開２０００−２８６１０２号公報記載の低抵抗の固定抵抗器は、Ｐ型またはＮ型の不純物をドーピングしたシリコンチップを抵抗素子としている。シリコンチップの表面および裏面には、金属電極層が形成され、金属電極層とリード端子（内部，外部端子）とがそれぞれ接続され、シリコンチップおよびリード端子の一部（内部端子）を樹脂パッケージ内に封止している。
図４に本発明の第１のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。本実施例に示すスナバ素子３００は、スナバ素子本体４００及びスナバ素子本体４００に接続されるＵ字型電極３０１、３０２により構成される。Ｕ字型電極３０１、３０２は、金属製の薄板より形成される。Ｕ字型電極３０１は、当該Ｕ字型電極３０１の一端において、スナバ素子３００の電極４０１と接続される。前記Ｕ字型電極３０１の他端には、ねじ穴３０３が形成される。Ｕ字型電極３０２は、当該Ｕ字型電極３０２の一端において、スナバ素子３００の電極４０２と接続される。前記Ｕ字型電極３０２の他端には、ねじ穴３０４が形成される。
Ｕ字型電極３０１は、Ｕ字形状に限られず、振動や応力を吸収する応力緩和部として機能する曲げ部等を有するものであればよい。
図５（ａ）から図５（ｃ）に、本発明の第１のパワー半導体モジュールの実施例を示す。図５（ａ）は、本実施例におけるパワー半導体モジュールの内部構造を示すための断面図である。図５（ｂ）は、図５（ａ）記載の矢印の方向から見た内部構造図である。図５（ｃ）は、図５（ｂ）記載の矢印の方向から見た内部構造図である。
パワー半導体モジュール５００は、インバータ回路の上アームを構成する半導体基板５０２及び５０３と、下アームを構成する半導体基板５０６及び５０７を有する。半導体基板５０２は、図２に示すＩＧＢＴ２０１である。半導体基板５０３は、図２に示すフライホイールダイオード２０２である。半導体基板５０６は、図２に示すＩＧＢＴ２０６である。半導体基板５０７は、図２に示すフライホイールダイオード２０７である。半導体基板５０２は、半導体基板５０３の側部に配置される。この際、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ側と、半導体基板５０３（フライホイールダイオード２０２）のアノード側が、同一方向に面するように配置される。半導体基板５０６は、半導体基板５０７の側部に配置される。この際、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ側と、半導体基板５０７（フライホイールダイオード２０７）のアノード側が、同一方向に面するように配置される。
導電板５０４は、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ側に配置される。導電板５０５は、半導体基板５０２を挟んで、導電板５０４と対向して配置される。半導体基板５０２及び５０３は、導電板５０４と導電板５０５の間に配置される。導電板５０４は、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ及び半導体基板５０３（フライホイールダイオード２０２）のアノードと電気的に接続される。導電板５０５は、半導体基板５０２（ＩＧＢＴ２０１）のコレクタ及び半導体基板５０３（フライホイールダイオード２０２）のカソードと電気的に接続される。
導電板５０９は、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ側に配置される。また、導電板５０９は、導電板５０４の側部に配置される。導電板５０８は、半導体基板５０６を挟んで、導電板５０９と対向して配置される。半導体基板５０６及び５０７は、導電板５０８と導電板５０９の間に配置される。導電板５０９は、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ及び半導体基板５０７（フライホイールダイオード２０７）のアノードと電気的に接続される。導電板５０８は、半導体基板５０６（ＩＧＢＴ２０６）のコレクタ及び半導体基板５０７（フライホイールダイオード２０７）のカソードと電気的に接続される。
導電板５０４と導電板５０８は、導電板５１０によって接続される。導電板５１１は、導電板５０５に接続される。導電板５１２は、導電板５０９に接続される。導電板５１３は、導電板５０８に接続される。導電板５１１は、半導体基板５０２から遠ざかる方向に延設される。導電板５１２は、導電板５１１に近づく方向に延設される。導電板５１３は、半導体基板５０６から遠ざかる方向に延設される。
導電板５０４、５０５、５０８、５０９、５１０、５１１、５１２、５１３は、電気的絶縁樹脂５１６によりモールドされ、隙間が埋められる。導電板５０４、５０５は、半導体基板５０２、５０３と接する面と反対の面において電気的絶縁樹脂５１６から露出している。導電板５０８、５０９は、半導体基板５０６、５０７と接する面と反対の面において電気的絶縁樹脂５１６から露出している。
導電板５１１は、導電板５０５と接続される側とは反対側の端において、導電板５１８と接続される。導電板５１８は、パワー半導体モジュールの正極電源端子であり、図２における正極電源端子２１１に対応する。
導電板５１２は、導電板５０９と接続される側とは反対側の端において、導電板５１７と接続される。導電板５１７は、パワー半導体モジュールの負極電源端子であり、図２における正極電源端子２１２に対応する。
導電板５１３は、導電板５０８と接続される側とは反対側の端において、導電板５１９と接続される。導電板５１９は、パワー半導体モジュールの出力端子であり、図２における出力端子２１３に対応する。
導電板５１７及び５１８は、板状の導体により形成される。導電板５１７の幅広い面は、当該導電板５１７の幅広い面が導電板導電板５１８の幅広い面と平行に、電気的絶縁樹脂５１６から突出して形成される。導電板５１７の突出部及び導電板５１８の突出部は、それぞれの幅広い面が対向部を形成するように屈曲する。具体的には、図５（ａ）に示されるように、導電板５１８は、電気的絶縁樹脂５１６から突出し、導電板５０５と導電板５０４の配置方向と平行になるように屈曲し、再び電気的絶縁樹脂５１６からの突出方向と平行になるように屈曲する。図５（ｂ）に示されるように、導電板５１７は、電気的絶縁樹脂５１６から突出し、導電板５１８に向かって屈曲し、この導電板５１７の幅広い面と導電板５１８の幅広い面が対向するように形成される。図５（ａ）に示されるように、この幅広い面上で対向している部分を、対向部５１７Ａ及び対向部５１８Ａとする。対向部５１７Ａは、導電板５１７の一部である。対向部５１８Ａは、導電板５１８の一部である。
そして導電板５１７及び導電板５１８は、互いに離れる方向に向かって屈曲し、再び同一方向に向かって屈曲する。導電板５１７の複数の屈曲部及び導電板５１８の複数の屈曲部は、電気的絶縁樹脂５２０によってモールドされる。導電板５１７の先端部５１７Ｂ及び導電板５１８の先端部５１８Ｂは、電気的絶縁樹脂５２０から突出して形成される。また、電気的絶縁樹脂５２０は、導電板５１９の一部も覆って形成される。導電板５１９の先端部は、電気的絶縁樹脂５２０から突出して形成される。
先端部５１７Ｂ及び先端部５１８Ｂは、幅広い面が対向して形成されている。先端部５１７Ｂと先端部５１８Ｂの間の空間には、図４に示すスナバ素子３００が配置される。Ｕ字型電極３０１は、ねじ穴３０３へのねじ止めにより、先端部５１８Ｂに固定される。Ｕ字型電極３０２は、ねじ穴３０４へのねじ止めにより、先端部５１７Ｂに固定される。Ｕ字型電極は３０１及び３０２は、弾性を有しており、スナバ素子本体４００にかかる応力を緩和する効果を持っている。なお、スナバ素子に極性はないので、電極を反対に接続してもよい。また熱伝導率の高い金属製の導電板は、筐体５０１や放熱フィン５２４により冷やされる。スナバ素子は、この導電板と接触しているため、スナバ回路内の抵抗体４０４で発生する熱を逃がすことができる。
また、導電板群５２１、５２２が、電気的絶縁樹脂５２０から突出して形成される。導電板群５２１は、図２に示すパワー半導体モジュールの上アームＩＧＢＴ２０１の制御信号端子２０３、２０４、２０５である。導電板群５２１は、電気的絶縁樹脂５１６にも覆われている。導電板群５２１は、当該導電板群５２１の突出部とは反対側の端部において、半導体基板５０２上に形成された制御信号電極群５１４の対応する電極にボンディング接続される。導電板群５２２は、図２に示すパワー半導体モジュールの下アームＩＧＢＴ２０６の制御信号端子２０８、２０９、２１０である。導電板群５２２は、電気的絶縁樹脂５１６にも覆われている。導電板群５２２は、当該導電板群５２２の突出部とは反対側の端部において、半導体基板５０６上に形成された制御信号電極群５１５の対応する電極にボンディング接続される。
前記半導体基板とそれらを挟んでいる導電板をモールドした部分は、金属製の筐体５０１の内部に収納される。それらと筐体５０１の間には、電気的絶縁樹脂５２３が充填される。筐体５０１の外面には放熱フィン５２４が形成される。放熱フィン５２４は、導電板５０４、５０５、５０８、５０９と対向する位置に形成される。
本実施例のパワー半導体モジュール５００は、半導体抵抗で構成されるスナバ素子４００を有する。スナバ素子の抵抗体として薄板状の半導体抵抗を用いることにより、スナバ素子の一方の電極と他方の電極の間の距離を短くすることができる。したがって、パワー半導体モジュールの導電板５１７の先端部５１７Ｂと導電板５１８の先端部５１８Ｂとの対向距離を短くすることができるため、導電板５１７を流れる電流による磁界と導電板５１８を流れる電流による磁界とが互いに打ち消し合う量が増える。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。
また、本実施例のパワー半導体モジュール５００において、対向部５１７Ａと対向部５１８Ａとの間の距離が、先端部５１７Ｂと先端部５１８Ｂとの間の距離よりも短くなるように、導電板５１７及び導電板５１８が形成されている。このように、スナバ素子が配設される領域以外の領域において、導電板５１７と導電板５１８とを近接対向して配置することで、寄生インダクタンス低減の効果がより高まり、サージ電圧の増大を抑制することができる。
また、本実施例のパワー半導体モジュール５００において、電気的絶縁樹脂５２０から突出した端子間にスナバ素子が配設される。このような構成とすることで、パワー半導体モジュール５００に対して、スナバ素子をネジ止めなどによって容易に取り付けることが可能となる。また、導電板５１７及び導電板５１８は、電気的絶縁樹脂５２０により固定される。したがって、例えば振動などによる導電板のたわみを抑え、スナバ素子に加わる応力を低減することができる。
図６に本発明の第２のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。図６（ａ）は、本実施例のスナバ素子６００の内部構造を示す断面図である。図６（ｂ）は、図６（ａ）の矢印（ｂ）の方向から見た内部構造図である。図６（ｃ）は、図６（ａ）の矢印（ｃ）の方向から見た内部構造図である。
スナバ素子６００は、絶縁金属基板６０５の一面に導電パターン６０４及び６０６が形成される。導電パターン６０４と６０６に跨るように、チップコンデンサ６０１及び６０２が配置される。チップコンデンサ６０１と６０２は並列に実装されている。チップコンデンサ６０１及び６０２は、図２に示すコンデンサ２１６に対応するスナバ回路の容量となる。
導電パターン６０６上には抵抗体６０３が実装される。抵抗体６０３は、図２に示す抵抗２１５に対応するスナバ回路の抵抗となる。抵抗体６０３は、図３に示す抵抗体４０４と同様に薄板状に形成される。また、抵抗体６０３の表面及び裏面には、抵抗体４０４と同様に電極が形成されている。抵抗体６０３と導電パターン６０６は、抵抗体６０３の裏面電極を介して接続されている。抵抗体６０３の表面電極は、導電板６０９と接続される。
導電パターン６０４上には、角柱状の第１の電極端子６０７が配置接続される。導電板６０９上には、角柱状の第２の電極端子６０８が配置接続される。電気的絶縁樹脂６１０は、チップコンデンサ６０１、６０２、抵抗体６０３、絶縁金属基板６０５、導電パターン６０４、６０６、電極端子６０７、６０８、導電板６０９を覆って形成される。ただし、電極端子６０７及び６０８は、外部と接続する部分のみ電気的絶縁樹脂６１０から露出している。
スナバ素子６００は、スナバ回路の容量として、サイズの大きいチップコンデンサを１つ用いるのではなく、サイズの小さいコンデンサを複数個用いている。このような構成とすることで、コンデンサ容量は一定に保ちながら、スナバ素子を低背化させることができる。
図７に本発明の第２のパワー半導体モジュールの実施例を示す。図７（ａ）は、本実施例のパワー半導体モジュール７００の内部構造を示す断面図である。図７（ｂ）は、図７（ａ）の矢印の方向から見た内部構造図である。図７（ｃ）は、図７（ｂ）の矢印の方向から見た内部構造図である。パワー半導体モジュール７００は、先に説明した第１のパワー半導体モジュール５００からスナバ素子３００を取り外し、代わりにスナバ素子６００を実装したものである。パワー半導体モジュール７００は、スナバ素子及びスナバ素子の配置以外については、パワー半導体モジュール５００と同じである。
図７（ｂ）に示すように、パワー半導体モジュール７００において、スナバ素子６００は、半導体基板や半導体基板を挟んだ導電板とともに筐体５０１内に収納される。スナバ素子６００は、導電板５１１と導電板５１２との間の空間を跨るように配置される。すなわち、スナバ素子６００の電極６０８は、導電板５１１に接続される。電極６０７は、導電板５１２に接続される。なお、スナバ素子６００に極性はないので電極を反対に接続してもよい。
また、図７（ｂ）に示すように、スナバ素子６００は、導電板５０４の法線方向から投影した場合に、スナバ素子６００の射影部が上アームの半導体基板（半導体基板５０２及び半導体基板５０３）の射影部及び下アームの半導体基板（半導体基板５０６及び半導体基板５０７）の射影部と重ならないように配置される。スナバ素子６００をこのような配置とすることにより、パワー半導体素子で発生する熱をスナバ素子によって妨げることなくパワー半導体モジュールの放熱部へ伝導することができるため、効率よく熱を逃がすことができる。また、スナバ素子で発生する熱も、パワー半導体素子に伝えることなく、パワー半導体モジュールの放熱部へ逃がすことができる。
また、スナバ素子６００は、導電板５１１及び５１２に対して、導電板５０４よりも導電板５０５に近い側に配置される。本実施例でスナバ素子６００は導電板５０４よりも導電板５０５に近い側に配置しているが、その反対側に接続してもよい。
本実施例のパワー半導体モジュール７００によれば、導電板５１２が導電板５１１に近づく方向に延びており、それら導電板５１１及び５１２に跨るようにスナバ素子６００が配置されている。このような構成により、インバータ回路の上アームを構成する半導体素子と、インバータ回路の下アームを構成する半導体素子と、スナバ回路とから成る電流経路のループ面積を小さくすることができる。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。
また、本実施例のパワー半導体モジュール７００に配設されるスナバ素子６００は、半導体抵抗から構成される抵抗体を有する。半導体抵抗を用いることにより、抵抗体を薄板状に形成することが可能となり、スナバ素子を小さく形成することができる。さらに、スナバ素子６００において、導電板５０４と導電板５０５との配置方向に平行な方向をパワー半導体モジュール７００の厚み方向と定義したとき、複数のコンデンサ素子が厚み方向を横切るように配置されている。このような構成により、スナバ素子をさらに低背化し、パワー半導体モジュール７００の厚みを小さくすることができる。
スナバ素子を小さく形成することにより、パワー半導体モジュール内におけるスナバ素子の配置自由度が上がる。スナバ素子を、上アームのコレクタ電極及び下アームのエミッタ電極に近い位置に接続することで、パワー半導体モジュール内における寄生インダクタンスの増大を抑え、サージ電圧の増大を抑制することができる。また、スナバ素子を低背化することによって、パワー半導体素子の電極面とパワー半導体モジュールの放熱部との間隔を短くすることができ、放熱性能の低下を防ぐことができる。
図８に本発明の第２のパワー半導体モジュールに用いられるスナバ素子の別の実施例を示す。図８（ａ）は、本実施例のスナバ素子８００の内部構造を示す断面図を示す。図８（ｂ）は、図８（ａ）の矢印の方向から見た内部構造図である。
スナバ素子８００は、電極端子８０１及び電極端子８０５を有している。電極端子８０５は板状であり、その上に抵抗体８０４が搭載されている。この抵抗体８０４は、図３に示す抵抗体４０４や、図６に示す抵抗体６０３と同様に薄板状に形成される。また、抵抗体８０４の表面及び裏面には、抵抗体４０４と同様に電極が形成される。
抵抗体８０４は、当該抵抗体８０４の裏面電極を介して、電極端子８０５と接続されている。抵抗体８０４の表面にはリードフレーム８０３が接続される。リードフレーム８０３の他端にはチップコンデンサ８０２及び８０７の電極が接続されている。
チップコンデンサ８０２、８０７の他方の電極には電極端子８０１が接続される。これらは電気的絶縁樹脂８０６でモールドされ、電極端子８０１及び電極端子８０５の一部は露出している。また、電極端子８０５は、抵抗体８０４が搭載された面と反対側の面が、電気的絶縁樹脂８０６から露出している。このような構成により、電極端子８０５に対して、抵抗体８０４で発生した熱を放出するヒートシンクの効果を持たせることができる。
図９に本発明の第３のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。図９（ａ）は、本実施例のスナバ素子９００の内部構造図である。図９（ｂ）は、図９（ａ）の矢印の方向から見た断面図である。スナバ素子９００は、絶縁金属基板９０１上に導電パターン９０２が形成される。導電パターン９０２上には、第１の電極端子９０３が配置接続される。電極端子９０３は、導電パターン９０２の面内方向に向かって、導電パターン導電パターン９０２から突出して形成されている。
また、導電パターン９０２上には、抵抗体９０４が配置接続される。抵抗体９０４は、前記抵抗体４０４と同様に薄板状で、その表面及び裏面に電極が形成されたものである。また、コンデンサ９０５は、薄板状でその表面及裏面に電極が形成された上下電極型のコンデンサである。抵抗体９０４は裏面電極が導電パターン９０２に接続され、表面電極はコンデンサ９０５の裏面電極に接続されている。コンデンサ９０５の表面電極には、第２の電極端子９０６が接続されている。抵抗体９０４、コンデンサ９０５は積層されて実装されている。
そして、抵抗体９０４、コンデンサ９０５、電極端子９０３、９０６、導電パターン９０２は、電気的絶縁樹脂９０７でモールドされる。電気的絶縁樹脂９０７は、絶縁金属基板９０１上に形成される。電極端子９０３は、外部と接続される部分において、電気的絶縁樹脂９０７から突出している。電極端子９０６は、電極端子９０３とは反対側から、電気的絶縁樹脂９０７から突出している。
絶縁金属基板９０１は、導電パターン９０２が形成される側とは反対側の面において、直接若しくは薄い樹脂などを介して冷却面９０８に接するように用いられる。
図１０に本発明の第３のパワー半導体モジュールの実施例を示す。図１０（ａ）は、本実施例のパワー半導体モジュール９５０の内部構造を示す断面図である。図１０（ｂ）は、図１０（ａ）の矢印の方向から見た内部構造図である。図１０（ｃ）は、図１０（ｂ）の矢印の方向から見た内部構造図である。パワー半導体モジュール９５０は、先に説明した第２のパワー半導体モジュール７００からスナバ素子６００を取り外し、代わりにスナバ素子９００を実装したものである。
パワー半導体モジュール９５０においては、導電板５２５が導電板５０５に接続される。導電板５２５は、導電板５０５と導電板５０８の間の領域に配置される。導電板５２５は、導電板５０８に近づく方向に向かって延設される。
スナバ素子９００は、半導体基板と半導体基板を挟んだ導電板から成るモールド体とともに筐体５０１内に収納される。スナバ素子９００は、当該スナバ素子９００のモールド部が導電板５０５と導電板５０８の間に位置するように、配置される。スナバ素子９００の電極９０３は、導電板５２５に接続される。電極９０６は、導電板５１２に接続される。電極９０３と導電板５２５の接続部は、導電板５０５に対して半導体基板５０３の反対側に形成される。電極９０６と導電板５１２の接続部は、導電板５０８に対して半導体基板５０７の反対側に形成される。
また、スナバ素子９００の絶縁金属基板９０１は、筐体５０１の内面に接して配置される。
本実施例のパワー半導体モジュール９５０は、スナバ回路体が上アームの半導体基板（半導体基板５０２及び半導体基板５０３）と下アームの半導体基板（半導体基板５０６及び半導体基板５０７）との間に配置されるように形成される。このような構成により、インバータ回路の上アームを構成する半導体素子と、インバータ回路の下アームを構成する半導体素子と、スナバ回路とから成る電流経路のループ面積を小さくすることができる。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。本実施例のパワー半導体モジュール９５０においては、電流経路のループ面積を小さくするために、導電板５１２と導電板５０９との接続部、並びに導電板５２５と導電板５０５との接続部は、導電板５１０と近接して形成することが望ましい。
また、本実施例のパワー半導体モジュール９５０においては、スナバ素子の絶縁金属基板が、パワー半導体モジュールの放熱部と接触するように配置されている。したがって、スナバ素子の抵抗体により発生する熱を効率的に逃がすことができる。
以上述べたように本発明によればパワー半導体素子とコンデンサから成る電流ループの中に抵抗体を入れる事ができるので配線インダクタンスとコンデンサによってパワー半導体素子にかかる電圧・電流がＬＣ共振を起こしそうになっても、振動が減衰し増大を抑える事ができるので、パワー半導体モジュールのＬＣ共振による電磁波ノイズの放出、パワー半導体素子の動作不安定・誤動作を防ぐ事ができる。
またパワー半導体素子のスイッチング時において抵抗体には数百Ａの瞬時電流が流れ、大きな電流変化が発生するが、抵抗体は薄板状で電極が表裏面にあるので、抵抗体を流れる電流経路は短くでき、抵抗体によるインダクタンスの増加を抑えられ、サージ電圧の増大を回避できる。さらに瞬時電流による発熱も発生するが、抵抗体は直接あるいは金属板を介して冷却面に接しているので、発熱を効率よく逃がすことができ、抵抗体を熱破壊から防ぐ事ができる。
１０１：二次電池、１０２：インバータ、１０３：３相モータ、１０４：平滑コンデンサ、１０５：制御回路、１０６：制御信号電極、１０７、１０８、１０９：パワー半導体モジュール、１１０：正極、１１１：負極、１１２、１１３：バスバー、１１４：コンタクタ、２０１：ＩＧＢＴ、２０２：フライホイールダイオード、２０３：ゲート端子、２０４：エミッタセンス端子、２０５：エミッタ端子、２０６：ＩＧＢＴ、２０７：フライホイールダイオード、２０８：ゲート端子、２０９：エミッタセンス端子、２１０：エミッタ端子、２１１：正極電源端子、２１２：負極電源端子、２１３：出力端子、２１４：スナバ回路、２１５：抵抗、２１６：コンデンサ、３００：スナバ素子、３０１、３０２：Ｕ字型電極、３０３、３０４：ねじ穴、４００：スナバ素子本体、４０１、４０２：電極、４０３：電気絶縁体、４０４：抵抗体、４０５、４０６：電極、４０７：チップコンデンサ、４０８、４０９：電極、５０１：筐体、５０２、５０３：半導体基板、５０４、５０５：導電板、５０６、５０７：半導体基板、５０８〜５１３：導電板、５１４、５１５：制御信号電極群、５１６：電気的絶縁樹脂、５１７〜５１９：導電板、５２０：電気的絶縁樹脂、５２１、５２２：導電板群、５２３：電気的絶縁樹脂、５２４：放熱フィン、５２５：導電板、６００：スナバ素子、６０１、６０２：チップコンデンサ、６０３：抵抗体、６０４：導電パターン、６０５：絶縁金属基板、６０６：導電パターン、６０７、６０８：電極端子、６０９：導電板、６１０：電気的絶縁樹脂、７００：パワー半導体モジュール、８００：スナバ素子、８０１：電極端子、８０２：チップコンデンサ、８０３：リードフレーム、８０４：抵抗体、８０５：電極端子、８０６：電気的絶縁樹脂、８０７：チップコンデンサ、９００：スナバ素子、９０１：絶縁金属基板、９０２：導電パターン、９０３：第１の電極端子、９０４：抵抗体、９０５：コンデンサ、９０６：第２の電極端子、９０７：電気的絶縁樹脂、９０８：冷却面、９５０：パワー半導体モジュール、

Claims (8)

  1. インバータ回路の上アームを構成する第１パワー半導体素子と、
    前記インバータ回路の下アームを構成する第２パワー半導体素子と、
    前記第１パワー半導体素子と接続される第１導体部と、
    前記第２パワー半導体素子と接続される第２導体部と、
    前記第１導体部と接続される第１端子と、
    前記第２導体部と接続される第２端子と、
    半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、
    前記第１端子は、前記第２端子と対向して配置され、
    前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、
    前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、
    前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続されるパワー半導体モジュール。
  2. 請求項１に記載されたパワー半導体モジュールであって、
    前記第１端子の一部は、樹脂組成物により封止され、
    前記第２端子の一部は、前記樹脂組成物により封止され、
    前記スナバ回路体の一方の端子は、前記樹脂組成物から突出する前記第１端子に接続され、
    前記スナバ回路体の他方の端子は、前記樹脂組成物から突出する前記第２端子に接続されるパワー半導体モジュール。
  3. 請求項１又は２に記載されたいずれかのパワー半導体モジュールであって、
    前記第１端子は、前記スナバ回路体の一方の端子と接続される第１領域と、当該第１領域と前記第１導体部とを接続する第２領域と、を有し、
    前記第２端子は、前記スナバ回路体の他方の端子と接続される第３領域と、当該第３領域と前記第２導体部とを接続する第４領域とを有し、
    前記第１領域は、前記第３領域と対向して配置され、
    前記第２領域は、前記第２領域と前記第４領域との間の距離が前記第１領域と前記第３領域との間の距離よりも短くなるように形成されるパワー半導体モジュール。
  4. インバータ回路の上アームを構成する第１パワー半導体素子と、
    前記インバータ回路の下アームを構成する第２パワー半導体素子と、
    前記第１パワー半導体素子の一方の電極と接続される第１導体部と、
    前記第１パワー半導体素子の他方の電極と接続されかつ前記第１パワー半導体素子を挟んで第１導体部と対向して配置される第２導体部と、
    前記第２パワー半導体素子の一方の電極と接続されかつ前記第１導体部の側部に配置される第３導体部と、
    前記第２パワー半導体素子の他方の電極と接続されかつ前記第２パワー半導体素子を挟んで第３導体部と対向して配置されかつ前記第２導体部の側部に配置される第４導体部と、
    前記第１導体部と接続されかつ前記第１パワー半導体素子から遠ざかる方向に延びる第１中間導体部と、
    前記第４導体部と接続されかつ前記第１中間導体部に近づく方向に延びる第２中間導体部と、
    半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、
    前記スナバ回路体は、前記第１中間導体部と前記第２中間導体部との間の空間を跨がるように配置され、
    前記スナバ回路体の一方の端子は、前記第１中間導体部に接続され、
    前記スナバ回路体の他方の端子は、前記第２中間導体部に接続されるパワー半導体モジュール。
  5. 請求項４に記載されたパワー半導体モジュールであって、
    前記第１パワー半導体素子の電極面の垂直方向から投影した場合に、
    前記スナバ回路体は、当該スナバ回路体の射影部が前記第１パワー半導体素子の射影部及び前記第２パワー半導体素子の射影部と重ならないように配置されるパワー半導体モジュール。
  6. 請求項４又は５に記載されたいずれかのパワー半導体モジュールであって、
    前記スナバ回路体は、複数のコンデンサ素子を有し、
    前記第１導体部と前記第２導体部との配置方向に平行な方向を厚み方向と定義し、
    前記複数のコンデンサ素子は、前記厚み方向を横切るように配置されるパワー半導体モジュール。
  7. 請求項４乃至６に記載されたいずれかのパワー半導体モジュールであって、
    前記第１中間導体部は、前記第１導体部と前記第３導体部との間の領域であって、前記第３導体部に近づく方向に向かって延びており、
    前記スナバ回路体は、前記第１パワー半導体素子と前記第２パワー半導体素子との間に配置されるパワー半導体モジュール。
  8. 請求項４乃至７に記載されたいずれかのパワー半導体モジュールであって、
    前記第１パワー半導体素子及び前記スナバ回路体と対向する放熱部を備え、
    前記スナバ回路体は、絶縁部材を有し、
    前記スナバ回路体は、前記絶縁部材が前記放熱部と接触するように配置されるパワー半導体モジュール。
JP2012198038A 2012-09-10 2012-09-10 パワー半導体モジュール Active JP5860784B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012198038A JP5860784B2 (ja) 2012-09-10 2012-09-10 パワー半導体モジュール
PCT/JP2013/069726 WO2014038299A1 (ja) 2012-09-10 2013-07-22 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198038A JP5860784B2 (ja) 2012-09-10 2012-09-10 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2014053516A true JP2014053516A (ja) 2014-03-20
JP5860784B2 JP5860784B2 (ja) 2016-02-16

Family

ID=50236917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198038A Active JP5860784B2 (ja) 2012-09-10 2012-09-10 パワー半導体モジュール

Country Status (2)

Country Link
JP (1) JP5860784B2 (ja)
WO (1) WO2014038299A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047174A1 (ja) * 2014-09-26 2016-03-31 株式会社日立製作所 電力変換装置
JP2017011836A (ja) * 2015-06-19 2017-01-12 株式会社明電舎 電力変換装置用モジュール
JP2017123734A (ja) * 2016-01-07 2017-07-13 トヨタ自動車株式会社 電力変換装置
US20170229953A1 (en) * 2014-10-30 2017-08-10 Rohm Co., Ltd. Power module and power circuit
JP2017522853A (ja) * 2014-08-04 2017-08-10 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ プログラム可能なスナバ回路
JP2017208987A (ja) * 2016-05-20 2017-11-24 三菱電機株式会社 電力変換装置
WO2018143429A1 (ja) * 2017-02-06 2018-08-09 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
WO2019239771A1 (ja) * 2018-06-11 2019-12-19 ローム株式会社 半導体モジュール
JP2020004929A (ja) * 2018-07-02 2020-01-09 富士電機株式会社 半導体装置
CN112188730A (zh) * 2019-07-05 2021-01-05 英飞凌科技股份有限公司 缓冲器电路以及具有缓冲器电路的功率半导体模块
JP2022030554A (ja) * 2020-08-07 2022-02-18 日立金属株式会社 モータ用配線材
DE112020003000T5 (de) 2019-07-24 2022-03-10 Hitachi Astemo, Ltd. Elektrische Schaltungsvorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303455A (ja) * 2005-03-23 2006-11-02 Toyota Motor Corp パワー半導体モジュール
JP2010192827A (ja) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd 半導体装置
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614562A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd スナバ回路
JP5169353B2 (ja) * 2008-03-18 2013-03-27 三菱電機株式会社 パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303455A (ja) * 2005-03-23 2006-11-02 Toyota Motor Corp パワー半導体モジュール
JP2010192827A (ja) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd 半導体装置
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017522853A (ja) * 2014-08-04 2017-08-10 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ プログラム可能なスナバ回路
WO2016047174A1 (ja) * 2014-09-26 2016-03-31 株式会社日立製作所 電力変換装置
US20170229953A1 (en) * 2014-10-30 2017-08-10 Rohm Co., Ltd. Power module and power circuit
US10418895B2 (en) * 2014-10-30 2019-09-17 Rohm Co., Ltd. Power module and power circuit
JP2017011836A (ja) * 2015-06-19 2017-01-12 株式会社明電舎 電力変換装置用モジュール
JP2017123734A (ja) * 2016-01-07 2017-07-13 トヨタ自動車株式会社 電力変換装置
JP2017208987A (ja) * 2016-05-20 2017-11-24 三菱電機株式会社 電力変換装置
WO2018143429A1 (ja) * 2017-02-06 2018-08-09 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
JPWO2018143429A1 (ja) * 2017-02-06 2019-02-07 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
US11355477B2 (en) 2017-02-06 2022-06-07 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
US11328985B2 (en) 2018-06-11 2022-05-10 Rohm Co., Ltd. Semiconductor module
JPWO2019239771A1 (ja) * 2018-06-11 2021-07-08 ローム株式会社 半導体モジュール
WO2019239771A1 (ja) * 2018-06-11 2019-12-19 ローム株式会社 半導体モジュール
JP7228587B2 (ja) 2018-06-11 2023-02-24 ローム株式会社 半導体モジュール
US11664298B2 (en) 2018-06-11 2023-05-30 Rohm Co., Ltd. Semiconductor module
US11923278B2 (en) 2018-06-11 2024-03-05 Rohm Co., Ltd. Semiconductor module
JP2020004929A (ja) * 2018-07-02 2020-01-09 富士電機株式会社 半導体装置
JP7183591B2 (ja) 2018-07-02 2022-12-06 富士電機株式会社 半導体装置
CN112188730A (zh) * 2019-07-05 2021-01-05 英飞凌科技股份有限公司 缓冲器电路以及具有缓冲器电路的功率半导体模块
DE112020003000T5 (de) 2019-07-24 2022-03-10 Hitachi Astemo, Ltd. Elektrische Schaltungsvorrichtung
JP2022030554A (ja) * 2020-08-07 2022-02-18 日立金属株式会社 モータ用配線材
JP7347366B2 (ja) 2020-08-07 2023-09-20 株式会社プロテリアル モータ用配線材

Also Published As

Publication number Publication date
JP5860784B2 (ja) 2016-02-16
WO2014038299A1 (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5860784B2 (ja) パワー半導体モジュール
JP5269259B2 (ja) 電力変換装置
JP5169353B2 (ja) パワーモジュール
JP6253409B2 (ja) 電力用半導体モジュール
US10084388B2 (en) Power conversion device
US20230037158A1 (en) Semiconductor module
JP2012115128A (ja) スイッチングモジュール
JPWO2016031295A1 (ja) ３レベル電力変換装置
CN109417066B (zh) 半导体装置
CN108964480B (zh) 电力转换器
JP2015100223A (ja) 電力変換装置
US8754462B2 (en) Semiconductor device
JP2013089784A (ja) 半導体装置
JP2019216189A (ja) 半導体装置
US10454385B2 (en) Power conversion device
US10021802B2 (en) Electronic module assembly having low loop inductance
JP6058353B2 (ja) 半導体装置
JP2013045847A (ja) 半導体モジュール
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JPWO2018190184A1 (ja) 電力変換装置
JP2016101071A (ja) 半導体装置
JP2021082804A (ja) 半導体モジュール
JP2019062739A (ja) 電力変換装置
JP6266544B2 (ja) インバータモジュール
JP2014072385A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5860784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250