JPWO2018143429A1 - 電力用半導体モジュールおよび電力変換装置 - Google Patents

電力用半導体モジュールおよび電力変換装置 Download PDF

Info

Publication number
JPWO2018143429A1
JPWO2018143429A1 JP2018541713A JP2018541713A JPWO2018143429A1 JP WO2018143429 A1 JPWO2018143429 A1 JP WO2018143429A1 JP 2018541713 A JP2018541713 A JP 2018541713A JP 2018541713 A JP2018541713 A JP 2018541713A JP WO2018143429 A1 JPWO2018143429 A1 JP WO2018143429A1
Authority
JP
Japan
Prior art keywords
power semiconductor
conductor pattern
positive
semiconductor module
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018541713A
Other languages
English (en)
Other versions
JP6513303B2 (ja
Inventor
堀口　剛司
剛司 堀口
裕二 宮崎
裕二 宮崎
辰則 柳本
辰則 柳本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018143429A1 publication Critical patent/JPWO2018143429A1/ja
Application granted granted Critical
Publication of JP6513303B2 publication Critical patent/JP6513303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

リンギングを抑制することが可能な、小型の電力用半導体モジュールおよび電力変換装置を提供する。電力用半導体モジュールは、正極側電力用半導体素子である正極側スイッチング素子（１６Ｐ）および正極側還流ダイオード（１７Ｐ）と、負極側電力用半導体素子である負極側スイッチング素子（１６Ｎ）および負極側還流ダイオード（１７Ｎ）と、正極導体パターン（３ａ）と、負極導体パターン（３ｂ）と、交流電極パターン（３ｃ）と、スナバ回路が形成された絶縁基板（８）からなるスナバ基板とを備える。スナバ基板は、絶縁基板（８）と、当該絶縁基板（８）に配置された少なくとも１つのスナバ回路とを含む。スナバ基板は正極導体パターン（３ａ）と負極導体パターン（３ｂ）と交流電極パターン（３ｃ）との少なくともいずれか１つ上に配置される。

Description

この発明は、電力用半導体モジュールおよび電力変換装置に関し、特にスイッチング時に発生するリンギングを抑制する手段を備えた電力用半導体モジュールおよび電力変換装置に関するものである。
電力変換装置を構成する従来の電力用半導体モジュールは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）モジュールが主流である。このようなＩＧＢＴモジュールでは、珪素（Ｓｉ）を材料としたＩＧＢＴをスイッチング素子として、ｐｉｎダイオードを還流ダイオードとして用いている。
近年では、Ｓｉよりバンドギャップが大きなワイドバンドギャップ半導体が注目を浴びている。例えば、ワイドバンドギャップ半導体として炭化珪素（ＳｉＣ）を用いた電力用半導体モジュールが開発されている。以下では、ワイドバンドギャップ半導体としてＳｉＣを例に説明する。ＳｉＣは絶縁破壊強度がＳｉの約１０倍であるため、ＩＧＢＴなどのスイッチング素子におけるドリフト層の厚みをＳｉを用いた場合の約１／１０にすることができる。このため、スイッチング素子の低オン電圧化が実現できる。また、ＳｉＣを用いたスイッチング素子は高温動作が可能であることから、ＳｉＣを電力用半導体素子の材料として用いることで、従来のＩＧＢＴモジュールと比較して電力変換装置の更なる小型化、高効率化が実現可能となる。
電力用半導体素子の材料としてＳｉＣを用いる場合、スイッチング素子にはＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を適用し、還流ダイオードにはショットキーバリアダイオード（以下、ＳＢＤ）を適用することが可能となる。このように半導体材料としてＳｉＣを用いたデバイス（以下、ＳｉＣデバイスとも呼ぶ）を適用した電力用半導体モジュールとして、スイッチング素子は半導体材料としてＳｉを用いたＩＧＢＴ（以下、Ｓｉ−ＩＧＢＴとも呼ぶ）のままで、還流ダイオードを半導体材料としてＳｉＣを用いたＳＢＤ（以下、ＳｉＣ−ＳＢＤとも呼ぶ）に置き換えたハイブリッドモジュールが開発された。その後、スイッチング素子としてＳｉＣを用いたＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴとも呼ぶ）を用い、還流ダイオードとしてＳｉＣ−ＳＢＤを用いたフルＳｉＣモジュールの開発が進められている。現在ではＳｉＣデバイスを用いた電力用半導体モジュールが着実に普及してきている。
ここで、電力用半導体モジュールを構成する還流ダイオードなどの素子における寄生容量（Ｃ）と、当該電力用半導体モジュールの配線における寄生インダクタンス（Ｌ）によるＬＣ共振に起因したリンギングと呼ばれる現象が発生することが知られている。このリンギングは、たとえば還流ダイオードとしてＳｉＣ−ＳＢＤを用いた電力用半導体モジュールにおいて、スイッチング動作時に発生する。
このようなリンギングにおける電圧のピーク値が電力用半導体モジュールの定格電圧を超えると、電力用半導体モジュールの破損を引き起こす恐れがある。また、リンギングの電圧はノイズの原因となりうることから極力抑制する必要がある。特に、ＳｉＣ−ＭＯＳＦＥＴに代表されるワイドバンドギャップ半導体を用いたスイッチング素子では、高速なスイッチング動作が可能であるという特長を最大限に引き出すために、リンギングの抑制が重要な課題となっている。
リンギングを抑制する手段の一つとしてスナバ回路の適用がある。たとえば、特開２０１３−２２２９５０号公報（特許文献１）に開示された従来の電力用半導体モジュールは、リンギングを抑制する手段としてスナバコンデンサを内蔵している。また、特開平９−１３５１５５号公報（特許文献２）に開示された電力用半導体モジュールでは、コンデンサと抵抗とダイオードとでスナバ回路を構成し、そのうち抵抗とダイオードとを副基板として電力用半導体モジュール内に実装している。
特開２０１３−２２２９５０号公報 特開平９−１３５１５５号公報
特許文献１の電力用半導体モジュールでは、スナバ回路はコンデンサのみで構成されており抵抗を含んでいない。このようにスナバ回路の構成要素として抵抗を含んでいない場合、リンギング電圧のピークを抑えることはできるが、電圧振動の減衰効果が得られないという課題がある。また、特許文献２の電力用半導体モジュールでは、抵抗とコンデンサとダイオードとで構成されるスナバ回路、いわゆる非充電型ＲＣＤスナバ回路を副基板としてスイッチング素子ごとに実装する構成となっている。この構成では、スナバ回路を構成する部品が多いため、これらの部品を電力用半導体モジュール内部に実装するスペースが大きくなる。この結果、電力変換装置を小型化することが困難であるという課題がある。
この発明は、上記のような課題を解決するためになされたものであり、スイッチング素子のスイッチング動作時に発生するリンギングを抑制することが可能な、小型の電力用半導体モジュールおよび電力変換装置を提供することを目的としている。
本開示に従った電力用半導体モジュールは、少なくとも１つの正極側電力用半導体素子と、少なくとも１つの負極側電力用半導体素子と、正極導体パターンと、負極導体パターンと、交流電極パターンと、スナバ基板とを備える。正極導体パターンは、上記少なくとも１つの正極側電力用半導体素子が実装される。負極導体パターンは、上記少なくとも１つの負極側電力用半導体素子の負極側電極と接続される。交流電極パターンは、上記少なくとも１つの負極側電力用半導体素子が実装され、上記少なくとも１つの正極側電力用半導体素子の負極側電極と接続される。スナバ基板は、絶縁基板と、当該絶縁基板に配置された少なくとも１つのスナバ回路とを含む。スナバ基板は正極導体パターンと負極導体パターンと交流電極パターンとの少なくともいずれか１つ上に配置される。少なくとも１つのスナバ回路は、正極導体パターンと負極導体パターンとに接続されている。
本開示に従った電力変換装置は、主変換回路と制御回路とを備える。主変換回路は、上記電力用半導体モジュールを含み、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。
上記によれば、スナバ基板が正極導体パターンと負極導体パターンと交流電極パターンとの少なくともいずれか１つ上に重なるように配置されるので、スナバ基板が正極導体パターンおよび負極導体パターンと平面的に並んで配置される場合より、配線の寄生インダクタンスを小さくできてスナバ回路によりリンギングを効果的に抑制できるとともに、電力用半導体モジュールおよび電力変換装置を小型化できる。
本発明の実施の形態１に係る電力変換装置における電力変換回路を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールの断面構造を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールの平面構造を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールの変形例の断面構造を示す模式図である。 本発明の実施の形態２に係る電力用半導体モジュールの断面構造を示す模式図である。 本発明の実施の形態２に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。 本発明の実施の形態２に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。 本発明の実施の形態３に係る電力用半導体モジュールの断面構造を示す模式図である。 本発明の実施の形態３に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。 本発明の実施の形態３に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。 本発明の実施の形態４に係る電力用半導体モジュールの断面構造を示す模式図である。 本発明の実施の形態４に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。 本発明の実施の形態４に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。 本発明の実施の形態５に係る電力変換回路における１つのレグを示す模式図である。 本発明の実施の形態５に係る電力変換回路を示す模式図である。 本発明の実施の形態６に係る電力変換システムの構成を示すブロック図である。 スナバ内蔵によるリンギング電圧低減の実験結果を示す図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下では、複数の実施の形態について説明するが、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている。なお、図中同一又は相当部分には同一符号を付してその説明は繰返さない。
実施の形態１．
＜電力用半導体モジュールの構成＞
図１は、本発明の実施の形態１に係る電力変換装置における電力変換回路を示す模式図である。図２は、本発明の実施の形態１に係る電力用半導体モジュールの断面構造を示す模式図である。図３は、本発明の実施の形態１に係る電力用半導体モジュールの平面構造を示す模式図である。図４は、本発明の実施の形態１に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。図５は、本発明の実施の形態１に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。図１〜図５を用いて、本実施形態に係る電力用半導体モジュールを説明する。
図１では、電力変換装置は一つの電力用半導体モジュール１４で構成され、モーター１５を駆動する。電力用半導体モジュール１４は、３つのレグ２０ａ、２０ｂ、２０ｃが電源３０に対して並列に接続されている。各レグ２０ａ、２０ｂ、２０ｃは、それぞれ正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐと負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとを含む。
レグ２０ａ、２０ｂ、２０ｃでは、互いに逆並列接続された正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐとが正極側電力用半導体素子を構成している。また、互いに逆並列接続された負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとが負極側電力用半導体素子を構成している。各レグ２０ａ、２０ｂ、２０ｃの正極側電力用半導体素子と負極側電力用半導体素子との接続点である中点がそれぞれモーター１５と接続される。
レグ２０ｃでは、正極側電力用半導体素子と負極側電力用半導体素子との直列回路に対して、スナバ回路１３が並列に接続されている。スナバ回路１３は、コンデンサ１０と抵抗体１１とが直列に接続された回路である。なお、図１に示した回路では、スナバ回路１３はレグ２０ｃのみに配置されているが、スナバ回路１３を他のレグ２０ａ、２０ｂに配置してもよいし、レグ２０ａ〜２０ｃのいずれか二つにスナバ回路を配置してもよいし、すべてのレグ２０ａ〜２０ｃのそれぞれにスナバ回路を配置してもよい。
以下では、正極側スイッチング素子１６Ｐおよび負極側スイッチング素子１６Ｎ（以下、単にスイッチング素子とも呼ぶ）としてＳｉＣ−ＭＯＳＦＥＴ、正極側還流ダイオード１７Ｐおよび負極側還流ダイオード１７Ｎ（以下、単に還流ダイオードとも呼ぶ）としてＳｉＣ−ＳＢＤを適用した例について説明する。
図１に示したように、電力変換回路における還流ダイオードとしてＳｉＣ−ＳＢＤを搭載した電力用半導体モジュールを用いた場合、スイッチング動作時にリンギングが発生する場合がある。リンギングは、上述のように電力変換回路の寄生インダクタンスとＳＢＤの容量とによる共振に起因するものである。このようなリンギングは、その電圧のピーク値が電力用半導体モジュールの定格電圧を超えると、当該モジュールの破損を引き起こしかねない。また、リンギングにおける電圧はノイズの原因となりうることから、リンギングを極力抑制する必要がある。
このようなリンギングの抑制に有効な手段として、図１に示す電力変換装置ではスナバ回路１３を設置している。スナバ回路１３は正極側電力半導体素子の正電極と負極側電力用半導体素子の負電極の間に実装される。以下、本発明の実施の形態１におけるスナバ回路１３の実装構造を説明する。
図２および図３に示すように、本発明の実施の形態１に係る電力用半導体モジュールは、金属ベース５と、正極導体パターン３ａ、負極導体パターン３ｂ、交流導体パターン３ｃと、正極側スイッチング素子１６Ｐと、正極側還流ダイオード１７Ｐと、負極側スイッチング素子１６Ｎと、負極側還流ダイオード１７Ｎと、絶縁基板８と、絶縁基板８上に配置されたスナバ回路１３（図１参照）を構成する抵抗体１１およびコンデンサ１０とを備える。図２および図３は、図１のレグ２０ｃの構成に相当する。金属ベース５の主面上に接合体４を介して正極導体パターン３ａ、負極導体パターン３ｂ、および交流導体パターン３ｃが互いに間隔を隔てて配置されている。接合体４は、セラミックまたは樹脂などからなり、電気絶縁性を有する材料によって構成される。正極導体パターン３ａ上に正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐとが配置されている。負極導体パターン３ｂ上にスナバ回路１３（図１参照）を含む絶縁基板８が配置されている。交流導体パターン３ｃ上に負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとが配置されている。
本発明の実施の形態１に係る電力用半導体モジュールでは、正極側スイッチング素子１６Ｐを含む正極側電力用半導体素子１がはんだ２を介して正極導体パターン３ａと接続される。また、負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとを含む負極側電力用半導体素子も同様にはんだを介して交流導体パターン３ｃと接続される。
図２〜図５に示すように、絶縁基板８の上面に第１の配線パターン７ａ、第２の配線パターン７ｂ、第３の配線パターン７ｃが形成されている。絶縁基板８の下面に第２の配線パターン７ｂ’が形成されている。スナバコンデンサとしてのコンデンサ１０が第１の配線パターン７ａと第３の配線パターン７ｃとの間に実装される。スナバ抵抗としての抵抗体１１が第２の配線パターン７ｂと第３の配線パターン７ｃとの間を接続するように絶縁基板８上に形成される。コンデンサ１０と抵抗体１１が直列接続されることでスナバ回路を構成する。このような絶縁基板８と、当該絶縁基板８上に形成されたスナバ回路とからスナバ基板が構成されている。
スナバ基板は上述のように負極導体パターン３ｂ上に配置され、はんだ２を介して負極導体パターン３ｂの上に実装される。コンデンサ１０は第１の配線パターン７ａとボンディングワイヤ６ａとを介して正極導体パターン３ａと接続される。抵抗体１１は第２の配線パターン７ｂとボンディングワイヤ６ｂとを介して負極導体パターン３ｂと接続される。なお、スナバ基板は正極導体パターン３ａ上に配置されていてもよく、また、交流電極パターン３ｃ上に配置されてもよい。
図３に示すように、正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐはボンディングワイヤ１０６により互いに接続されるとともに、交流導体パターン３ｃと接続される。負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとはボンディングワイヤ１０６により互いに接続されるとともに、負極導体パターン３ｂと接続される。
上述した電力用半導体モジュールの特徴的な構成を要約すれば、電力用半導体モジュールは、少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１６Ｐおよび正極側還流ダイオード１７Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１６Ｎおよび負極側還流ダイオード１７Ｎと、正極導体パターン３ａと、負極導体パターン３ｂと、交流電極パターン３ｃと、スナバ回路が形成された絶縁基板８からなるスナバ基板とを備える。正極導体パターン３ａは、上記少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１６Ｐおよび正極側還流ダイオード１７Ｐが実装される。負極導体パターン３ｂは、上記少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１６Ｎおよび負極側還流ダイオード１７Ｎの負極側電極と接続される。交流電極パターン３ｃは、上記少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１６Ｎおよび負極側還流ダイオード１７Ｎが実装される。スナバ基板は、絶縁基板８と、当該絶縁基板８に配置された少なくとも１つのスナバ回路とを含む。スナバ基板は正極導体パターン３ａと負極導体パターン３ｂと交流電極パターン３ｃとの少なくともいずれか１つ上に配置される。少なくとも１つのスナバ回路は、正極導体パターン３ａと負極導体パターン３ｂとに接続されている。
このような構成により、スナバ回路の一端が正極導体パターン３ａと、スナバ回路の他端が負極導体パターン３ｂとそれぞれ接続されることで、スナバ回路は電力用半導体モジュールに内蔵される。
＜電力用半導体モジュールの作用効果＞
図１〜図５に示した電力用半導体モジュールによれば、スナバ回路の一端が正極導体パターン３ａと、スナバ回路の他端が負極導体パターン３ｂとそれぞれ接続され、また、スナバ回路が正極導体パターン３ａと負極導体パターン３ｂと交流電極パターン３ｃとの少なくともいずれか１つ上に配置されることで、当該スナバ回路が電力用半導体モジュールの内部に実装される。そのため、スイッチング動作時に発生するリンギングをこのスナバ回路により抑制できる。さらに、スナバ基板が正極導体パターン３ａと負極導体パターン３ｂと交流電極パターン３ｃとの少なくともいずれか１つ上に重なるように配置されるので、スナバ基板が正極導体パターン３ａおよび負極導体パターン３ｂと平面的に並んで配置される場合より、配線長を短くできて当該配線の寄生インダクタンスを小さくできる。また異なる観点から言えば、スナバ回路が電力用半導体モジュールに内蔵されるため、電力用半導体モジュールの外部にスナバ回路を設ける場合と比較して、正極側スイッチング素子１６Ｐおよび正極側還流ダイオード１７Ｐなどの電力用半導体素子に近い位置、即ちインダクタンスの小さい距離においてスナバ回路を設けることができ、リンギングの抑制効果を高めるとともに、電力用半導体モジュールを小型化できる。
ここで、コンデンサ１０と抵抗体１１とを直列接続することで構成されるスナバ回路を設けると、抵抗体１１に電流が流れることで損失が発生するため、放熱する必要がある。抵抗体１１は第２の配線パターン７ｂと第３の配線パターン７ｃと間を接続するように絶縁基板８上に印刷法を用いて形成されている。そのため、当該抵抗体１１は絶縁基板８との接触面積が相対的に大きくなるため、一般のチップ抵抗と比較して放熱性に優れている。更に、絶縁基板８、第２の配線パターン７ｂ’、はんだ２を介して抵抗体１１から負極導体パターン３ｂへの放熱経路が形成される。このため、負極導体パターン３ｂで平面状に熱が拡散するとともに接合体４を介して金属ベース５へと放熱するため放熱性に優れている。
上記電力用半導体モジュールは、第１のボンディングワイヤ６ａと第２のボンディングワイヤ６ｂとを備える。第１のボンディングワイヤ６ａは、少なくとも１つのスナバ回路と正極導体パターン３ａとの間を接続する。第２のボンディングワイヤ６ｂは、少なくとも１つのスナバ回路と負極導体パターン３ｂとの間を接続する。
この場合、第１および第２のボンディングワイヤ６ａ、６ｂを用いることで、正極導体パターン３ａと負極導体パターン３ｂと交流電極パターン３ｃとの少なくともいずれか１つ上に配置されたスナバ基板に実装されるスナバ回路と正極導体パターン３ａおよび負極導体パターン３ｂとを容易に接続することができる。この結果、スナバ回路によりリンギングの発生を抑制できる。
上記電力用半導体モジュールにおいて、少なくとも１つのスナバ回路は、コンデンサ１０と抵抗体１１とが直列に接続された回路である。この場合、リンギングのピーク電圧を低下させることができるとともに、リンギングを速やかに減衰させることができる。
上記電力用半導体モジュールにおいて、コンデンサ１０と抵抗体１１とは絶縁基板８の第１の主面である上面上に形成されている。この場合、絶縁基板８の第１の主面と異なる別の面、たとえば第１の主面と反対側の第２の主面である下面にはコンデンサや抵抗体などは配置されず、その別の面を放熱面として利用できる。このため、抵抗体１１から発生した熱を、絶縁基板８の別の面である下面から容易に絶縁基板８の外部へ、たとえば金属ベース５へ放出させることができる。
上記電力用半導体モジュールにおいて、抵抗体１１は絶縁基板８の第１の主面上に配置された厚膜抵抗体である。この場合、抵抗体１１として絶縁基板８上に別部材の抵抗素子を搭載する場合より、たとえば印刷法などを用いて形成された抵抗体１１と絶縁基板８との接触面積を大きくできる。そのため、上記のような抵抗素子を用いる場合より、抵抗体１１からの熱が絶縁基板８を介して効率的に発散される。
上記電力用半導体モジュールにおいて、少なくとも１つの正極側電力用半導体素子は、図１に示すように３つの正極側スイッチング素子１６Ｐと３つの正極側還流ダイオード１７Ｐである第１〜第３の正極側電力用半導体素子を含む。少なくとも１つの負極側電力用半導体素子は、３つの負極側スイッチング素子１６Ｎと３つの負極側還流ダイオード１７Ｎである第１〜第３の負極側電力用半導体素子を含む。第１の正極側電力用半導体素子と第１の負極側電力用半導体素子とが直列接続され第１のレグ２０ａを構成する。第２の正極側電力用半導体素子と第２の負極側電力用半導体素子とが直列接続され第２のレグ２０ｂを構成する。第３の正極側電力用半導体素子と第３の負極側電力用半導体素子とが直列接続され第３のレグ２０ｃを構成する。この場合、電力用半導体モジュールが第１〜第３のレグ２０ａ〜２０ｃを備えるため、たとえば３相交流の電源に適用可能な電力変換装置を１つの電力用半導体モジュールで実現できる。
上記電力用半導体モジュールにおいて、正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐとである少なくとも１つの正極側電力用半導体素子と、負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎとである少なくとも１つの負極側電力用半導体素子とは、ワイドバンドギャップ半導体からなる。この場合、上述したリンギング抑制効果に加えて、正極側電力用半導体素子および負極側電力用半導体素子におけるスイッチング動作の高速化や高温動作が可能になる。
上記電力用半導体モジュールにおいて、ワイドバンドギャップ半導体は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化ガリウムからなる群から選択される１つである。この場合、正極側電力用半導体素子および負極側電力用半導体素子を構成するワイドバンドギャップ半導体として上記のような材料を用いることで、上記素子について、スイッチング動作の高速化と高温動作化に加え、高耐圧化も図ることができる。
＜電力用半導体モジュールの変形例の構成および作用効果＞
図６は、本発明の実施の形態１に係る電力用半導体モジュールの変形例の断面構造を示す模式図である。図６は図２に対応する。図２では、正極導体パターン３ａ、負極導体パターン３ｂは電気絶縁性を示す接合体４を介して金属ベース５と接続される例を示したが、図６に示すように、正極導体パターン３ａ、負極導体パターン３ｂ、および図示しない交流導体パターン３ｃは第２の絶縁基板８ｂ、裏面導体パターン３ｄ、はんだ２を介して金属ベース５と接続されてもよい。
なお、本実施の形態１では、コンデンサ１０と抵抗体１１からなるスナバ回路を搭載した絶縁基板８であるスナバ基板が負極導体パターン３ｂ上に配置された例を示したものであるが、スナバ基板が正極導体パターン３ａ上に配置されていてもよい。この場合、スナバ回路の正極側が正極導体パターン３ａとボンディングワイヤ６ａで接続され、スナバ回路の負極側が負極導体パターン３ｂとボンディングワイヤ６ｂで接続される形態でもよい。あるいは、スナバ基板が交流電極パターン３ｃ上に配置されてもよい。この場合、スナバ回路の正極側が正極導体パターン３ａとボンディングワイヤ６ａで接続され、スナバ回路の負極側が負極導体パターン３ｂとボンディングワイヤ６ｂで接続される形態でもよい。また、図３における正極側スイッチング素子１６Ｐと正極側還流ダイオード１７Ｐ、負極側スイッチング素子１６Ｎと負極側還流ダイオード１７Ｎの位置関係や、正極導体パターン３ａ、負極導体パターン３ｂ、交流導体パターン３ｃの大きさや位置関係は一例であり、図３に示す配置に限定されるものではない。
実施の形態２．
＜電力用半導体モジュールの構成＞
図７は、本発明の実施の形態２に係る電力用半導体モジュールの断面構造を示す模式図である。図８は、本発明の実施の形態２に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。図９は、本発明の実施の形態２に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。図７〜図９に示す電力用半導体モジュールは、基本的には図１〜図５に示した電力用半導体モジュールと同様の構成を備えるが、スナバ回路と負極導体パターン３ｂとの接続構造が図１〜図５に示した電力用半導体モジュールと異なっている。具体的には、スナバ回路を構成する絶縁基板８の上面に形成された抵抗体１１と接続されている第２の配線パターン７ｂが、スルーホール１２の内部に配置された導電体、第２の配線パターン７ｂ’、はんだ２を介して負極導体パターン３ｂと接続されている。
なお、本実施の形態２では、コンデンサ１０と抵抗体１１からなるスナバ回路を搭載した絶縁基板８であるスナバ基板が負極導体パターン３ｂ上に配置された例を示したが、スナバ基板が正極導体パターン３ａ上に配置され、スナバ回路の正極側が正極導体パターン３ａとスルーホール１２で接続され、スナバ回路の負極側が負極導体パターン３ｂとボンディングワイヤで接続される形態でもよい。
異なる観点から言えば、図７に示した電力用半導体モジュールでは、絶縁基板８にはスルーホール１２が形成される。電力用半導体モジュールは、スルーホール１２の内部に配置され、少なくとも１つのスナバ回路と接続された導電体を備える。導電体は、スナバ基板下に位置する正極導体パターン３ａと負極導体パターン３ｂとのいずれか一方と接続される。電力用半導体モジュールは、さらに、ボンディングワイヤ６ａを備える。ボンディングワイヤ６ａは、少なくとも１つのスナバ回路と、正極導体パターン３ａと負極導体パターン３ｂとのいずれか他方との間を接続する。
＜電力用半導体モジュールの作用効果＞
このような構成とすることで、本発明の実施の形態１に係る電力用半導体モジュールと同様の効果を得ることができる。すなわち、スナバ回路の一端は正極導体パターン３ａとボンディングワイヤ６ａで接続されるのに対して、スナバ回路の他端は負極導体パターン３ｂとスルーホール１２中に配置された導電体を介して接続されることで、スナバ回路は電力用半導体モジュールに内蔵される。スナバ回路が電力用半導体モジュールに内蔵されるため、電力用半導体モジュールの外部にスナバ回路を設ける場合と比較して、正極側スイッチング素子１６Ｐなどの電力用半導体素子に近い位置にスナバ回路を設けることとなり、リンギングの抑制効果を高めることが可能となる。特に、図７に示すように抵抗体１１と負極導体パターン３ｂとがスルーホール１２中の導電体により接続されるため、ボンディングワイヤを用いてこれらを接続する場合よりもスナバ回路と電力用半導体素子間の配線インダクタンスを小さくできる。この結果、スナバ回路によるリンギング抑制効果をより発揮することができる。
実施の形態３．
＜電力用半導体モジュールの構成＞
図１０は、本発明の実施の形態３に係る電力用半導体モジュールの断面構造を示す模式図である。図１１は、本発明の実施の形態３に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。図１２は、本発明の実施の形態３に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。図１０〜図１２に示す電力用半導体モジュールは、基本的には図７〜図９に示した電力用半導体モジュールと同様の構成を備えるが、絶縁基板８の配置およびスナバ回路と正極導体パターン３ａとの接続部の構成が図７〜図９に示した電力用半導体モジュールと異なっている。図１０〜図１２に示した電力用半導体モジュールでは、絶縁基板８の下面に第１の配線パターン７ａ’、第２の配線パターン７ｂ’が形成されている。スナバ回路が形成された絶縁基板８であるスナバ基板は正極導体パターン３ａと負極導体パターン３ｂとの両方の一部上にまたがるように配置される。コンデンサ１０の正極側は第１の配線パターン７ａ、スルーホール１２中の導電体、第１の配線パターン７ａ’、はんだ２を介して正極導体パターン３ａと接続される。抵抗体１１の負極側は、第２の配線パターン７ｂ、スルーホール１２中の導電体、第２の配線パターン７ｂ’、はんだ２を介して負極導体パターン３ｂと接続されている。
異なる観点から言えば、図１０〜図１２に示した電力用半導体モジュールでは、少なくとも１つのスナバ回路は、正極導体パターン３ａと負極導体パターン３ｂとの両方の上に配置される。絶縁基板８において、正極導体パターン３ａ上に位置する部分に第１のスルーホール１２が形成され、負極導体パターン３ｂ上に位置する部分に第２のスルーホール１２が形成される。スナバ基板は、第１の導電体と第２の導電体とを備える。第１の導電体は、第１のスルーホール１２の内部に配置され、少なくとも１つのスナバ回路と接続される。第２の導電体は、第２のスルーホール１２の内部に配置され、少なくとも１つのスナバ回路と接続される。第１の導電体は正極導体パターン３ａと接続される。第２の導電体は負極導体パターン３ｂと接続される。
＜電力用半導体モジュールの作用効果＞
このような構成とすることで、本発明の実施の形態２に係る電力用半導体モジュールと同様の効果を得ることができる。すなわち、スナバ回路の一端は正極導体パターン３ａと、スナバ回路の他端は負極導体パターン３ｂとそれぞれスルーホールを介して接続される。このようにしてスナバ回路は電力用半導体モジュールに内蔵される。スナバ回路が電力用半導体モジュールに内蔵されるため、電力用半導体モジュールの外部にスナバ回路を設ける場合と比較して、電力用半導体素子に近い位置にスナバ回路を設けることとなり、リンギングの抑制効果を高めることができる。特に、スナバ回路の正極側と正極導体パターン３ａ、スナバ回路の負極側と負極導体パターン３ｂのいずれもがスルーホール１２中の導電体により接続されるため、ボンディングワイヤを用いる場合よりスナバ回路と電力用半導体素子間の配線インダクタンスが小さくなる。この結果、スナバ回路によるリンギング抑制効果をより発揮することができる。
実施の形態４．
＜電力用半導体モジュールの構成＞
図１３は、本発明の実施の形態４に係る電力用半導体モジュールの断面構造を示す模式図である。図１４は、本発明の実施の形態４に係る電力用半導体モジュールのスナバ基板の断面構造を示す模式図である。図１５は、本発明の実施の形態４に係る電力用半導体モジュールのスナバ基板の平面構造を示す模式図である。図１３〜図１５に示す電力用半導体モジュールは、基本的には図１０〜図１２に示した電力用半導体モジュールと同様の構成を備えるが、スナバ回路における抵抗体１１の配置および絶縁基板８の構成が異なっている。すなわち、図１３〜図１５に示す電力用半導体モジュールでは、コンデンサ１０と抵抗体１１とをスナバ基板の異なる面に実装している。
図１３〜図１５に示す電力用半導体モジュールでは、絶縁基板８の上面に第１の配線パターン７ａおよび第３の配線パターン７ｃが形成される。また、絶縁基板８の下面に第１の配線パターン７ａ’、第２の配線パターン７ｂ’、第３の配線パターン７ｃ’が形成される。コンデンサ１０が第１の配線パターン７ａと第３の配線パターン７ｃと間に実装されている。抵抗体１１は、コンデンサ１０とは異なる面上、すなわち絶縁基板８の下面上で、第２の配線パターン７ｂ’、第３の配線パターン７ｃ’間を接続するように形成される。絶縁基板８の上面に位置する第３の配線パターン７ｃと下面に位置する第３の配線パターン７ｃ’とがスルーホール１２中の導電体を介して接続される。この結果、コンデンサ１０と抵抗体１１とが直列接続されてスナバ回路を構成する。このスナバ回路が形成された絶縁基板８によりスナバ基板が構成されている。スナバ基板は正極導体パターン３ａの一部と負極導体パターン３ｂの一部との上に延在するように配置される。
コンデンサ１０の正極側は第１の配線パターン７ａ、スルーホール１２中の導電体、第１の配線パターン７ａ’、はんだ２を介して正極導体パターン３ａと接続される。また、抵抗体１１の負極側は第２の配線パターン７ｂ’、はんだ２を介して負極導体パターン３ｂと接続されている。
なお、本実施の形態４では、コンデンサ１０がスナバ基板の上面に、抵抗体１１がスナバ基板の下面に実装されているが、抵抗体１１がスナバ基板の上面に、コンデンサ１０がスナバ基板の下面に実装されていてもよい。
異なる観点から言えば、図１３〜図１５に示した電力用半導体モジュールでは、コンデンサ１０は絶縁基板８の第１の主面である上面上に形成されている。また、抵抗体１１は、絶縁基板８において第１の主面と異なる第２の主面である下面上に形成されている。つまりコンデンサ１０と抵抗体１１とは、絶縁基板８の互いに異なる面上に形成されている。
＜電力用半導体モジュールの作用効果＞
このような構成とすることで、本発明の実施の形態３に係る電力用半導体モジュールと同様の効果を得ることができる。すなわち、スナバ回路を構成するコンデンサ１０と抵抗体１１をスナバ基板の両面に実装して電力用半導体モジュールに内蔵しているため、電力用半導体モジュールの外部にスナバ回路を設ける場合と比較して、電力用半導体素子に近い位置にスナバ回路を設けることとなる。この結果、リンギングの抑制効果を高めることが可能となる。また、スナバ基板を平面視した場合にコンデンサ１０と抵抗体１１とを重なるように配置することが可能になるため、スナバ基板の面積、すなわち絶縁基板８の面積を小さくすることができる。このため、スナバ基板を内蔵する電力用半導体モジュールの小型化を実現できる。
図１９はＣＲスナバを電力用半導体モジュールに内蔵することでリンギング電圧を低減した実験結果を示す図である。図１９の縦軸はターンオン動作時における対向アームの還流ダイオードのアノード・カソード間電圧を示している。図１９の横軸は時間を示している。実験に使用した電力用半導体モジュールの定格電圧は１２００Ｖである。破線Ａがスナバ回路を内蔵していない電力用半導体モジュールのアノード・カソード間電圧波形である。アノード・カソード間電圧の電圧変化率は約１５Ｖ／ｎｓである。１５Ｖ／ｎｓという電圧変化率は、スナバ回路を内蔵しない通常の電力用半導体モジュールを駆動する際における電圧変化率としてはかなり高速のスイッチング速度である。
一方、細い実線Ｂは、スナバ回路をモジュールに内蔵した場合の波形である。スナバ回路を内蔵することでリンギングは抑制されているものの、アノード・カソード間電圧の電圧変化率は約５Ｖ／ｎｓへと低下している。このように、同一ゲート駆動回路を用いて電力用半導体素子を駆動すると、スナバ回路を内蔵することで、電圧変化率が約１５Ｖ／ｎｓから約５Ｖ／ｎｓへと低下することがわかる。
電圧変化率の低下は、スイッチング損失を増加させることとなるため、可能な範囲で高速にスイッチング動作させることが望ましい。そこで、スナバ回路を内蔵した電力用半導体モジュールを用い、ゲート抵抗を小さくするとともに直流リンク電圧を６００Ｖから８５０Ｖまで高くした状態でスイッチング動作試験を実施した。通常のスイッチング速度の２倍となる３０Ｖ／ｎｓの電圧変化率で電力用半導体素子を駆動した場合の実験結果を太い実線Ｃで示す。この条件下においても、リンギングは発生せず、電圧ピーク値は電力用半導体モジュールの定格電圧値以下であることがわかる。また、直流リンク電圧は一般的に電力用半導体モジュールの定格電圧の１／２から２／３とされることから、１２００Ｖ定格の電力用半導体モジュールでは６００Ｖから８００Ｖである。図１９に示す結果は、直流リンク電圧を８５０Ｖと高電圧で使用することが可能であることを示している。このことから、スナバ回路を電力用半導体モジュールに内蔵することは、１５Ｖ／ｎｓ以上の高速スイッチング動作を可能とさせ、スイッチング損失を低下させる効果がある。すなわち、本実施形態に係る電力用半導体モジュールは、スイッチング時の電圧変化率を１５Ｖ／ｎｓ以上で動作させることができる。
実施の形態５．
＜電力用半導体モジュールの構成＞
図１６は、本発明の実施の形態５に係る電力用半導体モジュールを構成する電力変換回路における１つのレグを示す模式図である。図１７は、本発明の実施の形態５に係る電力変換回路を示す模式図である。図１６に示すレグ２０は、図１７に示す電力変換回路を構成する。図１６に示すレグ２０は、正極側電力用半導体素子と負極側電力用半導体素子とを直列接続することで構成される。また、図１６に示すレグ２０にはスナバ回路１３が一つ実装されている。スナバ回路１３の正極側が正極側電力用半導体素子の正極と、スナバ回路１３の負極側が正極側電力用半導体素子の負極と接続される。
このような構成とすることで、スナバ回路が内蔵された電力用半導体モジュールとしてのレグ２０を用いて図１７に示すような電力変換装置を構成することができる。この場合、スイッチング動作をする各レグに対してスナバ回路１３が実装される構成となるため、リンギングの抑制効果を高めることが可能となる。
図１６に示すような電力用半導体モジュールとしてのレグ２０を三つ並列接続することで、図１７に示す電力変換装置を構成する。図１７に示す電力変換装置は、基本的には図１に示した電力変換装置と同様の構成を備えるが、３つのレグ２０ａ〜２０ｃがそれぞれスナバ回路１３を含んでいる点が図１に示した電力変換装置と異なっている。三つのレグ２０ａ〜２０ｃで構成される電力用半導体モジュール１４において、各レグ２０ａ、２０ｂ、２０ｃに対して第１〜第３のスナバ回路１３が実装されている。異なる観点から言えば、電力用半導体モジュールを構成する少なくとも１つのスナバ回路は、第１〜第３のレグ２０ａ〜２０ｃに接続された第１〜第３のスナバ回路１３を含む。スナバ回路１３の正極側が正極側電力用半導体素子の正極と、スナバ回路１３の負極側が正極側電力用半導体素子の負極と接続される。
＜電力用半導体モジュールの作用効果＞
このような構成とすることで、スナバ回路１３が内蔵された電力用半導体モジュールとしてのレグ２０ａ〜２０ｃを用いて電力変換装置を構成することができ、スイッチング動作をする各レグ２０ａ、２０ｂ、２０ｃに対してスナバ回路が実装される構成となるため、リンギングの抑制効果を高めることが可能となる。
実施の形態６．
＜電力変換装置の構成＞
本実施の形態は、上述した実施の形態１〜５に係る電力用半導体モジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
図１８は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１８に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１８に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相のモーターである。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載されたモーターであり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けのモーターとして用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１〜５のいずれかに係る電力用半導体モジュールを構成する素子を適用できる。主変換回路２０１を構成する半導体モジュール２０２としては、上述した実施の形態１〜５のいずれかに係る電力用半導体モジュールを適用できる。上記６つのスイッチング素子は、それぞれのスイッチング素子に逆並列された６つの還流ダイオードとで３つの正極側電力用半導体素子群と３つの負極側電力用半導体素子群を構成する。１つの正極側電力用半導体素子群と１つの負極側電力用半導体素子群とが直列接続されレグ（上下アーム）を構成し、それぞれＵ相、Ｖ相、Ｗ相を構成する。そして、各レグ（上下アーム）の出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
＜電力変換装置の作用効果＞
本実施の形態に係る電力変換装置では、主変換回路２０１の半導体モジュール２０２として実施の形態１〜５に係る電力用半導体モジュールを適用するため、スナバ回路１３が内蔵されていることによりリンギングを効果的に抑制できるとともに、半導体モジュール２０２および電力変換装置を小型化できる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷がモーターの場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１ 正極側電力用半導体素子、２ はんだ、３ａ 正極導体パターン、３ｂ 負極導体パターン、３ｃ 交流導体パターン、３ｄ 裏面導体パターン、４ 接合体、５ 金属ベース、６ａ，６ｂ，１０６ ボンディングワイヤ、７ａ 第１の配線パターン、７ｂ 第２の配線パターン、７ｃ 第３の配線パターン、８ 絶縁基板、８ｂ 第２の絶縁基板、１０ コンデンサ、１１ 抵抗体、１２ スルーホール、１３ スナバ回路、１４ 電力用半導体モジュール、１５ モーター、１６Ｎ 負極側スイッチング素子、１６Ｐ 正極側スイッチング素子、１７Ｎ 負極側還流ダイオード、１７Ｐ 正極側還流ダイオード、２０，２０ａ，２０ｃ レグ、３０，１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (14)

  1. 少なくとも１つの正極側電力用半導体素子と、
    少なくとも１つの負極側電力用半導体素子と、
    前記少なくとも１つの正極側電力用半導体素子が実装される正極導体パターンと、
    前記少なくとも１つの負極側電力用半導体素子の負極側電極が接続される負極導体パターンと、
    前記少なくとも１つの負極側電力用半導体素子が実装され、前記少なくとも１つの正極側電力用半導体素子の負極側電極が接続される交流電極パターンと、
    スナバ基板とを備え、
    前記スナバ基板は、
    絶縁基板と、
    前記絶縁基板に配置された少なくとも１つのスナバ回路とを含み、
    前記スナバ基板は前記正極導体パターンと前記負極導体パターンと前記交流電極パターンとの少なくともいずれか１つ上に配置され、
    前記少なくとも１つのスナバ回路は、前記正極導体パターンと前記負極導体パターンとに接続されている、電力用半導体モジュール。
  2. 前記少なくとも１つのスナバ回路と前記正極導体パターンとの間を接続する第１のボンディングワイヤと、
    前記少なくとも１つのスナバ回路と前記負極導体パターンとの間を接続する第２のボンディングワイヤとを備える、請求項１に記載の電力用半導体モジュール。
  3. 前記絶縁基板にはスルーホールが形成され、
    前記スルーホールの内部に配置され、前記少なくとも１つのスナバ回路と接続された導電体を備え、
    前記導電体は、前記スナバ基板下に位置する前記正極導体パターンと前記負極導体パターンとのいずれか一方と接続され、さらに、
    前記少なくとも１つのスナバ回路と、前記正極導体パターンと前記負極導体パターンとのいずれか他方との間を接続するボンディングワイヤを備える、請求項１に記載の電力用半導体モジュール。
  4. 前記少なくとも１つのスナバ回路は、前記正極導体パターンと前記負極導体パターンとの両方の上に配置され、
    前記絶縁基板において、前記正極導体パターン上に位置する部分に第１のスルーホールが形成され、前記負極導体パターン上に位置する部分に第２のスルーホールが形成され、
    前記第１のスルーホールの内部に配置され、前記少なくとも１つのスナバ回路と接続された第１の導電体と、
    前記第２のスルーホールの内部に配置され、前記少なくとも１つのスナバ回路と接続された第２の導電体と、を備え、
    前記第１の導電体は前記正極導体パターンと接続され、
    前記第２の導電体は前記負極導体パターンと接続される、請求項１に記載の電力用半導体モジュール。
  5. 前記少なくとも１つのスナバ回路は、コンデンサと抵抗体とが直列に接続された回路である、請求項１〜請求項４のいずれか１項に記載の電力用半導体モジュール。
  6. 前記コンデンサと前記抵抗体とは前記絶縁基板の第１の主面上に形成されている、請求項５に記載の電力用半導体モジュール。
  7. 前記コンデンサと前記抵抗体とは、前記絶縁基板の互いに異なる面上に形成されている、請求項５に記載の電力用半導体モジュール。
  8. 前記抵抗体は厚膜抵抗体である、請求項６または請求項７に記載の電力用半導体モジュール。
  9. 前記少なくとも１つの正極側電力用半導体素子は、第１〜第３の正極側電力用半導体素子を含み、
    前記少なくとも１つの負極側電力用半導体素子は、第１〜第３の負極側電力用半導体素子を含み、
    前記第１の正極側電力用半導体素子と前記第１の負極側電力用半導体素子とが直列接続され第１のレグを構成し、
    前記第２の正極側電力用半導体素子と前記第２の負極側電力用半導体素子とが直列接続され第２のレグを構成し、
    前記第３の正極側電力用半導体素子と前記第３の負極側電力用半導体素子とが直列接続され第３のレグを構成する、請求項１〜請求項８のいずれか１項に記載の電力用半導体モジュール。
  10. 前記少なくとも１つのスナバ回路は、前記第１〜第３のレグのそれぞれに接続された第１〜第３のスナバ回路を含む、請求項９に記載の電力用半導体モジュール。
  11. 前記少なくとも１つの正極側電力用半導体素子と前記少なくとも１つの負極側電力用半導体素子とは、ワイドバンドギャップ半導体からなる、請求項１〜請求項１０のいずれか１項に記載の電力用半導体モジュール。
  12. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム、ダイヤモンド、酸化ガリウムからなる群から選択される１つである、請求項１１に記載の電力用半導体モジュール。
  13. 請求項１〜１２のいずれか１項に記載の電力用半導体モジュールを含み、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
  14. スイッチング時の電圧変化率を１５Ｖ／ｎｓ以上で動作させることを特徴とする、請求項１３に記載の電力変換装置。
JP2018541713A 2017-02-06 2018-02-02 電力用半導体モジュールおよび電力変換装置 Active JP6513303B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017019206 2017-02-06
JP2017019206 2017-02-06
PCT/JP2018/003658 WO2018143429A1 (ja) 2017-02-06 2018-02-02 電力用半導体モジュールおよび電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018143429A1 true JPWO2018143429A1 (ja) 2019-02-07
JP6513303B2 JP6513303B2 (ja) 2019-05-15

Family

ID=63039763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541713A Active JP6513303B2 (ja) 2017-02-06 2018-02-02 電力用半導体モジュールおよび電力変換装置

Country Status (5)

Country Link
US (1) US11355477B2 (ja)
JP (1) JP6513303B2 (ja)
CN (1) CN110235244B (ja)
DE (1) DE112018000701T5 (ja)
WO (1) WO2018143429A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257801A (zh) * 2020-02-10 2021-08-13 三菱电机株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038632B2 (ja) * 2018-09-12 2022-03-18 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP6648850B1 (ja) * 2019-03-13 2020-02-14 富士電機株式会社 スナバモジュール、スナバ装置および電力変換装置
EP3761492B1 (en) * 2019-07-05 2023-01-04 Infineon Technologies AG Snubber circuit and power semiconductor module with snubber circuit
JP7155082B2 (ja) * 2019-09-09 2022-10-18 株式会社東芝 電子回路
JP6818844B1 (ja) * 2019-10-28 2021-01-20 三菱電機株式会社 電力変換装置
JP7358921B2 (ja) 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US20230032223A1 (en) * 2020-01-31 2023-02-02 Syddansk Universitet Power module with an integrated aluminium snubber capacitor
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置
WO2023186272A1 (en) * 2022-03-29 2023-10-05 Hitachi Energy Switzerland Ag Power module and method for assembling a power module
DE102022205510A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Leistungsmodul, Inverter mit einem Leistungsmodul
WO2024057860A1 (ja) * 2022-09-13 2024-03-21 ローム株式会社 半導体装置
CN116387269B (zh) * 2023-04-21 2024-02-13 华中科技大学 一种功率模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388305A (ja) * 1989-08-31 1991-04-12 Mitsubishi Materials Corp Ｃｒ複合部品
JPH0964508A (ja) * 1995-08-22 1997-03-07 Nitsuko Corp スナバモジュール及びスナバモジュールを用いた電子回路ユニット
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置
JP2014053516A (ja) * 2012-09-10 2014-03-20 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP5558645B1 (ja) * 2013-10-02 2014-07-23 三菱電機株式会社 Ｃｒスナバ回路
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置
WO2016067835A1 (ja) * 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135155A (ja) 1995-11-07 1997-05-20 Hitachi Ltd 半導体装置
JP2005251839A (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP5467933B2 (ja) * 2010-05-21 2014-04-09 株式会社東芝 半導体装置
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5338830B2 (ja) * 2011-03-15 2013-11-13 株式会社豊田自動織機 半導体装置
JP5915350B2 (ja) 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
JP6406815B2 (ja) * 2013-11-29 2018-10-17 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388305A (ja) * 1989-08-31 1991-04-12 Mitsubishi Materials Corp Ｃｒ複合部品
JPH0964508A (ja) * 1995-08-22 1997-03-07 Nitsuko Corp スナバモジュール及びスナバモジュールを用いた電子回路ユニット
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置
JP2014053516A (ja) * 2012-09-10 2014-03-20 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置
JP5558645B1 (ja) * 2013-10-02 2014-07-23 三菱電機株式会社 Ｃｒスナバ回路
WO2016067835A1 (ja) * 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257801A (zh) * 2020-02-10 2021-08-13 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US20200286864A1 (en) 2020-09-10
JP6513303B2 (ja) 2019-05-15
CN110235244B (zh) 2023-06-27
WO2018143429A1 (ja) 2018-08-09
CN110235244A (zh) 2019-09-13
US11355477B2 (en) 2022-06-07
DE112018000701T5 (de) 2019-10-17

Similar Documents

Publication Publication Date Title
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
JP5798412B2 (ja) 半導体モジュール
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP4594477B2 (ja) 電力半導体モジュール
US10411589B2 (en) Power conversion apparatus and power semiconductor module
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP5277579B2 (ja) 半導体装置
CN110495087B (zh) 半导体模块以及电力变换装置
JP2003164140A (ja) 半導体変換回路及び回路モジュール
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
JP5095803B2 (ja) 電力半導体モジュール
JP4724251B2 (ja) 電力半導体モジュール
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
WO2018139172A1 (ja) 電力変換装置及び電力変換方法
JP2012050176A (ja) 電力変換装置のパワーモジュール
CN114270509A (zh) 电力用半导体模块以及电力变换装置
JP5488244B2 (ja) パワー半導体モジュール
CN111341749B (zh) 半导体模块
JP6619507B2 (ja) インバータ装置
US20220230953A1 (en) Semiconductor device and power conversion device
JP2015226067A (ja) パワーモジュール
CN117936489A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180809

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6513303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250