WO2019239771A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2019239771A1
WO2019239771A1 PCT/JP2019/019110 JP2019019110W WO2019239771A1 WO 2019239771 A1 WO2019239771 A1 WO 2019239771A1 JP 2019019110 W JP2019019110 W JP 2019019110W WO 2019239771 A1 WO2019239771 A1 WO 2019239771A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
supply terminal
thickness direction
semiconductor module
conductive
Prior art date
Application number
PCT/JP2019/019110
Other languages
English (en)
French (fr)
Inventor
匡司 林口
沢水 神田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202410016150.5A priority Critical patent/CN117833610A/zh
Priority to DE112019001335.1T priority patent/DE112019001335T5/de
Priority to US17/044,443 priority patent/US11328985B2/en
Priority to CN201980039178.8A priority patent/CN112352314B/zh
Priority to DE212019000087.8U priority patent/DE212019000087U1/de
Priority to JP2020525353A priority patent/JP7228587B2/ja
Publication of WO2019239771A1 publication Critical patent/WO2019239771A1/ja
Priority to US17/721,869 priority patent/US11664298B2/en
Priority to JP2023020125A priority patent/JP7498814B2/ja
Priority to US18/302,699 priority patent/US11923278B2/en
Priority to US18/432,614 priority patent/US20240178110A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to a semiconductor module that includes a semiconductor device including a plurality of switching elements and a bus bar that is joined to the semiconductor device in a conductive state and has a laminated wiring.
  • semiconductor devices on which a plurality of switching elements such as MOSFETs are mounted are widely known.
  • the semiconductor device plays a role of converting DC power into AC power by a plurality of switching elements.
  • the semiconductor device includes a pair of input terminals to which DC power is input.
  • Patent Document 1 discloses an example of a semiconductor module including the semiconductor device and a rod-shaped conductor assembly connected to a pair of input terminals of the semiconductor device.
  • a DC power source By connecting the rod-shaped conductor assembly to a DC power source, DC power is supplied to the semiconductor device via the rod-shaped conductor assembly.
  • a pair of conductor rods in which a rod-shaped conductor forming a positive electrode and a rod-shaped conductor forming a negative electrode are arranged close to each other via an insulating sheet material are arranged in the short side direction of the semiconductor device. Yes. Thereby, the laminated wiring is made in the rod-shaped conductor assembly.
  • inductance is generated in the semiconductor device when a plurality of switching elements are turned from ON to OFF.
  • the laminated conductor is provided in the rod-shaped conductor assembly, the inductance is reduced by the magnetic field generated in the pair of conductor rods.
  • the inductance is reduced, the generation of surge voltage and noise due to di / dt at the time of switching is reduced, so that power loss of the semiconductor device is suppressed.
  • the pair of input terminals are separated from each other in the short side direction of the semiconductor device. For this reason, the laminate wiring is released at the pair of input terminals. Therefore, there is a concern that the inductance reduced by the rod-shaped conductor assembly increases again at the pair of input terminals.
  • an insulating substrate having a main surface and a back surface facing each other in the thickness direction, a conductive member disposed on the main surface, and a conductive state in the conductive member
  • a plurality of joined switching elements a first input terminal having a first terminal portion and joined in a conductive state to the conductive member, and the first terminal portion as viewed along the thickness direction
  • a second input terminal having an overlapping second terminal portion and being spaced apart from both the first input terminal and the conductive member in the thickness direction, and conducting to the plurality of switching elements;
  • a semiconductor device comprising: a first supply terminal; and a first supply terminal that is spaced apart from the first supply terminal in the thickness direction, and at least one of the first supply terminals as viewed along the thickness direction.
  • a bus bar comprising: a second supply terminal that overlaps with the first supply terminal, wherein the first supply terminal is joined to the first terminal portion, and the second supply terminal is connected to the second terminal. It is joined in a state of conducting to the part.
  • FIG. 3 is a plan view of the semiconductor device shown in FIG. 2 and transmits a sealing resin.
  • FIG. 4 is a plan view corresponding to FIG. 3 and passes through a second input terminal.
  • FIG. 3 is a bottom view of the semiconductor device shown in FIG. 2.
  • FIG. 3 is a right side view of the semiconductor device shown in FIG. 2.
  • FIG. 3 is a left side view of the semiconductor device shown in FIG. 2.
  • FIG. 3 is a front view of the semiconductor device shown in FIG. 2.
  • FIG. 4 is a cross-sectional view taken along line IX-IX in FIG. 3.
  • FIG. 3 is a cross-sectional view taken along line IX-IX in FIG. 3.
  • FIG. 4 is a cross-sectional view taken along line XX in FIG. 3.
  • FIG. 4 is a partially enlarged view of FIG. 3.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG. It is a top view of the semiconductor module shown in FIG. It is sectional drawing which follows the XIV-XIV line
  • FIG. 20 is a top view of a semiconductor module concerning a 2nd embodiment of this indication. It is the elements on larger scale of FIG. 19, and has penetrated mold resin.
  • FIG. 20 is an enlarged view of a partial bottom surface of the semiconductor module shown in FIG. 19 and transmits the mold resin.
  • FIG. 20 is a cross-sectional view taken along line XXII-XXII in FIG. It is sectional drawing which follows the XXIII-XXIII line
  • FIG. 28 is a bottom view of the semiconductor device shown in FIG. 27.
  • FIG. 28 is a right side view of the semiconductor device shown in FIG. 27.
  • FIG. 28 is a cross-sectional view taken along line XXX-XXX in FIG. 27.
  • FIG. 32 is a sectional view taken along line XXXII-XXXII in FIG. 31. It is the elements on larger scale of FIG.
  • the semiconductor module A10 includes a semiconductor device B10 and a bus bar C10 as its components.
  • the bus bar C10 is a power supply member joined to the semiconductor device B10 in a conductive state.
  • the sealing resin 50 is transmitted for convenience of understanding.
  • the IX-IX line and the XX line are respectively indicated by alternate long and short dash lines.
  • the sealing resin 50 and the second input terminal 22 are transmitted for convenience of understanding.
  • the XV-XV line is indicated by a one-dot chain line.
  • a semiconductor device B10 shown in FIGS. 2 to 12 is a power conversion device (power module) equipped with a plurality of switching elements such as MOSFETs.
  • the semiconductor device B10 is used for a motor drive source, an inverter device of various electric products, a DC / DC converter, and the like.
  • the semiconductor device B10 includes an insulating substrate 10, a conductive member 11, a first input terminal 21, a second input terminal 22, an output terminal 23, a pair of gate terminals 24, a pair of detection terminals 25, a plurality of dummy terminals 26, and a plurality of switching.
  • An element 30 and a sealing resin 50 are provided.
  • the plurality of switching elements 30 include a plurality of first elements 30A and a plurality of second elements 30B.
  • the semiconductor device B10 further includes a pair of insulating layers 12, a pair of gate layers 13, and a pair of detection layers 14.
  • the thickness direction of the insulating substrate 10 is referred to as “thickness direction z” for convenience.
  • a direction orthogonal to the thickness direction z is referred to as a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is referred to as a “second direction y”.
  • the semiconductor device B10 is rectangular when viewed along the thickness direction z, that is, when viewed in plan.
  • the first direction x corresponds to the longitudinal direction of the semiconductor device B10.
  • the second direction y corresponds to the short direction of the semiconductor device B10.
  • the side where the first input terminal 21 and the second input terminal 22 are located in the first direction x is referred to as “one side in the first direction x”.
  • the side where the output terminal 23 is located in the first direction x is referred to as “the other side in the first direction x”.
  • the “thickness direction z”, “first direction x”, “second direction y”, “one side in the first direction x” and “the other side in the first direction x” are the semiconductor module A20 and This also applies to the description of the semiconductor module A30.
  • the insulating substrate 10 is provided with a conductive member 11.
  • the insulating substrate 10 serves as a support member for the conductive member 11 and the plurality of switching elements 30.
  • the insulating substrate 10 is made of a material containing ceramics having excellent thermal conductivity. Examples of the ceramic include aluminum nitride (AlN).
  • the insulating substrate 10 includes a first substrate 10A and a second substrate 10B.
  • the first substrate 10A and the second substrate 10B are separated from each other in the first direction x.
  • the first substrate 10A is located on one side in the first direction x.
  • the second substrate 10B is located on the other side in the first direction x.
  • the first substrate 10A and the second substrate 10B have a rectangular shape with the second direction y as a long side.
  • Each of the first substrate 10A and the second substrate 10B has a main surface 101 and a back surface 102 facing opposite to each other in the thickness direction z.
  • the main surface 101 faces the side where the conductive member 11 is disposed in the thickness direction z.
  • the main surface 101 is covered with the sealing resin 50 together with the conductive member 11 and the plurality of switching elements 30.
  • the back surface 102 is exposed from the sealing resin 50.
  • the configuration of the insulating substrate 10 is not limited to this configuration, and may be a single configuration consisting of one sheet.
  • the conductive member 11 is disposed on the main surface 101 of the insulating substrate 10 as shown in FIGS. 3, 9 and 10.
  • the conductive member 11 is a metal plate.
  • the said metal plate consists of copper (Cu) or a copper alloy.
  • the conductive member 20 is bonded to the main surface 101 with a bonding material (not shown) such as silver (Ag) paste. For example, silver plating may be applied to the surface of the conductive member 11.
  • the conductive member 11 includes a first conductive portion 11A and a second conductive portion 11B. Viewed along the thickness direction z, the first conductive portion 11A and the second conductive portion 11B have a rectangular shape with the second direction y as a long side.
  • the configuration of the conductive member 11 is not limited to this configuration, and can be freely set based on the number and arrangement of the plurality of switching elements 30 set according to the performance required for the semiconductor device B10.
  • the first conductive portion 11A is bonded to the main surface 101 of the first substrate 10A.
  • a plurality of first elements 30A are joined to the surface of the first conductive portion 11A in a state of conducting to the first conductive portion 11A.
  • the second conductive portion 11B is bonded to the main surface 101 of the second substrate 10B.
  • a plurality of second elements 30B are joined to the surface of the second conductive portion 11B in a state of conducting to the second conductive portion 11B.
  • one of the pair of insulating layers 12 is bonded to the surface of the first conductive portion 11A, and the other is bonded to the surface of the second conductive portion 11B.
  • the pair of insulating layers 12 has a strip shape extending in the second direction y.
  • the insulating layer 12 bonded to the surface of the first conductive portion 11A is located on the other side in the first direction x with respect to the plurality of first elements 30A.
  • the insulating layer 12 bonded to the surface of the second conductive portion 11B is located on one side in the first direction x with respect to the plurality of second elements 30B.
  • the pair of insulating layers 12 is made of a material containing, for example, a glass epoxy resin.
  • the pair of gate layers 13 is disposed on the insulating layer 12 bonded to the surface of the first conductive portion 11A, and the other is the second conductive portion 11B.
  • the insulating layer 12 is bonded to the surface.
  • the pair of gate layers 13 has a strip shape extending in the second direction y.
  • the pair of gate layers 13 have conductivity.
  • the pair of gate layers 13 is made of, for example, a material containing copper.
  • the pair of detection layers 14 is disposed on the insulating layer 12 bonded to the surface of the first conductive portion 11A, and the other is the second conductive portion 11B.
  • the insulating layer 12 is bonded to the surface.
  • the pair of detection layers 14 are located next to the pair of gate layers 13 in the first direction x.
  • the pair of detection layers 14 has a strip shape extending in the second direction y.
  • the pair of detection layers 14 have conductivity.
  • the pair of detection layers 14 is made of, for example, a material containing copper.
  • the first input terminal 21 and the second input terminal 22 are located on one side in the first direction x, as shown in FIGS. A DC voltage is applied to the first input terminal 21 and the second input terminal 22 via the bus bar C10.
  • the first input terminal 21 is a positive electrode (P terminal).
  • the second input terminal 22 is a negative electrode (N terminal). As shown in FIG. 10, the second input terminal 22 is disposed away from both the first input terminal 21 and the conductive member 11 in the thickness direction z.
  • the first input terminal 21 and the second input terminal 22 are metal plates.
  • the metal plate is made of copper or a copper alloy.
  • the first input terminal 21 has a first pad portion 211 and a first terminal portion 212 as shown in FIG.
  • the boundary between the first pad portion 211 and the first terminal portion 212 is a surface along the second direction y and the thickness direction z and is located on one side of the first direction x. It is a surface including the first side surface 531 (details will be described later) of the sealing resin 50 to be performed.
  • the first pad portion 211 is entirely covered with the sealing resin 50.
  • the other side of the first pad portion 211 in the first direction x has a comb shape.
  • the comb-like portion is joined to the surface in a state where the first conductive portion 11A is conductive. The joining is performed by solder joining or ultrasonic joining. Thereby, the first input terminal 21 is electrically connected to the first conductive portion 20A.
  • the first terminal portion 212 extends from the sealing resin 50 to one side in the first direction x.
  • the first terminal portion 212 has a rectangular shape. Both sides of the first terminal portion 212 in the second direction y are covered with the sealing resin 50. Other portions of the first terminal portion 212 are exposed from the sealing resin 50.
  • the first input terminal 21 is supported by the sealing resin 50.
  • the first substrate 10A is supported by the first input terminal 21 via the first conductive portion 11A.
  • the 2nd input terminal 22 has the 2nd pad part 221 and the 2nd terminal part 222, as shown in FIG.
  • the second pad portion 221 includes a connecting portion 221A and a plurality of extending portions 221B.
  • the connecting portion 221A has a strip shape extending in the second direction y.
  • the connecting portion 221 ⁇ / b> A is connected to the second terminal portion 222.
  • the plurality of extending portions 221B have a strip shape extending from the connecting portion 221A toward the other side in the first direction x.
  • the plurality of extending portions 221B are separated from each other in the second direction y. As shown in FIG. 10, the plurality of extending portions 221 ⁇ / b> B are bent when viewed along the second direction y. For example, silver plating may be applied to the surfaces of the plurality of extending portions 221B.
  • the second terminal portion 222 extends from the sealing resin 50 to one side in the first direction x. Viewed along the thickness direction z, the second terminal portion 222 has a rectangular shape. Both sides of the second terminal portion 222 in the second direction y are covered with the sealing resin 50. Other portions of the second terminal portion 222 are exposed from the sealing resin 50. As shown in FIGS. 3 and 4, the second terminal portion 222 overlaps the first terminal portion 212 of the first input terminal 21 as viewed along the thickness direction z. As shown in FIG. 10, the second terminal portion 222 is separated from the first terminal portion 212 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces. In the example shown by the semiconductor device B10, the shape of the second terminal portion 222 is the same as the shape of the first terminal portion 212.
  • the insulating member 29 is sandwiched between the first terminal portion 212 of the first input terminal 21 and the second terminal portion 222 of the second input terminal 22 in the thickness direction z. ing.
  • the insulating member 29 is a flat plate.
  • the insulating member 29 is made of insulating paper, for example.
  • the first input terminal 21 entirely overlaps the insulating member 29 when viewed along the thickness direction z.
  • a part of the second pad part 221 and the whole of the second terminal part 222 are in contact with the insulating member 29 as viewed along the thickness direction z. These portions overlapping the insulating member 29 when viewed along the thickness direction z are in contact with the insulating member 29.
  • the first input terminal 21 and the second input terminal 22 are insulated from each other by the insulating member 29. Part of the insulating member 29 (the other side in the first direction x and both sides in the second direction y) is covered with the sealing resin 50.
  • the insulating member 29 has an interposition part 291 and an extension part 292.
  • the interposition part 291 is located between the first terminal part 212 of the first input terminal 21 and the second terminal part 222 of the second input terminal 22 in the thickness direction z.
  • the interposition part 291 is entirely sandwiched between the first terminal part 212 and the second terminal part 222.
  • the extending part 292 extends further from the interposition part 291 toward one side in the first direction x than the first terminal part 212 and the second terminal part 222. For this reason, the extension part 292 is located on one side in the first direction x with respect to the first terminal part 212 and the second terminal part 222. Both sides of the extending part 292 in the second direction y are covered with the sealing resin 50.
  • the output terminal 23 is located on the other side in the first direction x as shown in FIGS. 2 to 7 (excluding FIG. 6). AC power (voltage) converted by the plurality of switching elements 30 is output from the output terminal 23.
  • the output terminal 23 is a metal plate.
  • the metal plate is made of copper or a copper alloy.
  • the output terminal 23 has a pad portion 231 and a terminal portion 232.
  • the boundary between the pad portion 231 and the terminal portion 232 is a surface along the second direction y and the thickness direction z, and the first side surface 531 of the sealing resin 50 located on the other side in the first direction x ( Details are described later.
  • the pad portion 231 is entirely covered with the sealing resin 50.
  • One side of the pad portion 231 in the first direction x has a comb shape.
  • This comb-like portion is joined to the surface thereof in a state of conducting to the second conductive portion 11B.
  • the joining is performed by solder joining or ultrasonic joining.
  • the output terminal 23 is electrically connected to the second conductive portion 11B.
  • the terminal portion 232 extends from the sealing resin 50 to the other side in the first direction x. Viewed along the thickness direction z, the terminal portion 232 has a rectangular shape. Both sides of the terminal portion 232 in the second direction y are covered with the sealing resin 50. Other portions of the terminal portion 232 are exposed from the sealing resin 50. Thereby, the output terminal 23 is supported by the sealing resin 50.
  • the second substrate 10B is supported by the output terminal 23 via the second conductive portion 11B.
  • the plurality of switching elements 30 (the plurality of first elements 30A and the plurality of second elements 30B) include a first conductive portion 11A and a second conductive portion constituting the conductive member 11, as shown in FIGS. It joins in the state which conduct
  • the plurality of first elements 30A constitute an upper arm circuit of the semiconductor device B10.
  • the plurality of second elements 30B constitute a lower arm circuit of the semiconductor device B10.
  • the plurality of switching elements 30 have a rectangular shape (a square shape in the semiconductor device B10) when viewed along the thickness direction z.
  • the plurality of switching elements 30 includes four first elements 30A and four second elements 30B. Note that the number of the plurality of switching elements 30 is not limited to this configuration, and can be freely set according to the performance required for the semiconductor device B10.
  • the plurality of first elements 30A and the plurality of second elements 30B are MOSFETs (Metal-Oxide-Semiconductor-Field-Effect-Transistors) configured using a semiconductor material mainly composed of silicon carbide (SiC).
  • MOSFETs Metal-Oxide-Semiconductor-Field-Effect-Transistors
  • the plurality of first elements 30A and the plurality of second elements 30B are not limited to MOSFETs, but are field effect transistors including MISFETs (Metal-Insulator-Semiconductor-Field-Effect-Transistors) and IGBTs (Insulated-Gate-Bipolar-Transistors).
  • MISFETs Metal-Insulator-Semiconductor-Field-Effect-Transistors
  • IGBTs Insulated-Gate-Bipolar-Transistors.
  • a bipolar transistor may be used.
  • each of the plurality of first elements 30A and the plurality of second elements 30B includes a first surface 301, a second surface 302, a first electrode 31, a second electrode 32, and a gate electrode 33. And an insulating film 34.
  • the first surface 301 and the second surface 302 face opposite to each other in the thickness direction z.
  • the 1st surface 301 faces the side where the main surface 101 of the insulating substrate 10 faces.
  • the first electrode 31 is provided on the first surface 301.
  • a source current flows through the first electrode 31.
  • the first electrode 31 is divided into four regions.
  • a plurality of first wires 401 are individually connected to the four divided regions.
  • the plurality of first wires 401 is made of aluminum, for example.
  • the plurality of first wires 401 connected to the first electrodes 31 of the plurality of first elements 30A are connected to the surface of the second conductive portion 11B. Thereby, the first electrodes 31 of the plurality of first elements 30A are electrically connected to the second conductive portion 11B.
  • the multiple first wires 401 extend in the first direction x.
  • a plurality of second wires 402 are individually connected to the four divided regions.
  • the plurality of second wires 402 is made of aluminum, for example.
  • the plurality of second wires 402 connected to the first electrodes 31 of the plurality of second elements 30B are connected to the surfaces of the plurality of extending portions 221B (second pad portions 221) of the second input terminal 22.
  • the first electrodes 31 of the plurality of second elements 30 ⁇ / b> B are electrically connected to the second input terminal 22.
  • the second input terminal 22 is electrically connected to the plurality of second elements 30 ⁇ / b> B that constitute a part of the plurality of switching elements 30.
  • the multiple second wires 402 extend in the first direction x.
  • the second electrode 32 is provided over the entire second surface 302. A drain current flows through the second electrode 32.
  • the second electrode 32 of the first element 30A is bonded to the surface thereof in a state of being electrically connected to the first conductive portion 11A by a conductive bonding layer 39 having conductivity.
  • the conductive bonding layer 39 is, for example, lead-free solder mainly composed of tin (Sn).
  • the second electrode 32 of the second element 30 ⁇ / b> B is bonded to the surface thereof in a state of being electrically connected to the second conductive portion 11 ⁇ / b> B by the conductive bonding layer 39.
  • the gate electrode 33 is provided on the first surface 301.
  • a gate voltage for driving each of the plurality of first elements 30A and the plurality of second elements 30B is applied to the gate electrode 33.
  • the size of the gate electrode 33 is smaller than the size of the first electrode 31.
  • One of a plurality of gate wires 403 is connected to the gate electrode 33.
  • the plurality of gate wires 403 are made of aluminum, for example.
  • the plurality of gate wires 403 connected to the gate electrodes 33 of the plurality of first elements 30A are connected to the gate layer 13 disposed on the insulating layer 12 joined to the first conductive portion 11A.
  • the plurality of gate wires 403 connected to the gate electrodes 33 of the plurality of second elements 30B are connected to the gate layer 13 disposed on the insulating layer 12 joined to the second conductive portion 11B.
  • any of a plurality of detection wires 404 is connected to the first electrode 31 of each of the plurality of first elements 30A and the plurality of second elements 30B.
  • the detection wire 404 is connected to one of the four regions divided in the first electrode 31.
  • the plurality of detection wires 404 are made of aluminum, for example.
  • the plurality of detection wires 404 connected to the first electrodes 31 of the plurality of first elements 30A are connected to the detection layer 14 disposed on the insulating layer 12 joined to the first conductive portion 11A.
  • the plurality of detection wires 404 connected to the first electrodes 31 of the plurality of second elements 30B are connected to the detection layer 14 disposed on the insulating layer 12 joined to the second conductive portion 11B.
  • the insulating film 34 is provided on the first surface 301.
  • the insulating film 34 surrounds the first electrode 31 when viewed along the thickness direction z.
  • the insulating film 34 is formed by laminating, for example, a silicon dioxide (SiO 2 ) layer, a silicon nitride (Si 3 N 4 ) layer, and a polybenzoxazole (PBO) layer in this order from the first surface 301.
  • the insulating film 34 may be a polyimide layer instead of the polybenzoxazole layer.
  • the pair of gate terminals 24, the pair of detection terminals 25, and the plurality of dummy terminals 26 are positioned next to the insulating substrate 10 in the second direction y, as shown in FIG. These terminals are arranged along the first direction x.
  • the pair of gate terminals 24, the pair of detection terminals 25, and the plurality of dummy terminals 26 are all configured from the same lead frame.
  • one of the pair of gate terminals 24 is located next to the first substrate 10A in the second direction y, and the other is located next to the second substrate 10B in the second direction y.
  • a gate voltage for driving any one of the plurality of first elements 30A and the plurality of second elements 30B is applied to each of the pair of gate terminals 24.
  • Each of the pair of gate terminals 24 includes a pad portion 241 and a terminal portion 242.
  • the pad portion 241 is covered with the sealing resin 50. Thereby, the pair of gate terminals 24 is supported by the sealing resin 50.
  • the surface of the pad portion 241 may be subjected to silver plating, for example.
  • the terminal part 242 is connected to the pad part 241 and is exposed from the sealing resin 50 (see FIG. 8). When viewed along the first direction x, the terminal portion 242 has an L shape.
  • the pair of detection terminals 25 are located next to the pair of gate terminals 24 in the first direction x, as shown in FIG. From each of the pair of detection terminals 25, a voltage (voltage corresponding to the source current) applied to the plurality of first electrodes 31 corresponding to one of the plurality of first elements 30A and the plurality of second elements 30B is detected.
  • the Each of the pair of detection terminals 25 includes a pad portion 251 and a terminal portion 252.
  • the pad portion 251 is covered with the sealing resin 50. Thereby, the pair of detection terminals 25 are supported by the sealing resin 50.
  • the surface of the pad portion 251 may be subjected to silver plating, for example.
  • the terminal portion 252 is connected to the pad portion 251 and is exposed from the sealing resin 50 (see FIG. 8). When viewed along the first direction x, the terminal portion 252 is L-shaped.
  • the plurality of dummy terminals 26 are located on the opposite side of the pair of gate terminals 24 with respect to the pair of detection terminals 25 in the first direction x.
  • the number of dummy terminals 26 is six. Of these, the three dummy terminals 26 are located on one side in the first direction x. The remaining three dummy terminals 26 are located on the other side in the first direction x.
  • the number of the dummy terminals 26 is not limited to this configuration.
  • the semiconductor device B10 may be configured not to include the plurality of dummy terminals 26.
  • Each of the plurality of dummy terminals 26 has a pad portion 261 and a terminal portion 262.
  • the pad portion 261 is covered with the sealing resin 50. Accordingly, the plurality of dummy terminals 26 are supported by the sealing resin 50. Note that the surface of the pad portion 261 may be subjected to, for example, silver plating.
  • the terminal part 262 is connected to the pad part 261 and exposed from the sealing resin 50 (see FIG. 8). As shown in FIGS. 6 and 7, the terminal portion 262 is L-shaped when viewed along the first direction x.
  • the shapes of the terminal portions 242 of the pair of gate terminals 24 and the terminal portions 252 of the pair of detection terminals 25 are the same as the shapes of the terminal portions 262.
  • the semiconductor device B10 includes a pair of first connection wires 41 and a pair of second connection wires 42 as shown in FIGS.
  • the pair of first connection wires 41 and the pair of second connection wires 42 are made of, for example, aluminum.
  • the pair of first connection wires 41 are individually connected to the pair of gate layers 13 and the pair of gate terminals 24 as shown in FIGS. 3 and 11.
  • the pair of first connection wires 41 are connected to the surfaces of the pair of pad portions 241.
  • the gate terminal 24 located adjacent to the first substrate 10A in the second direction y is electrically connected to the gate electrodes 33 of the plurality of first elements 30A.
  • the gate terminal 24 located next to the second substrate 10B in the second direction y is electrically connected to the gate electrodes 33 of the plurality of second elements 30B.
  • the pair of second connection wires 42 are individually connected to the pair of detection layers 14 and the pair of detection terminals 25 as shown in FIGS. 3 and 11.
  • the pair of second connection wires 42 are connected to the surfaces of the pair of pad portions 251.
  • the detection terminal 25 located adjacent to the first substrate 10A in the second direction y is electrically connected to the first electrodes 31 of the plurality of first elements 30A.
  • the detection terminal 25 located next to the second substrate 10B in the second direction y is electrically connected to the first electrodes 31 of the plurality of second elements 30B.
  • the sealing resin 50 includes the insulating substrate 10 (excluding the pair of back surfaces 102), the conductive member 11, the plurality of switching elements 30 (the plurality of first elements 30 ⁇ / b> A and the plurality of elements).
  • the second element 30B) is covered.
  • the sealing resin 50 further includes a plurality of first wires 401, a plurality of second wires 402, a plurality of gate wires 403, a plurality of detection wires 404, a pair of first connection wires 41, and a pair of second connection wires 42. Covering.
  • the sealing resin 50 is made of a material containing, for example, an epoxy resin. As shown in FIG. 2 and FIGS.
  • the sealing resin 50 includes a top surface 51, a bottom surface 52, a pair of first side surfaces 531, a pair of second side surfaces 532, a plurality of third side surfaces 533, and a plurality of first surfaces. It has four side surfaces 534 and a plurality of mounting holes 54.
  • the top surface 51 faces the side to which the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the bottom surface 52 faces the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the pair of back surfaces 102 are exposed from the bottom surface 52.
  • the bottom surface 52 has a frame shape surrounding the pair of back surfaces 102.
  • the pair of first side surfaces 531 are connected to both the top surface 51 and the bottom surface 52 and face the first direction x. From the first side surface 531 located on one side in the first direction x, the first terminal portion 212 of the first input terminal 21 and the second terminal portion 222 of the second input terminal 22 are on one side in the first direction x. It extends toward. From the first side surface 531 located on the other side in the second direction y, the terminal portion 232 of the output terminal 23 extends toward the other side in the first direction x.
  • the pair of second side surfaces 532 are connected to both the top surface 51 and the bottom surface 52 and face the second direction y. From either one of the pair of second side surfaces 532, the terminal portions 242 of the pair of gate terminals 24, the terminal portions 252 of the pair of detection terminals 25, and the terminal portions 262 of the plurality of dummy terminals 26 are exposed.
  • the plurality of third side surfaces 533 are connected to both the top surface 51 and the bottom surface 52 and face the second direction y.
  • the multiple third side surfaces 533 include a pair of third side surfaces 533 located on one side in the first direction x and a pair of third side surfaces 533 located on the other side in the first direction x.
  • the pair of third side surfaces 533 are connected to both sides of the first side surface 531 in the second direction y.
  • the plurality of fourth side surfaces 534 are connected to both the top surface 51 and the bottom surface 52 and face the first direction x.
  • the plurality of fourth side surfaces 534 are located outside the semiconductor device B10 with respect to the pair of first side surfaces 531 in the first direction x.
  • the plurality of fourth side surfaces 534 include a pair of fourth side surfaces 534 located on one side in the first direction x and a pair of fourth side surfaces 534 located on the other side in the first direction x. In each of one side and the other side of the first direction x, both sides of the pair of fourth side surfaces 534 in the second direction y are connected to the pair of second side surfaces 532 and the pair of third side surfaces 533.
  • the plurality of attachment holes 54 penetrates the sealing resin 50 from the top surface 51 to the bottom surface 52 in the thickness direction z.
  • the plurality of attachment holes 54 are used when the semiconductor device B10 is attached to a heat sink (not shown).
  • the edges of the plurality of attachment holes 54 are circular as viewed along the thickness direction z.
  • the plurality of mounting holes 54 are positioned at the four corners of the sealing resin 50 as viewed along the thickness direction z.
  • the bus bar C10 included in the components of the semiconductor module A10 will be described.
  • the bus bar C10 includes a first supply terminal 61, a second supply terminal 62, an insulator 69, and a mold resin 80.
  • the first supply terminal 61 and the second supply terminal 62 have a strip shape extending in the first direction x, as shown in FIGS.
  • the second supply terminal 62 is arranged away from the first supply terminal 61 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces. Viewed along the thickness direction z, the second supply terminal 62 overlaps the first supply terminal 61.
  • the shapes of the first supply terminal 61 and the second supply terminal 62 are the same.
  • the first supply terminal 61 and the second supply terminal 62 are metal plates.
  • the metal plate is made of copper or a copper alloy.
  • the insulator 69 is sandwiched between the first supply terminal 61 and the second supply terminal 62 in the thickness direction z. As shown in FIG. 16, the insulator 69 is located on one side in the first direction x from the tips of the first supply terminal 61 and the second supply terminal 62 located on the other side in the first direction x. .
  • the insulator 69 is made of a material containing, for example, a glass epoxy resin.
  • the first supply terminal 61 is in contact with the insulator 69 on the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the second supply terminal 62 is in contact with the insulator 69 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the first supply terminal 61 and the second supply terminal 62 form a laminated wiring that overlaps each other when viewed in the thickness direction z and is electrically insulated from each other by the insulator 69.
  • the insulator 69 has a pair of separation portions 691 and a base portion 692.
  • the pair of spacing portions 691 are located on one side of the insulator 69 in the first direction x.
  • the pair of separation portions 691 are separated from each other in the thickness direction z. Thereby, a gap is provided between the pair of separation portions 691 in the thickness direction z.
  • the base portion 692 is a portion of the insulator 69 excluding the pair of separation portions 691.
  • the thickness of the base portion 692 is larger than the thickness of each of the pair of separation portions 691.
  • the base portion 692 is connected to both of the pair of separation portions 691 on the other side in the first direction x.
  • the mold resin 80 covers a part of each of the first supply terminal 61, the second supply terminal 62, and the insulator 69 as shown in FIGS.
  • the material of the mold resin 80 is an electrically insulating synthetic resin such as an epoxy resin.
  • a part of each of the first supply terminal 61, the second supply terminal 62, and the insulator 69 protrudes from both sides of the mold resin 80 in the first direction x.
  • the bus bar C10 may be configured without the mold resin 80.
  • the first supply terminal 61 is joined in a state of being electrically connected to the first terminal portion 212 of the first input terminal 21, and the second supply terminal 62 is connected to the second input terminal 22.
  • the second terminal portion 222 is joined in a conductive state.
  • the other side of the first supply terminal 61 in the first direction x is overlapped with the first terminal portion 212.
  • the other side of the second supply terminal 62 in the first direction x is overlaid on the second terminal portion 222.
  • the extending portion 292 of the insulating member 29 is inserted into a gap provided between the pair of separating portions 691 of the insulator 69 in the thickness direction z.
  • Each of the 1st supply terminal 61 and the 2nd supply terminal 62 is joined in the state which conduct
  • the first supply terminal 61 is a positive electrode and the second supply terminal 62 is a negative electrode.
  • the DC power is supplied to the semiconductor device B10 via the bus bar C10. Is supplied.
  • the semiconductor module A11 according to the first modification of the first embodiment of the present disclosure will be described.
  • the semiconductor module A11 further includes a capacitor C with respect to the semiconductor module A10.
  • one side in the first direction x of the first supply terminal 61 and the second supply terminal 62 is connected to a DC power source DC for supplying DC power to the semiconductor device B10.
  • the capacitor C is connected in parallel to the first supply terminal 61 and the second supply terminal 62 connected to the DC power source DC.
  • the capacitor C is a ceramic capacitor or a film capacitor. The capacitance of the capacitor C is set according to the frequency characteristics of the semiconductor device B10.
  • the semiconductor module A12 according to the second modification example of the first embodiment of the present disclosure will be described.
  • the semiconductor module A12 further includes a resistor R with respect to the semiconductor module A11.
  • one side in the first direction x of the first supply terminal 61 and the second supply terminal 62 is connected to a DC power source DC for supplying DC power to the semiconductor device B10.
  • the capacitor C is connected in parallel to the first supply terminal 61 and the second supply terminal 62 connected to the DC power source DC.
  • the resistor R is connected in series with the capacitor C. In the conductive path between the first supply terminal 61 and the second supply terminal 62 and the capacitor C, the resistor R is connected between the first supply terminal 61 and the capacitor C.
  • the semiconductor module A10 includes a semiconductor device B10 including a first input terminal 21 having a first terminal portion 212 and a second input terminal 22 having a second terminal portion 222, and a first supply terminal 61 and a second supply terminal 62.
  • the bus bar C10 provided is included in its constituent elements.
  • the second terminal portion 222 is separated from the first terminal portion 212 in the thickness direction z and overlaps the first terminal portion 212 when viewed along the thickness direction z.
  • the second supply terminal 62 is separated from the first supply terminal 61 in the thickness direction z and overlaps the first supply terminal 61 when viewed in the thickness direction z.
  • the first supply terminal 61 is joined to the first terminal portion 212 in a conductive state
  • the second supply terminal 62 is joined to the second terminal portion 222 in a conductive state.
  • the semiconductor device B10 further includes an insulating member 29 sandwiched between the first terminal portion 212 and the second terminal portion 222 in the thickness direction z. Thereby, the 1st terminal part 212 and the 2nd terminal part 222 can be easily used as laminated wiring.
  • the bus bar C10 further includes an insulator 69 sandwiched between the first supply terminal 61 and the second supply terminal 62 in the thickness direction z.
  • the 1st supply terminal 61 and the 2nd supply terminal 62 can be easily used as laminated wiring.
  • the insulator 69 is located on one side in the first direction x from the respective distal ends of the first supply terminal 61 and the second supply terminal 62 located on the other side in the first direction x. Accordingly, a gap is formed between the first supply terminal 61 and the second supply terminal 62 on the other side in the first direction x of the first supply terminal 61 and the second supply terminal 62.
  • the semiconductor module A10 can have a configuration in which the first supply terminal 61 is overlapped with the first terminal portion 212 and the second supply terminal 62 is overlapped with the second terminal portion 222.
  • Each of the 1st supply terminal 61 and the 2nd supply terminal 62 is joined in the state which conducts to each of the 1st terminal part 212 and the 2nd terminal part 222 by laser welding.
  • laser welding even if the first supply terminal 61 is overlaid on the first terminal portion 212 and the second supply terminal 62 is overlaid on the second terminal portion 222, the first supply terminal 61
  • Each of 61 and the second supply terminal 62 can be easily joined in a state where conduction is ensured.
  • the insulating member 29 has an extending portion 292 that extends further from the interposition portion 291 toward one side in the first direction x than the first terminal portion 212 and the second terminal portion 222.
  • the insulator 69 has a pair of separation portions 691 that are separated from each other in the thickness direction z. As shown in FIG. 16, the extending portion 292 is inserted into a gap provided between the pair of separating portions 691 in the thickness direction z.
  • the semiconductor module A11 further includes a capacitor C connected in parallel to the first supply terminal 61 and the second supply terminal 62.
  • a capacitor C By driving the plurality of switching elements 30 of the semiconductor device B10, back electromotive force that causes inductance is generated in the first input terminal 21 and the second input terminal 22.
  • the capacitor C functions to store the counter electromotive force as an electric charge. Thereby, the inductance of the semiconductor device B10 can be more effectively reduced. Note that the electric charge stored in the capacitor C is used as part of the DC power supplied to the semiconductor device B10.
  • the semiconductor module A12 (see FIG. 18) further includes a capacitor C connected in parallel to the first supply terminal 61 and the second supply terminal 62, and a resistor R connected in series to the capacitor C.
  • the resistor R can reduce the voltage of the back electromotive force generated at the first input terminal 21 and the second input terminal 22. Thereby, the excessive charge of the capacitor
  • the semiconductor device B10 includes a sealing resin 50 that covers the plurality of switching elements 30 so that the back surface 102 of the insulating substrate 10 is exposed. Thereby, since the back surface 102 can be joined to the heat sink, the heat dissipation of the semiconductor device B10 can be improved. A part of each of the first terminal portion 212, the second terminal portion 222, and the insulating member 29 is covered with the sealing resin 50. Accordingly, the first input terminal 21, the second input terminal 22, and the insulating member 29 can be supported by the sealing resin 50.
  • a semiconductor module A20 according to the second embodiment of the present disclosure will be described with reference to FIGS.
  • the semiconductor module A20 includes a semiconductor device B10 and a bus bar C20.
  • the configuration of the bus bar C20 is different from the semiconductor module A10 described above.
  • the configuration of the semiconductor device B10 is the same as that of the semiconductor module A10 described above, and a description thereof is omitted here.
  • 20 and 21 pass through the mold resin 80 for convenience of understanding.
  • the bus bar C20 included in the components of the semiconductor module A20 will be described.
  • the bus bar C20 includes a first supply terminal 61, a second supply terminal 62, an insulator 69, an insulating base 70, a first conductive layer 71, a second conductive layer 72, and a mold resin 80.
  • the 1st supply terminal 61 has the 1st connection part 611 and the 1st standing part 612, as shown in FIG.21, FIG22 and FIG.24.
  • the first connection portion 611 has a strip shape extending in the first direction x.
  • the first connection portion 611 is in contact with the insulator 69 on the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the first upright portion 612 extends from the tip of the first connection portion 611 on one side in the first direction x toward the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the first upright portion 612 has three regions spaced from each other in the second direction y. Therefore, the 1st upright part 612 has comprised the comb-tooth shape. Note that the number of the regions is not limited to this configuration.
  • the 2nd supply terminal 62 has the 2nd connection part 621 and the 2nd standing part 622, as shown in FIG.20, FIG22 and FIG.23.
  • the second connection portion 621 is in contact with the insulator 69 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the second connection portion 621 overlaps the first connection portion 611 when viewed along the thickness direction z.
  • the second upright portion 622 extends from the tip of the second connection portion 621 on one side in the first direction x toward the side where the main surface 101 in the thickness direction z faces. In the example indicated by the bus bar C20, the second upright portion 622 has three regions spaced from each other in the second direction y.
  • the 2nd upright part 622 has comprised the comb-tooth shape. Note that the number of the regions is not limited to this configuration.
  • the second upright portion 622 is located on the other side of the first direction x with respect to the first upright portion 612 and overlaps the first upright portion 612 when viewed along the first direction x. In the first direction x, the mold resin 80 is interposed between the second upright portion 622 and the second connection portion 621.
  • the insulator 69 is sandwiched between the first connection portion 611 of the first supply terminal 61 and the second connection portion 621 of the second supply terminal 62 in the thickness direction z. ing.
  • the insulator 69 is located on one side in the first direction x with respect to the front ends of the first connection part 611 and the second connection part 621 located on the other side in the first direction x.
  • the insulator 69 has a pair of separation portions 691 and a base portion 692, similarly to the insulator 69 of the bus bar C ⁇ b> 10.
  • the second supply terminal 62 overlaps the first supply terminal 61 as viewed along the thickness direction z.
  • the second supply terminal 62 is separated from the first supply terminal 61 on the side where the main surface 101 in the thickness direction z faces.
  • the first supply terminal 61 and the second supply terminal 62 have portions that overlap each other when viewed along both the thickness direction z and the first direction x, and are electrically insulated from each other by the insulator 69 and the mold resin 80. Laminated wiring is made.
  • the insulating base material 70 has a strip shape extending in the first direction x.
  • the insulating base 70 is disposed on the side of the insulating substrate 10 facing the main surface 101 in the thickness direction z with respect to the second connection portion 621 of the second supply terminal 62.
  • the insulating base material 70 is made of a material containing glass epoxy resin or ceramics such as alumina.
  • the first conductive layer 71 is disposed on the insulating base material 70 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces. As shown in FIG. 20, the tip of the first conductive layer 71 on the other side in the first direction x is located on one side in the first direction x than the tip of the insulating base 70 on the other side in the first direction x. .
  • the first conductive layer 71 is a metal plate.
  • the metal plate is made of copper or a copper alloy.
  • the second conductive layer 72 is disposed on the insulating base material 70 on the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the second conductive layer 72 is provided with an opening 721 that penetrates in the thickness direction z. As shown in FIG. 21, when viewed along the thickness direction z, the opening 721 has a rectangular shape.
  • the first conductive layer 71 and the second conductive layer 72 have a portion overlapping each other when viewed in the thickness direction z, and form a laminated wiring electrically insulated from each other by the insulating base material 70.
  • both the insulating base material 70 and the first conductive layer 71 are provided with a plurality of first through-holes 731 penetrating in the thickness direction z. .
  • the number of the plurality of first through holes 731 corresponds to the number of regions of the first upright portions 612 of the first supply terminal 61.
  • the plurality of first through holes 731 are arranged along the second direction y. As shown in FIG. 21, the plurality of first through holes 731 are located in the opening 721 of the second conductive layer 72.
  • the first upright portion 612 is inserted into the plurality of first through holes 731. As shown in FIG.
  • the first upright portion 612 is bonded to the first conductive layer 71 by the conductive bonding layer 79.
  • the conductive bonding layer 79 is, for example, lead-free solder mainly composed of tin.
  • the first supply terminal 61 is electrically connected to the first conductive layer 71.
  • both the insulating base material 70 and the second conductive layer 72 are provided with a plurality of second through holes 732 penetrating in the thickness direction z.
  • the number of the plurality of second through holes 732 corresponds to the number of regions of the second upright portions 622 of the second supply terminal 62.
  • the plurality of second through holes 732 are located on the other side in the first direction x with respect to the plurality of first through holes 731.
  • the plurality of second through holes 732 are arranged along the second direction y.
  • the second upright portion 622 is inserted into the plurality of second through holes 732. As shown in FIG. 23, the second upright portion 622 is bonded to the second conductive layer 72 by the conductive bonding layer 79 in a conductive state. Thereby, the second supply terminal 62 is electrically connected to the second conductive layer 72.
  • the mold resin 80 includes a first supply terminal 61, a second supply terminal 62, an insulator 69, an insulating substrate 70, a first conductive layer 71, and a second conductive layer 72. Covering part by part. A part of each of the insulating base material 70, the first conductive layer 71, and the second conductive layer 72 protrudes from one side of the mold resin 80 in the first direction x. A part of each of the first connection portion 611 of the first supply terminal 61, the second connection portion 621 of the second supply terminal 62, and the insulator 69 protrudes from the other side of the mold resin 80 in the first direction x. Yes.
  • the first connection portion 611 of the first supply terminal 61 is joined to the first terminal portion 212 of the first input terminal 21 in a conductive state, and the second supply terminal 62 is connected.
  • the second connection portion 621 is joined to the second terminal portion 222 of the second input terminal 22 in a conductive state.
  • the other side of the first connection portion 611 in the first direction x is overlapped with the first terminal portion 212.
  • the other side of the second connection portion 621 in the first direction x is overlapped with the second terminal portion 222.
  • the extending portion 292 of the insulating member 29 is inserted into a gap provided between the pair of separating portions 691 of the insulator 69 in the thickness direction z.
  • Each of the first connection part 611 and the second connection part 621 is joined in a state of being electrically connected to each of the first terminal part 212 and the second terminal part 222 by laser welding.
  • the first supply terminal 61 and the first conductive layer 71 are positive electrodes, and the second supply terminal 62 and the second conductive layer 72 are negative electrodes.
  • one side of the first conductive layer 71 and the second conductive layer 72 in the first direction x is connected to the DC power source DC, so that the DC power is supplied to the semiconductor device B10 via the bus bar C20. Is supplied.
  • the semiconductor module A21 according to the first modification of the second embodiment of the present disclosure will be described.
  • the semiconductor module A21 further includes a capacitor C with respect to the semiconductor module A20.
  • one side in the first direction x of the first conductive layer 71 and the second conductive layer 72 is connected to a DC power source DC for supplying DC power to the semiconductor device B10.
  • the capacitor C is connected in parallel to the first conductive layer 71 and the second conductive layer 72 connected to the DC power source DC.
  • the semiconductor module A22 according to the second modification example of the second embodiment of the present disclosure will be described.
  • the semiconductor module A22 further includes a resistor R with respect to the semiconductor module A21.
  • one side in the first direction x of the first conductive layer 71 and the second conductive layer 72 is connected to a DC power source DC for supplying DC power to the semiconductor device B10.
  • the capacitor C is connected in parallel to the first conductive layer 71 and the second conductive layer 72 connected to the DC power source DC.
  • the resistor R is connected in series with the capacitor C. In a conductive path between the first conductive layer 71 and the second conductive layer 72 and the capacitor C, the resistor R is connected between the first conductive layer 71 and the capacitor C.
  • a snubber circuit is configured in the semiconductor module A22.
  • the semiconductor module A20 includes a semiconductor device B10 and a bus bar C20 including a first supply terminal 61 having a first connection portion 611 and a second supply terminal 62 having a second connection portion 621 as its constituent elements.
  • the second supply terminal 62 is separated from the first supply terminal 61 in the thickness direction z, and at least part of the second supply terminal 61 (second connection portion 621) when viewed in the thickness direction z.
  • the first connection portion 611 is joined in a state where it is conductive to the first terminal portion 212
  • the second connection portion 621 is joined in a state where it is conductive to the second terminal portion 222. Therefore, the semiconductor module A20 can also reduce the inductance of the semiconductor device B10 in a more stable state.
  • the bus bar C20 further includes an insulating base material 70, a first conductive layer 71, and a second conductive layer 72.
  • the first conductive layer 71 is disposed on the insulating base material 70 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the second conductive layer 72 is disposed on the insulating base material 70 on the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the first supply terminal 61 is electrically connected to the first conductive layer 71.
  • the second supply terminal 62 is electrically connected to the second conductive layer 72.
  • the first supply terminal 61 has a first upstanding portion 612 that extends from the tip of the first connection portion 611 on one side in the first direction x toward the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces. .
  • the first upright portion 612 is joined to the first conductive layer 71 in a conductive state.
  • the second supply terminal 62 includes a second upright portion 622 that extends from the tip of the first upright portion 612 on one side in the first direction x toward the side where the main surface 101 in the thickness direction z faces.
  • the second upright part 622 is joined to the second conductive layer 72 in a conductive state.
  • the second upright portion 622 overlaps with the first upright portion 612 when viewed along the first direction x.
  • the insulating substrate 70 and the first conductive layer 71 are provided with a first through-hole 731 penetrating in the thickness direction z. By inserting the first upright portion 612 into the first through hole 731, the first upright portion 612 can be joined to the first conductive layer 71 in a conductive state.
  • the insulating base material 70 and the second conductive layer 72 are provided with second through holes 732 that penetrate in the thickness direction z. By inserting the second upright portion 622 into the second through hole 732, the second upright portion 622 can be joined to the second conductive layer 72 in a conductive state.
  • the second through hole 732 is located on the other side in the first direction x with respect to the first through hole 731. Thereby, it can avoid that the 1st standing part 612 and the 2nd standing part 622 interfere with each other.
  • the semiconductor module A30 includes a semiconductor device B20 and a bus bar C30.
  • ⁇ Semiconductor device B20> The semiconductor device B20 included in the components of the semiconductor module A30 will be described. In the semiconductor device B20, the configurations of the first input terminal 21 and the second input terminal 22 are different from the semiconductor device B10 that constitutes the semiconductor module A10 described above.
  • the first terminal portion 212 of the first input terminal 21 has a first base portion 212A and a first flange portion 212B.
  • the first base 212A extends in the first direction x. Both sides of the first base portion 212 ⁇ / b> A in the second direction y are covered with the sealing resin 50.
  • the first flange portion 212B extends from the tip of the first base portion 212A on one side in the first direction x toward the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the first flange portion 212B is provided with a first hole 212C penetrating in the first direction x.
  • the second terminal portion 222 of the second input terminal 22 has a second base portion 222A and a second flange portion 222B.
  • the second base portion 222A extends in the first direction x. Both sides of the second base portion 222A in the second direction y are covered with the sealing resin 50.
  • the second flange portion 222B extends from the tip of the second base portion 222A on one side in the first direction x toward the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the second flange portion 222B is provided with a second hole 222C penetrating in the first direction x.
  • the interposition part 291 of the insulating member 29 is located between the first base part 212A of the first terminal part 212 and the second base part 222A of the second terminal part 222 in the thickness direction z.
  • the second input terminal 22 is separated from the first input terminal 21 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • bus bar C30 included in the components of the semiconductor module A30 will be described.
  • the configurations of the first supply terminal 61, the second supply terminal 62, and the insulator 69 are different from the bus bar C10 configuring the semiconductor module A10 described above.
  • the first supply terminal 61 has a third base portion 613 and a third flange portion 614.
  • the third base 613 extends in the first direction x.
  • the third base 613 is in contact with the insulator 69 on the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the third flange portion 614 extends from the tip of the third base portion 613 on the other side in the first direction x toward the side where the back surface 102 in the thickness direction z faces.
  • the third flange portion 614 is provided with a third hole 615 that penetrates in the first direction x.
  • the position and size of the third hole 615 correspond to those of the first hole 212 ⁇ / b> C provided in the first flange portion 212 ⁇ / b> B of the first terminal portion 212.
  • the second supply terminal 62 has a fourth base 623 and a fourth flange 624.
  • the fourth base 623 extends in the first direction x.
  • the fourth base 623 is in contact with the insulator 69 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the fourth flange portion 624 extends from the tip of the fourth base portion 623 on the other side in the first direction x toward the side where the main surface 101 in the thickness direction z faces.
  • the fourth flange portion 624 is provided with a fourth hole 625 that penetrates in the first direction x.
  • the position and size of the fourth hole 625 correspond to those of the second hole 222 ⁇ / b> C provided in the second flange portion 222 ⁇ / b> B of the second terminal portion 222.
  • the second supply terminal 62 is separated from the first supply terminal 61 on the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the third base 613 of the first supply terminal 61 and the fourth base 623 of the second supply terminal 62 overlap each other when viewed in the thickness direction z and are laminated wirings that are electrically insulated from each other by the insulator 69. ing.
  • the bus bar C30 may be configured without the mold resin 80.
  • the third flange portion 614 of the first supply terminal 61 is joined in a state of being electrically connected to the first flange portion 212B of the first terminal portion 212 (first input terminal 21).
  • the third flange portion 614 is abutted against the first flange portion 212B.
  • the fourth flange portion 624 of the second supply terminal 62 is joined to the second flange portion 222B of the second terminal portion 222 (second input terminal 22) in a conductive state. .
  • the fourth flange portion 624 is abutted against the second flange portion 222B. In this case, as shown in FIG.
  • the extending portion 292 of the insulating member 29 is formed between the third base portion 613 of the first supply terminal 61 and the fourth base portion 623 of the second supply terminal 62 in the thickness direction z. It is inserted in a gap provided between them.
  • a fastening member 90 is inserted.
  • the fastening member 90 is, for example, a bolt / nut.
  • the 1st flange part 212B and the 3rd flange part 614 are joined in the state which conduct
  • the fastening member 90 is inserted into the second hole 222C provided in the second flange portion 222B of the second terminal portion 222 and the fourth hole 625 provided in the fourth flange portion 624 of the second supply terminal 62.
  • the 2nd flange part 222B and the 4th flange part 624 are joined in the state which conduct
  • the first supply terminal 61 is a positive electrode and the second supply terminal 62 is a negative electrode. Therefore, as in the case of the semiconductor module A10, the bus bar C30 is connected by connecting one side of the first supply terminal 61 and the second supply terminal 62 in the first direction x to the DC power source DC (see FIGS. 17 and 18). The DC power is supplied to the semiconductor device B20 via.
  • the semiconductor module A30 can further include a capacitor C connected in parallel to the first supply terminal 61 and the second supply terminal 62.
  • the semiconductor module A30 may further include a capacitor C and a resistor R connected in series to the capacitor C.
  • the semiconductor module A30 includes a semiconductor device B20 including a first input terminal 21 having a first terminal portion 212 and a second input terminal 22 having a second terminal portion 222, and a first supply terminal 61 and a second supply terminal 62.
  • the bus bar C30 provided is included in its constituent elements.
  • the second terminal portion 222 is separated from the first terminal portion 212 in the thickness direction z and overlaps the first terminal portion 212 when viewed along the thickness direction z.
  • the second supply terminal 62 is separated from the first supply terminal 61 in the thickness direction z and overlaps the first supply terminal 61 when viewed in the thickness direction z.
  • the first supply terminal 61 is joined to the first terminal portion 212 in a conductive state, and the second supply terminal 62 is joined to the second terminal portion 222 in a conductive state. Therefore, the semiconductor module A30 can also reduce the inductance of the semiconductor device B20 in a more stable state.
  • the first terminal portion 212 has a first flange portion 212B extending from the tip on one side in the first direction x of the first base portion 212A toward the side where the back surface 102 of the insulating substrate 10 in the thickness direction z faces.
  • the second terminal portion 222 has a second flange portion 222B extending from the tip of the second base portion 222A on one side in the first direction x toward the side where the main surface 101 of the insulating substrate 10 in the thickness direction z faces.
  • the first supply terminal 61 includes a third flange portion 614 extending from the tip of the third base portion 613 on the other side in the first direction x toward the side where the back surface 102 in the thickness direction z faces.
  • the second supply terminal 62 has a fourth flange portion 624 extending from the tip of the fourth base portion 623 on the other side in the first direction x toward the side where the main surface 101 in the thickness direction z faces.
  • the third flange portion 614 is abutted against the first flange portion 212B. These are joined to each other by a fastening member 90.
  • the first supply terminal 61 can be joined to the first terminal portion 212 in a conductive state.
  • the fourth flange portion 624 is abutted against the second flange portion 222B. These are joined to each other by a fastening member 90.
  • the second supply terminal 62 can be joined to the second terminal portion 222 in a conductive state.
  • Appendix 1 An insulating substrate having a main surface and a back surface facing each other in the thickness direction, a conductive member disposed on the main surface, a plurality of switching elements joined in a conductive state to the conductive member, and a first terminal A first input terminal joined in a conductive state to the conductive member, and a second terminal part overlapping the first terminal part when viewed along the thickness direction, and the thickness A second input terminal that is spaced apart from both the first input terminal and the conductive member in the vertical direction and is electrically connected to the plurality of switching elements; A first supply terminal, and a second supply terminal that is spaced apart from the first supply terminal in the thickness direction and at least partially overlaps the first supply terminal when viewed in the thickness direction And a bus bar comprising: The first supply terminal is joined to the first terminal portion in a conductive state; A semiconductor module, wherein the second supply terminal is joined to the second terminal portion in a conductive state.
  • Appendix 2 The semiconductor module according to appendix 1, further comprising an insulating member sandwiched between the first terminal portion and the second terminal portion in the thickness direction.
  • Appendix 3 Viewed along the thickness direction, the first terminal portion and the second terminal portion extend toward one side of the first direction orthogonal to the thickness direction,
  • the insulating member includes an interposition part positioned between the first terminal part and the second terminal part in the thickness direction, and further from the interposition part than the first terminal part and the second terminal part
  • the semiconductor module according to appendix 2 further comprising an extending portion extending toward the one side in the first direction.
  • the bus bar further includes an insulator sandwiched between the first supply terminal and the second supply terminal in the thickness direction, The insulator according to claim 3, wherein the insulator is located on the one side in the first direction from each of the first supply terminal and the tip of the second supply terminal located on the other side in the first direction.
  • Semiconductor module is located on the one side in the first direction from each of the first supply terminal and the tip of the second supply terminal located on the other side in the first direction.
  • the insulator has a pair of spaced-apart portions spaced apart from each other in the thickness direction, The semiconductor module according to appendix 4, wherein the extending portion is inserted into a gap provided between the pair of the separating portions in the thickness direction.
  • Appendix 6 The second terminal portion is separated from the first terminal portion on the side where the main surface in the thickness direction faces, The semiconductor module according to appendix 5, wherein the second supply terminal is spaced apart from the first supply terminal on the side where the main surface in the thickness direction faces.
  • Appendix 7 The other side of the first supply terminal in the first direction is overlaid on the first terminal portion; The semiconductor module according to appendix 6, wherein the other side of the second supply terminal in the first direction is overlapped with the second terminal portion.
  • Appendix 8 The semiconductor module according to appendix 7, wherein each of the first supply terminal and the second supply terminal is joined to each of the first terminal part and the second terminal part by laser welding.
  • the bus bar includes an insulating base material, a first conductive layer disposed on the insulating base material on a side where the main surface in the thickness direction faces, and the insulating base material on a side where the back surface in the thickness direction faces.
  • a second conductive layer disposed on The first supply terminal is electrically connected to the first conductive layer;
  • the first supply terminal includes a first connection portion that contacts both the first terminal portion and the insulator, and a tip of the first connection portion on the one side in the first direction, and the thickness direction of the first connection portion.
  • a first standing portion extending toward the side to which the main surface faces, Both the insulating base material and the first conductive layer are provided with first through holes penetrating in the thickness direction,
  • the semiconductor module according to appendix 9 wherein the first upstanding portion is inserted in the first through hole and joined in a state of being electrically connected to the first conductive layer.
  • the second supply terminal is in contact with both the second terminal portion and the insulator, and overlaps the first connection portion when viewed along the thickness direction, and the second connection terminal A second standing portion extending from a tip on the one side in the first direction toward a side to which the main surface in the thickness direction faces and overlapping the first standing portion when viewed along the first direction;
  • Both the insulating base material and the second conductive layer are provided with second through holes that are located on the other side of the first direction with respect to the first through hole and penetrate in the thickness direction,
  • the semiconductor module according to appendix 10 wherein the second upright portion is inserted into the second through hole and joined to the second conductive layer in a conductive state.
  • Appendix 12 The semiconductor module according to appendix 4, wherein the extending portion is inserted into a gap provided between the first supply terminal and the second supply terminal in the thickness direction.
  • the second terminal portion is separated from the first terminal portion on the side where the main surface in the thickness direction faces,
  • the second supply terminal is spaced apart from the first supply terminal on the side where the main surface in the thickness direction faces,
  • the first terminal portion extends from the first base portion extending in the first direction and the tip of the first base portion on the one side in the first direction toward the side where the back surface in the thickness direction faces.
  • 1 flange portion The second terminal portion extends from a second base portion extending in the first direction and a tip of the second base portion on the one side in the first direction toward a side where the main surface in the thickness direction faces.
  • the first supply terminal includes a third base extending in the first direction, and a tip extending from the tip of the third base on the other side in the first direction toward the side where the back surface in the thickness direction faces.
  • the second supply terminal extends from a fourth base portion extending in the first direction and a tip of the fourth base portion on the other side in the first direction toward a side where the main surface in the thickness direction faces.
  • a fourth flange portion, The third flange portion is abutted against the first flange portion; The semiconductor module according to appendix 12, wherein the fourth flange portion is abutted against the second flange portion.
  • Appendix 14 The semiconductor module according to appendix 13, wherein the first flange portion and the third flange portion, and the second flange portion and the fourth flange portion are joined together by a fastening member.
  • Appendix 15. The semiconductor module according to any one of appendices 2 to 14, further comprising a capacitor connected in parallel to the first supply terminal and the second supply terminal.
  • Appendix 16 The semiconductor module according to appendix 15, further comprising a resistor connected in series to the capacitor.
  • the semiconductor device further includes a sealing resin that covers the plurality of switching elements so that the back surface is exposed,
  • the semiconductor module according to any one of appendices 2 to 16, wherein a part of each of the first terminal portion, the second terminal portion, and the insulating member is covered with the sealing resin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体モジュールは、半導体装置およびバスバーを、その構成要素に含む。前記半導体装置は、絶縁基板、導電部材、複数のスイッチング素子、第１入力端子および第２入力端子を備える。前記絶縁基板は、厚さ方向において互いに反対側を向く主面および裏面を有する。前記導電部材は、前記主面に配置されている。前記複数のスイッチング素子は、前記導通部材に導通する状態で接合されている。前記第１入力端子は、第１端子部を有し、かつ前記導電部材に導通する状態で接合されている。前記第２入力端子は、前記厚さ方向に沿って視て前記第１端子部に重なる第２端子部を有し、かつ前記複数のスイッチング素子に導通している。前記第２入力端子は、前記厚さ方向において前記第１入力端子および前記導電部材の双方に対して離間して配置されている。前記バスバーは、第１供給端子および第２供給端子を備える。第２供給端子は、前記厚さ方向において前記第１供給端子に対して離間して配置され、かつ前記厚さ方向に沿って視て前記第１供給端子に少なくとも一部が重なっている。前記第１供給端子が前記第１端子部に導通する状態で接合されている。前記第２供給端子が前記第２端子部に導通する状態で接合されている。

Description

半導体モジュール
　本開示は、複数のスイッチング素子を備える半導体装置と、当該半導体装置に導通する状態で接合されるとともに、ラミネート配線がなされたバスバーとを構成要素に含む半導体モジュールに関する。
　従来、ＭＯＳＦＥＴなどの複数のスイッチング素子が搭載された半導体装置が広く知られている。当該半導体装置は、複数のスイッチング素子によって直流電力を交流電力に変換する役割を果たす。当該半導体装置は、直流電力が入力される一対の入力端子を備える。
　特許文献１には、当該半導体装置と、当該半導体装置の一対の入力端子に接続された棒状導体組体とを備える半導体モジュールの一例が開示されている。棒状導体組体を直流電源に接続させることにより、直流電力が棒状導体組体を介して当該半導体装置に供給される。棒状導体組体においては、正極をなす棒状導体と、負極をなす棒状導体とを絶縁シート材を介して近接配置させた一組の導体棒が、当該半導体装置の短辺方向に２つ並んでいる。これにより、棒状導体組体において、ラミネート配線がなされている。
　当該半導体装置の作動の際、複数のスイッチング素子がＯＮからＯＦＦになると当該半導体装置にはインダクタンスが発生する。しかし、棒状導体組体にはラミネート配線がなされているため、一組の導体棒において発生する磁界によりインダクタンスが低減される。インダクタンスが低減されると、スイッチング時のｄｉ／ｄｔに起因するサージ電圧やノイズの発生が低減されるため、当該半導体装置の電力損失が抑制される。
　しかし、当該半導体装置の短辺方向において、一対の入力端子は互いに離間している。このため、一対の入力端子においてラミネート配線が解除されたものとなっている。したがって、棒状導体組体により低減されたインダクタンスが、一対の入力端子において再度増加することが懸念される。
特開２０１５－１３０７５１号公報
　本開示は上記事情に鑑み、半導体装置のインダクタンスをより安定した状態で低減させることが可能な半導体モジュールを提供することをその課題とする。
　本開示によって提供される半導体モジュールによれば、厚さ方向において互いに反対側を向く主面および裏面を有する絶縁基板と、前記主面に配置された導電部材と、前記導電部材に導通する状態で接合された複数のスイッチング素子と、第１端子部を有し、かつ前記導電部材に導通する状態で接合された第１入力端子と、前記厚さ方向に沿って視て前記第１端子部に重なる第２端子部を有し、かつ前記厚さ方向において前記第１入力端子および前記導電部材の双方に対して離間して配置されるとともに、前記複数のスイッチング素子に導通する第２入力端子と、を備える半導体装置と、第１供給端子と、前記厚さ方向において前記第１供給端子に対して離間して配置され、かつ前記厚さ方向に沿って視て前記第１供給端子に少なくとも一部が重なる第２供給端子と、を備えるバスバーと、を構成要素に含み、前記第１供給端子が前記第１端子部に導通する状態で接合されており、前記第２供給端子が前記第２端子部に導通する状態で接合されている。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体モジュールの斜視図である。 図１に示す半導体モジュールの構成要素に含まれる半導体装置の平面図である。 図２に示す半導体装置の平面図であり、封止樹脂を透過している。 図３に対応する平面図であり、第２入力端子を透過している。 図２に示す半導体装置の底面図である。 図２に示す半導体装置の右側面図である。 図２に示す半導体装置の左側面図である。 図２に示す半導体装置の正面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３の部分拡大図である。 図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１に示す半導体モジュールの平面図である。 図１３のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１３のＸＶ－ＸＶ線に沿う断面図である。 図１４の部分拡大図である。 本開示の第１実施形態の第１変形例にかかる半導体モジュールの断面図である。 本開示の第１実施形態の第２変形例にかかる半導体モジュールの断面図である。 本開示の第２実施形態にかかる半導体モジュールの平面図である。 図１９の部分拡大図であり、モールド樹脂を透過している。 図１９に示す半導体モジュールの部分底面拡大図であり、モールド樹脂を透過している。 図１９のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 図２０のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 本開示の第２実施形態の第１変形例にかかる半導体モジュールの断面図である。 本開示の第２実施形態の第２変形例にかかる半導体モジュールの断面図である。 本開示の第３実施形態にかかる半導体モジュールの構成要素に含まれる半導体装置の平面図である。 図２７に示す半導体装置の底面図である。 図２７に示す半導体装置の右側面図である。 図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。 本開示の第３実施形態にかかる半導体モジュールの平面図である。 図３１のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３２の部分拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　〔第１実施形態〕
　図１～図１６に基づき、本開示の第１実施形態にかかる半導体モジュールＡ１０について説明する。図１に示すように、半導体モジュールＡ１０は、半導体装置Ｂ１０およびバスバーＣ１０を、その構成要素に含む。バスバーＣ１０は、半導体装置Ｂ１０に導通する状態で接合された電力供給部材である。なお、図３は、理解の便宜上、封止樹脂５０を透過している。図３においては、ＩＸ－ＩＸ線およびＸ－Ｘ線をそれぞれ一点鎖線で示している。図４は、理解の便宜上、封止樹脂５０および第２入力端子２２を透過している。図１３においては、ＸＶ－ＸＶ線を一点鎖線で示している。
　＜半導体装置Ｂ１０＞
　半導体モジュールＡ１０の構成要素に含まれる半導体装置Ｂ１０について説明する。図２～図１２に示す半導体装置Ｂ１０は、ＭＯＳＦＥＴなどの複数のスイッチング素子を搭載した電力変換装置（パワーモジュール）である。半導体装置Ｂ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。半導体装置Ｂ１０は、絶縁基板１０、導電部材１１、第１入力端子２１、第２入力端子２２、出力端子２３、一対のゲート端子２４、一対の検出端子２５、複数のダミー端子２６、複数のスイッチング素子３０、および封止樹脂５０を備える。複数のスイッチング素子３０は、複数の第１素子３０Ａおよび複数の第２素子３０Ｂを含む。これらに加え、半導体装置Ｂ１０は、一対の絶縁層１２、一対のゲート層１３および一対の検出層１４をさらに備える。
　半導体装置Ｂ１０およびバスバーＣ１０を含めた半導体モジュールＡ１０の説明においては、便宜上、絶縁基板１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。半導体装置Ｂ１０は、厚さ方向ｚに沿って視て、すなわち平面視において矩形状である。第１方向ｘは、半導体装置Ｂ１０の長手方向に対応する。第２方向ｙは、半導体装置Ｂ１０の短手方向に対応する。また、半導体モジュールＡ１０の説明においては、便宜上、第１方向ｘのうち第１入力端子２１および第２入力端子２２が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘのうち出力端子２３が位置する側を「第１方向ｘの他方側」と呼ぶ。なお、「厚さ方向ｚ」、「第１方向ｘ」、「第２方向ｙ」、「第１方向ｘの一方側」および「第１方向ｘの他方側」は、後述する半導体モジュールＡ２０および半導体モジュールＡ３０の説明においても適用する。
　絶縁基板１０は、図３、図９および図１０に示すように、導電部材１１が配置されている。絶縁基板１０は、導電部材１１および複数のスイッチング素子３０の支持部材をなす。絶縁基板１０は、熱伝導性に優れたセラミックスを含む材料からなる。当該セラミックスとして、たとえば窒化アルミニウム（ＡｌＮ）が挙げられる。
　図３、図９および図１０に示すように、半導体装置Ｂ１０が示す例においては、絶縁基板１０は、第１基板１０Ａおよび第２基板１０Ｂを含む。第１基板１０Ａおよび第２基板１０Ｂは、第１方向ｘにおいて互いに離間している。第１基板１０Ａは、第１方向ｘの一方側に位置する。第２基板１０Ｂは、第１方向ｘの他方側に位置する。厚さ方向ｚに沿って視て、第１基板１０Ａおよび第２基板１０Ｂは、第２方向ｙを長辺とする矩形状である。第１基板１０Ａおよび第２基板１０Ｂの各々は、厚さ方向ｚにおいて互いに反対側を向く主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚのうち導電部材１１が配置される側を向く。主面１０１は、導電部材１１および複数のスイッチング素子３０とともに封止樹脂５０に覆われている。図５に示すように、裏面１０２は、封止樹脂５０から露出している。なお、絶縁基板１０の構成は、本構成に限定されず、１枚からなる単一構成でもよい。
　導電部材１１は、図３、図９および図１０に示すように、絶縁基板１０の主面１０１に配置されている。導電部材１１は、第１入力端子２１、第２入力端子２２および出力端子２３とともに、複数のスイッチング素子３０と、バスバーＣ１０などの電力供給部材との導電経路を構成している。導電部材１１は、金属板である。当該金属板は、銅（Ｃｕ）または銅合金からなる。導電部材２０は、たとえば銀（Ａｇ）ペーストのような接合材（図示略）により主面１０１に接合されている。導電部材１１の表面には、たとえば銀めっきを施してもよい。
　図３、図９および図１０に示すように、半導体装置Ｂ１０が示す例においては、導電部材１１は、第１導電部１１Ａおよび第２導電部１１Ｂを含む。厚さ方向ｚに沿って視て、第１導電部１１Ａおよび第２導電部１１Ｂは、第２方向ｙを長辺とする矩形状である。なお、導電部材１１の構成は、本構成に限定されず、半導体装置Ｂ１０に要求される性能に応じて設定された複数のスイッチング素子３０の個数および配置に基づき、自在に設定可能である。
　図３および図９に示すように、第１導電部１１Ａは、第１基板１０Ａの主面１０１に接合されている。第１導電部１１Ａの表面には、複数の第１素子３０Ａが第１導電部１１Ａに導通する状態で接合されている。図３および図１０に示すように、第２導電部１１Ｂは、第２基板１０Ｂの主面１０１に接合されている。第２導電部１１Ｂの表面には、複数の第２素子３０Ｂが第２導電部１１Ｂに導通する状態で接合されている。
　一対の絶縁層１２は、図４、図９および図１０に示すように、その一方が第１導電部１１Ａの表面に接合され、その他方が第２導電部１１Ｂの表面に接合されている。一対の絶縁層１２は、第２方向ｙに延びる帯状である。第１導電部１１Ａの表面に接合された絶縁層１２は、複数の第１素子３０Ａに対して第１方向ｘの他方側に位置する。第２導電部１１Ｂの表面に接合された絶縁層１２は、複数の第２素子３０Ｂに対して第１方向ｘの一方側に位置する。一対の絶縁層１２は、たとえばガラスエポキシ樹脂を含む材料からなる。
　一対のゲート層１３は、図４、図９および図１０に示すように、その一方が第１導電部１１Ａの表面に接合された絶縁層１２に配置され、その他方が第２導電部１１Ｂの表面に接合された絶縁層１２に配置されている。一対のゲート層１３は、第２方向ｙに延びる帯状である。一対のゲート層１３は、導電性を有する。一対のゲート層１３は、たとえば銅を含む材料からなる。
　一対の検出層１４は、図４、図９および図１０に示すように、その一方が第１導電部１１Ａの表面に接合された絶縁層１２に配置され、その他方が第２導電部１１Ｂの表面に接合された絶縁層１２に配置されている。一対の検出層１４は、第１方向ｘにおいて一対のゲート層１３の隣に位置する。一対の検出層１４は、第２方向ｙに延びる帯状である。一対の検出層１４は、導電性を有する。一対の検出層１４は、たとえば銅を含む材料からなる。
　第１入力端子２１および第２入力端子２２は、図２～図６に示すように、第１方向ｘの一方側に位置する。第１入力端子２１および第２入力端子２２には、バスバーＣ１０を介して直流電圧が印加される。第１入力端子２１は、正極（Ｐ端子）である。第２入力端子２２は、負極（Ｎ端子）である。図１０に示すように、第２入力端子２２は、厚さ方向ｚにおいて第１入力端子２１および導電部材１１の双方に対して離間して配置されている。第１入力端子２１および第２入力端子２２は、金属板である。当該金属板は、銅または銅合金からなる。
　第１入力端子２１は、図４に示すように、第１パッド部２１１および第１端子部２１２を有する。第１入力端子２１において、第１パッド部２１１および第１端子部２１２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの一方側に位置する封止樹脂５０の第１側面５３１（詳細は後述）を含む面である。第１パッド部２１１は、その全てが封止樹脂５０に覆われている。第１パッド部２１１の第１方向ｘの他方側は、櫛歯状となっている。この櫛歯状の部分が、第１導電部１１Ａ導通する状態でその表面に接合されている。当該接合は、はんだ接合、または超音波接合などにより行われる。これにより、第１入力端子２１は、第１導電部２０Ａに導通している。
　図４および図５に示すように、第１端子部２１２は、封止樹脂５０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第１端子部２１２は矩形状である。第１端子部２１２の第２方向ｙにおける両側は、封止樹脂５０に覆われている。それ以外の第１端子部２１２の部分は、封止樹脂５０から露出している。これにより、第１入力端子２１は、封止樹脂５０に支持されている。また、第１基板１０Ａは、第１導電部１１Ａを介して第１入力端子２１に支持されている。
　第２入力端子２２は、図３に示すように、第２パッド部２２１および第２端子部２２２を有する。第２入力端子２２において、第２パッド部２２１と第２端子部２２２との境界は、第１入力端子２１における第１パッド部２１１と第１端子部２１２との境界に一致している。第２パッド部２２１は、連結部２２１Ａおよび複数の延出部２２１Ｂを有する。連結部２２１Ａは、第２方向ｙに延びる帯状である。連結部２２１Ａは、第２端子部２２２につながっている。複数の延出部２２１Ｂは、連結部２２１Ａから第１方向ｘの他方側に向けて延びる帯状である。複数の延出部２２１Ｂは、第２方向ｙにおいて互いに離間している。図１０に示すように、複数の延出部２２１Ｂは、第２方向ｙに沿って視て屈曲している。複数の延出部２２１Ｂの表面には、たとえば銀めっきを施してもよい。
　図２および図３に示すように、第２端子部２２２は、封止樹脂５０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第２端子部２２２は矩形状である。第２端子部２２２の第２方向ｙにおける両側は、封止樹脂５０に覆われている。それ以外の第２端子部２２２の部分は、封止樹脂５０から露出している。図３および図４に示すように、厚さ方向ｚに沿って視て、第２端子部２２２は、第１入力端子２１の第１端子部２１２に重なっている。図１０に示すように、第２端子部２２２は、第１端子部２１２に対して厚さ方向ｚの絶縁基板１０の主面１０１が向く側に離間している。なお、半導体装置Ｂ１０が示す例においては、第２端子部２２２の形状は、第１端子部２１２の形状と同一である。
　絶縁部材２９は、図６および図１０に示すように、厚さ方向ｚにおいて第１入力端子２１の第１端子部２１２と、第２入力端子２２の第２端子部２２２との間に挟まれている。絶縁部材２９は平板である。絶縁部材２９は、たとえば絶縁紙からなる。厚さ方向ｚに沿って視て、第１入力端子２１の全部が絶縁部材２９に重なっている。第２入力端子２２においては、厚さ方向ｚに沿って視て、第２パッド部２２１の一部と、第２端子部２２２の全部とが絶縁部材２９に接している。厚さ方向ｚに沿って視て絶縁部材２９に重なるこれらの部分は、絶縁部材２９に接している。絶縁部材２９により、第１入力端子２１および第２入力端子２２が互いに絶縁されている。絶縁部材２９の一部（第１方向ｘの他方側、および第２方向ｙの両側）は、封止樹脂５０に覆われている。
　絶縁部材２９は、図３、図４および図１０に示すように、介在部２９１および延出部２９２を有する。介在部２９１は、厚さ方向ｚにおいて第１入力端子２１の第１端子部２１２と、第２入力端子２２の第２端子部２２２との間に位置する。介在部２９１は、その全部が第１端子部２１２と第２端子部２２２との間に挟まれている。延出部２９２は、介在部２９１から第１端子部２１２および第２端子部２２２よりもさらに第１方向ｘの一方側に向けて延びている。このため、延出部２９２は、第１端子部２１２および第２端子部２２２よりも第１方向ｘの一方側に位置する。延出部２９２の第２方向ｙにおける両側は、封止樹脂５０に覆われている。
　出力端子２３は、図２～図７（図６を除く）に示すように、第１方向ｘの他方側に位置する。出力端子２３から、複数のスイッチング素子３０により電力変換された交流電力（電圧）が出力される。出力端子２３は、金属板である。当該金属板は、銅または銅合金からなる。出力端子２３は、パッド部２３１および端子部２３２を有する。パッド部２３１と端子部２３２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの他方側に位置する封止樹脂５０の第１側面５３１（詳細は後述）を含む面である。パッド部２３１は、その全てが封止樹脂５０に覆われている。パッド部２３１の第１方向ｘの一方側は、櫛歯状となっている。この櫛歯状の部分が、第２導電部１１Ｂに導通する状態でその表面に接合されている。当該接合は、はんだ接合、または超音波接合などにより行われる。これにより、出力端子２３は、第２導電部１１Ｂに導通している。図２～図５に示すように、端子部２３２は、封止樹脂５０から第１方向ｘの他方側に延びている。厚さ方向ｚに沿って視て、端子部２３２は矩形状である。端子部２３２の第２方向ｙにおける両側は、封止樹脂５０に覆われている。それ以外の端子部２３２の部分は、封止樹脂５０から露出している。これにより、出力端子２３は、封止樹脂５０に支持されている。また、第２基板１０Ｂは、第２導電部１１Ｂを介して出力端子２３に支持されている。
　複数のスイッチング素子３０（複数の第１素子３０Ａおよび複数の第２素子３０Ｂ）は、図３、図９および図１０に示すように、導電部材１１を構成する第１導電部１１Ａおよび第２導電部１１Ｂに導通する状態で接合されている。厚さ方向ｚに沿って視て、複数のスイッチング素子３０は、第２方向ｙに沿って視て千鳥配置されている。複数のスイッチング素子３０において、複数の第１素子３０Ａは、半導体装置Ｂ１０の上アーム回路を構成している。また、複数の第２素子３０Ｂは、半導体装置Ｂ１０の下アーム回路を構成している。複数のスイッチング素子３０は、厚さ方向ｚに沿って視て矩形状（半導体装置Ｂ１０では正方形状）である。半導体装置Ｂ１０が示す例においては、複数のスイッチング素子３０は、４つの第１素子３０Ａと、４つの第２素子３０Ｂとから構成される。なお、複数のスイッチング素子３０の個数は、本構成に限定されず、半導体装置Ｂ１０に要求される性能に応じて自在に設定可能である。
　複数の第１素子３０Ａおよび複数の第２素子３０Ｂは、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、複数の第１素子３０Ａおよび複数の第２素子３０Ｂは、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ｂ１０の説明においては、第１素子３０Ａおよび第２素子３０Ｂは、これら全てがｎチャンネル型、かつ縦型構造のＭＯＳＦＥＴである場合を、その一例としている。
　図１１および図１２に示すように、複数の第１素子３０Ａおよび複数の第２素子３０Ｂの各々は、第１面３０１、第２面３０２、第１電極３１、第２電極３２、ゲート電極３３および絶縁膜３４を有する。第１面３０１および第２面３０２は、厚さ方向ｚにおいて互いに反対側を向く。このうち第１面３０１は、絶縁基板１０の主面１０１が向く側を向く。
　図１１および図１２に示すように、第１電極３１は、第１面３０１に設けられている。第１電極３１には、ソース電流が流れる。半導体装置Ｂ１０が示す例においては、第１電極３１は、４つの領域に分割されている。
　図１１に示すように、第１素子３０Ａの第１電極３１においては、分割された４つの領域に複数の第１ワイヤ４０１が個別に接続されている。複数の第１ワイヤ４０１は、たとえばアルミニウムからなる。複数の第１素子３０Ａの第１電極３１に接続された複数の第１ワイヤ４０１は、第２導電部１１Ｂの表面に接続されている。これにより、複数の第１素子３０Ａの第１電極３１は、第２導電部１１Ｂに導通している。複数の第１ワイヤ４０１は、第１方向ｘに延びている。
　図１１に示すように、第２素子３０Ｂの第１電極３１においては、分割された４つの領域に複数の第２ワイヤ４０２が個別に接続されている。複数の第２ワイヤ４０２は、たとえばアルミニウムからなる。複数の第２素子３０Ｂの第１電極３１に接続された複数の第２ワイヤ４０２は、第２入力端子２２の複数の延出部２２１Ｂ（第２パッド部２２１）の表面に接続されている。これにより、複数の第２素子３０Ｂの第１電極３１は、第２入力端子２２に導通している。したがって、第２入力端子２２は、複数のスイッチング素子３０の一部を構成する複数の第２素子３０Ｂに導通している。複数の第２ワイヤ４０２は、第１方向ｘに延びている。
　図１２に示すように、第２電極３２は、第２面３０２の全体にわたって設けられている。第２電極３２には、ドレイン電流が流れる。第１素子３０Ａの第２電極３２は、導電性を有する導電接合層３９により第１導電部１１Ａに導通する状態でその表面に接合されている。導電接合層３９は、たとえば錫（Ｓｎ）を主成分とする鉛フリーはんだである。第２素子３０Ｂの第２電極３２は、導電接合層３９により第２導電部１１Ｂに導通する状態でその表面に接合されている。
　図１１に示すように、ゲート電極３３は、第１面３０１に設けられている。ゲート電極３３には、複数の第１素子３０Ａおよび複数の第２素子３０Ｂの各々が駆動するためのゲート電圧が印加される。ゲート電極３３の大きさは、第１電極３１の大きさよりも小とされている。ゲート電極３３には、複数のゲートワイヤ４０３のいずれかが接続されている。複数のゲートワイヤ４０３は、たとえばアルミニウムからなる。複数の第１素子３０Ａのゲート電極３３に接続された複数のゲートワイヤ４０３は、第１導電部１１Ａに接合された絶縁層１２に配置されたゲート層１３に接続されている。複数の第２素子３０Ｂのゲート電極３３に接続された複数のゲートワイヤ４０３は、第２導電部１１Ｂに接合された絶縁層１２に配置されたゲート層１３に接続されている。
　図１１に示すように、複数の第１素子３０Ａおよび複数の第２素子３０Ｂの各々の第１電極３１には、複数の検出ワイヤ４０４のいずれかが接続されている。当該検出ワイヤ４０４は、第１電極３１において分割された４つの領域のいずれかに接続されている。複数の検出ワイヤ４０４は、たとえばアルミニウムからなる。複数の第１素子３０Ａの第１電極３１に接続された複数の検出ワイヤ４０４は、第１導電部１１Ａに接合された絶縁層１２に配置された検出層１４に接続されている。複数の第２素子３０Ｂの第１電極３１に接続された複数の検出ワイヤ４０４は、第２導電部１１Ｂに接合された絶縁層１２に配置された検出層１４に接続されている。
　図１１および図１２に示すように、絶縁膜３４は、第１面３０１に設けられている。絶縁膜３４は、厚さ方向ｚに沿って視て第１電極３１を囲んでいる。絶縁膜３４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が第１面３０１からこの順番で積層されたものである。なお、絶縁膜３４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
　一対のゲート端子２４、一対の検出端子２５、および複数のダミー端子２６は、図３に示すように、第２方向ｙにおいて絶縁基板１０の隣に位置する。これらの端子は、第１方向ｘに沿って配列されている。半導体装置Ｂ１０においては、一対のゲート端子２４、一対の検出端子２５、および複数のダミー端子２６は、いずれも同一のリードフレームから構成される。
　一対のゲート端子２４は、図３に示すように、その一方が第２方向ｙにおいて第１基板１０Ａの隣に位置し、その他方が第２方向ｙにおいて第２基板１０Ｂの隣に位置する。一対のゲート端子２４の各々には、複数の第１素子３０Ａおよび複数の第２素子３０Ｂのいずれかが駆動するためのゲート電圧が印加される。一対のゲート端子２４の各々は、パッド部２４１および端子部２４２を有する。パッド部２４１は、封止樹脂５０に覆われている。これにより、一対のゲート端子２４は、封止樹脂５０に支持されている。なお、パッド部２４１の表面には、たとえば銀めっきを施してもよい。端子部２４２は、パッド部２４１につながり、かつ封止樹脂５０から露出している（図８参照）。第１方向ｘに沿って視て、端子部２４２はＬ字状をなしている。
　一対の検出端子２５は、図３に示すように、第１方向ｘにおいて一対のゲート端子２４の隣に位置する。一対の検出端子２５の各々から、複数の第１素子３０Ａおよび複数の第２素子３０Ｂのどちらかに該当する複数の第１電極３１に印加される電圧（ソース電流に対応した電圧）が検出される。一対の検出端子２５の各々は、パッド部２５１および端子部２５２を有する。パッド部２５１は、封止樹脂５０に覆われている。これにより、一対の検出端子２５は、封止樹脂５０に支持されている。なお、パッド部２５１の表面には、たとえば銀めっきを施してもよい。端子部２５２は、パッド部２５１につながり、かつ封止樹脂５０から露出している（図８参照）。第１方向ｘに沿って視て、端子部２５２はＬ字状をなしている。
　複数のダミー端子２６は、図３に示すように、第１方向ｘにおいて一対の検出端子２５に対して一対のゲート端子２４とは反対側に位置する。半導体装置Ｂ１０が示す例においては、ダミー端子２６の数は６つである。このうち３つのダミー端子２６は、第１方向ｘの一方側に位置する。残り３つのダミー端子２６は、第１方向ｘの他方側に位置する。なお、複数のダミー端子２６の数は、本構成に限定されない。さらに、半導体装置Ｂ１０において、複数のダミー端子２６を備えない構成としてもよい。複数のダミー端子２６の各々は、パッド部２６１および端子部２６２を有する。パッド部２６１は、封止樹脂５０に覆われている。これにより、複数のダミー端子２６は、封止樹脂５０に支持されている。なお、パッド部２６１の表面には、たとえば銀めっきを施してもよい。端子部２６２は、パッド部２６１につながり、かつ封止樹脂５０から露出している（図８参照）。図６および図７に示すように、第１方向ｘに沿って視て、端子部２６２はＬ字状をなしている。なお、一対のゲート端子２４の端子部２４２、および一対の検出端子２５の端子部２５２の各々の形状は、端子部２６２の形状と同一である。
　半導体装置Ｂ１０は、図３および図１１に示すように、一対の第１接続ワイヤ４１、および一対の第２接続ワイヤ４２を備える。一対の第１接続ワイヤ４１、および一対の第２接続ワイヤ４２は、たとえばアルミニウムからなる。
　一対の第１接続ワイヤ４１は、図３および図１１に示すように、一対のゲート層１３と一対のゲート端子２４との個別に接続されている。一対のゲート端子２４においては、一対の第１接続ワイヤ４１は、一対のパッド部２４１の表面に接続されている。これにより、第２方向ｙにおいて第１基板１０Ａの隣に位置するゲート端子２４は、複数の第１素子３０Ａのゲート電極３３に導通している。第２方向ｙにおいて第２基板１０Ｂの隣に位置するゲート端子２４は、複数の第２素子３０Ｂのゲート電極３３に導通している。
　一対の第２接続ワイヤ４２は、図３および図１１に示すように、一対の検出層１４と一対の検出端子２５とに個別に接続されている。一対の検出端子２５においては、一対の第２接続ワイヤ４２は、一対のパッド部２５１の表面に接続されている。これにより、第２方向ｙにおいて第１基板１０Ａの隣に位置する検出端子２５は、複数の第１素子３０Ａの第１電極３１に導通している。第２方向ｙにおいて第２基板１０Ｂの隣に位置する検出端子２５は、複数の第２素子３０Ｂの第１電極３１に導通している。
　封止樹脂５０は、図９および図１０に示すように、絶縁基板１０（ただし、一対の裏面１０２を除く。）、導電部材１１、複数のスイッチング素子３０（複数の第１素子３０Ａおよび複数の第２素子３０Ｂ）を覆っている。封止樹脂５０は、複数の第１ワイヤ４０１、複数の第２ワイヤ４０２、複数のゲートワイヤ４０３、複数の検出ワイヤ４０４、一対の第１接続ワイヤ４１、および一対の第２接続ワイヤ４２をさらに覆っている。封止樹脂５０は、たとえばエポキシ樹脂を含む材料からなる。図２および図５～図８に示すように、封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３１、一対の第２側面５３２、複数の第３側面５３３、複数の第４側面５３４および複数の取付け孔５４を有する。
　図９および図１０に示すように、頂面５１は、厚さ方向ｚの絶縁基板１０の主面１０１が向く側を向く。底面５２は、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側を向く。図５に示すように、一対の裏面１０２は、底面５２から露出している。底面５２は、一対の裏面１０２を囲む枠状である。
　図２および図５～図７に示すように、一対の第１側面５３１は、頂面５１および底面５２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面５３１からは、第１入力端子２１の第１端子部２１２、および第２入力端子２２の第２端子部２２２が、第１方向ｘの一方側に向けて延びている。第２方向ｙの他方側に位置する第１側面５３１からは、出力端子２３の端子部２３２が、第１方向ｘの他方側に向けて延びている。
　図２および図５～図８に示すように、一対の第２側面５３２は、頂面５１および底面５２の双方につながり、かつ第２方向ｙを向く。一対の第２側面５３２のいずれか一方からは、一対のゲート端子２４の端子部２４２、一対の検出端子２５の端子部２５２、および複数のダミー端子２６の端子部２６２が露出している。
　図２および図５～図７に示すように、複数の第３側面５３３は、頂面５１および底面５２の双方につながり、かつ第２方向ｙを向く。複数の第３側面５３３は、第１方向ｘの一方側に位置する一対の第３側面５３３と、第１方向ｘの他方側に位置する一対の第３側面５３３とを含む。第１方向ｘの一方側および他方側の各々において、一つの第３側面５３３は、第２方向ｙにおいて対向している。また、第１方向ｘの一方側および他方側の各々において、一対の第３側面５３３は、第１側面５３１の第２方向ｙにおける両側につながっている。
　図２および図５～図８に示すように、複数の第４側面５３４は、頂面５１および底面５２の双方につながり、かつ第１方向ｘを向く。複数の第４側面５３４は、第１方向ｘにおいて一対の第１側面５３１よりも半導体装置Ｂ１０の外側に位置する。複数の第４側面５３４は、第１方向ｘの一方側に位置する一対の第４側面５３４と、第１方向ｘの他方側に位置する一対の第４側面５３４とを含む。第１方向ｘの一方側および他方側の各々において、一対の第４側面５３４の第２方向ｙにおける両側は、一対の第２側面５３２と一対の第３側面５３３とにつながっている。
　図９に示すように、複数の取付け孔５４は、厚さ方向ｚにおいて頂面５１から底面５２に至って封止樹脂５０を貫通している。複数の取付け孔５４は、半導体装置Ｂ１０をヒートシンク（図示略）に取り付ける際に利用される。図２および図５に示すように、厚さ方向ｚに沿って視て、複数の取付け孔５４の孔縁は円形状である。複数の取付け孔５４は、厚さ方向ｚに沿って視て封止樹脂５０の四隅に位置する。
　＜バスバーＣ１０＞
　半導体モジュールＡ１０の構成要素に含まれるバスバーＣ１０について説明する。バスバーＣ１０は、第１供給端子６１、第２供給端子６２、絶縁体６９およびモールド樹脂８０を備える。
　第１供給端子６１および第２供給端子６２は、図１３～図１５に示すように、第１方向ｘに延びる帯状である。第２供給端子６２は、第１供給端子６１に対して厚さ方向ｚの絶縁基板１０の主面１０１が向く側に離間して配置されている。厚さ方向ｚに沿って視て、第２供給端子６２は、第１供給端子６１に重なっている。バスバーＣ１０が示す例においては、第１供給端子６１および第２供給端子６２の形状は、ともに同一である。第１供給端子６１および第２供給端子６２は、金属板である。当該金属板は、銅または銅合金からなる。
　絶縁体６９は、図１４に示すように、厚さ方向ｚにおいて第１供給端子６１と第２供給端子６２との間に挟まれている。図１６に示すように、第１供給端子６１および第２供給端子６２の第１方向ｘの他方側に位置する各々の先端よりも、絶縁体６９は、第１方向ｘの一方側に位置する。絶縁体６９は、たとえばガラスエポキシ樹脂を含む材料からなる。第１供給端子６１は、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側において絶縁体６９に接している。第２供給端子６２は、厚さ方向ｚの絶縁基板１０の主面１０１が向く側において絶縁体６９に接している。これにより、第１供給端子６１および第２供給端子６２は、厚さ方向ｚに沿って視て互いに重なり、かつ絶縁体６９により互いに電気絶縁されたラミネート配線をなしている。
　図１６に示すように、絶縁体６９は、一対の離間部６９１、および基部６９２を有する。一対の離間部６９１は、絶縁体６９の第１方向ｘの一方側に位置している。一対の離間部６９１は、厚さ方向ｚにおいて互いに離間している。これにより、厚さ方向ｚにおいて一対の離間部６９１の間には、隙間が設けられている。基部６９２は、絶縁体６９のうち、一対の離間部６９１を除く部分である。基部６９２の厚さは、一対の離間部６９１の各々の厚さよりも大である。基部６９２は、第１方向ｘの他方側において一対の離間部６９１の双方につながっている。
　モールド樹脂８０は、図１３および図１４に示すように、第１供給端子６１、第２供給端子６２および絶縁体６９の各々の一部ずつを覆っている。モールド樹脂８０の材料は、エポキシ樹脂など、電気絶縁性を有する合成樹脂である。モールド樹脂８０の第１方向ｘの両側から、第１供給端子６１、第２供給端子６２および絶縁体６９の各々の一部ずつが突出している。なお、バスバーＣ１０は、モールド樹脂８０を備えない構成でもよい。
　＜半導体モジュールＡ１０＞
　半導体モジュールＡ１０について説明する。
　半導体モジュールＡ１０においては、図１６に示すように、第１供給端子６１が第１入力端子２１の第１端子部２１２に導通する状態で接合され、かつ第２供給端子６２が第２入力端子２２の第２端子部２２２に導通する状態で接合されている。図１５および図１６に示すように、第１供給端子６１の第１方向ｘの他方側は、第１端子部２１２に重ね合わされている。第２供給端子６２の第１方向ｘの他方側は、第２端子部２２２に重ね合わされている。この場合において、絶縁部材２９の延出部２９２は、厚さ方向ｚにおいて絶縁体６９の一対の離間部６９１の間に設けられた隙間に挿入されている。第１供給端子６１および第２供給端子６２の各々は、レーザ溶接により第１端子部２１２および第２端子部２２２の各々に導通する状態で接合されている。
　半導体モジュールＡ１０においては、第１供給端子６１が正極であり、第２供給端子６２が負極である。図１７および図１８に示すように、第１供給端子６１および第２供給端子６２の第１方向ｘの一方側を直流電源ＤＣに接続させることにより、バスバーＣ１０を介して半導体装置Ｂ１０に直流電力が供給される。
　〔第１実施形態の第１変形例〕
　図１７に基づき、本開示の第１実施形態の第１変形例にかかる半導体モジュールＡ１１について説明する。半導体モジュールＡ１１は、半導体モジュールＡ１０に対して、コンデンサＣをさらに備える。
　図１７に示すように、第１供給端子６１および第２供給端子６２の第１方向ｘの一方側は、半導体装置Ｂ１０に直流電力を供給するための直流電源ＤＣに接続されている。コンデンサＣは、直流電源ＤＣに接続された第１供給端子６１および第２供給端子６２に対して並列接続されている。コンデンサＣは、セラミックコンデンサやフィルムコンデンサなどである。コンデンサＣの静電容量は、半導体装置Ｂ１０の周波数特性に応じて設定される。
　〔第１実施形態の第２変形例〕
　図１８に基づき、本開示の第１実施形態の第２変形例にかかる半導体モジュールＡ１２について説明する。半導体モジュールＡ１２は、半導体モジュールＡ１１に対して、抵抗器Ｒをさらに備える。
　図１８に示すように、第１供給端子６１および第２供給端子６２の第１方向ｘの一方側は、半導体装置Ｂ１０に直流電力を供給するための直流電源ＤＣに接続されている。コンデンサＣは、直流電源ＤＣに接続された第１供給端子６１および第２供給端子６２に対して並列接続されている。抵抗器Ｒは、コンデンサＣに対して直列接続されている。第１供給端子６１および第２供給端子６２と、コンデンサＣとの導電経路において、抵抗器Ｒは、第１供給端子６１とコンデンサＣとの間に接続されている。これにより、半導体モジュールＡ１２においては、スナバ回路（Snubber circuit）が構成されている。
　次に、半導体モジュールＡ１０の作用効果について説明する。
　半導体モジュールＡ１０は、第１端子部２１２を有する第１入力端子２１、および第２端子部２２２を有する第２入力端子２２を備える半導体装置Ｂ１０と、第１供給端子６１および第２供給端子６２を備えるバスバーＣ１０とを、その構成要素に含む。第２端子部２２２は、厚さ方向ｚにおいて第１端子部２１２に対して離間し、かつ厚さ方向ｚに沿って視て第１端子部２１２に重なっている。第２供給端子６２は、厚さ方向ｚにおいて第１供給端子６１に対して離間し、かつ厚さ方向ｚに沿って視て第１供給端子６１に重なっている。第１供給端子６１が第１端子部２１２に導通する状態で接合され、第２供給端子６２が第２端子部２２２に導通する状態で接合されている。これにより、半導体モジュールＡ１０において、第１端子部２１２および第１供給端子６１と、第２端子部２２２および第２供給端子６２とによって、連続したラミネート配線がなされている。よって、半導体装置Ｂ１０には、当該ラミネート配線を介して直流電力が供給されるため、半導体装置Ｂ１０に発生したインダクタンスを当該ラミネート配線によって、より安定した状態で低減することができる。したがって、半導体モジュールＡ１０によれば、半導体装置Ｂ１０のインダクタンスをより安定した状態で低減させることが可能となる。
　半導体装置Ｂ１０は、厚さ方向ｚにおいて第１端子部２１２と第２端子部２２２との間に挟まれた絶縁部材２９をさらに備える。これにより、第１端子部２１２と第２端子部２２２とを、容易にラミネート配線とすることができる。
　バスバーＣ１０は、厚さ方向ｚにおいて第１供給端子６１と第２供給端子６２との間に挟まれた絶縁体６９をさらに備える。これにより、第１供給端子６１と第２供給端子６２とを、容易にラミネート配線とすることができる。また、第１供給端子６１および第２供給端子６２の第１方向ｘの他方側に位置する各々の先端よりも、絶縁体６９は、第１方向ｘの一方側に位置する。これにより、第１供給端子６１および第２供給端子６２の第１方向ｘの他方側において、第１供給端子６１と第２供給端子６２との間に隙間が形成される。第１端子部２１２および第２端子部２２２の第１方向ｘの一方側を当該隙間に挿入させることにより、第１端子部２１２および第２端子部２２２は、厚さ方向ｚにおいて第１供給端子６１と第２供給端子６２とにより挟まれた構成をとることができる。換言すると、半導体モジュールＡ１０において、第１端子部２１２に第１供給端子６１が重ね合わせられ、かつ第２端子部２２２に第２供給端子６２が重ね合わされた構成をとることができる。
　第１供給端子６１および第２供給端子６２の各々は、レーザ溶接により第１端子部２１２および第２端子部２２２の各々に導通する状態で接合されている。レーザ溶接を採用することにより、第１端子部２１２に第１供給端子６１が重ね合わせられ、かつ第２端子部２２２に第２供給端子６２が重ね合わされた場合であっても、第１供給端子６１および第２供給端子６２の各々を、導通が確保された状態で容易に接合させることができる。
　絶縁部材２９は、介在部２９１から第１端子部２１２および第２端子部２２２よりもさらに第１方向ｘの一方側に向けて延びる延出部２９２を有する。絶縁体６９は、厚さ方向ｚにおいて互いに離間する一対の離間部６９１を有する。図１６に示すように、延出部２９２は、厚さ方向ｚにおいて一対の離間部６９１の間に設けられた隙間に挿入されている。これにより、第１端子部２１２および第２端子部２２２の第１方向ｘの一方側を、第１供給端子６１と第２供給端子６２との間に設けられた隙間に挿入させる際、半導体装置Ｂ１０およびバスバーＣ１０の双方において、第１方向ｘに対する傾斜が抑制される。よって、第１端子部２１２と第１供給端子６１との接触状態と、第２端子部２２２と第２供給端子６２との接触状態が、より安定したものとなる。
　半導体モジュールＡ１１（図１７参照）においては、第１供給端子６１および第２供給端子６２に対して並列接続されたコンデンサＣをさらに備える。半導体装置Ｂ１０の複数のスイッチング素子３０の駆動により、第１入力端子２１および第２入力端子２２には、インダクタンスの発生要因となる逆起電力が生じる。コンデンサＣは、当該逆起電力を電荷として蓄える機能を果たす。これにより、半導体装置Ｂ１０のインダクタンスをより効果的に低減することができる。なお、コンデンサＣに蓄えられた電荷は、半導体装置Ｂ１０に供給される直流電力の一部に活用される。
　半導体モジュールＡ１２（図１８参照）においては、第１供給端子６１および第２供給端子６２に対して並列接続されたコンデンサＣと、コンデンサＣに対して直列接続された抵抗器Ｒとをさらに備える。抵抗器Ｒは、第１入力端子２１および第２入力端子２２に生じた逆起電力の電圧を降下させることができる。これにより、コンデンサＣの過剰充電を防止することができる。
　半導体装置Ｂ１０は、絶縁基板１０の裏面１０２が露出されるように複数のスイッチング素子３０を覆う封止樹脂５０を備える。これにより、裏面１０２をヒートシンクに接合させることが可能となるため、半導体装置Ｂ１０の放熱性を向上させることができる。また、第１端子部２１２、第２端子部２２２および絶縁部材２９の各々の一部ずつが、封止樹脂５０に覆われている。これにより、第１入力端子２１、第２入力端子２２および絶縁部材２９を、封止樹脂５０に支持させることができる。
　〔第２実施形態〕
　図１９～図２４に基づき、本開示の第２実施形態にかかる半導体モジュールＡ２０について説明する。これらの図において、先述した半導体モジュールＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。半導体モジュールＡ２０は、半導体装置Ｂ１０およびバスバーＣ２０を備える。これらのうち、バスバーＣ２０の構成が、先述した半導体モジュールＡ１０に対して異なる。なお、半導体装置Ｂ１０の構成は、先述した半導体モジュールＡ１０に対して同一であるため、ここでの説明は省略する。なお、図２０および図２１は、理解の便宜上、モールド樹脂８０を透過している。
　＜バスバーＣ２０＞
　半導体モジュールＡ２０の構成要素に含まれるバスバーＣ２０について説明する。バスバーＣ２０は、第１供給端子６１、第２供給端子６２、絶縁体６９、絶縁基材７０、第１導電層７１、第２導電層７２およびモールド樹脂８０を備える。
　第１供給端子６１は、図２１、図２２および図２４に示すように、第１接続部６１１および第１起立部６１２を有する。第１接続部６１１は、第１方向ｘに延びる帯状である。第１接続部６１１は、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側において絶縁体６９に接している。第１起立部６１２は、第１接続部６１１の第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の主面１０１が向く側に向けて延びている。バスバーＣ２０が示す例においては、第１起立部６１２は、第２方向ｙにおいて相互に離間した３つの領域を有する。よって、第１起立部６１２は、櫛歯状をなしている。なお、当該領域の数は、本構成に限定されない。
　第２供給端子６２は、図２０、図２２および図２３に示すように、第２接続部６２１および第２起立部６２２を有する。第２接続部６２１は、厚さ方向ｚの絶縁基板１０の主面１０１が向く側において絶縁体６９に接している。第２接続部６２１は、厚さ方向ｚに沿って視て第１接続部６１１に重なっている。第２起立部６２２は、第２接続部６２１の第１方向ｘの一方側における先端から、厚さ方向ｚの主面１０１が向く側に向けて延びている。バスバーＣ２０が示す例においては、第２起立部６２２は、第２方向ｙにおいて相互に離間した３つの領域を有する。よって、第２起立部６２２は、櫛歯状をなしている。なお、当該領域の数は、本構成に限定されない。第２起立部６２２は、第１起立部６１２よりも第１方向ｘの他方側に位置し、かつ第１方向ｘに沿って視て第１起立部６１２に重なっている。第１方向ｘにおいて、第２起立部６２２と第２接続部６２１との間には、モールド樹脂８０が介在している。
　絶縁体６９は、図２２および図２３に示すように、厚さ方向ｚにおいて第１供給端子６１の第１接続部６１１と、第２供給端子６２の第２接続部６２１との間に挟まれている。第１接続部６１１および第２接続部６２１の第１方向ｘの他方側に位置する各々の先端よりも、絶縁体６９は、第１方向ｘの一方側に位置する。絶縁体６９は、バスバーＣ１０の絶縁体６９と同様に、一対の離間部６９１、および基部６９２を有する。
　以上より、厚さ方向ｚに沿って視て、第２供給端子６２の少なくとも一部が第１供給端子６１に重なっている。第２供給端子６２は、第１供給端子６１に対して厚さ方向ｚの主面１０１が向く側に離間している。また、第１供給端子６１および第２供給端子６２は、厚さ方向ｚおよび第１方向ｘの双方に沿って視て互いに重なる部分を有し、かつ絶縁体６９およびモールド樹脂８０により互いに電気絶縁されたラミネート配線をなしている。
　絶縁基材７０は、図１９および図２２に示すように、第１方向ｘに延びる帯状である。絶縁基材７０は、第２供給端子６２の第２接続部６２１に対して厚さ方向ｚの絶縁基板１０の主面１０１が向く側に配置されている。絶縁基材７０は、ガラスエポキシ樹脂、またはアルミナなどのセラミックスを含む材料からなる。
　第１導電層７１は、図２２に示すように、厚さ方向ｚの絶縁基板１０の主面１０１が向く側において絶縁基材７０に配置されている。図２０に示すように、第１導電層７１の第１方向ｘの他方側における先端は、絶縁基材７０の第１方向ｘの他方側における先端よりも第１方向ｘの一方側に位置する。第１導電層７１は、金属板である。当該金属板は、銅または銅合金からなる。
　第２導電層７２は、図２２に示すように、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側において絶縁基材７０に配置されている。第２導電層７２には、厚さ方向ｚに貫通する開口部７２１が設けられている。図２１に示すように、厚さ方向ｚに沿って視て、開口部７２１は矩形状である。以上より、第１導電層７１および第２導電層７２は、厚さ方向ｚに沿って視て互いに重なる部分を有し、かつ絶縁基材７０により互いに電気絶縁されたラミネート配線をなしている。
　図２０～図２４（図２３を除く）に示すように、絶縁基材７０および第１導電層７１の双方には、厚さ方向ｚに貫通する複数の第１貫通孔７３１が設けられている。複数の第１貫通孔７３１の数は、第１供給端子６１の第１起立部６１２の領域の数に対応している。複数の第１貫通孔７３１は、第２方向ｙに沿って配列されている。図２１に示すように、複数の第１貫通孔７３１は、第２導電層７２の開口部７２１の中に位置する。第１起立部６１２は、複数の第１貫通孔７３１に挿入されている。図２４に示すように、第１起立部６１２は、導電接合層７９により第１導電層７１に導通する状態で接合されている。導電接合層７９は、たとえば錫を主成分とする鉛フリーはんだである。これにより、第１供給端子６１は、第１導電層７１に導通している。
　図２０、図２２および図２３に示すように、絶縁基材７０および第２導電層７２の双方には、厚さ方向ｚに貫通する複数の第２貫通孔７３２が設けられている。複数の第２貫通孔７３２の数は、第２供給端子６２の第２起立部６２２の領域の数に対応している。複数の第２貫通孔７３２は、複数の第１貫通孔７３１よりも第１方向ｘの他方側に位置する。複数の第２貫通孔７３２は、第２方向ｙに沿って配列されている。第２起立部６２２は、複数の第２貫通孔７３２に挿入されている。図２３に示すように、第２起立部６２２は、導電接合層７９により第２導電層７２に導通する状態で接合されている。これにより、第２供給端子６２は、第２導電層７２に導通している。
　モールド樹脂８０は、図１９および図２２に示すように、第１供給端子６１、第２供給端子６２、絶縁体６９、絶縁基材７０、第１導電層７１および第２導電層７２の各々の一部ずつを覆っている。モールド樹脂８０の第１方向ｘの一方側から、絶縁基材７０、第１導電層７１および第２導電層７２の各々の一部ずつが突出している。モールド樹脂８０の第１方向ｘの他方側から、第１供給端子６１の第１接続部６１１、第２供給端子６２の第２接続部６２１、および絶縁体６９の各々の一部ずつが突出している。
　＜半導体モジュールＡ２０＞
　半導体モジュールＡ２０について説明する。
　半導体モジュールＡ２０においては、図２２に示すように、第１供給端子６１の第１接続部６１１が第１入力端子２１の第１端子部２１２に導通する状態で接合され、かつ第２供給端子６２の第２接続部６２１が第２入力端子２２の第２端子部２２２に導通する状態で接合されている。第１接続部６１１の第１方向ｘの他方側は、第１端子部２１２に重ね合わされている。第２接続部６２１の第１方向ｘの他方側は、第２端子部２２２に重ね合わされている。この場合において、絶縁部材２９の延出部２９２は、厚さ方向ｚにおいて絶縁体６９の一対の離間部６９１の間に設けられた隙間に挿入されている。第１接続部６１１および第２接続部６２１の各々は、レーザ溶接により第１端子部２１２および第２端子部２２２の各々に導通する状態で接合されている。
　半導体モジュールＡ２０においては、第１供給端子６１および第１導電層７１が正極であり、第２供給端子６２および第２導電層７２が負極である。図２５および図２６に示すように、第１導電層７１および第２導電層７２の第１方向ｘの一方側を直流電源ＤＣに接続させることにより、バスバーＣ２０を介して半導体装置Ｂ１０に直流電力が供給される。
　〔第２実施形態の第１変形例〕
　図２５に基づき、本開示の第２実施形態の第１変形例にかかる半導体モジュールＡ２１について説明する。半導体モジュールＡ２１は、半導体モジュールＡ２０に対して、コンデンサＣをさらに備える。
　図２５に示すように、第１導電層７１および第２導電層７２の第１方向ｘの一方側は、半導体装置Ｂ１０に直流電力を供給するための直流電源ＤＣに接続されている。コンデンサＣは、直流電源ＤＣに接続された第１導電層７１および第２導電層７２に対して並列接続されている。
　〔第２実施形態の第２変形例〕
　図２６に基づき、本開示の第２実施形態の第２変形例にかかる半導体モジュールＡ２２について説明する。半導体モジュールＡ２２は、半導体モジュールＡ２１に対して、抵抗器Ｒをさらに備える。
　図２６に示すように、第１導電層７１および第２導電層７２の第１方向ｘの一方側は、半導体装置Ｂ１０に直流電力を供給するための直流電源ＤＣに接続されている。コンデンサＣは、直流電源ＤＣに接続された第１導電層７１および第２導電層７２に対して並列接続されている。抵抗器Ｒは、コンデンサＣに対して直列接続されている。第１導電層７１および第２導電層７２と、コンデンサＣとの導電経路において、抵抗器Ｒは、第１導電層７１とコンデンサＣとの間に接続されている。これにより、半導体モジュールＡ２２においては、スナバ回路が構成されている。
　次に、半導体モジュールＡ２０の作用効果について説明する。
　半導体モジュールＡ２０は、半導体装置Ｂ１０と、第１接続部６１１を有する第１供給端子６１、および第２接続部６２１を有する第２供給端子６２を備えるバスバーＣ２０とを、その構成要素に含む。第２供給端子６２は、厚さ方向ｚにおいて第１供給端子６１に対して離間し、かつ厚さ方向ｚに沿って視て第１供給端子６１に少なくともその一部（第２接続部６２１）が重なっている。第１接続部６１１が第１端子部２１２に導通する状態で接合され、第２接続部６２１が第２端子部２２２に導通する状態で接合されている。したがって、半導体モジュールＡ２０によっても、半導体装置Ｂ１０のインダクタンスをより安定した状態で低減させることが可能となる。
　バスバーＣ２０は、絶縁基材７０、第１導電層７１および第２導電層７２をさらに備える。第１導電層７１は、厚さ方向ｚの絶縁基板１０の主面１０１が向く側において絶縁基材７０に配置されている。第２導電層７２は、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側において絶縁基材７０に配置されている。第１供給端子６１は、第１導電層７１に導通している。第２供給端子６２は、第２導電層７２に導通している。これにより、半導体モジュールＡ２０において、第１導電層７１が正極となり、第２導電層７２が負極となる。したがって、半導体装置Ｂ１０の裏面１０２をヒートシンクに接合させた際、第１導電層７１および第２導電層７２に接続される直流電源ＤＣ（図２５および図２６参照）の接地をヒートシンクに設定することが、より容易となる。
　第１供給端子６１は、第１接続部６１１の第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の主面１０１が向く側に向けて延びる第１起立部６１２を有する。第１起立部６１２は、第１導電層７１に導通する状態で接合されている。第２供給端子６２は、第１起立部６１２の第１方向ｘの一方側における先端から、厚さ方向ｚの主面１０１が向く側に向けて延びる第２起立部６２２を有する。第２起立部６２２は、第２導電層７２に導通する状態で接合されている。第２起立部６２２は、第１方向ｘに沿って視て第１起立部６１２に重なっている。これにより、バスバーＣ２０において、第１供給端子６１および第１導電層７１と、第２供給端子６２および第２導電層７２とによって、連続したラミネート配線をなすことができる。
　絶縁基材７０および第１導電層７１には、厚さ方向ｚに貫通する第１貫通孔７３１が設けられている。第１起立部６１２を第１貫通孔７３１に挿入させることにより、第１起立部６１２を第１導電層７１に導通する状態で接合させることができる。絶縁基材７０および第２導電層７２には、厚さ方向ｚに貫通する第２貫通孔７３２が設けられている。第２起立部６２２を第２貫通孔７３２に挿入させることにより、第２起立部６２２を第２導電層７２に導通する状態で接合させることができる。また、第２貫通孔７３２は、第１貫通孔７３１よりも第１方向ｘの他方側に位置する。これにより、第１起立部６１２および第２起立部６２２が、互いに干渉することを回避できる。
　〔第３実施形態〕
　図２７～図３３に基づき、本開示の第３実施形態にかかる半導体モジュールＡ３０について説明する。これらの図において、先述した半導体モジュールＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。半導体モジュールＡ３０は、半導体装置Ｂ２０およびバスバーＣ３０を備える。
　＜半導体装置Ｂ２０＞
　半導体モジュールＡ３０の構成要素に含まれる半導体装置Ｂ２０について説明する。半導体装置Ｂ２０においては、第１入力端子２１および第２入力端子２２の構成が、先述した半導体モジュールＡ１０を構成する半導体装置Ｂ１０に対して異なる。
　図２７、図２９および図３０に示すように、第１入力端子２１の第１端子部２１２は、第１基部２１２Ａおよび第１フランジ部２１２Ｂを有する。第１基部２１２Ａは、第１方向ｘに延びている。第１基部２１２Ａの第２方向ｙの両側は、封止樹脂５０に覆われている。第１フランジ部２１２Ｂは、第１基部２１２Ａの第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側に向けて延びている。第１フランジ部２１２Ｂには、第１方向ｘに貫通する第１孔２１２Ｃが設けられている。
　図２８～図３０に示すように、第２入力端子２２の第２端子部２２２は、第２基部２２２Ａおよび第２フランジ部２２２Ｂを有する。第２基部２２２Ａは、第１方向ｘに延びている。第２基部２２２Ａの第２方向ｙの両側は、封止樹脂５０に覆われている。第２フランジ部２２２Ｂは、第２基部２２２Ａの第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の主面１０１が向く側に向けて延びている。第２フランジ部２２２Ｂには、第１方向ｘに貫通する第２孔２２２Ｃが設けられている。
　図３０に示すように、絶縁部材２９の介在部２９１は、厚さ方向ｚにおいて第１端子部２１２の第１基部２１２Ａと、第２端子部２２２の第２基部２２２Ａとの間に位置する。第２入力端子２２は、第１入力端子２１に対して厚さ方向ｚの絶縁基板１０の主面１０１が向く側に離間している。
　＜バスバーＣ３０＞
　半導体モジュールＡ３０の構成要素に含まれるバスバーＣ３０について説明する。バスバーＣ３０においては、第１供給端子６１、第２供給端子６２および絶縁体６９の構成が、先述した半導体モジュールＡ１０を構成するバスバーＣ１０に対して異なる。
　図３２に示すように、第１供給端子６１は、第３基部６１３および第３フランジ部６１４を有する。第３基部６１３は、第１方向ｘに延びている。第３基部６１３は、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側において絶縁体６９に接している。第３フランジ部６１４は、第３基部６１３の第１方向ｘの他方側における先端から、厚さ方向ｚの裏面１０２が向く側に向けて延びている。図３３に示すように、第３フランジ部６１４には、第１方向ｘに貫通する第３孔６１５が設けられている。第３孔６１５の位置および大きさは、第１端子部２１２の第１フランジ部２１２Ｂに設けられた第１孔２１２Ｃのこれらに対応している。
　図３１および図３２に示すように、第２供給端子６２は、第４基部６２３および第４フランジ部６２４を有する。第４基部６２３は、第１方向ｘに延びている。第４基部６２３は、厚さ方向ｚの絶縁基板１０の主面１０１が向く側において絶縁体６９に接している。第４フランジ部６２４は、第４基部６２３の第１方向ｘの他方側における先端から、厚さ方向ｚの主面１０１が向く側に向けて延びている。図３３に示すように、第４フランジ部６２４には、第１方向ｘに貫通する第４孔６２５が設けられている。第４孔６２５の位置および大きさは、第２端子部２２２の第２フランジ部２２２Ｂに設けられた第２孔２２２Ｃのこれらに対応している。
　図３２に示すように、第２供給端子６２は、第１供給端子６１に対して厚さ方向ｚの絶縁基板１０の主面１０１が向く側に離間している。第１供給端子６１の第３基部６１３、および第２供給端子６２の第４基部６２３は、厚さ方向ｚに沿って視て互いに重なり、かつ絶縁体６９により互いに電気絶縁されたラミネート配線をなしている。なお、バスバーＣ３０は、モールド樹脂８０を備えない構成でもよい。
　＜半導体モジュールＡ３０＞
　半導体モジュールＡ３０について説明する。
　半導体モジュールＡ３０においては、図３２に示すように、第１供給端子６１の第３フランジ部６１４が、第１端子部２１２（第１入力端子２１）の第１フランジ部２１２Ｂに導通する状態で接合されている。第３フランジ部６１４が第１フランジ部２１２Ｂに突き合わされている。図３１および図３２に示すように、第２供給端子６２の第４フランジ部６２４が、第２端子部２２２（第２入力端子２２）の第２フランジ部２２２Ｂに導通する状態で接合されている。第４フランジ部６２４が第２フランジ部２２２Ｂに突き合わされている。この場合において、図３３に示すように、絶縁部材２９の延出部２９２は、厚さ方向ｚにおいて第１供給端子６１の第３基部６１３と、第２供給端子６２の第４基部６２３との間に設けられた隙間に挿入されている。
　図３３に示すように、第１端子部２１２の第１フランジ部２１２Ｂに設けられた第１孔２１２Ｃと、第１供給端子６１の第３フランジ部６１４に設けられた第３孔６１５とに、締結部材９０が挿入されている。締結部材９０は、たとえばボルト・ナットである。これにより、第１フランジ部２１２Ｂと第３フランジ部６１４とが導通する状態で接合されている。また、第２端子部２２２の第２フランジ部２２２Ｂに設けられた第２孔２２２Ｃと、第２供給端子６２の第４フランジ部６２４に設けられた第４孔６２５とに、締結部材９０が挿入されている。これにより、第２フランジ部２２２Ｂと第４フランジ部６２４とが導通する状態で接合されている。
　半導体モジュールＡ３０においては、第１供給端子６１が正極であり、第２供給端子６２が負極である。このため、半導体モジュールＡ１０の場合と同じく、第１供給端子６１および第２供給端子６２の第１方向ｘの一方側を直流電源ＤＣ（図１７および図１８参照）に接続させることにより、バスバーＣ３０を介して半導体装置Ｂ２０に直流電力が供給される。
　図１７に示す半導体モジュールＡ１１と同じく、半導体モジュールＡ３０は、第１供給端子６１および第２供給端子６２に対して並列接続されたコンデンサＣをさらに備える構成とすることができる。また、図１８に示す半導体モジュールＡ１２と同じく、半導体モジュールＡ３０は、コンデンサＣと、コンデンサＣに対して直列接続された抵抗器Ｒとをさらに備える構成とすることができる。
　次に、半導体モジュールＡ３０の作用効果について説明する。
　半導体モジュールＡ３０は、第１端子部２１２を有する第１入力端子２１、および第２端子部２２２を有する第２入力端子２２を備える半導体装置Ｂ２０と、第１供給端子６１および第２供給端子６２を備えるバスバーＣ３０とを、その構成要素に含む。第２端子部２２２は、厚さ方向ｚにおいて第１端子部２１２に対して離間し、かつ厚さ方向ｚに沿って視て第１端子部２１２に重なっている。第２供給端子６２は、厚さ方向ｚにおいて第１供給端子６１に対して離間し、かつ厚さ方向ｚに沿って視て第１供給端子６１に重なっている。第１供給端子６１が第１端子部２１２に導通する状態で接合され、第２供給端子６２が第２端子部２２２に導通する状態で接合されている。したがって、半導体モジュールＡ３０によっても、半導体装置Ｂ２０のインダクタンスをより安定した状態で低減させることが可能となる。
　第１端子部２１２は、第１基部２１２Ａの第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の裏面１０２が向く側に向けて延びる第１フランジ部２１２Ｂを有する。第２端子部２２２は、第２基部２２２Ａの第１方向ｘの一方側における先端から、厚さ方向ｚの絶縁基板１０の主面１０１が向く側に向けて延びる第２フランジ部２２２Ｂを有する。第１供給端子６１は、第３基部６１３の第１方向ｘの他方側における先端から、厚さ方向ｚの裏面１０２が向く側に向けて延びる第３フランジ部６１４を有する。第２供給端子６２は、第４基部６２３の第１方向ｘの他方側における先端から、厚さ方向ｚの主面１０１が向く側に向けて延びる第４フランジ部６２４を有する。第３フランジ部６１４は、第１フランジ部２１２Ｂに突き合わされている。これらは、締結部材９０により互いに接合されている。これにより、第１供給端子６１を第１端子部２１２に導通する状態で接合させることができる。第４フランジ部６２４は、第２フランジ部２２２Ｂに突き合わされている。これらは、締結部材９０により互いに接合されている。これにより、第２供給端子６２を第２端子部２２２に導通する状態で接合させることができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示における種々の実施形態は、以下の付記として規定しうる。
　付記１．厚さ方向において互いに反対側を向く主面および裏面を有する絶縁基板と、前記主面に配置された導電部材と、前記導電部材に導通する状態で接合された複数のスイッチング素子と、第１端子部を有し、かつ前記導電部材に導通する状態で接合された第１入力端子と、前記厚さ方向に沿って視て前記第１端子部に重なる第２端子部を有し、かつ前記厚さ方向において前記第１入力端子および前記導電部材の双方に対して離間して配置されるとともに、前記複数のスイッチング素子に導通する第２入力端子と、を備える半導体装置と、
　第１供給端子と、前記厚さ方向において前記第１供給端子に対して離間して配置され、かつ前記厚さ方向に沿って視て前記第１供給端子に少なくとも一部が重なる第２供給端子と、を備えるバスバーと、を構成要素に含み、
　前記第１供給端子が前記第１端子部に導通する状態で接合されており、
　前記第２供給端子が前記第２端子部に導通する状態で接合されている、半導体モジュール。
　付記２．前記半導体装置は、前記厚さ方向において前記第１端子部と前記第２端子部との間に挟まれた絶縁部材をさらに備える、付記１に記載の半導体モジュール。
　付記３．前記厚さ方向に沿って視て、前記第１端子部および前記第２端子部は、前記厚さ方向に対して直交する第１方向の一方側に向けて延び、
　前記絶縁部材は、前記厚さ方向において前記第１端子部と前記第２端子部との間に位置する介在部と、前記介在部から前記第１端子部および前記第２端子部よりもさらに前記第１方向の前記一方側に向けて延びる延出部と、を有する、付記２に記載の半導体モジュール。
　付記４．前記バスバーは、前記厚さ方向において前記第１供給端子と前記第２供給端子との間に挟まれた絶縁体をさらに備え、
　前記第１供給端子および前記第２供給端子の前記第１方向の他方側に位置する各々の先端よりも、前記絶縁体は、前記第１方向の前記一方側に位置する、付記３に記載の半導体モジュール。
　付記５．前記絶縁体は、前記厚さ方向において互いに離間する一対の離間部を有し、
　前記延出部は、前記厚さ方向において一対の前記離間部の間に設けられた隙間に挿入されている、付記４に記載の半導体モジュール。
　付記６．前記第２端子部は、前記第１端子部に対して前記厚さ方向の前記主面が向く側に離間し、
　前記第２供給端子は、前記第１供給端子に対して前記厚さ方向の前記主面が向く側に離間している、付記５に記載の半導体モジュール。
　付記７．前記第１供給端子の前記第１方向の前記他方側が前記第１端子部に重ね合わされており、
　前記第２供給端子の前記第１方向の前記他方側が前記第２端子部に重ね合わされている、付記６に記載の半導体モジュール。
　付記８．前記第１供給端子および前記第２供給端子の各々は、レーザ溶接により前記第１端子部および前記第２端子部の各々に導通する状態で接合されている、付記７に記載の半導体モジュール。
　付記９．前記バスバーは、絶縁基材と、前記厚さ方向の前記主面が向く側において前記絶縁基材に配置された第１導電層と、前記厚さ方向の前記裏面が向く側において前記絶縁基材に配置された第２導電層と、をさらに備え、
　前記第１供給端子は、前記第１導電層に導通し、
　前記第２供給端子は、前記第２導電層に導通している、付記６に記載の半導体モジュール。
　付記１０．前記第１供給端子は、前記第１端子部および前記絶縁体の双方に接する第１接続部と、前記第１接続部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第１起立部と、を有し、
　前記絶縁基材および前記第１導電層の双方には、前記厚さ方向に貫通する第１貫通孔が設けられ、
　前記第１起立部は、前記第１貫通孔に挿入され、かつ前記第１導電層に導通する状態で接合されている、付記９に記載の半導体モジュール。
　付記１１．前記第２供給端子は、前記第２端子部および前記絶縁体の双方に接し、かつ前記厚さ方向に沿って視て前記第１接続部に重なる第２接続部と、前記第２接続部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延び、かつ前記第１方向に沿って視て前記第１起立部に重なる第２起立部と、を有し、
　前記絶縁基材および前記第２導電層の双方には、前記第１貫通孔よりも前記第１方向の前記他方側に位置し、かつ前記厚さ方向に貫通する第２貫通孔が設けられ、
　前記第２起立部は、前記第２貫通孔に挿入され、かつ前記第２導電層に導通する状態で接合されている、付記１０に記載の半導体モジュール。
　付記１２．前記延出部は、前記厚さ方向において前記第１供給端子と前記第２供給端子との間に設けられた隙間に挿入されている、付記４に記載の半導体モジュール。
　付記１３．前記第２端子部は、前記第１端子部に対して前記厚さ方向の前記主面が向く側に離間し、
　前記第２供給端子は、前記第１供給端子に対して前記厚さ方向の前記主面が向く側に離間し、
　前記第１端子部は、前記第１方向に延びる第１基部と、前記第１基部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記裏面が向く側に向けて延びる第１フランジ部と、を有し、
　前記第２端子部は、前記第１方向に延びる第２基部と、前記第２基部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第２フランジ部と、を有し、
　前記第１供給端子は、前記第１方向に延びる第３基部と、前記第３基部の前記第１方向の前記他方側における先端から、前記厚さ方向の前記裏面が向く側に向けて延びる第３フランジ部と、を有し、
　前記第２供給端子は、前記第１方向に延びる第４基部と、前記第４基部の前記第１方向の前記他方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第４フランジ部と、を有し、
　前記第３フランジ部が前記第１フランジ部に突き合わされており、
　前記第４フランジ部が前記第２フランジ部に突き合わされている、付記１２に記載の半導体モジュール。
　付記１４．前記第１フランジ部および前記第３フランジ部と、前記第２フランジ部および前記第４フランジ部とは、締結部材により各々が導通する状態で接合されている、付記１３に記載の半導体モジュール。
　付記１５．前記第１供給端子および前記第２供給端子に対して並列接続されたコンデンサをさらに備える、付記２ないし１４のいずれかに記載の半導体モジュール。
　付記１６．前記コンデンサに対して直列接続された抵抗器をさらに備える、付記１５に記載の半導体モジュール。
　付記１７．前記半導体装置は、前記裏面が露出されるように前記複数のスイッチング素子を覆う封止樹脂をさらに備え、
　前記第１端子部、前記第２端子部および前記絶縁部材の各々の一部ずつが、前記封止樹脂に覆われている、付記２ないし１６のいずれかに記載の半導体モジュール。

Claims (17)

  1. 　厚さ方向において互いに反対側を向く主面および裏面を有する絶縁基板と、前記主面に配置された導電部材と、前記導電部材に導通する状態で接合された複数のスイッチング素子と、第１端子部を有し、かつ前記導電部材に導通する状態で接合された第１入力端子と、前記厚さ方向に沿って視て前記第１端子部に重なる第２端子部を有し、かつ前記厚さ方向において前記第１入力端子および前記導電部材の双方に対して離間して配置されるとともに、前記複数のスイッチング素子に導通する第２入力端子と、を備える半導体装置と、
    　第１供給端子と、前記厚さ方向において前記第１供給端子に対して離間して配置され、かつ前記厚さ方向に沿って視て前記第１供給端子に少なくとも一部が重なる第２供給端子と、を備えるバスバーと、を構成要素に含み、
    　前記第１供給端子が前記第１端子部に導通する状態で接合されており、
    　前記第２供給端子が前記第２端子部に導通する状態で接合されている、半導体モジュール。
  2. 　前記半導体装置は、前記厚さ方向において前記第１端子部と前記第２端子部との間に挟まれた絶縁部材をさらに備える、請求項１に記載の半導体モジュール。
  3. 　前記厚さ方向に沿って視て、前記第１端子部および前記第２端子部は、前記厚さ方向に対して直交する第１方向の一方側に向けて延び、
    　前記絶縁部材は、前記厚さ方向において前記第１端子部と前記第２端子部との間に位置する介在部と、前記介在部から前記第１端子部および前記第２端子部よりもさらに前記第１方向の前記一方側に向けて延びる延出部と、を有する、請求項２に記載の半導体モジュール。
  4. 　前記バスバーは、前記厚さ方向において前記第１供給端子と前記第２供給端子との間に挟まれた絶縁体をさらに備え、
    　前記第１供給端子および前記第２供給端子の前記第１方向の他方側に位置する各々の先端よりも、前記絶縁体は、前記第１方向の前記一方側に位置する、請求項３に記載の半導体モジュール。
  5. 　前記絶縁体は、前記厚さ方向において互いに離間する一対の離間部を有し、
    　前記延出部は、前記厚さ方向において一対の前記離間部の間に設けられた隙間に挿入されている、請求項４に記載の半導体モジュール。
  6. 　前記第２端子部は、前記第１端子部に対して前記厚さ方向の前記主面が向く側に離間し、
    　前記第２供給端子は、前記第１供給端子に対して前記厚さ方向の前記主面が向く側に離間している、請求項５に記載の半導体モジュール。
  7. 　前記第１供給端子の前記第１方向の前記他方側が前記第１端子部に重ね合わされており、
    　前記第２供給端子の前記第１方向の前記他方側が前記第２端子部に重ね合わされている、請求項６に記載の半導体モジュール。
  8. 　前記第１供給端子および前記第２供給端子の各々は、レーザ溶接により前記第１端子部および前記第２端子部の各々に導通する状態で接合されている、請求項７に記載の半導体モジュール。
  9. 　前記バスバーは、絶縁基材と、前記厚さ方向の前記主面が向く側において前記絶縁基材に配置された第１導電層と、前記厚さ方向の前記裏面が向く側において前記絶縁基材に配置された第２導電層と、をさらに備え、
    　前記第１供給端子は、前記第１導電層に導通し、
    　前記第２供給端子は、前記第２導電層に導通している、請求項６に記載の半導体モジュール。
  10. 　前記第１供給端子は、前記第１端子部および前記絶縁体の双方に接する第１接続部と、前記第１接続部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第１起立部と、を有し、
    　前記絶縁基材および前記第１導電層の双方には、前記厚さ方向に貫通する第１貫通孔が設けられ、
    　前記第１起立部は、前記第１貫通孔に挿入され、かつ前記第１導電層に導通する状態で接合されている、請求項９に記載の半導体モジュール。
  11. 　前記第２供給端子は、前記第２端子部および前記絶縁体の双方に接し、かつ前記厚さ方向に沿って視て前記第１接続部に重なる第２接続部と、前記第２接続部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延び、かつ前記第１方向に沿って視て前記第１起立部に重なる第２起立部と、を有し、
    　前記絶縁基材および前記第２導電層の双方には、前記第１貫通孔よりも前記第１方向の前記他方側に位置し、かつ前記厚さ方向に貫通する第２貫通孔が設けられ、
    　前記第２起立部は、前記第２貫通孔に挿入され、かつ前記第２導電層に導通する状態で接合されている、請求項１０に記載の半導体モジュール。
  12. 　前記延出部は、前記厚さ方向において前記第１供給端子と前記第２供給端子との間に設けられた隙間に挿入されている、請求項４に記載の半導体モジュール。
  13. 　前記第２端子部は、前記第１端子部に対して前記厚さ方向の前記主面が向く側に離間し、
    　前記第２供給端子は、前記第１供給端子に対して前記厚さ方向の前記主面が向く側に離間し、
    　前記第１端子部は、前記第１方向に延びる第１基部と、前記第１基部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記裏面が向く側に向けて延びる第１フランジ部と、を有し、
    　前記第２端子部は、前記第１方向に延びる第２基部と、前記第２基部の前記第１方向の前記一方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第２フランジ部と、を有し、
    　前記第１供給端子は、前記第１方向に延びる第３基部と、前記第３基部の前記第１方向の前記他方側における先端から、前記厚さ方向の前記裏面が向く側に向けて延びる第３フランジ部と、を有し、
    　前記第２供給端子は、前記第１方向に延びる第４基部と、前記第４基部の前記第１方向の前記他方側における先端から、前記厚さ方向の前記主面が向く側に向けて延びる第４フランジ部と、を有し、
    　前記第３フランジ部が前記第１フランジ部に突き合わされており、
    　前記第４フランジ部が前記第２フランジ部に突き合わされている、請求項１２に記載の半導体モジュール。
  14. 　前記第１フランジ部および前記第３フランジ部と、前記第２フランジ部および前記第４フランジ部とは、締結部材により各々が導通する状態で接合されている、請求項１３に記載の半導体モジュール。
  15. 　前記第１供給端子および前記第２供給端子に対して並列接続されたコンデンサをさらに備える、請求項２ないし１４のいずれかに記載の半導体モジュール。
  16. 　前記コンデンサに対して直列接続された抵抗器をさらに備える、請求項１５に記載の半導体モジュール。
  17. 　前記半導体装置は、前記裏面が露出されるように前記複数のスイッチング素子を覆う封止樹脂をさらに備え、
    　前記第１端子部、前記第２端子部および前記絶縁部材の各々の一部ずつが、前記封止樹脂に覆われている、請求項２ないし１６のいずれかに記載の半導体モジュール。
PCT/JP2019/019110 2018-06-11 2019-05-14 半導体モジュール WO2019239771A1 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN202410016150.5A CN117833610A (zh) 2018-06-11 2019-05-14 半导体模块
DE112019001335.1T DE112019001335T5 (de) 2018-06-11 2019-05-14 Halbleitermodul
US17/044,443 US11328985B2 (en) 2018-06-11 2019-05-14 Semiconductor module
CN201980039178.8A CN112352314B (zh) 2018-06-11 2019-05-14 半导体模块
DE212019000087.8U DE212019000087U1 (de) 2018-06-11 2019-05-14 Halbleitermodul
JP2020525353A JP7228587B2 (ja) 2018-06-11 2019-05-14 半導体モジュール
US17/721,869 US11664298B2 (en) 2018-06-11 2022-04-15 Semiconductor module
JP2023020125A JP7498814B2 (ja) 2018-06-11 2023-02-13 半導体モジュール
US18/302,699 US11923278B2 (en) 2018-06-11 2023-04-18 Semiconductor module
US18/432,614 US20240178110A1 (en) 2018-06-11 2024-02-05 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-110934 2018-06-11
JP2018110934 2018-06-11

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/044,443 A-371-Of-International US11328985B2 (en) 2018-06-11 2019-05-14 Semiconductor module
US17/721,869 Continuation US11664298B2 (en) 2018-06-11 2022-04-15 Semiconductor module

Publications (1)

Publication Number Publication Date
WO2019239771A1 true WO2019239771A1 (ja) 2019-12-19

Family

ID=68842159

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/019110 WO2019239771A1 (ja) 2018-06-11 2019-05-14 半導体モジュール

Country Status (5)

Country Link
US (4) US11328985B2 (ja)
JP (2) JP7228587B2 (ja)
CN (2) CN112352314B (ja)
DE (2) DE112019001335T5 (ja)
WO (1) WO2019239771A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7180812B1 (ja) 2022-06-09 2022-11-30 富士電機株式会社 電力変換装置
WO2024070384A1 (ja) * 2022-09-27 2024-04-04 ローム株式会社 パワーユニット

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD981356S1 (en) * 2020-01-28 2023-03-21 Rohm Co., Ltd. Semiconductor module
DE102020119169B4 (de) * 2020-07-21 2022-03-10 Danfoss Silicon Power Gmbh Schaltkomponenten

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153010A (ja) * 2012-01-24 2013-08-08 Denso Corp 半導体モジュール及び半導体装置
JP2014053516A (ja) * 2012-09-10 2014-03-20 Hitachi Automotive Systems Ltd パワー半導体モジュール
WO2015162712A1 (ja) * 2014-04-23 2015-10-29 株式会社日立製作所 半導体モジュールおよびそれを用いた電力変換器
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
US20180084661A1 (en) * 2016-09-19 2018-03-22 General Electric Company Electronic module assembly having low loop inductance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736850B2 (ja) 2006-02-28 2011-07-27 株式会社豊田自動織機 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP5506740B2 (ja) * 2011-05-31 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP2014187149A (ja) 2013-03-22 2014-10-02 Hitachi Automotive Systems Ltd パワーモジュール
JP2015130751A (ja) 2014-01-08 2015-07-16 三菱電機株式会社 電力変換装置
JP6361447B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
CN106856669B (zh) * 2015-05-29 2018-10-26 新电元工业株式会社 半导体装置及其制造方法
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153010A (ja) * 2012-01-24 2013-08-08 Denso Corp 半導体モジュール及び半導体装置
JP2014053516A (ja) * 2012-09-10 2014-03-20 Hitachi Automotive Systems Ltd パワー半導体モジュール
WO2015162712A1 (ja) * 2014-04-23 2015-10-29 株式会社日立製作所 半導体モジュールおよびそれを用いた電力変換器
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
US20180084661A1 (en) * 2016-09-19 2018-03-22 General Electric Company Electronic module assembly having low loop inductance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7180812B1 (ja) 2022-06-09 2022-11-30 富士電機株式会社 電力変換装置
JP2023180525A (ja) * 2022-06-09 2023-12-21 富士電機株式会社 電力変換装置
WO2024070384A1 (ja) * 2022-09-27 2024-04-04 ローム株式会社 パワーユニット

Also Published As

Publication number Publication date
DE112019001335T5 (de) 2020-11-26
US20220246507A1 (en) 2022-08-04
DE212019000087U1 (de) 2020-01-15
JPWO2019239771A1 (ja) 2021-07-08
US11923278B2 (en) 2024-03-05
CN112352314B (zh) 2023-11-28
JP2023062046A (ja) 2023-05-02
US20210098347A1 (en) 2021-04-01
CN112352314A (zh) 2021-02-09
US20240178110A1 (en) 2024-05-30
US11328985B2 (en) 2022-05-10
JP7498814B2 (ja) 2024-06-12
CN117833610A (zh) 2024-04-05
JP7228587B2 (ja) 2023-02-24
US20230275009A1 (en) 2023-08-31
US11664298B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
WO2019239771A1 (ja) 半導体モジュール
JP7267716B2 (ja) 半導体装置
JP2023089252A (ja) 半導体装置および車両
WO2018168924A1 (ja) 半導体装置
WO2020085377A1 (ja) 半導体装置
JP2020092108A (ja) 半導体装置
WO2020116116A1 (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
WO2019235146A1 (ja) 半導体モジュール
US11955440B2 (en) Semiconductor device with detection conductor
JP5880664B1 (ja) 半導体装置
US12002794B2 (en) Semiconductor device
WO2020218298A1 (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
WO2024111367A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
WO2022168618A1 (ja) 半導体装置
WO2023047890A1 (ja) 半導体モジュール
US20230132511A1 (en) Semiconductor device
WO2021153447A1 (ja) 半導体装置
JP2021040065A (ja) 半導体装置の実装構造
JP2020077762A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19819171

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020525353

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19819171

Country of ref document: EP

Kind code of ref document: A1