JP2013067857A - Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ - Google Patents

Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ Download PDF

Info

Publication number
JP2013067857A
JP2013067857A JP2012197037A JP2012197037A JP2013067857A JP 2013067857 A JP2013067857 A JP 2013067857A JP 2012197037 A JP2012197037 A JP 2012197037A JP 2012197037 A JP2012197037 A JP 2012197037A JP 2013067857 A JP2013067857 A JP 2013067857A
Authority
JP
Japan
Prior art keywords
film
alloy
target material
sputtering target
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012197037A
Other languages
English (en)
Inventor
Noriyuki Tatsumi
憲之 辰巳
Koshiro Ueda
孝史郎 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012197037A priority Critical patent/JP2013067857A/ja
Publication of JP2013067857A publication Critical patent/JP2013067857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】高いバリア性を有するＣｕ−Ｍｎ合金膜を形成する。
【解決手段】半導体素子の配線の形成に用いられるＣｕ−Ｍｎ合金スパッタリングターゲット材１０であって、濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなり、Ｃｕ−Ｍｎ合金の平均結晶粒径が１０μｍ以上５０μｍ以下である。
【選択図】図１

Description

本発明は、Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いて形成されたＣｕ−Ｍｎ合金膜を有する薄膜トランジスタ配線及び薄膜トランジスタに関する。
近年、液晶パネルの大画面化や高精細化が進んでいる。パネルメーカーでは、更なる臨場感を求めてスーパーハイビジョン（高画角化）や裸眼３Ｄパネルの実現を目指している。これにしたがい、液晶パネルに用いられる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）についても、現行のアモルファスシリコン（α−Ｓｉ）半導体を用いたものから、高移動度による高速動作が可能で、閾値電圧のバラツキが少なく、駆動電流均一性に優れた酸化物半導体を用いたＴＦＴの開発が、急ピッチで進められている。酸化物半導体としては、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ：以下、ＩＧＺＯとも記載する）や酸化亜鉛（ＺｎＯ）等の材料の研究が進められており、これらの材質に適した配線電極材料の検討が必要となっている。
配線電極材料について、α−Ｓｉ系ＴＦＴの例でその動向をみると、動作速度を高速化するため、従来のアルミニウム（Ａｌ）配線よりも低抵抗の銅（Ｃｕ）配線への切り替えが進んでいる。一方で、Ａｌ配線やＣｕ配線等のメタル配線とα−Ｓｉ半導体との界面には、拡散バリア膜となるモリブデン（Ｍｏ）膜やチタン（Ｔｉ）膜が使用されてきたが、ＭｏやＴｉには材料コストが高いという課題があった。そこで、液晶パネルの製造コスト低減のため、代替となる合金や製造プロセスが検討されている。
例えば特許文献１，２及び非特許文献１には、銅−マンガン（Ｃｕ−Ｍｎ）合金をα−Ｓｉ系ＴＦＴの全ての電極（ソース−ドレイン及びゲート）に適用することが開示され、その有効性が実証されている。
また、非特許文献２には、テトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤ（Chemical Vapor Deposition）により成膜した酸化シリコン（ＳｉＯ2）膜上に、スパッタリングにより成膜したＣｕ−Ｍｎ合金膜について開示されている。係る構成においては、熱処理によりＣｕ−Ｍｎ合金膜中のＭｎがＳｉＯ2膜の界面に移動し、ＳｉＯ2膜から拡散した酸素（Ｏ）と反応してＭｎの酸化膜からなる拡散バリア膜が形成される。非特許文献２では、拡散バリア膜の形成にあたり、熱処理温度、熱処理時間及びＭｎの濃度と、拡散バリア膜の厚さとの関係について検討しており、これによれば、Ｍｎの濃度が高いほど拡散バリア膜の厚さが増加し、３０原子％以上の添加量で拡散バリア膜の成長が飽和する。係る結果については、合金の融点が低下していく間は添加元素の拡散係数が増加するという一般的な傾向に一致するとの考察がなされている。Ｃｕ−Ｍｎ合金の融点は、Ｍｎ濃度が３０原子％付近で最小を示す。したがって、Ｍｎの濃度が３０原子％まではＣｕ−Ｍｎ合金膜中のＭｎの拡散係数は増加し、拡散バリア膜の成長が促進される。一方、Ｍｎの濃度が３０原子％を超えると、添加元素の供給量が充分であってもＭｎの拡散係数は減少傾向となり、拡散バリア膜の成長が飽和する。
また、非特許文献３には、Ｃｕ−４原子％Ｍｎ合金膜をＩＧＺＯ系ＴＦＴに採用し、良好な結果が得られた旨が開示されている。すなわち、ＩＧＺＯ膜上に、スパッタリングによりＣｕ−４原子％Ｍｎ合金膜を成膜し、一般的なＴＦＴの製造プロセス温度に近い２５０℃で熱処理を行う。これにより、合金膜の界面に酸化マンガン（ＭｎＯｘ）膜を形成し、合金膜中のＣｕがＩＧＺＯ膜中へ拡散することを抑制する。非特許文献３によれば、係る積層膜においては良好なオーミック特性が得られ、接触抵抗が１０-4Ωｃｍと充分低い値が得られたとある。また、電極の加工性についても、ウェットエッチングにより良好な結果が得られている。具体的には、硝酸系のエッチャントを使用しており、Ｃｕ−４原子％Ｍｎ合金膜とＩＧＺＯ膜とのエッチングレートの選択比は１０：１であるとされている。
特開２０１０−０５０１１２号公報 特開２００８−２６１８９５号公報
大西 順雄、外１名、"大型ＴＦＴ液晶パネルのゲート電極とソース・ドレイン電極を共にＣｕ配線にするＣｕ−Ｍｎ合金プロセス技術を東北大が開発≪訂正あり≫"、［online］、２００８年９月９日、日経ＢＰ社「Tech-On!」、［２０１１年５月１１日検索］、インターネット＜URL：http://techon.nikkeibp.co.jp/article/NEWS/20080909/157714＞ M.Haneda, J.Iijima, and J.koike,"Growth behavior of self-formed barrier at Cu-Mn/SiO2 interface at 250-450℃,"APPLIED PHYSICS LETTERS 90.252107(2007) Pilsang Yun, Junichi Koike,"Microstructure Analysis and Electrical Properties of Cu-Mn Electrode for Back-Channel Etching a-IGZO TFT,"17th International Display Workshops(IDW'10),pp.1873-1876
本発明者等は、上記の非特許文献３の結果を検証すべく、上記に倣ってＩＧＺＯ系ＴＦＴを製作した。電極構造は、低抵抗の純Ｃｕ膜をＣｕ−Ｍｎ合金のバリア膜で挟んだＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ構造のスパッタリング積層膜とした。また、ソース−ドレイン電極上にはＳｉＯ2膜からなる保護膜を形成した。その結果、充分な拡散バリア性が得られた非特許文献３と異なり、ＩＧＺＯ膜中へのＣｕの拡散が原因と思われる素子特性のバラツキがみられた。また、ＳｉＯ2保護膜を形成する際の純Ｃｕ膜の酸化が原因と思われる配線の抵抗値の上昇がみられ、耐酸化性も不充分であった。係る結果から、より高い拡散バリア性及び酸化バリア性（耐酸化性）を有するＣｕ−Ｍｎ合金膜を得ることが急務の課題である。
本発明の目的は、高いバリア性を有するＣｕ−Ｍｎ合金膜を形成することができるＣｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタを提供することである。
本発明の第１の態様によれば、半導体素子の配線の形成に用いられるＣｕ−Ｍｎ合金スパッタリングターゲット材であって、濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなり、前記Ｃｕ−Ｍｎ合金の平均結晶粒径が１０μｍ以上５０μｍ以下であるＣｕ−Ｍｎ合金スパッタリングターゲット材が提供される。
本発明の第２の態様によれば、Ｃｕ−Ｍｎ合金膜と、純Ｃｕ膜と、Ｃｕ−Ｍｎ合金膜と、がこの順に形成された積層構造を基板上に有し、前記Ｃｕ−Ｍｎ合金膜の少なくとも一方は、第１の態様に記載のＣｕ−Ｍｎ合金スパッタリングターゲット材を用いて形成され、濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなる薄膜トランジスタ配線が提供される。
本発明の第３の態様によれば、前記Ｍｎの濃度が８原子％以上３０原子％以下である前記Ｃｕ−Ｍｎ合金膜中の前記Ｍｎの濃度の標準偏差が０．０５原子％未満である第２の態様に記載の薄膜トランジスタ配線が提供される。
本発明の第４の態様によれば、第２又は第３の態様に記載の薄膜トランジスタ配線が、ＩｎＧａＺｎＯ膜から構成される酸化物半導体を介して前記基板上に形成されている薄膜トランジスタが提供される。
本発明によれば、高いバリア性を有するＣｕ−Ｍｎ合金膜を形成することができる。
本発明の一実施形態に係るＣｕ−Ｍｎ合金スパッタリングターゲット材が装着されたスパッタリング装置の縦断面図である。 本発明の一実施形態に係る薄膜トランジスタの概略断面図である。 本発明の実施例１〜１２及び比較例１〜７に係る評価サンプルの説明図であって、（ａ）はＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜がブロック状に複数個形成された評価サンプルの平面図であり、（ｂ）はＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜の１ブロックを示す斜視図である。 本発明の実施例１〜１２及び比較例１〜７に係る評価サンプルのシート抵抗を示すグラフである。 本発明の実施例１，４，７，１０及び１２〜１５並びに比較例８〜１７に係る評価サンプルの平面図である。
上述のように、非特許文献３にしたがって、スパッタリングにより形成されるＣｕ−Ｍｎ合金膜を含む配線をＩＧＺＯ系ＴＦＴに適用したところ、ＩＧＺＯ膜に対して充分な拡散バリア性が得られなかった。つまり、ＴＦＴ基板内の領域によってはＣｕ−Ｍｎ合金膜中のＣｕがＩＧＺＯ膜中に拡散してしまい、素子特性にバラツキが生じてしまった。また、配線上にＳｉＯ2膜からなる保護膜を形成する際、Ｃｕ−Ｍｎ合金膜の下層の純Ｃｕ膜に対して充分な酸化バリア性（耐酸化性）が得られず、純Ｃｕ膜が酸化されて配線の抵抗値が上がってしまった。
本発明者等は、ＴＦＴ基板内で素子特性にバラツキがあったことから、拡散バリア性の不足はＣｕ−Ｍｎ合金膜中の基板内でのＭｎの濃度ムラによるものと推測した。つまり、ＩＧＺＯ膜上のＣｕ−Ｍｎ合金膜に熱処理を施してＭｎＯｘを形成する際、ＴＦＴ基板内のＭｎの濃度の低い部分ではＭｎＯｘが形成されるまでにＣｕがＩＧＺＯ膜中に拡散してしまうと考えた。また、酸化バリア性が不足していることから、Ｃｕ−Ｍｎ合金膜中のＭｎの濃度の適正化が必要であると考えた。
係る考察を基に、本発明者等は、Ｃｕ−Ｍｎ合金膜のＩＧＺＯ膜に対する拡散バリア性及び純Ｃｕ膜に対する酸化バリア性を向上させるべく、Ｃｕ−Ｍｎ合金膜の形成に用いるスパッタリングターゲット材の組成及び結晶構造等の諸特性を検討することから開始し、鋭意研究を重ねた。その結果、Ｃｕ−Ｍｎ合金スパッタリングターゲット材中の結晶粒径と、これを用いて成膜されたＣｕ−Ｍｎ合金膜中のＭｎの濃度ムラとの間には、相関関係があることを見いだした。また、充分な酸化バリア性を得るために必要なＭｎの濃度の適正値についても知見を得た。
本発明は、発明者等が見いだした上記知見に基づくものである。
＜本発明の一実施形態＞
（１）Ｃｕ−Ｍｎ合金スパッタリングターゲット材
以下に、本発明の一実施形態に係る銅−マンガン（Ｃｕ−Ｍｎ）合金スパッタリングターゲット材１０（後述の図１を参照）について説明する。Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０は、例えば所定の外径と厚さとを備える円板型に形成され、各種半導体素子の配線の形成等に用いられるよう構成される。
Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を構成するＣｕ−Ｍｎ合金は、純度が共に３Ｎ（９９．９％）以上の無酸素銅（ＯＦＣ：Oxygen-Free Copper）と純マンガン（Ｍｎ）とが所定比率で配合された合金である。すなわち、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０は、例えば濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなる。
上記所定濃度のＭｎを含むＣｕ−Ｍｎ合金スパッタリングターゲット材１０を用いると、係る濃度と略同等の濃度のＭｎを含むＣｕ−Ｍｎ合金膜が成膜される。Ｃｕ−Ｍｎ合金膜中のＭｎの濃度が上記所定値以上、つまり、例えば８％以上となることで、例えば後述するＴＦＴ配線の積層構造において、Ｃｕ−Ｍｎ合金膜の下層となる純Ｃｕ膜等に対して充分な酸化バリア性を得ることができる。また、Ｃｕ−Ｍｎ合金膜中のＭｎの濃度が上記所定値以下、つまり、例えば３０％以下となることで、例えば上記積層構造において、ＩＧＺＯ膜や純Ｃｕ膜等のＣｕ−Ｍｎ合金膜と接する膜中にＭｎが拡散することを抑制できる。
また、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を構成するＣｕ−Ｍｎ合金は、その平均結晶粒径が例えば１０μｍ以上５０μｍ以下に調整されている。
本発明者等が見いだした上述の結晶粒径とＭｎの濃度ムラとの相関関係によれば、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０中の結晶粒径が微細になるほど、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を用いて成膜したＣｕ−Ｍｎ合金膜中のＭｎの濃度ムラが低減し、ＴＦＴ基板面内のＭｎの濃度の均一性が向上する。よって、上記のように、平均結晶粒径を例えば５０μｍ以下とすることで、より均一なＣｕ−Ｍｎ合金膜を形成することができ、素子特性のバラツキを低減することができる。
以上のようにＣｕ−Ｍｎ合金スパッタリングターゲット材１０を構成することで、係るＣｕ−Ｍｎ合金スパッタリングターゲット材１０を用いて、高い拡散バリア性及び酸化バリア性を有するＣｕ−Ｍｎ合金膜を形成することができる。
Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を構成するＣｕ−Ｍｎ合金は、上述のＴＦＴで拡散バリア膜として用いられるＭｏやＴｉ等に比べて材料コストが安い。上記構成により、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０をＴＦＴの製造に好適に適用することができ、例えばバリア膜等をＣｕ−Ｍｎ合金膜から構成することができるので、ＴＦＴや液晶パネルの製造コストの大幅な低減を図ることができる。
（２）Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法
次に、本発明の一実施形態に係るＣｕ−Ｍｎ合金スパッタリングターゲット材１０の製造方法について説明する。
まず、純度が共に３Ｎ（９９．９％）以上の無酸素銅と純Ｍｎとを所定比率で配合し、例えば１１００℃以上１２００℃以下の温度で溶解し鋳造して、例えば濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金のインゴットを形成する。
次に、このインゴットを例えば８００℃以上９００℃以下の温度で熱間鍛造した後、例えば５０％以上７０％以下の加工度となるよう冷間圧延を行う。ここで、加工度とは、圧延によるインゴットの厚さの減少率（（圧延後のインゴットの厚さ／圧延前のインゴットの厚さ）×１００（％））である。
続いて、冷間圧延後のインゴットに対し、７００℃以上９００℃以下の温度で熱処理を施し、インゴットを構成するＣｕ−Ｍｎ合金の再結晶化を図る。
ここで、冷間圧延の加工度と、その後の熱処理の温度とを所定の組み合わせとすることで、Ｃｕ−Ｍｎ合金中の結晶粒径を調整することができる。このとき、熱処理の温度が高いと結晶粒径が粗大化する。具体的には、冷間圧延の加工度と熱処理の温度との組み合わせを上記のそれぞれの範囲内から選択し、例えば１０μｍ以上５０μｍ以下の微細結晶粒からなるＣｕ−Ｍｎ合金を得る。
その後、上記所定の結晶構造となったインゴットに鏡面研磨等の機械加工を施して、例えば所定の外径及び厚さを備える円板型に成形する。
以上により、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０が製造される。
（３）Ｃｕ−Ｍｎ合金スパッタリングターゲット材を用いた成膜方法
次に、本発明の一実施形態に係るＣｕ−Ｍｎ合金スパッタリングターゲット材１０を用いたスパッタリングにより、Ｃｕ−Ｍｎ合金膜を成膜する方法について、図１を用いて説明する。
図１は、本発明の一実施形態に係るＣｕ−Ｍｎ合金スパッタリングターゲット材１０が装着されたスパッタリング装置２０の縦断面図である。なお、図１に示すスパッタリング装置２０はあくまでも一例であって、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０は、この他、種々のタイプのスパッタリング装置に装着して用いることができる。
図１に示すように、スパッタリング装置２０は、真空チャンバ２１を備えている。真空チャンバ２１内の上部には基板保持部２２ｓが設けられ、成膜対象となる基板Ｓが、成膜される面を下方に向けて保持される。真空チャンバ２１内の底部にはターゲット保持部２２ｔが設けられ、例えばＣｕ−Ｍｎ合金スパッタリングターゲット材１０が、基板Ｓの被成膜面と対向するよう、スパッタ面を上方に向けて保持される。なお、スパッタリング装置２０内に複数の基板Ｓを保持して、これら基板Ｓを一括処理、或いは連続処理してもよい。
また、真空チャンバ２１の一方の壁面にはガス供給管２３ｆが接続され、ガス供給管２３ｆと対向する他方の壁面にはガス排気管２３ｖが接続されている。ガス供給管２３ｆには、アルゴン（Ａｒ）ガス等の不活性ガスを真空チャンバ２１内に供給する図示しないガス供給系が接続されている。ガス排気管２３ｖには、Ａｒガス等の真空チャンバ２１内の雰囲気を排気する図示しないガス排気系が接続されている。
係るスパッタリング装置２０にて基板Ｓへの成膜を行う際は、Ａｒガス等を真空チャンバ２１内に供給し、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０にアース接続し、基板Ｓに正の高電圧が印加されるよう、真空チャンバ２１に対してＤＣ放電電力を投入する。
これにより、主にＣｕ−Ｍｎ合金スパッタリングターゲット材１０と基板Ｓとの間にプラズマが生成され、プラスのアルゴン（Ａｒ+）イオンＧが、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０のスパッタ面に衝突する。Ａｒ+イオンＧの衝突により、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０から叩き出されたＣｕ及びＭｎのスパッタ粒子Ｐが基板Ｓの被成膜面へと堆積されていき、基板Ｓ上には、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０と略同等のＭｎの濃度を有するＣｕ−Ｍｎ合金膜Ｍが形成される。すなわち、Ｃｕ−Ｍｎ合金膜Ｍは、例えば濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含む。
また、このとき、上述したように、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０中の平均結晶粒径は１０μｍ以上５０μｍ以下と微細であるので、Ｃｕ−Ｍｎ合金膜Ｍ中のＭｎの濃度の標準偏差が例えば０．０５原子％未満と、Ｍｎの濃度ムラが少なく良好な均一性を有するＣｕ−Ｍｎ合金膜Ｍが形成される。本発明者等によれば、ときにプラズマに異常放電を生じさせる粗大な結晶粒とは異なり、微細結晶粒にはプラズマの安定性を阻害する要因が少ない。よって、より安定した均一なプラズマが保たれることで、形成されるＣｕ−Ｍｎ合金膜Ｍ中のＭｎの濃度の均一性が向上するものと推察される。
以上、本実施形態によれば、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を用い、高い拡散バリア性及び酸化バリア性を有するＣｕ−Ｍｎ合金膜を形成することができる。このようにＣｕ−Ｍｎ合金膜Ｍが形成された基板Ｓは、例えば所望の配線パターンにＣｕ−Ｍｎ合金膜Ｍをパターニングして配線が形成された後、ＴＦＴをはじめとする各種の半導体素子として利用される。
（４）薄膜トランジスタの構造
Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を用いて形成したＣｕ−Ｍｎ合金膜は、上述のように、例えばＩｎＧａＺｎＯより構成されるＩＧＺＯ膜を備える薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）配線として適用することが可能である。以下に、その一例として、薄膜トランジスタとしてのＩＧＺＯ系ＴＦＴ３０の構造について、図２を用いて説明する。図２は、本実施形態に係るＩＧＺＯ系ＴＦＴ３０の概略断面図である。
図２に示すように、ＩＧＺＯ系ＴＦＴ３０は、例えばガラス基板３１と、ガラス基板３１上に形成されたゲート電極３２と、ゲート電極３２上のソース電極３５Ｓ及びドレイン電極３５Ｄ（以下、ソース−ドレイン電極３５Ｓ，３５Ｄともいう）と、を備える。これらの電極３２，３５Ｓ，３５Ｄは例えば素子ごとに形成され、ガラス基板３１は例えば素子ごとに矩形形状等に切り出されている。或いは、ガラス基板３１は、複数のＩＧＺＯ系ＴＦＴ３０がアレイ状に配列されて切り出されていてもよい。
ゲート電極３２には、例えば図示しないゲート配線が接続され、ゲート電極３２上には、ゲート絶縁膜３３を介して、所定パターンに成形された酸化物半導体としてのチャネル部３４が形成されている。ゲート絶縁膜３３は、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ2）等からなる。また、チャネル部３４は、例えばＩｎＧａＺｎＯ4を原料として、スパッタリング等により形成された酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ：ＩＧＺＯ）膜からなる。
チャネル部３４上には、チャネル部３４が備えるバックチャネル３４ｂを挟んで所定パターンに成形されたソース−ドレイン電極３５Ｓ，３５Ｄが形成されている。ソース−ドレイン電極３５Ｓ，３５Ｄには、図示しないソース−ドレイン配線が接続されている。ソース−ドレイン配線には、外部と電気信号をやり取りする図示しない電極パッドが形成されている。
主に、ソース−ドレイン電極３５Ｓ，３５Ｄ、ソース−ドレイン配線、及び電極パッド等により、本実施形態に係る薄膜トランジスタ（ＴＦＴ）配線が構成される。
ソース−ドレイン電極３５Ｓ，３５Ｄを含むＴＦＴ配線は、ガラス基板３１側から順に、Ｃｕ−Ｍｎ合金膜としての下部バリア膜３５ｂと、純Ｃｕ膜としての中間膜３５ｍと、Ｃｕ−Ｍｎ合金膜としての上部バリア膜３５ｔと、がこの順に積層された積層構造を有する。
下部バリア膜３５ｂ及び上部バリア膜３５ｔは、いずれか一方あるいは両方が上述のＣｕ−Ｍｎ合金スパッタターゲット材１０を用いて形成され、例えば濃度が８原子％以上３０原子％以下、係る濃度の標準偏差が例えば０．０５原子％未満のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなる。また、下部バリア膜３５ｂ及び上部バリア膜３５ｔは、例えば膜厚が５０ｎｍ以上１００ｎｍ以下に形成されている。
中間膜３５ｍは、例えば純度が３Ｎ（９９．９％）以上の無酸素銅を原料として、スパッタリング等により形成された純Ｃｕからなる。また、中間膜３５ｍは、例えば膜厚が２００ｎｍ以上３００ｎｍ以下に形成されている。
このように、低抵抗の純Ｃｕからなる中間膜３５ｍを、Ｃｕ−Ｍｎ合金からなるバリア膜３５ｂ，３５ｔで挟んだ構造とすることで、ソース−ドレイン電極３５Ｓ，３５ＤやＴＦＴ配線の抵抗を抑えることができる。また、形成したＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜に熱処理を施すことで、チャネル部３４と下部バリア膜３５ｂとの界面（ＩＧＺＯ膜／Ｃｕ−Ｍｎ合金膜）に酸化マンガン（ＭｎＯｘ）膜が形成され、例えば下部バリア膜３５ｂの拡散バリア性を高めることができる。
また、ガラス基板３１上の略全面には、ソース−ドレイン電極３５Ｓ，３５Ｄ及び露出したバックチャネル３４ｂを覆って保護膜３６が形成されている。
保護膜３６は、例えばプラズマＣＶＤ等により形成されたＳｉＯ2からなり、例えば、一酸化二窒素（Ｎ2Ｏ）ガス等の酸化ガスと、水素（Ｈ2）及び水素バランスとしてモノシラン（ＳｉＨ4）ガスを用いて成膜する。
ここで、予めＮ2Ｏガスのみのプラズマ照射による前処理を施し、チャネル部３４のＩＧＺＯ膜中の酸素を飽和させた後、Ｎ2ＯとＳｉＨ4／Ｈ2ガスによるＳｉＯ2膜を生成することにより、チャネル部３４のＩＧＺＯ膜中の酸素欠損量を良好な半導体特性を得るための適度なものとすることができる。
しかしながら、上記手法による保護膜３６の形成時には、ソース−ドレイン電極３５Ｓ，３５Ｄ等の配線も酸化雰囲気に曝されることとなる。このため、上述のように、非特許文献３の記載に基づき製作したＩＧＺＯ系ＴＦＴにおいては、純Ｃｕからなる中間膜の酸化が原因とみられる配線の抵抗値の上昇が生じてしまった。
そこで、本実施形態では、上部バリア膜３５ｔや下部バリア膜３５ｂのＭｎの濃度を例えば８原子％以上としている。これにより、例えば上部バリア膜３５ｔの酸化バリア性（耐酸化性）が向上し、Ｎ2Ｏガスのプラズマ等の酸化雰囲気中で、下層である中間膜３５ｍを構成する純Ｃｕの酸化を抑制することができる。
また、本実施形態では、上部バリア膜３５ｔや下部バリア膜３５ｂのＭｎの濃度を例えば３０原子％以下としている。これにより、チャネル部３４を構成するＩＧＺＯ膜や、純Ｃｕ膜としての中間膜３５ｍ等、バリア膜３５ｔ，３５ｂと接する膜へのＭｎの拡散を抑制することができる。
また、本実施形態では、上部バリア膜３５ｔや下部バリア膜３５ｂの形成に用いるＣｕ−Ｍｎ合金スパッタリングターゲット材１０は、例えば平均結晶粒径が１０μｍ以上５０μｍ以下のＣｕ−Ｍｎ合金からなる。これにより、例えば下部バリア膜３５ｂ中のＭｎの濃度の均一性が向上し、ガラス基板３１上の略全面において下部バリア膜３５ｂの拡散バリア性が向上する。すなわち、熱処理によりＭｎＯｘ膜を形成する際、下部バリア膜３５ｂの下層のチャネル部３４へのＣｕの拡散をガラス基板３１上の略全面において抑制することができる。よって、ＩＧＺＯ系ＴＦＴ３０の素子特性のバラツキを低減することができ、ＩＧＺＯ系ＴＦＴ３０や液晶パネルの製造歩留まりを向上させることができる。
なお、Ｃｕ−Ｍｎ合金スパッタリングターゲット材１０を用いて形成可能なＴＦＴの構成は、上記に記載のものに限られない。例えば、上記とは異なる膜構成を有するＩＧＺＯ系ＴＦＴや、ＺｎＯ系ＴＦＴ、或いはα−Ｓｉ系ＴＦＴ等にもＣｕ−Ｍｎ合金スパッタリングターゲット材１０を用いることができる。また、ＴＦＴのみならず、Ｓｉ太陽電池素子等のＳｉ半導体を用いた各種の半導体素子にＣｕ−Ｍｎ合金スパッタリングターゲット材１０を適用可能である。
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明の実施例に係るＣｕ−Ｍｎ合金膜における酸化バリア性及び拡散バリア性の評価結果について、以下に説明する。
（１）酸化バリア性の評価
以下の表１を参照しながら、酸化バリア性の評価に係る実施例１〜１２について比較例１〜７と共に説明する。
Figure 2013067857
（評価サンプルの製作）
まず、図３に示す実施例１〜１２及び比較例１〜７に係る評価サンプルを以下の手順で製作した。図３は、実施例１〜１２及び比較例１〜７に係る評価サンプルの説明図であって、（ａ）はＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜がブロック状に複数個形成された評価サンプルの平面図であり、（ｂ）はＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜の１ブロックを示す斜視図である。
５０ｍｍ角のガラス基板５１上に、ＩｎＧａＺｎＯ4スパッタリングターゲット材を用い、スパッタリングにより３０ｎｍの厚さにＩＧＺＯ膜５４を形成した。
次に、３ｍｍ角の開口部を２ｍｍ間隔で１００マス（縦１０マス×横１０マス）有するメタルマスク（図示せず）を、ＩＧＺＯ膜５４の形成されたガラス基板５１上に保持した状態で、Ｃｕ−Ｍｎ合金膜５５ｂ、純Ｃｕ膜５５ｍ、Ｃｕ−Ｍｎ合金膜５５ｔをこの順に積層し、Ｃｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜を３ｍｍ角のブロック状に１００個、ＩＧＺＯ膜５４上に形成した。
上下のＣｕ−Ｍｎ合金膜５５ｔ，５５ｂはいずれも、純度が共に３Ｎの無酸素銅及び純Ｍｎを原料として、上述の実施形態と略同様の手順で製作された外径が１００ｍｍ、厚さが５ｍｍの円板型のＣｕ−Ｍｎ合金スパッタリングターゲット材を用い、上述の実施形態と同様の手法のスパッタリングにより５０ｎｍの厚さに形成した。ただし、表１に示すように、実施例１〜１２及び比較例１〜７に係る評価サンプルごとに、Ｍｎの濃度及びＣｕ−Ｍｎ合金中の平均結晶粒径が異なるＣｕ−Ｍｎ合金スパッタリングターゲット材を用意し、これを用いて各評価サンプルの成膜を行った。
Ｃｕ−Ｍｎ合金中の上記平均結晶粒径は、上述のように、インゴットの冷間圧延時の加工度と、その後の熱処理時の温度とを適宜、所定の組み合わせとすることで調整した。具体例を挙げると、Ｍｎの濃度が１３．９原子％に調整された実施例４においては、加工度を５５％とし熱処理の温度を７５０℃として、４０μｍの平均結晶粒径を得た。
純Ｃｕ膜５５ｍは、純度が３Ｎの無酸素銅スパッタリングターゲット材を用い、スパッタリングにより３００ｎｍの厚さに形成した。ＩＧＺＯ膜５４を含む各膜のスパッタリング時の成膜条件を表２に示す。
Figure 2013067857
次に、ＣＶＤ装置を用い、図３に示す評価サンプルそれぞれをＮ2Ｏガスのプラズマに曝した。このとき、３０ｎｍの厚さのＩＧＺＯ膜中に酸素を十分飽和させるため、Ｎ2Ｏガスのプラズマによる曝露時間を１分間とした。その他のプラズマ条件を表３に示す。
Figure 2013067857
（シート抵抗の測定）
続いて、上記のように製作した実施例１〜１２及び比較例１〜７に係る評価サンプルそれぞれについて、各評価サンプルが備えるＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜のシート抵抗を測定した。測定方法には、３ｍｍ角の各積層膜の４隅付近に電極の針を当てて行うファン・デル・パウ（van der Pauw）法を用いた。測定結果を上記の表１に示す。また、表１に示す測定結果をグラフ化したものを図４に示す。図４は、Ｃｕ−Ｍｎ合金スパッタリングターゲット材中に含まれるＭｎの濃度と、これにより形成されるＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜のシート抵抗との関係を示すグラフである。図４の横軸はＣｕ−Ｍｎ合金スパッタリングターゲット材中に含まれるＭｎの濃度（原子％）であり、縦軸は対応するＣｕ−Ｍｎ／Ｃｕ／Ｃｕ−Ｍｎ積層膜のシート抵抗（ｍΩ／□）である。
表１及び図４に示すように、Ｃｕ−Ｍｎ合金スパッタリングターゲット材中のＭｎの濃度が、実施例１〜１２のように８原子％以上３０原子％以下の範囲内では、形成される積層膜のシート抵抗は略７０ｍΩ／□の一定値を示した。しかし、比較例１及び２のように、Ｍｎの濃度が８原子％未満では、シート抵抗が急激に上昇した。また、比較例３〜７のように、Ｍｎの濃度が３０原子％を超えた場合もシート抵抗の上昇がみられた。
Ｍｎの濃度が８原子％未満におけるこのようなシート抵抗の上昇は、形成されるＣｕ−Ｍｎ合金膜５５ｔの酸化バリア性が低く、純Ｃｕ膜５５ｍが酸化して高抵抗化してしまったことによると考えられる。また、Ｍｎの濃度が３０原子％を超えた場合のシート抵抗の上昇は、Ｃｕ−Ｍｎ合金膜５５ｔ，５５ｂ中のＭｎが純Ｃｕ膜５５ｍ中へ拡散して、純Ｃｕ膜５５ｍが高抵抗化してしまったことによると考えられる。係るＭｎの拡散は、下層のＩＧＺＯ膜５４に対しても起こっていると考えられる。
以上の結果から、Ｃｕ−Ｍｎ合金スパッタリングターゲット材を構成するＣｕ−Ｍｎ合金が、８原子％以上３０原子％以下のＭｎの濃度を有していれば、良好な酸化バリア性を備えるＣｕ−Ｍｎ合金膜を形成できることが分かった。
（２）拡散バリア性の評価
次に、以下の表４を参照しながら、拡散バリア性の評価に係る実施例１，４，７，１０及び１２〜１５について比較例８〜１７と共に説明する。
Figure 2013067857
（評価サンプルの製作）
まず、図５に示す実施例１，４，７，１０及び１２〜１５並びに比較例８〜１７に係る評価サンプルを以下の手順で製作した。図５は、実施例１，４，７，１０及び１２〜１５並びに比較例８〜１７に係る評価サンプルの平面図である。
３ｍｍ角の開口部を２ｍｍ間隔で１００マス（縦１０マス×横１０マス）有するメタルマスク（図示せず）を、５０ｍｍ角のガラス基板６１上に保持した状態で、Ｃｕ−Ｍｎ合金膜６５をガラス基板６１上に直接成膜し、Ｃｕ−Ｍｎ合金の単膜を３ｍｍ角のブロック状に１００個、形成した。
Ｃｕ−Ｍｎ合金膜６５は、上記酸化バリア性の評価時と同様の原料及び手順で製作された外径が１００ｍｍ、厚さが５ｍｍの円板型のＣｕ−Ｍｎ合金スパッタリングターゲット材を用い、上記表２のＣｕ−Ｍｎ合金膜と同一条件のスパッタリングにより、膜厚のみ上記と異なる５００ｎｍの厚さに形成した。ただし、表４に示すように、実施例１，４，７，１０及び１２〜１５並びに比較例８〜１７に係る評価サンプルごとに、Ｍｎの濃度及びＣｕ−Ｍｎ合金中の平均結晶粒径が異なるＣｕ−Ｍｎ合金スパッタリングターゲット材を用意し、これを用いて各評価サンプルの成膜を行った。
このうち、実施例１，４，７，１０及び１２については、上述の酸化バリア性の評価において、これらと番号の重複する実施例と同様の条件で製作されたＣｕ−Ｍｎ合金スパッタリングターゲット材を用いて成膜した。すなわち、上記と同様、Ｍｎの濃度が１３．９原子％の実施例４においては、加工度を５５％とし熱処理の温度を７５０℃として、４０μｍの平均結晶粒径を得た。
また、比較例８〜１７については、それぞれが実施例１，４，７，１０及び１２〜１５のいずれかと同等のＭｎの濃度を備え、平均結晶粒径については所定値から外れる値となるＣｕ−Ｍｎ合金スパッタリングターゲット材を用いて成膜した。具体例を挙げると、実施例４と同等の１３．９原子％のＭｎの濃度を備える比較例１１においては、加工度を５５％とし熱処理の温度を８７０℃として、７０μｍの平均結晶粒径を得た。
（Ｍｎの濃度の測定）
続いて、上記のように製作した実施例１，４，７，１０及び１２〜１５並びに比較例８〜１７に係る評価サンプルそれぞれについて、各評価サンプルが備えるＣｕ−Ｍｎ合金膜６５のＭｎの濃度を１００ブロック全てについて測定し、Ｍｎの濃度の平均値及び標準偏差を求めた。測定方法には、エネルギー分散型Ｘ線分光法（Energy-Dispersive X-ray spectroscopy）を用いた。測定結果を上記の表４に示す。
表４に示すように、平均結晶粒径が５０μｍ以下のＣｕ−Ｍｎ合金スパッタリングターゲット材を用いてＣｕ−Ｍｎ合金膜６５を形成した評価サンプルでは、Ｃｕ−Ｍｎ合金膜６５中のＭｎの濃度の標準偏差は概ね０．０５原子％より小さいという結果であった。また、平均結晶粒径が微細であるほど膜中のＭｎの濃度の標準偏差は小さかった。
標準偏差σに対し、統計学上、測定値の９９．７％が含まれるとされる平均値±３σの範囲でみると、本実施例においては、平均結晶粒径が５０μｍ以下で３σは±０．１５原子％未満となっており、充分に小さなバラツキといえる。
以上の結果から、Ｃｕ−Ｍｎ合金スパッタリングターゲット材を構成するＣｕ−Ｍｎ合金が、１０μｍ以上５０μｍ以下の平均結晶粒径を有していれば、Ｍｎの濃度の均一性が良好なＣｕ−Ｍｎ合金膜を形成でき、Ｃｕ−Ｍｎ合金膜の略全域において良好な拡散バリア性が得られることが分かった。
１０ Ｃｕ−Ｍｎ合金スパッタリングターゲット材
２０ スパッタリング装置
３０ ＩＧＺＯ系ＴＦＴ（薄膜トランジスタ）
３１ ガラス基板
３２ ゲート電極
３３ ゲート絶縁膜
３４ チャネル部（酸化物半導体）
３５ｂ 下部バリア膜（Ｃｕ−Ｍｎ合金膜）
３５Ｄ ドレイン電極
３５ｍ 中間膜（純Ｃｕ膜）
３５Ｓ ソース電極
３５ｔ 上部バリア膜（Ｃｕ−Ｍｎ合金膜）
３６ 保護膜

Claims (4)

  1. 半導体素子の配線の形成に用いられるＣｕ−Ｍｎ合金スパッタリングターゲット材であって、
    濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなり、
    前記Ｃｕ−Ｍｎ合金の平均結晶粒径が１０μｍ以上５０μｍ以下である
    ことを特徴とするＣｕ−Ｍｎ合金スパッタリングターゲット材。
  2. Ｃｕ−Ｍｎ合金膜と、純Ｃｕ膜と、Ｃｕ−Ｍｎ合金膜と、がこの順に形成された積層構造を基板上に有し、
    前記Ｃｕ−Ｍｎ合金膜の少なくとも一方は、
    請求項１に記載のＣｕ−Ｍｎ合金スパッタリングターゲット材を用いて形成され、
    濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなる
    ことを特徴とする薄膜トランジスタ配線。
  3. 前記Ｍｎの濃度が８原子％以上３０原子％以下である前記Ｃｕ−Ｍｎ合金膜中の前記Ｍｎの濃度の標準偏差が０．０５原子％未満である
    ことを特徴とする請求項２に記載の薄膜トランジスタ配線。
  4. 請求項２又は３に記載の薄膜トランジスタ配線が、ＩｎＧａＺｎＯ膜から構成される酸化物半導体を介して前記基板上に形成されている
    ことを特徴とする薄膜トランジスタ。
JP2012197037A 2011-09-09 2012-09-07 Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ Pending JP2013067857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012197037A JP2013067857A (ja) 2011-09-09 2012-09-07 Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011196992 2011-09-09
JP2011196992 2011-09-09
JP2012197037A JP2013067857A (ja) 2011-09-09 2012-09-07 Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2013067857A true JP2013067857A (ja) 2013-04-18

Family

ID=47924051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197037A Pending JP2013067857A (ja) 2011-09-09 2012-09-07 Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ

Country Status (3)

Country Link
JP (1) JP2013067857A (ja)
KR (1) KR101323151B1 (ja)
CN (1) CN102994952A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187046A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 薄膜トランジスタ
JP2015007280A (ja) * 2013-05-31 2015-01-15 日立金属株式会社 Ｃｕ−Ｍｎ合金膜およびＣｕ−Ｍｎ合金スパッタリングターゲット材ならびにＣｕ−Ｍｎ合金膜の成膜方法
JP2015179815A (ja) * 2013-11-29 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
WO2019075204A1 (en) * 2017-10-13 2019-04-18 Honeywell International Inc. COPPER-MANGANESE CATHODIC SPUTTERING TARGET
JP2021512221A (ja) * 2018-02-01 2021-05-13 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 微細化形状及び微細構造を有する銅合金スパッタリングターゲットの形成方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11158614A (ja) * 1997-11-28 1999-06-15 Hitachi Metals Ltd スパッタリング用銅ターゲットおよびその製造方法
JP2005232509A (ja) * 2004-02-18 2005-09-02 Mitsui Mining & Smelting Co Ltd Ｍｎ合金スパッタリングターゲットの製造方法及びその製法によるＭｎ合金スパッタリングターゲット
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006322039A (ja) * 2005-05-18 2006-11-30 Sumitomo Metal Mining Co Ltd スパッタリングターゲット
JP2007051351A (ja) * 2005-08-19 2007-03-01 Mitsubishi Materials Corp パーティクル発生の少ないＭｎ含有銅合金スパッタリングターゲット
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
WO2008041535A1 (en) * 2006-10-03 2008-04-10 Nippon Mining & Metals Co., Ltd. Cu-Mn ALLOY SPUTTERING TARGET AND SEMICONDUCTOR WIRING
WO2008044757A1 (en) * 2006-10-12 2008-04-17 Ulvac, Inc. Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP2009224705A (ja) * 2008-03-18 2009-10-01 Toshiba Mobile Display Co Ltd 配線形成方法
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011127160A (ja) * 2009-12-16 2011-06-30 Hitachi Cable Ltd スパッタリングターゲット材
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453845B2 (ja) 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11158614A (ja) * 1997-11-28 1999-06-15 Hitachi Metals Ltd スパッタリング用銅ターゲットおよびその製造方法
JP2005232509A (ja) * 2004-02-18 2005-09-02 Mitsui Mining & Smelting Co Ltd Ｍｎ合金スパッタリングターゲットの製造方法及びその製法によるＭｎ合金スパッタリングターゲット
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
US20070002239A1 (en) * 2004-08-31 2007-01-04 Junichi Koike Copper alloy and liquid-crystal display device
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006322039A (ja) * 2005-05-18 2006-11-30 Sumitomo Metal Mining Co Ltd スパッタリングターゲット
US20090101495A1 (en) * 2005-08-19 2009-04-23 Mitsubishi Materials Corporation Mn-CONTAINING COPPER ALLOY SPUTTERING TARGET GENERATING FEW PARTICLES
JP2007051351A (ja) * 2005-08-19 2007-03-01 Mitsubishi Materials Corp パーティクル発生の少ないＭｎ含有銅合金スパッタリングターゲット
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
WO2008041535A1 (en) * 2006-10-03 2008-04-10 Nippon Mining & Metals Co., Ltd. Cu-Mn ALLOY SPUTTERING TARGET AND SEMICONDUCTOR WIRING
US20100013096A1 (en) * 2006-10-03 2010-01-21 Nippon Mining & Metals Co., Ltd. Cu-Mn Alloy Sputtering Target and Semiconductor Wiring
WO2008044757A1 (en) * 2006-10-12 2008-04-17 Ulvac, Inc. Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP2009224705A (ja) * 2008-03-18 2009-10-01 Toshiba Mobile Display Co Ltd 配線形成方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011127160A (ja) * 2009-12-16 2011-06-30 Hitachi Cable Ltd スパッタリングターゲット材

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187046A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 薄膜トランジスタ
JP2015007280A (ja) * 2013-05-31 2015-01-15 日立金属株式会社 Ｃｕ−Ｍｎ合金膜およびＣｕ−Ｍｎ合金スパッタリングターゲット材ならびにＣｕ−Ｍｎ合金膜の成膜方法
KR101609453B1 (ko) 2013-05-31 2016-04-05 히타치 긴조쿠 가부시키가이샤 Cu-Mn 합금막 및 Cu-Mn 합금 스퍼터링 타깃재 및 Cu-Mn 합금막의 성막 방법
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9627515B2 (en) 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
KR102306201B1 (ko) * 2013-11-29 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015179815A (ja) * 2013-11-29 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
KR20160089520A (ko) * 2013-11-29 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2019197922A (ja) * 2013-11-29 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
WO2019075204A1 (en) * 2017-10-13 2019-04-18 Honeywell International Inc. COPPER-MANGANESE CATHODIC SPUTTERING TARGET
JP2020537046A (ja) * 2017-10-13 2020-12-17 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 銅マンガンスパッタリングターゲット
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
JP7297741B2 (ja) 2017-10-13 2023-06-26 ハネウェル・インターナショナル・インコーポレーテッド 銅マンガンスパッタリングターゲット
JP2021512221A (ja) * 2018-02-01 2021-05-13 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 微細化形状及び微細構造を有する銅合金スパッタリングターゲットの形成方法
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP7426936B2 (ja) 2018-02-01 2024-02-02 ハネウェル・インターナショナル・インコーポレーテッド 微細化形状及び微細構造を有する銅合金スパッタリングターゲットの形成方法

Also Published As

Publication number Publication date
KR20130028622A (ko) 2013-03-19
KR101323151B1 (ko) 2013-10-30
CN102994952A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
JP2013067857A (ja) Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ
JP5584436B2 (ja) 薄膜トランジスタ基板の製造方法
JP2013253309A (ja) Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
US20150171016A1 (en) Al alloy film for semiconductor device
JP5354781B2 (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
KR101515341B1 (ko) 스퍼터링 타겟에 사용되는 구리재료의 제조방법
JP6475997B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
TW201439335A (zh) 鉭濺鍍靶及其製造方法
KR101289611B1 (ko) 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
EP3795713A1 (en) Multilayer film and ag alloy sputtering target
TWI469357B (zh) Thin film transistor substrate and display device
JPWO2020003667A1 (ja) アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP6091911B2 (ja) Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
KR20120089835A (ko) 스퍼터링 타겟, 반도체 장치 및 반도체 장치의 제조 방법
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
KR20210011455A (ko) 알루미늄 합금 타깃 및 그 제조방법
JP2012109465A (ja) 表示装置用金属配線膜
TWI826799B (zh) 金屬配線構造體以及金屬配線構造體的製造方法
JP2013168582A (ja) 薄膜配線形成方法および薄膜配線
JP2017092330A (ja) デバイス用配線膜
US9518320B2 (en) Copper alloy sputtering target
JP2021064655A (ja) 配線構造及びターゲット材

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150901