KR20130028622A - 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터 - Google Patents

구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20130028622A
KR20130028622A KR1020120026338A KR20120026338A KR20130028622A KR 20130028622 A KR20130028622 A KR 20130028622A KR 1020120026338 A KR1020120026338 A KR 1020120026338A KR 20120026338 A KR20120026338 A KR 20120026338A KR 20130028622 A KR20130028622 A KR 20130028622A
Authority
KR
South Korea
Prior art keywords
film
alloy
sputtering target
target material
concentration
Prior art date
Application number
KR1020120026338A
Other languages
English (en)
Other versions
KR101323151B1 (ko
Inventor
노리유키 다쓰미
고시로 우에다
Original Assignee
히타치 덴센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 덴센 가부시키가이샤 filed Critical 히타치 덴센 가부시키가이샤
Publication of KR20130028622A publication Critical patent/KR20130028622A/ko
Application granted granted Critical
Publication of KR101323151B1 publication Critical patent/KR101323151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(과제)
높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성한다.
(해결수단)
반도체 소자의 배선의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)로서, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고, Ｃｕ-Ｍｎ합금의 평균 결정입경이 10μｍ이상 50μｍ이하이다.

Description

구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터{Cu-Mn ALLOY SPUTTERING TARGET MATERIAL, THIN FILM TRANSISTOR WIRE AND THIN FILM TRANSISTOR USING THE SAME}
본 발명은, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재, 그것을 사용하여 형성된 Ｃｕ-Ｍｎ합금막(Ｃｕ-Ｍｎ合金膜)을 구비하는 박막 트랜지스터 배선(薄膜 transistor 配線) 및 박막 트랜지스터에 관한 것이다.
최근에, 액정패널의 대화면화(大畵面化)나 고세밀화(高細密化)가 진척되고있다. 패널 메이커에서는, 더욱더 현장감을 추구하여 슈퍼하이비전(super highvision)(고화각화(高畵角化))이나 나안 3D패널(裸眼 3D panel)의 실현을 목표로 하고 있다. 이에 따라 액정패널에 사용되는 박막 트랜지스터(ＴＦＴ:Thin Film Transistor)에 관해서도, 현행의 아모르포스 실리콘(amorphous silicone; α-Ｓｉ)반도체를 사용했기 때문에, 고이동도(高移動度)에 의한 고속동작이 가능하고 임계치전압(臨界値電壓)의 편차가 적고, 구동전류 균일성이 우수한 산화물 반도체(酸化物 半導體)를 사용한 ＴＦＴ의 개발이 급속적으로 진행되고 있다. 산화물 반도체로서는, 산화인듐갈륨아연(ＩｎＧａＺｎＯ:이하, ＩＧＺＯ로도 기재한다)이나 산화아연(ＺｎＯ) 등의 재료의 연구가 진척되어 있으며, 이들의 재질에 적절한 배선전극재료의 검토가 필요하게 되고 있다.
배선전극재료에 대해서, α-Ｓｉ계ＴＦＴ의 예로 그 동향을 보면, 동작 속도를 고속화하기 위해서, 종래의 알루미늄(Ａｌ)배선보다도 저저항(低抵抗)의 구리(Ｃｕ)배선으로의 교체가 진행되고 있다. 한편 Ａｌ배선이나 Ｃｕ배선 등의 메탈 배선(metal 配線)과 α-Ｓｉ반도체와의 계면(界面)에는, 확산배리어막(擴散barrier膜)이 되는 몰리브덴(Ｍｏ)막이나 티탄(Ｔｉ)막이 사용되어 왔지만, Ｍｏ나 Ｔｉ은 재료 비용이 높다는 과제가 있었다. 그래서, 액정패널의 제조비용 저감을 위해서, 대체가 되는 합금이나 제조 프로세스가 검토되고 있다.
예를 들면 특허문헌1,2 및 비특허문헌1에는, 구리-망간(Ｃｕ-Ｍｎ)합금을 α-Ｓｉ계ＴＦＴ의 모든 전극(소스-드레인 및 게이트)에 적용하는 것이 개시되고 그 유효성이 실증되어 있다.
또한 비특허문헌2에는, 테트라에톡시실란(Tetraethoxysilane)(TEOS)가스를 사용한 플라즈마ＣＶＤ(Plasma Chemical Vapor Deposition)에 의하여 성막한 산화 실리콘(ＳｉＯ2)막상에 스퍼터링에 의하여 성막한 Ｃｕ-Ｍｎ합금막에 대하여 개시되어 있다. 이러한 구성에 있어서는, 열처리에 의하여 Ｃｕ-Ｍｎ합금막중의 Ｍｎ이 ＳｉＯ2막의 계면으로 이동하고, ＳｉＯ2막으로부터 확산한 산소(O)와 반응하여 Ｍｎ의 산화막으로 이루어진 확산배리어막이 형성된다. 비특허문헌2에서는, 확산배리어막의 형성에 있어서, 열처리 온도, 열처리 시간 및 Ｍｎ의 농도와, 확산배리어막의 두께와의 관계에 대하여 검토하고 있으며, 이에 의하면, Ｍｎ의 농도가 높을수록 확산배리어막의 두께가 증가하고, 30원자％이상의 첨가량에서 확산배리어막의 성장이 포화된다. 이러한 결과에 대해서는, 합금의 융점(融点)이 내려가는 사이는 첨가 원소의 확산계수가 증가한다고 하는 일반적인 경향과 일치한다고 고찰되어 있다. Ｃｕ-Ｍｎ합금의 융점은, Ｍｎ농도가 30원자％ 부근에서 최소를 나타낸다. 따라서 Ｍｎ의 농도가 30원자％까지는 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 확산계수는 증가하여 확산배리어막의 성장이 촉진된다. 한편 Ｍｎ의 농도가 30원자％를 넘으면, 첨가 원소의 공급량이 충분하여도 Ｍｎ의 확산계수는 감소 경향이 되어 확산배리어막의 성장이 포화된다.
또한 비특허문헌3에는, Ｃｕ-4원자％Ｍｎ합금막을 ＩＧＺＯ계ＴＦＴ에 채용하고, 양호한 결과가 얻어진다는 취지가 개시되어 있다. 즉 ＩＧＺＯ막상에 스퍼터링에 의하여 Ｃｕ-4원자％Ｍｎ합금막을 성막하고, 일반적인 ＴＦＴ의 제조 프로세스 온도에 가까운 250도로 열처리를 한다. 이에 따라 합금막의 계면에 산화망간(ＭｎＯｘ)막을 형성하고, 합금막중의 Ｃｕ가 ＩＧＺＯ막중으로 확산하는 것을 억제한다. 비특허문헌3에 의하면, 이러한 적층막(積層膜)에 있어서는 양호한 오믹(ohmic)특성이 얻어지고, 접촉저항이 10-4Ωｃｍ로 충분히 낮은값이 얻어졌다고 한다. 또한 전극의 가공성에 관해서도, 웨트 에칭(Wet etching)에 의하여 양호한 결과가 얻어지고 있다. 구체적으로는, 질산계의 에천트(etchant)를 사용하고 있으며, Ｃｕ-4원자％Ｍｎ합금막과 ＩＧＺＯ막과의 에칭 레이트(etching rate)의 선택비는 10:1로 되어 있다.
일본국 공개특허 특개 2010-050112호 공보 일본국 공개특허 특개 2008-261895호 공보
대서순웅(大西順雄) 외 1명, "대형ＴＦＴ액정패널의 게이트 전극과 소스·드레인 전극을 모두 Ｃｕ배선으로 하는 Ｃｕ-Ｍｎ합금 프로세스 기술을 동북대가 개발≪정정 있음≫", [online], 2008년9월9일, 닛께이ＢＰ사 「Tech-On!」, [2011년5월11일 검색], 인터넷<URL:http://techon.nikkeibp.co.jp/ article/NEWS/20080909/157714> M.Haneda, J.Iijima, and J.koike,"Growth behavior of self-fo rmed barrier at Cu-Mn/SiO2 interface at 250-450℃,"APPLIED PHYSICS LETTERS 90.252107(2007) Pilsang Yun, Junichi Koike,"Microstructure Analysis and Ele ctrical Properties of Cu-Mn Electrode for Back-Channel Etching a-IGZO TFT,"17th International Display Workshops(IDW'10),pp.1873-1876
본 발명자 등은 상기의 비특허문헌3의 결과를 검증하기 위해, 상기를 모방하여 ＩＧＺＯ계ＴＦＴ를 제작하였다. 전극구조(電極構造)는 저저항의 순Ｃｕ막(純Ｃｕ膜)을 Ｃｕ-Ｍｎ합금의 배리어막이 에워싸는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ구조의 스퍼터링 적층막으로 하였다. 또한 소스-드레인 전극상에는 ＳｉＯ2막으로 이루어지는 보호막을 형성하였다. 그 결과, 충분한 확산 배리어성이 얻어진 비특허문헌3과 달리, ＩＧＺＯ막(膜)중으로의 Ｃｕ의 확산이 원인이라고 생각되는 소자특성의 편차가 보였다. 또한 ＳｉＯ2보호막을 형성할 때의 순Ｃｕ막의 산화가 원인이라고 생각되는 배선의 저항값의 상승이 보였고 내산화성(耐酸化性)도 불충분하였다. 이러한 결과로부터, 더 높은 확산 배리어성 및 산화 배리어성(내산화성)을 구비하는 Ｃｕ-Ｍｎ합금막을 얻는 것이 급선무의 과제이다.
본 발명의 목적은, 높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(Ｃｕ-Ｍｎ合金 sputtering target材), 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터를 제공하는 것이다.
본 발명의 제1태양에 의하면, 반도체 소자(半導體 素子)의 배선의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재로서, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물(不可避的 不純物)을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고, 상기 Ｃｕ-Ｍｎ합금의 평균 결정입경(平均 結晶粒徑)이 10μｍ이상 50μｍ이하인 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재가 제공된다.
본 발명의 제2태양에 의하면, Ｃｕ-Ｍｎ합금막과, 순Ｃｕ막과, Ｃｕ-Ｍｎ합금막이 이 순서로 형성된 적층구조(積層構造)를 기판상에 구비하고, 상기 Ｃｕ-Ｍｎ합금막의 적어도 일방은, 제1태양에 기재된 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 형성되고, 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지는 박막 트랜지스터 배선이 제공된다.
본 발명의 제3태양에 의하면, 상기 Ｍｎ의 농도가 8원자％이상 30원자％이하인 상기 Ｃｕ-Ｍｎ합금막중의 상기 Ｍｎ의 농도의 표준편차가 0.05원자％미만인 제2태양에 기재된 박막 트랜지스터 배선이 제공된다.
본 발명의 제4태양에 의하면, 제2 또는 제3태양에 기재된 박막 트랜지스터 배선이, ＩｎＧａＺｎＯ막으로 구성되는 산화물 반도체를 사이에 두고 상기 기판상에 형성되어 있는 박막 트랜지스터가 제공된다.
본 발명에 의하면, 높은 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다.
도1은, 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재가 장착된 스퍼터링 장치의 종단면도이다.
도2는, 본 발명의 하나의 실시형태에 관한 박막 트랜지스터의 개략적인 단면도이다.
도3은, 본 발명의 실시예1～12 및 비교예1～7에 관한 평가 샘플의 설명도로서, (a)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막이 블록 모양으로 복수개 형성된 평가 샘플의 평면도이며, (b)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 1블록을 나타내는 사시도이다.
도4는, 본 발명의 실시예1～12 및 비교예1～7에 관한 평가 샘플의 시트저항을 나타내는 그래프이다.
도5는, 본 발명의 실시예1,4,7,10 및 12～15 또한 비교예8～17에 관한 평가 샘플의 평면도이다.
상기한 바와 같이, 비특허문헌3에 따라서 스퍼터링에 의하여 형성되는 Ｃｕ-Ｍｎ합금막을 포함하는 배선을 ＩＧＺＯ계ＴＦＴ에 적용한바, ＩＧＺＯ막에 대하여 충분한 확산 배리어성이 얻어지지 않았다. 즉, ＴＦＴ기판내의 영역에 따라서는 Ｃｕ-Ｍｎ합금막중의 Ｃｕ가 ＩＧＺＯ막중으로 확산해버려서 소자특성에 편차가 발생해버렸다. 또한 배선상에 ＳｉＯ2막으로 이루어지는 보호막을 형성할 때에, Ｃｕ-Ｍｎ합금막의 하층의 순Ｃｕ막에 대하여 충분한 산화 배리어성(내산화성)이 얻어지지 않고 순Ｃｕ막이 산화되어져서 배선의 저항값이 올라버렸다.
본 발명자 등은, ＴＦＴ기판내에서 소자특성에 편차가 있었기 때문에, 확산 배리어성의 부족은 Ｃｕ-Ｍｎ합금막중의 기판내에서의 Ｍｎ의 농도 불균일성(濃度 nonuniformity)에 의한 것으로 추측하였다. 즉, ＩＧＺＯ막상의 Ｃｕ-Ｍｎ합금막에 열처리를 실시하여 ＭｎＯｘ를 형성할 때에, ＴＦＴ기판내의 Ｍｎ의 농도가 낮은 부분에서는 ＭｎＯｘ가 형성될 때까지 Ｃｕ가 ＩＧＺＯ막중으로 확산해버릴 것이라고 생각하였다. 또한 산화 배리어성이 부족해져 있기 때문에 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도의 적정화가 필요하다고 생각하였다.
이러한 고찰을 기초로, 본 발명자 등은, Ｃｕ-Ｍｎ합금막의 ＩＧＺＯ막에 대한 확산 배리어성 및 순Ｃｕ막에 대한 산화 배리어성을 향상시키기 위해, Ｃｕ-Ｍｎ합금막의 형성에 사용하는 스퍼터링 타겟재의 조성 및 결정구조 등의 여러가지 특성을 검토하는 것부터 시작하여 예의 연구를 거듭했다. 그 결과, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중의 결정입경과, 이것을 사용하여 성막된 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도 불균일성과의 사이에는 상관관계가 있는 것을 발견했다. 또한 충분한 산화 배리어성을 얻기 위하여 필요한 Ｍｎ의 농도의 적정값에 관해서도 지식을 얻었다.
본 발명은, 발명자 등이 발견한 상기 지식에 의거하는 것이다.
<본 발명의 하나의 실시형태>
(1)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재
이하에, 본 발명의 하나의 실시형태에 관한 구리-망간(Ｃｕ-Ｍｎ)합금 스퍼터링 타겟재(10)(후술의 도1을 참조)에 대하여 설명한다. Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 소정의 외경과 두께를 구비하는 원판모양으로 형성되고, 각종 반도체 소자의 배선의 형성 등에 사용되도록 구성된다.
Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 순도가 모두 같은 3N(99.9%)이상의 무산소 구리(ＯＦＣ:Oxygen-Free Copper)와 순 망간(Ｍｎ)이 소정의 비율로 배합된 합금이다. 즉 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어진다.
상기 소정농도의 Ｍｎ을 포함하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하면, 이러한 농도와 대략 동등한 농도의 Ｍｎ을 포함하는 Ｃｕ-Ｍｎ합금막이 성막된다. Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도가 상기 소정값 이상 즉, 예를 들면 8%이상이 됨으로써 예를 들면 후술하는 ＴＦＴ배선의 적층구조에 있어서 Ｃｕ-Ｍｎ합금막의 하층이 되는 순Ｃｕ막 등에 대하여 충분한 산화 배리어성을 얻을 수 있다. 또한 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도가 상기 소정값 이하, 즉 예를 들면 30%이하가 됨으로써 예를 들면 상기 적층구조에 있어서 ＩＧＺＯ막이나 순Ｃｕ막 등의 Ｃｕ-Ｍｎ합금막과 접촉하는 막중으로 Ｍｎ이 확산하는 것을 억제할 수 있다.
또한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 그 평균 결정입경이 예를 들면 10μｍ이상 50μｍ이하로 조정되어 있다.
본 발명자 등이 발견한 상기의 결정입경과 Ｍｎ의 농도 불균일성과의 상관관계에 의하면, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)중의 결정입경이 미세해질수록, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 성막한 Ｃｕ-Ｍｎ합금막중의 Ｍｎ의 농도 불균일성이 저감하고, ＴＦＴ기판면내의 Ｍｎ의 농도의 균일성이 향상한다. 따라서 상기와 같이 평균 결정입경을 예를 들면 50%이하로 함으로써 보다 균일한 Ｃｕ-Ｍｎ합금막을 형성할 수 있어 소자특성의 편차를 저감할 수 있다.
이상과 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성함으로써 이러한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 높은 확산 배리어성 및 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다.
Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 구성하는 Ｃｕ-Ｍｎ합금은, 상기의 ＴＦＴ에서 확산배리어막으로서 사용되는 Ｍｏ나 Ｔｉ등에 비하여 재료 비용이 싸다. 상기 구성에 의하여 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 ＴＦＴ의 제조에 적합하게 적용할 수 있고, 예를 들면 배리어막 등을 Ｃｕ-Ｍｎ합금막으로 구성할 수 있기 때문에, ＴＦＴ나 액정패널의 제조비용의 대폭적인 저감을 도모할 수 있다.
(2)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재의 제조방법
다음에 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)의 제조방법에 대하여 설명한다.
우선, 순도가 모두 같은 3N(99.9%)이상의 무산소 구리와 순Ｍｎ을 소정의 비율로 배합하고, 예를 들면 1100도 이상 1200도 이하의 온도에서 용해하고 주조하여, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금의 잉곳(ingot)을 형성한다.
다음에 이 잉곳을 예를 들면 800도 이상 900도 이하의 온도에서 열간 단조(熱間鍛造)한 후, 예를 들면 50%이상 70%이하의 가공도가 되도록 냉간 압연(冷間壓延)을 한다. 여기에서 가공도라는 것은, 압연에 의한 잉곳의 두께의 감소율((압연후의 잉곳의 두께/압연전의 잉곳의 두께)×100(%))이다.
계속하여 냉간 압연후의 잉곳에 대하여, 700도 이상 900도 이하의 온도에서 열처리를 실시하고, 잉곳을 구성하는 Ｃｕ-Ｍｎ합금의 재결정화를 도모한다.
여기에서 냉간 압연의 가공도와, 그 후의 열처리의 온도를 소정의 조합으로 함으로써 Ｃｕ-Ｍｎ합금중의 결정입경을 조정할 수 있다. 이 때, 열처리의 온도가 높으면 결정입경이 조대화한다. 구체적으로는, 냉간 압연의 가공도와 열처리의 온도와의 조합을 상기의 각각의 범위 내로부터 선택하고, 예를 들면 10μｍ이상 50μｍ이하의 미세결정립(微細結晶粒)으로 이루어지는 Ｃｕ-Ｍｎ합금을 얻는다.
그 후에 상기 소정의 결정구조가 된 잉곳에 경면연마(鏡面硏磨) 등의 기계가공을 실시하고, 예를 들면 소정의 외경 및 두께를 구비하는 원판모양으로 성형한다.
이상에 의하여Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 제조된다.
(3)Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용한 성막 방법
다음에 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용한 스퍼터링에 의하여 Ｃｕ-Ｍｎ합금막을 성막하는 방법에 대해서 도1을 사용하여 설명한다.
도1은, 본 발명의 하나의 실시형태에 관한 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 장착된 스퍼터링 장치(20)의 종단면도이다. 또, 도1에 나타내는 스퍼터링 장치(20)는 어디까지나 일례이며, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는 이밖에 다양한 타입의 스퍼터링 장치에 장착하여 사용할 수 있다.
도1에 나타나 있는 바와 같이 스퍼터링 장치(20)는, 진공챔버(眞空 chamber)(21)를 구비하고 있다. 진공챔버(21)내의 상부에는 기판 지지부(22s)가 설치되고, 성막 대상이 되는 기판(S)이 성막되는 면을 하방으로 향해서 지지된다. 진공챔버(21)내의 바닥부에는 타겟 지지부(22t)가 설치되고, 예를 들면 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)가 기판(S)의 피성막면(被成膜面)과 대향하도록 스퍼터면을 상방으로 향해서 지지된다. 또 스퍼터링 장치(20)내에 복수의 기판(S)를 지지하고 이들 기판(S)을 일괄처리, 또는 연속처리 라도 좋다.
또한 진공챔버(21)의 일방의 벽면에는 가스 공급관(23f)이 접속되고, 가스 공급관(23f)과 대향하는 타방의 벽면에는 가스 배기관(23v)이 접속되어 있다. 가스 공급관(23f)에는, 아르곤(Ａｒ)가스 등의 불활성 가스를 진공챔버(21)내로 공급하고 도면에 나타나 있지 않은 가스 공급계가 접속되어 있다. 가스 배기관(23v)에는, Ａｒ가스 등의 진공챔버(21)내의 분위기를 배기하고 도면에 나타나 있지 않은 가스 배기계가 접속되어 있다.
이러한 스퍼터링 장치(20)에서 기판(S)에 대한 성막을 할 때는, Ａｒ가스 등을 진공챔버(21)내로 공급하고, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)에 부(負)의 고전압이 인가(印加)되고, 기판(S)에 정(正)의 고전압이 인가되도록 진공챔버(21)에 대하여 ＤＣ방전 전력을 투입한다.
이에 따라 주로 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)와 기판(S)과의 사이에 플라즈마가 생성되고, 플러스의 아르곤(Ａｒ+)이온(G)이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)의 스퍼터면에 충돌한다. Ａｒ+이온(G)의 충돌에 의하여Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)로부터 빠져나가는 Ｃｕ 및 Ｍｎ의 스퍼터 입자(P)가 기판(S)의 피성막면으로 퇴적되어가고, 기판(S)상에는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)와 대략 동등한 Ｍｎ의 농도를 구비하는 Ｃｕ-Ｍｎ합금막(M)이 형성된다. 즉 Ｃｕ-Ｍｎ합금막(M)은, 예를 들면 농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함한다.
또한 이 때, 상기한 바와 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)중의 평균 결정입경은 10μｍ이상 50μｍ이하로 미세하므로, Ｃｕ-Ｍｎ합금막(Ｍ)중의 Ｍｎ의 농도의 표준편차가 예를 들면 0.05원자％미만이면, Ｍｎ의 농도 불균일성이 적고 양호한 균일성을 구비하는 Ｃｕ-Ｍｎ합금막(M)이 형성된다. 본 발명자 등에 의하면, 때때로 플라즈마에 이상 방전을 생기게 하는 조대(粗大)한 결정립과는 달리, 미세결정립에는 플라즈마의 안정성을 저해하는 요인이 적다. 따라서 보다 안정되고 균일한 플라즈마가 유지됨으로써, 형성된 Ｃｕ-Ｍｎ합금막(Ｍ)중의 Ｍｎ의 농도의 균일성이 향상하는 것이라고 추측된다.
이상의 본 실시형태에 의하면, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 높은 확산 배리어성 및 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있다. 이렇게 Ｃｕ-Ｍｎ합금막(M)이 형성된 기판(S)은, 예를 들면 원하는 배선 패턴으로 Ｃｕ-Ｍｎ합금막(M)을 패터닝 하여 배선이 형성된 후에, ＴＦＴ를 비롯한 각종 반도체 소자로서 이용된다.
(4)박막 트랜지스터의 구조
Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 형성한 Ｃｕ-Ｍｎ합금막은, 상기와 같이 예를 들면 ＩｎＧａＺｎＯ으로 구성되는 ＩＧＺＯ막을 구비하는 박막 트랜지스터 배선으로서 적용할 수 있다. 이하에 그 일례로서, 박막 트랜지스터로서의 ＩＧＺＯ계ＴＦＴ(30)의 구조에 대해서 도2를 사용하여 설명한다. 도2는 본 실시형태에 관한 ＩＧＺＯ계ＴＦＴ(30)의 개략적인 단면도이다.
도2에 나타나 있는 바와 같이 ＩＧＺＯ계ＴＦＴ(30)는, 예를 들면 글라스 기판(31)과, 글라스 기판(31)상에 형성된 게이트 전극(32)과, 게이트 전극(32)상의 소스 전극(35S) 및 드레인 전극(35Ｄ)(이하, 소스-드레인 전극(35S,35D)이라고도 한다)을 구비한다. 이들의 전극(32, 35S, 35D)은 예를 들면 소자(素子)별로 형성되고, 글라스 기판(31)은 예를 들면 소자별로 사각형 형상 등으로 절단되어 있다. 또는 글라스 기판(31)은, 복수의 ＩＧＺＯ계ＴＦＴ(30)가 어레이 모양으로 배열되어서 절단되어 있어도 좋다.
게이트 전극(32)에는, 예를 들면 도면에 나타나 있지 않은 게이트 배선이 접속되고, 게이트 전극(32)상에는 게이트 절연막(33)을 사이에 두고 소정의 패턴으로 성형된, 산화물 반도체로서의 채널부(34)가 형성되어 있다. 게이트 절연막(33)은, 예를 들면 질화 실리콘(ＳｉＮ) 또는 산화 실리콘(ＳｉＯ2) 등으로 이루어진다. 또한 채널부(34)는 예를 들면 ＩｎＧａＺｎＯ4을 원료로하고, 스퍼터링 등에 의하여 형성된 산화인듐갈륨아연(ＩｎＧａＺｎＯ:ＩＧＺＯ)막으로 이루어진다.
채널부(34)상에는, 채널부(34)가 구비하는 백채널(back channel)(34b)을 사이에 두고 소정의 패턴으로 성형된 소스-드레인 전극(35S, 35D)이 형성되어 있다. 소스-드레인 전극(35S, 35D)에는 도면에 나타나 있지 않은 소스-드레인 배선이 접속되어 있다. 소스-드레인 배선에는, 외부와 전기신호를 주고 받고 도면에 나타나 있지 않은 전극패드가 형성되어 있다.
주로, 소스-드레인 전극(35S, 35D), 소스-드레인 배선 및 전극패드 등에 의하여 본 실시형태에 관한 박막 트랜지스터(ＴＦＴ)배선이 구성된다.
소스-드레인 전극(35S, 35D)을 포함하는 ＴＦＴ배선은, 글라스 기판(31)측으로부터 순서대로, Ｃｕ-Ｍｎ합금막으로서의 하부 배리어막(35b)과, 순Ｃｕ막으로서의 중간막(35m)과, Ｃｕ-Ｍｎ합금막으로서의 상부 배리어막(35t)이 이 순서로 적층된 적층구조를 구비한다.
하부 배리어막(35b) 및 상부 배리어막(35t)은, 어느 일방 혹은 양방이 상기의 Ｃｕ-Ｍｎ합금 스퍼터 타겟재(10)를 사용하여 형성되고, 예를 들면 농도가 8원자％이상 30원자％이하, 이러한 농도의 표준편차가 예를 들면 0.05원자％미만의 Ｍｎ과, 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어진다. 또한 하부 배리어막(35b) 및 상부 배리어막(35t)은, 예를 들면 막두께가 50ｎｍ이상 100ｎｍ이하로 형성되어 있다.
중간막(35m)은, 예를 들면 순도가 3N(99.9%)이상의 무산소 구리를 원료로하고, 스퍼터링 등에 의하여 형성된 순Ｃｕ로 이루어진다. 또한 중간막(35m)은 예를 들면 막두께가 200ｎｍ이상 300ｎｍ이하로 형성되어 있다.
이와 같이 저저항의 순Ｃｕ로 이루어지는 중간막(35m)을, Ｃｕ-Ｍｎ합금으로 이루어지는 배리어막(35b, 35t)이 에워싸는 구조로 함으로써 소스-드레인 전극(35S, 35D)나 ＴＦＴ배선의 저항을 억제할 수 있다. 또한 형성한 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막에 열처리를 실시함으로써 채널부(34)와 하부 배리어막(35b)과의 계면(ＩＧＺＯ막/Ｃｕ-Ｍｎ합금막)에 산화망간(ＭｎＯｘ)막이 형성되고, 예를 들면 하부 배리어막(35b)의 확산 배리어성을 높일 수 있다.
또한 글라스 기판(31)상의 대략 전체면에는, 소스-드레인 전극(35S, 35D) 및 노출된 백채널(34b)을 덮으며 보호막(36)이 형성되어 있다.
보호막(36)은, 예를 들면 플라즈마ＣＶＤ 등에 의하여 형성된 ＳｉＯ2로 이루어진다. 이에 따라 α-Ｓｉ계ＴＦＴ에서 보호막으로서 사용되는 질화 실리콘(ＳｉＮ)막 등을 그대로 적용했을 경우와 달리, 수소환원 분위기가 아닌 산화 분위기중에서 보호막(36)을 형성할 수 있다. 따라서 채널부(34)를 구성하는 ＩＧＺＯ막중의 산소가 결손되어 ＩＧＺＯ막이 구비하는 반도체특성이 금속적인 특성으로 변질되어버리는 것을 억제할 수 있다.
또한 보호막(36)의 형성시, 예를 들면 1산화 2질소(N2O)가스 등의 산화성 가스의 플라즈마에 의한 전처리를 더욱더 실시하면, 채널부(34)의 ＩＧＺＯ막중의 산소를 보충하고, 백채널(34b)의 표면을 산화하여 불활성화시킬 수 있다. N2O가스 등에 의한 전처리를 ＣＶＤ장치 내에서 한 후에, 예를 들면 N2O가스와 모노실란(ＳｉＨ4)가스와의 혼합가스를 사용한 플라즈마ＣＶＤ를 계속해서 ＳｉＯ2로 이루어지는 보호막(36)을 형성한다.
그러나 상기 방법에 의한 보호막(36)의 형성 시에는, 소스-드레인 전극(35S, 35D) 등의 배선도 산화 분위기에 노출되게 된다. 이 때문에 상기한 바와 같이, 비특허문헌3의 기재에 의거하여 제작한 ＩＧＺＯ계ＴＦＴ에 있어서는, 순Ｃｕ로 이루어지는 중간막의 산화가 원인으로 보여지는 배선의 저항값의 상승이 발생해버렸다.
그래서 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 Ｍｎ의 농도를 예를 들면 8원자％ 이상으로 하고 있다. 이에 따라 예를 들면 상부 배리어막(35t)의 산화 배리어성(내산화성)이 향상되고, N2O가스의 플라즈마 등의 산화 분위기중에서 하층인 중간막(35m)을 구성하는 순Ｃｕ의 산화를 억제할 수 있다.
또한 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 Ｍｎ의 농도를 예를 들면 30원자％이하로 하고 있다. 이에 따라 채널부(34)를 구성하는 ＩＧＺＯ막이나, 순Ｃｕ막으로서의 중간막(35m) 등 배리어막(35t, 35b)과 접촉하는 막으로의 Ｍｎ의 확산을 억제할 수 있다.
또한 본 실시형태에서는, 상부 배리어막(35t)이나 하부 배리어막(35b)의 형성에 사용하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)는, 예를 들면 평균 결정입경이 10μｍ이상 50μｍ이하의 Ｃｕ-Ｍｎ합금으로 이루어진다. 이에 따라 예를 들면 하부 배리어막(35ｂ)중의 Ｍｎ의 농도의 균일성이 향상되고, 글라스 기판(31)상의 대략 전체면에 있어서 하부 배리어막(35b)의 확산 배리어성이 향상한다. 즉 열처리에 의하여 ＭｎＯｘ막을 형성할 때에, 하부 배리어막(35b)의 하층의 채널부(34)로의 Ｃｕ의 확산을 글라스 기판(31)상의 대략 전체면에 있어서 억제할 수 있다. 따라서 ＩＧＺＯ계ＴＦＴ(30)의 소자특성의 편차를 저감할 수 있고, ＩＧＺＯ계ＴＦＴ(30)이나 액정패널의 제조수율(製造收率)을 향상시킬 수 있다.
또, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용하여 형성가능한 ＴＦＴ의 구성은 상기에 기재의 것으로 한정되지 않는다. 예를 들면 상기와는 다른 막구성을 구비하는 ＩＧＺＯ계ＴＦＴ나, ＺｎＯ계ＴＦＴ, 또는 α-Ｓｉ계ＴＦＴ 등에도 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 사용할 수 있다. 또한 ＴＦＴ뿐만 아니라 Ｓｉ태양전지 소자 등의 Ｓｉ반도체를 사용한 각종 반도체 소자에 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(10)를 적용 가능하다.
이상, 본 발명의 실시형태에 대하여 구체적으로 설명했지만, 본 발명은 상기 실시형태로 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러가지로 변경가능하다.
(실시예)
본 발명의 실시예에 관한 Ｃｕ-Ｍｎ합금막에 있어서의 산화 배리어성 및 확산 배리어성의 평가결과에 대해서 이하에 설명한다.
(1)산화 배리어성의 평가
이하의 표1을 참조하면서, 산화 배리어성의 평가에 관한 실시예1～12에 대하여 비교예1～7과 함께 설명한다.
[표1]
Figure pat00001
(평가 샘플의 제작)
우선, 도3에 나타내는 실시예1～12 및 비교예1～7에 관한 평가 샘플을 이하의 순서로 제작하였다. 도3은, 실시예1～12 및 비교예1～7에 관한 평가 샘플의 설명도로서, (a)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막이 블록 모양으로 복수개 형성된 평가 샘플의 평면도이며, (b)는Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 1블록을 나타내는 사시도이다.
50mm 사각형의 글라스 기판(51)상에, ＩｎＧａＺｎＯ4스퍼터링 타겟재를 사용하고, 스퍼터링에 의하여 30ｎｍ의 두께로 ＩＧＺＯ막(54)을 형성하였다.
다음에 3mm사각형의 개구부를 2mm간격으로 100칸(세로10칸×가로10칸) 구비하는 메탈마스크(도면에는 나타내지 않는다)를, ＩＧＺＯ막(54)이 형성된 글라스 기판(51)상에 지지한 상태에서, Ｃｕ-Ｍｎ합금막(55b), 순Ｃｕ막(55m), Ｃｕ-Ｍｎ합금막(55t)을 이 순서로 적층하고, Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막을 3mm사각형의 블록 모양으로 100개, ＩＧＺＯ막(54)상에 형성하였다.
상하의 Ｃｕ-Ｍｎ합금막(55t, 55b)은 모두 순도가 모두 같은 3N의 무산소 구리 및 순Ｍｎ을 원료로하고, 상기 실시형태와 대략 동일한 순서로 제작된 외경이 100mm, 두께가 5mm의 원판모양의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하고, 상기 실시형태와 동일한 방법의 스퍼터링에 의하여 50ｎｍ의 두께로 형성하였다. 다만 표1에 나타나 있는 바와 같이 실시예1～12 및 비교예1～7에 관련되는 평가 샘플마다 Ｍｎ의 농도 및 Ｃｕ-Ｍｎ합금중의 평균 결정입경이 다른 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 준비하고, 이것을 사용하여 각 평가 샘플의 성막을 했다.
Ｃｕ-Ｍｎ합금중의 상기 평균 결정입경은, 상기한 바와 같이, 잉곳의 냉간 압연시의 가공도와, 그 후의 열처리시의 온도를 적절하게 소정의 조합으로 함으로써 조정하였다. 구체적인 예를 들면, Ｍｎ의 농도가 13.9원자％로 조정된 실시예4에 있어서는, 가공도를 55%로 하고 열처리의 온도를 750도로 하여 40μm의 평균 결정입경을 얻었다.
순Ｃｕ막(55m)은 순도가 3N의 무산소 구리 스퍼터링 타겟재를 사용하고, 스퍼터링에 의하여 300ｎｍ의 두께로 형성하였다. ＩＧＺＯ막(54)을 포함하는 각 막의 스퍼터링 시의 성막 조건을 표2에 나타낸다.
[표2]
Figure pat00002
다음에 ＣＶＤ장치를 사용하고, 도3에 나타내는 평가 샘플 각각을 N2O가스의 플라즈마에 노출시켰다. 이 때에, 예를 들면 두께가 100ｎｍ의 보호막을 형성할 때의 성막 시간이 2분정도인 것으로부터 비추어 보아, N2O가스의 플라즈마에 의한 노출시간을 1분간으로 하였다. 그 이외의 플라즈마 조건을 표3에 나타낸다.
[표3]
Figure pat00003
(시트저항(sheet resistance)의 측정)
계속하여 상기한 바와 같이 제작한 실시예1～12 및 비교예1～7에 관한 평가 샘플 각각에 대해서, 각 평가 샘플이 구비하는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항을 측정하였다. 측정방법에는, 3mm사각형의 각 적층막의 4모퉁이부근에 전극의 바늘을 대어서하는 밴더파우(van der Pauw)법을 사용하였다. 측정결과를 상기한 표1에 나타낸다. 또한 표1에 나타내는 측정결과를 그래프화한 것을 도4에 나타낸다. 도4는, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중에 포함되는 Ｍｎ의 농도와, 이것에 따라 형성되는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항과의 관계를 나타내는 그래프다. 도4의 가로축은 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중에 포함되는 Ｍｎ의 농도(원자％）이며, 세로축은 대응하는 Ｃｕ-Ｍｎ/Ｃｕ/Ｃｕ-Ｍｎ적층막의 시트저항(mΩ/□)이다.
표1 및 도4에 나타나 있는 바와 같이 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재중의 Ｍｎ의 농도가 실시예1～12와 같이 8원자％이상 30원자％이하의 범위내에서는, 형성되는 적층막의 시트저항은 대략 70mΩ/□의 일정값을 나타냈다. 그러나 비교예1 및 2와 같이 Ｍｎ의 농도가 8원자％미만에서는, 시트저항이 급격하게 상승하였다. 또한 비교예3～7과 같이, Ｍｎ의 농도가 30원자％를 넘은 경우에도 시트저항의 상승이 보였다.
Ｍｎ의 농도가 8원자％미만에 있어서의 이러한 시트저항의 상승은, 형성되는 Ｃｕ-Ｍｎ합금막(55t)의 산화 배리어성이 낮고, 순Ｃｕ막(55m)이 산화되어 고저항화 해버린 것에 의한 것이라고 생각된다. 또한 Ｍｎ의 농도가 30원자％를 넘었을 경우의 시트저항의 상승은, Ｃｕ-Ｍｎ합금막(55t, 55ｂ)중의 Ｍｎ이 순Ｃｕ막(55m)중으로 확산하여 순Ｃｕ막(55m)이 고저항화해버린 것에 의한 것이라고 생각된다. 이러한 Ｍｎ의 확산은, 하층의 ＩＧＺＯ막(54)에 대해서도 일어나고 있다고 생각된다.
이상의 결과로부터, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 구성하는 Ｃｕ-Ｍｎ합금이, 8원자％이상 30원자％이하의 Ｍｎ의 농도를 구비하고 있으면, 양호한 산화 배리어성을 구비하는 Ｃｕ-Ｍｎ합금막을 형성할 수 있는 것을 알았다.
(2)확산 배리어성의 평가
다음에 이하의 표4를 참조하면서, 확산 배리어성의 평가에 관한 실시예1,4,7,10 및 12～15에 대하여 비교예8～17과 함께 설명한다.
[표4]
Figure pat00004
(평가 샘플의 제작)
우선, 도5에 나타내는 실시예1,4,7,10 및 12～15 또한 비교예8～17에 관한 평가 샘플을 이하의 순서로 제작하였다. 도5는 실시예1,4,7,10 및 12～15 또한 비교예8～17에 관한 평가 샘플의 평면도이다.
3mm사각형의 개구부를 2mm간격으로 100칸(세로10칸×가로10칸) 구비하는 메탈마스크(도면에는 나타내지 않는다)를, 50mm사각형의 글라스 기판(61)상에 지지한 상태에서, Ｃｕ-Ｍｎ합금막(65)을 글라스 기판(61)상에 직접 성막하고, Ｃｕ-Ｍｎ합금의 단막(單膜)을 3mm사각형의 블록 모양으로 100개 형성하였다.
Ｃｕ-Ｍｎ합금막(65)은, 상기 산화 배리어성의 평가시와 동일한 원료 및 순서로 제작된 외경이 100mm, 두께가 5mm의 원판모양의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하고, 상기 표2의 Ｃｕ-Ｍｎ합금막과 동일조건의 스퍼터링에 의하여 막두께만이 상기와 다른 500ｎｍ의 두께로 형성하였다. 다만 표4에 나타나 있는 바와 같이 실시예1,4,7,10 및 12～15 또한 비교예8～17에 관한 평가 샘플별로, Ｍｎ의 농도 및 Ｃｕ-Ｍｎ합금중의 평균 결정입경이 다른 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 준비하고, 이것을 사용하여 각 평가 샘플의 성막을 했다.
이 중에서 실시예1,4,7,10 및 12에 대해서는, 상기의 산화 배리어성의 평가에 있어서, 이들과 번호가 중복하는 실시예와 동일한 조건으로 제작된 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 성막하였다. 즉 상기와 같이 Ｍｎ의 농도가 13.9원자％의 실시예4에 있어서는, 가공도를 55%로 하고 열처리의 온도를 750도로 하여, 40μm의 평균 결정입경을 얻었다.
또한 비교예8～17에 대해서는, 각각이 실시예1,4,7,10 및 12～15중 어느 하나와 동등한 Ｍｎ의 농도를 구비하고, 평균 결정입경에 관해서는 소정값로부터 벗어나는 값이 되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 성막하였다. 구체적인 예를 들면, 실시예4와 동등한 13.9원자％의 Ｍｎ의 농도를 구비하는 비교예11에 있어서는, 가공도를 55%로 하고 열처리의 온도를 870도로 하여 70μm의 평균 결정입경을 얻었다.
(Ｍｎ의 농도의 측정)
계속하여 상기와 같이 제작한 실시예1,4,7,10 및 12～15 또한 비교예8～17에 관한 평가 샘플 각각에 대해서, 각 평가 샘플이 구비하는 Ｃｕ-Ｍｎ합금막(65)의 Ｍｎ의 농도를 100블록 모두에 대하여 측정하고, Ｍｎ의 농도의 평균치 및 표준편차를 구하였다. 측정방법에는 에너지 분산형 X선분광법(Energy-Dispersive X-ray spectroscopy)을 사용하였다. 측정결과를 상기의 표4에 나타낸다.
표4에 나타나 있는 바와 같이 평균 결정입경이 50μｍ이하의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 Ｃｕ-Ｍｎ합금막(65)을 형성한 평가 샘플에서는, Ｃｕ-Ｍｎ합금막(65)중의 Ｍｎ의 농도의 표준편차는 대강 0.05원자％보다 작다는 결과였다. 또한 평균 결정입경이 미세할수록 막중의 Ｍｎ의 농도의 표준편차는 작았다.
표준편차(σ)에 대하여, 통계학상, 측정치의 99.7%가 포함된다고 하는 평균치±3σ의 범위에서 보면, 본 실시예에 있어서는, 평균 결정입경이 50μｍ이하이고 3σ는 ±0.15원자％미만이 되어 있어, 충분히 작은 편차라고 말할 수 있다.
이상의 결과로부터, Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 구성하는 Ｃｕ-Ｍｎ합금이 10μｍ이상 50μｍ이하의 평균 결정입경을 구비하고 있으면, Ｍｎ의 농도의 균일성이 양호한 Ｃｕ-Ｍｎ합금막을 형성할 수 있고, Ｃｕ-Ｍｎ합금막의 대략 전체영역에 있어서 양호한 확산 배리어성이 얻어진다는 것을 알 수 있었다.
10 : Ｃｕ-Ｍｎ합금 스퍼터링 타겟재
20 : 스퍼터링 장치
30 :ＩＧＺＯ계ＴＦＴ(박막 트랜지스터)
31 : 글라스 기판
32 : 게이트 전극
33 : 게이트 절연막
34 : 채널부(산화물 반도체)
35b : 하부 배리어막(Ｃｕ-Ｍｎ합금막)
35D : 드레인 전극
35m : 중간막(순Ｃｕ막)
35S : 소스 전극
35t : 상부 배리어막(Ｃｕ-Ｍｎ합금막)
36 : 보호막

Claims (4)

  1. 반도체 소자(半導體素子)의 배선(配線)의 형성에 사용되는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재(Ｃｕ-Ｍｎ合金 sputtering target材)로서,
    농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물(不可避的 不純物)을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지고,
    상기 Ｃｕ-Ｍｎ합금의 평균 결정입경(平均 結晶粒徑)이 10μｍ이상 50μｍ이하인 것을 특징으로 하는 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재.
  2. Ｃｕ-Ｍｎ합금막(Ｃｕ-Ｍｎ合金膜)과 순Ｃｕ막(純Ｃｕ膜)과 Ｃｕ-Ｍｎ합금막이 이 순서로 형성된 적층구조(積層構造)를 기판상에 구비하고,
    상기 Ｃｕ-Ｍｎ합금막의 적어도 일방은,
    제1항의 Ｃｕ-Ｍｎ합금 스퍼터링 타겟재를 사용하여 형성되고,
    농도가 8원자％이상 30원자％이하의 Ｍｎ과 불가피적 불순물을 포함하는 Ｃｕ-Ｍｎ합금으로 이루어지는
    것을 특징으로 하는 박막 트랜지스터 배선(薄膜 transistor 配線).
  3. 제2항에 있어서,
    상기 Ｍｎ의 농도가 8원자％이상 30원자％이하인 상기 Ｃｕ-Ｍｎ합금막중의 상기 Ｍｎ의 농도의 표준편차가 0.05원자％미만인 것을 특징으로 하는 박막 트랜지스터 배선.
  4. 제2항 또는 제3항의 박막 트랜지스터 배선이, ＩｎＧａＺｎＯ막으로 구성되는 산화물 반도체(酸化物 半導體)를 사이에 두고 상기 기판상에 형성되는 것을 특징으로 하는 박막 트랜지스터.
KR1020120026338A 2011-09-09 2012-03-15 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터 KR101323151B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011196992 2011-09-09
JPJP-P-2011-196992 2011-09-09

Publications (2)

Publication Number Publication Date
KR20130028622A true KR20130028622A (ko) 2013-03-19
KR101323151B1 KR101323151B1 (ko) 2013-10-30

Family

ID=47924051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026338A KR101323151B1 (ko) 2011-09-09 2012-03-15 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터

Country Status (3)

Country Link
JP (1) JP2013067857A (ko)
KR (1) KR101323151B1 (ko)
CN (1) CN102994952A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159132A (ja) * 2012-06-14 2015-09-03 パナソニック株式会社 薄膜トランジスタ
JP6376438B2 (ja) * 2013-05-31 2018-08-22 日立金属株式会社 Ｃｕ−Ｍｎ合金スパッタリングターゲット材およびその製造方法
WO2015049818A1 (ja) 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160336386A1 (en) * 2013-12-10 2016-11-17 Joled Inc. Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US10760156B2 (en) * 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) * 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975414B2 (ja) * 1997-11-28 2007-09-12 日立金属株式会社 スパッタリング用銅ターゲットおよびその製造方法
JP2005232509A (ja) * 2004-02-18 2005-09-02 Mitsui Mining & Smelting Co Ltd Ｍｎ合金スパッタリングターゲットの製造方法及びその製法によるＭｎ合金スパッタリングターゲット
JP4065959B2 (ja) * 2004-08-31 2008-03-26 国立大学法人東北大学 液晶表示装置、スパッタリングターゲット材および銅合金
US7940361B2 (en) * 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
JP2006322039A (ja) * 2005-05-18 2006-11-30 Sumitomo Metal Mining Co Ltd スパッタリングターゲット
JP4756458B2 (ja) * 2005-08-19 2011-08-24 三菱マテリアル株式会社 パーティクル発生の少ないＭｎ含有銅合金スパッタリングターゲット
US8188599B2 (en) * 2006-02-28 2012-05-29 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
EP2014787B1 (en) * 2006-10-03 2017-09-06 JX Nippon Mining & Metals Corporation Cu-Mn ALLOY SPUTTERING TARGET
CN101512730A (zh) * 2006-10-12 2009-08-19 株式会社爱发科 导电膜形成方法、薄膜晶体管、带有薄膜晶体管的面板以及薄膜晶体管的制造方法
JP4453845B2 (ja) 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP5280715B2 (ja) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル 配線形成方法
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
KR102183102B1 (ko) * 2009-11-27 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5491845B2 (ja) * 2009-12-16 2014-05-14 株式会社Ｓｈカッパープロダクツ スパッタリングターゲット材
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス

Also Published As

Publication number Publication date
CN102994952A (zh) 2013-03-27
JP2013067857A (ja) 2013-04-18
KR101323151B1 (ko) 2013-10-30

Similar Documents

Publication Publication Date Title
KR101323151B1 (ko) 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
JP5584436B2 (ja) 薄膜トランジスタ基板の製造方法
CN102203916A (zh) 用于形成薄膜晶体管用布线膜的溅射靶材
TWI580796B (zh) Tantalum sputtering target and its manufacturing method
KR20130138087A (ko) Ｃｕ-Ｍｎ합금 스퍼터링 타겟재, 그것을 사용한 반도체 소자의 적층배선 및 적층배선의 제조방법
KR101515341B1 (ko) 스퍼터링 타겟에 사용되는 구리재료의 제조방법
WO2010103587A1 (ja) バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
KR101289611B1 (ko) 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재
US20160345425A1 (en) Wiring film for flat panel display
KR101927574B1 (ko) 탄탈 스퍼터링 타깃 및 그 제조 방법
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP5580619B2 (ja) 薄膜トランジスタ基板および表示デバイス
EP3795713A1 (en) Multilayer film and ag alloy sputtering target
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JP6091911B2 (ja) Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
JPWO2020003667A1 (ja) アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
TWI585214B (zh) Aluminum alloy sputtering target
JP6735930B2 (ja) アルミニウム合金ターゲット及びその製造方法
JP2012109465A (ja) 表示装置用金属配線膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6