JP2013168582A - 薄膜配線形成方法および薄膜配線 - Google Patents

薄膜配線形成方法および薄膜配線 Download PDF

Info

Publication number
JP2013168582A
JP2013168582A JP2012032058A JP2012032058A JP2013168582A JP 2013168582 A JP2013168582 A JP 2013168582A JP 2012032058 A JP2012032058 A JP 2012032058A JP 2012032058 A JP2012032058 A JP 2012032058A JP 2013168582 A JP2013168582 A JP 2013168582A
Authority
JP
Japan
Prior art keywords
film
alloy
thin film
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012032058A
Other languages
English (en)
Other versions
JP5888501B2 (ja
Inventor
Akira Mori
暁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012032058A priority Critical patent/JP5888501B2/ja
Priority to CN201310042051.6A priority patent/CN103258725B/zh
Priority to TW102104558A priority patent/TWI557247B/zh
Priority to KR1020130013864A priority patent/KR102025948B1/ko
Priority to US13/767,125 priority patent/US8796144B2/en
Publication of JP2013168582A publication Critical patent/JP2013168582A/ja
Application granted granted Critical
Publication of JP5888501B2 publication Critical patent/JP5888501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】基板との高い密着強度を有し、既存のスパッタ装置をそのまま使用して形成でき、比抵抗が低く、水素プラズマ耐性にすぐれ、一液エッチングが可能なＣｕ合金薄膜配線形成方法を提供するとともに、その形成方法により形成された比抵抗が低く、水素プラズマ耐性にすぐれたＣｕ合金薄膜配線を提供する。
【解決手段】Ｃａ：０．５ａｔ％以上５ａｔ％未満、残部：Ｃｕおよび不可避不純物の組成を有するＣｕ−Ｃａ合金ターゲットを用いてスパッタ法でＣｕ―Ｃａ合金膜を成膜した後、酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中、３００〜７００℃で熱処理することにより、前記の課題を解決する。
【選択図】図２

Description

本発明は、液晶表示装置等の基板上に配置された薄膜配線形成方法およびその方法によって形成された薄膜配線に関する。
薄膜トランジスタ（以下、ＴＦＴという）を用いたアクティブマトリックス方式で駆動するフラットパネルディスプレイとして、液晶ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ、無機ＥＬディスプレイなどが知られている。これらＴＦＴを用いたフラットパネルディスプレイ（以下、ＦＰＤという）には、ガラス基板などの表面に格子状に金属膜からなる配線が密着形成されており、この金属膜からなる格子状配線の交差点にＴＦＴが設けられている。
このＴＦＴは、図１に縦断面模式図で示されている通り、ガラス基板の表面に、順次積層形成された、純銅膜のゲート電極膜、窒化珪素膜、Ｓｉ半導体膜、酸化ケイ素膜のバリア膜、および分離溝で仕切られた純銅膜のドレイン電極膜とソース電極膜（図１では「電極膜」と示す）で構成されていることも良く知られている。
このような積層膜構造を有するＴＦＴの製造に際しては、ドレイン電極膜とソース電極膜を仕切る分離溝が、湿式エッチングおよびプラズマエッチングにより形成されるが、前記分離溝底面に露出したＳｉ半導体膜の表面は、極めて不安定な状態、すなわち未結合手（ダングリングボンド）が増大し、これが表面欠陥となり、この表面欠陥がリーク電流となり、このリーク電流がＴＦＴのオフ電流を増加させ、その結果、ＦＰＤのコントラストの低減や視野角を小さくするなどの問題点の発生が避けられない不安定な状態になっている。このため、これに、１００％水素ガスを用いて、水素ガス流量が１０〜１０００ＳＣＣＭ、水素ガス圧が１０〜５００Ｐａ、ＲＦ電流密度が０．００５〜０．５Ｗ／ｃｍ２および処理時間が１〜６０分の条件で水素プラズマ処理を施して、Ｓｉ半導体膜表面の未結合手（ダングリングボンド）を水素原子と結合させて安定化することによって、半導体膜表面のリーク電流を低減させることも知られている（特許文献１参照）。
また、純銅膜のドレインおよびソース電極膜側に形成された純銅化帯域と、これらの純銅膜と酸化ケイ素膜のバリア膜との界面部に形成されたＣｕと、厚さ方向の含有ピークが５〜２０原子％のＣａと、同じく３０〜５０原子％の酸素と、Ｓｉとからなる成分凝集帯域との２帯域で構成されたバリア膜と電極膜が高い密着強度を有するＴＦＴも知られている（特許文献２参照）
さらに、Ａｇ、Ａｕ、Ｃｕ、およびＰｔからなる群より選ばれた少なくとも一種の第１の金属を主体とし、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｓｉ、Ｂ、Ｌａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｙ、Ｙｂ、Ｃｅ、Ｍｇ、Ｔｈ、およびＣｒからなる群より選ばれた少なくとも一種の第２の金属を含む材料で構成された導電層を成膜後、酸素雰囲気中において熱処理し、前記導電層の表面に被覆され前記第２の金属を主体とする材料で構成された熱酸化層を形成し、前記導電層における第１の金属に対する第２の金属の割合よりも熱酸化層における前記割合の方を大きくすることにより、各種薬品処理に対する耐性を有し、基板への高い密着性を有するＴＦＴも知られている（特許文献３参照）。
さらに、ＦＰＤの画質を決定する要素として、アレイ基板に構成されたゲート配線とデータ配線の抵抗が非常に重要であることが知られており、ゲート配線とデータ配線の抵抗が小さければ入力される信号の信号遅延を減らすことができ、それによって画質が改善される結果を得ることができることが知られている。そして、ゲート配線またはデータ配線に低抵抗物質であるＣｕを用いることが知られているが、Ｃｕをゲート配線として用いる場合にはＣｕが基板との接触特性がよくないという問題が発生し、これを解決するために、基板とＣｕ層間に金属バッファー層（ｍｅｔａｌｂｕｆｆｅｒ ｌａｙｅｒ）としてＴｉまたはＭｏを用いることが知られている（特許文献４参照）。
特開平４−３４９６３７号公報 特開２０１０−１０３３２４号公報 特許第３３０２８９４号公報 特開２００４−１６３９０１号公報
一方、近年の各種ＦＰＤの大画面化および高集積化はめざましく、これに伴い、ＴＦＴを構成する積層膜相互間には一段と高い密着強度が要求される傾向にあるが、特許文献１に開示された従来ＴＦＴにおいては、前記酸化ケイ素膜（バリア膜）と分離溝で仕切られた純銅膜（電極膜）間の密着強度が低く、要求に満足に対応できる高い密着強度を具備していないのが現状である。
また、特許文献２に開示された従来ＴＦＴは、酸化ケイ素膜（バリア膜）と純銅膜（電極膜）間に介在させた密着強化膜によって高い密着強度を確保しているが、製造工程においてスパッタガスに酸素を使用するため、装置の改造が必要であり、製造コストの上昇、生産性の低下に繋がり、大画面のＦＰＤの普及とともに、さらなる低コスト化が求められているＴＦＴにとって、実用上、大きな課題であった。
さらに、最近のＴＦＴ作製工程では、ソース・ドレイン電極形成後に前述のように水素プラズマ処理を行う場合があるが、特許文献３に開示された従来ＴＦＴは、水素プラズマ耐性に劣りＣｕ合金酸化層が還元され、密着性が低下するという課題があった。また、第１の金属としてＣｕを用いた場合には、従来のＣｕ系材料と比較して比抵抗が高めであるという課題があった。
さらに、特許文献４に記載されたＣｕをゲート配線に用い金属バッファー層としてＭｏやＴｉを用いる薄膜配線プロセスでは、しばしば、後工程において、ウエットエッチングが行われるが、ＭｏやＴｉとＣｕとでは、電気化学的特性が大きく異なるため同一のエッチング液ではエッチングしにくく、複数のエッチング液を用いて行わなければならないという課題があった。
そこで、本発明が解決しようとする技術的課題、すなわち、本発明の目的は、基板との高い密着強度を有し、既存のスパッタ装置をそのまま使用して形成でき、比抵抗が低く、水素プラズマ耐性にすぐれて、一液エッチングが可能なＣｕ合金薄膜配線形成方法を提供するとともに、その形成方法により形成された比抵抗が低く、水素プラズマ耐性にすぐれたＣｕ合金薄膜配線を提供することである。
本発明者らは、Ｃｕ合金薄膜の水素プラズマ耐性の改善のため従来の合金添加元素の酸化物よりも安定な酸化物が得られる添加元素を模索するとともに、各種の添加元素に対して、スパッタ法で成膜後の熱処理条件を様々に変えて、膜特性を評価し、その関連性について鋭意研究を行った結果、以下の知見を得た。
（ａ）特許文献３に開示されているような従来のＣｕ合金酸化膜を密着層として用いた場合、水素プラズマ処理によって密着性が劣化することが確認された。このような水素プラズマ暴露による密着性劣化の理由は次のように説明できる。すなわち、図２に示すように、水素プラズマ暴露により水素イオンが上層のメタルＣｕ膜を透過し、下層のＣｕ合金酸化物膜を還元させる。この現象により、下地との界面にマイクロボイドが形成され、密着性が劣化する。
（ｂ）それに対して、Ｃｕ−Ｃａ合金ターゲットを用いてスパッタ法によりＣｕ−Ｃａ合金薄膜を形成後、微量酸素含有不活性ガス雰囲気中で熱処理した場合、Ｃｕ−Ｃａ合金膜と基板やバリア膜との界面にＣｕ−Ｃａ合金酸化膜が形成される。この時、スパッタ法で形成されたＣｕ−Ｃａ合金薄膜の結晶粒界は、膜表面から基板等との界面までつながっているため、その結晶粒界を酸素原子が比較的容易に拡散して界面に到着し、界面拡散して界面全体に伝わりＣｕ−Ｃａ合金酸化物層が形成され、ガラス（基板）や酸化ケイ素（バリア膜）と反応し、強固な化学結合を生じる。
（ｃ）しかも、所定量のＣａを含有するＣｕ−Ｃａ合金酸化膜は、水素プラズマに対して良好な耐性を示すことを見出した。そのため、基板（下地）との界面に形成されたＣｕ−Ｃａ合金酸化膜が水素プラズマによって還元されることなく、強固な密着性を維持することを見出した。
（ｄ）さらに、Ｃｕ−Ｃａ合金酸化膜の酸素源は、熱処理時の不活性ガス雰囲気に含有させた微量酸素であるため、成膜装置の改造や複雑な処理・操作を必要とすることなくＣｕ−Ｃａ合金酸化膜を形成することができる。一方、酸素リアクティブスパッタでＣｕ−Ｃａ合金酸化膜を形成する場合、所定の酸素量を維持させながら安定したプラズマを発生させるために、チャンバー内に導入する反応ガス（酸素ガス）と放電ガスの流量を独立して精密に制御する必要があるばかりか、そのための反応ガス導入用配管や流量計、流量バルブなどの設置が必要であり、製造コストが高く生産性も悪かった。
（ｅ）ところが、本発明者らが鋭意研究したところ、通常のスパッタ法を用いてＣｕ−Ｃａ合金膜形成後に微量酸素含有不活性ガス雰囲気で熱処理を行うという方法を用いることによって、既存の成膜装置を用いて複雑な操作を要することなく、所望のＣｕ−Ｃａ合金酸化膜を成膜できることを見出した。すなわち、熱処理の場合、プラズマを発生させる必要がないので、反応ガスや放電ガスの流量の変動や基板温度の変動などで異常放電が起こる心配がなく、しかも、成膜装置内に導入する不活性ガス中に予め所定の微量酸素を導入しておくことによって、既存の成膜装置をそのまま使って簡単に処理を行えることを見出した。
（ｆ）さらに、ＣｕとＣｕ―Ｃａ合金とは、エッチング速度がほぼ等しく、同じエッチング液を用いて処理することが可能である。
本発明は、前記知見に基づいてなされたものであって、
「（１） Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法で成膜する薄膜配線形成方法であって、Ｃａ：０．５ａｔ％以上５ａｔ％未満、残部：Ｃｕおよび不可避不純物の組成を有するＣｕ−Ｃａ合金ターゲットを用いて前記スパッタ法でＣｕ―Ｃａ合金膜を成膜した後、酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中、３００〜７００℃で熱処理することを特徴とする薄膜配線形成方法。
（２） 前記Ｃｕ―Ｃａ合金膜の平均膜厚が１０〜５００ｎｍであることを特徴とする（１）に記載の薄膜配線形成方法。
（３） 前記Ｃｕ―Ｃａ合金膜を成膜後に、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜することを特徴とする（１）または（２）に記載の薄膜配線形成方法。
（４） 前記熱処理後に、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜することを特徴とする（１）または（２）に記載の薄膜配線形成方法。
（５） （１）乃至（４）のいずれかの方法によって形成された薄膜配線であって、オージエ電子分光法で測定した膜厚方向におけるＣａ含有割合のピーク値が、ＣｕとＣａの合量に対し０．５ａｔ％以上５ａｔ％未満であることを特徴とする薄膜配線。」
を特徴とするものである。
つぎに、本発明について詳細に説明する。
本発明は、Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法でＣｕ―Ｃａ合金膜を成膜後、酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中で熱処理する薄膜配線形成方法である（図３（ａ）参照）。
また、本発明の別の実施態様としては、Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法でＣｕ−Ｃａ合金膜を成膜後、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜し、その後、酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中で熱処理する薄膜配線形成方法である（図３（ｂ）参照）。
また、本発明のさらに別の実施態様としては、Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法でＣｕ―Ｃａ合金膜を成膜後、酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中で熱処理した後、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜する薄膜配線形成方法である（図３（ｃ）参照）。
また、本発明は、前記のいずれかの方法で形成された膜中のＣａ含有割合が０．５ａｔ％以上５ａｔ％未満の薄膜配線である。
ここで、本発明の数値限定理由について説明する。
（ａ）微量酸素の含有割合：
熱処理時の微量酸素の含有量は、酸素分圧が１０−１０気圧未満であると、例えば、ＳｉＯ２やガラスなどの基板との界面に形成されるＣｕ−Ｃａ合金酸化膜の酸化が十分進まないため基板との密着性が十分でない。しかし、Ｃａ濃度が５ａｔ％以上ではＣａがＳｉＯ２と直接還元反応するため、密着性を得ることができるが、Ｃａに還元されて生じたＳｉがＣｕ中へ拡散するため，比抵抗の上昇を招く。一方、１０−４気圧を超えると、Ｃｕ−Ｃａ合金酸化膜の酸化が進み，比抵抗が上昇するため好ましくない。そこで、熱処理時の微量酸素の含有量は、酸素分圧で１０−４〜１０−１０気圧と定めた。なお、熱処理時の圧力は大気圧とし、不活性ガスとしては、窒素ガスを用いた。ここで、不活性ガスとして窒素ガスを用いた理由は、ＴＦＴなどの製造プロセスにおいて、窒化膜を形成するプロセスを設ける場合があるため、それを流用できるためであって、Ａｒガスを用いても何ら構わない。
（ｂ）Ｃｕ―Ｃａ合金ターゲットの合金組成および薄膜配線の膜中のＣａ含有割合：
Ｃａには、熱処理によって銅薄膜配線と基板や酸化ケイ素との界面に偏析，酸化して基板や酸化ケイ素と化学反応して反応層を形成し，酸素の界面拡散を防止することでＣｕの酸化を抑制し、水素プラズマ耐性を発現するとともに、反応層が形成されることにより、ＳｉＯ２やガラスなどからなる基板との密着性を向上させる作用がある。
Ｃｕ―Ｃａ合金膜をスパッタ法で形成する際に用いるターゲットに含まれるＣａの含有割合は、ＣｕとＣａの合量に対して０．５ａｔ％未満であると、前述した効果が十分に発現されず、水素プラズマ耐性が不十分である。一方、５ａｔ％を超えるとＣｕ−Ｃａ合金薄膜配線の比抵抗が高くなるため好ましくない。そのため、Ｃｕ―Ｃａ合金ターゲットの合金組成は、Ｃａ：０．５以上５ａｔ％未満、残部：Ｃｕおよび不可避不純物とすることが好ましい。
また、前記の条件を満足するＣｕ―Ｃａ合金ターゲットを用いて、後述するスパッタ法でＣｕ―Ｃａ合金膜を成膜した場合、ターゲットの合金組成より低い組成を有するＣｕ―Ｃａ合金膜が形成されるが，熱処理後，Ｃａが膜と基板や酸化ケイ素との界面に偏析するため，薄膜中のＣｕとＣａの合量に対するＣａ含有割合の膜厚方向におけるピーク値は前記Ｃｕ−Ｃａ合金ターゲットにおけるＣａ含有割合とほぼ同じであることを確認した。
（ｃ）熱処理温度：
熱処理時の熱処理温度について、詳細に実験を重ねた結果、Ｃｕ−Ｃａ合金膜は、３００℃以上の前述した微量酸素含有不活性ガス雰囲気中での熱処理をすることによって、良好な密着性が得られることがテープ剥離試験で明らかになった。
しかしながら、熱処理温度が７００℃を超えるとＳｉＯ２やガラスなどからなる基板が変形するため好ましくない。また、３００℃以上の温度で熱処理を行うことによって、水素プラズマ耐性が向上する。そのため、熱処理温度は、３００〜７００℃とすることが好ましい。
（ｄ）Ｃｕ―Ｃａ合金膜の平均膜厚：
スパッタでＣｕ−Ｃａ合金膜を形成後のＣｕ―Ｃａ合金膜と基板（ＳｉＯ２）の断面を詳細に観察したところ、微量酸素含有不活性ガス雰囲気中の熱処理によって、ＣａはＳｉＯ２表面に偏析し１ｎｍ程度の厚さのアモルファス層が形成されていることが確認された。偏析したＣａは界面で酸化されＣａＯとなり、ＣａＯ−ＳｉＯ２状態図によれば、ＣａＯとＳｉＯ２は反応してＣａ２ＳｉＯ４やＣａ３ＳｉＯ５等の複数のカルシウム・シリケイト層を形成する。この層が、Ｃｕ−Ｃａ合金膜と基板との密着性に寄与していると考えられるが、Ｃｕ−Ｃａ合金膜の平均膜厚が１０ｎｍ未満であると、前記カルシウム・シリケイト層の層厚も薄くなり密着性が十分に発揮されない。一方、平均膜厚が５００ｎｍを超えると成膜時間が長くなり経済的でない。さらに薄膜配線による段差が大きくなり，応力集中による窒化ケイ素などの層間絶縁膜の破断が多くなるため好ましくない。したがって、Ｃｕ―Ｃａ合金膜の平均膜厚は、１０〜５００ｎｍとすることが好ましい。
ただし、膜厚が１００ｎｍ未満では、膜の比抵抗が上昇するため、単層膜として使用するのではなく、Ｃｕ−Ｃａ合金膜を下地層とし、この上に導電膜として純Ｃｕ膜を形成することが好ましい。
本発明によれば、（１）Ｃａ：０．５ａｔ％以上５ａｔ％未満、残部：Ｃｕおよび不可避不純物の組成を有するＣｕ−Ｃａ合金ターゲットを用いたスパッタ法によるＣｕ―Ｃａ合金膜の成膜と、（２）酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中、３００〜７００℃での熱処理という、２段階でのプロセスを行うという新規な方法で薄膜配線を形成することによって、基板との高い密着強度を有し、比抵抗が低く、水素プラズマ耐性にすぐれ、一液エッチングが可能なＣｕ合金薄膜配線が得られるとともに、前記薄膜配線の形成に際し、既存のスパッタ装置をそのまま使用できるというすぐれた効果を奏する。したがって、ＦＰＤの大画面化および高集積化に要求される高い密着強度、低比抵抗、すぐれた水素プラズマ耐性を具備した薄膜配線が得られる。また、その製造コストを大幅に削減することができる。
薄膜トランジスタの縦断面模式図を示す。 水素プラズマ暴露による密着性劣化モデルを示す。 本発明の薄膜配線形成方法の流れを示す。 成膜後熱処理前および熱処理後のＣｕ膜のＸＰＳ分析の結果を示す。 成膜後熱処理前および熱処理後のＣｕ−Ｃａ合金膜のＸＰＳ分析の結果を示す。
つぎに、本発明の薄膜配線形成方法および薄膜配線の一実施態様について、実施例に基づき、より具体的に説明する。
本発明の薄膜配線の成膜には、ＤＣマグネトロン・スパッタ装置を使用した。ターゲットは、９９．９９ａｔ％Ｃｕ（以下、４ＮＣｕと表示する）、９９．９９９９ａｔ％Ｃｕ（以下、６ＮＣｕと表示する）、Ｃｕ−０．２ａｔ％Ｃａ（以下、Ｃｕ−０．２Ｃａと表示する）、Ｃｕ−０．５ａｔ％Ｃａ（以下、Ｃｕ−０．５Ｃａと表示する）、Ｃｕ−１ａｔ％Ｃａ（以下、Ｃｕ−１Ｃａと表示する）、Ｃｕ−２ａｔ％Ｃａ（以下、Ｃｕ−２Ｃａと表示する）、Ｃｕ−５ａｔ％Ｃａ（以下、Ｃｕ−５Ｃａと表示する）、Ｃｕ−７ａｔ％Ｃａ（以下、Ｃｕ−７Ｃａと表示する）とし、基板は、熱酸化膜付シリコンウエハ（サイズは、直径７６．３ｍｍ×厚さ３８０μｍ）を使用した。
（Ｃｕ合金膜の成膜工程）
チャンバー内を５×１０−５Ｐａまで真空に引いた後、純Ａｒを導入し、Ａｒガス圧力を０．６７Ｐａに調整した。基板加熱は行わず、パワー密度および成膜速度をそれぞれ、ＤＣ３．３Ｗ／ｃｍ２、４ｎｍ／ｓｅｃ．とし、目標膜厚を５〜５００ｎｍとした。
ここで、Ｃｕ合金膜の目標膜厚は、成膜速度（ｎｍ／ｓｅｃ．）×成膜時間（ｓｅｃ．）により求められるが、本実施例により得られたサンプルについて、走査型電子顕微鏡で断面画像を観察したところ、いずれも目標膜厚と等しい平均膜厚が観察された。
（熱処理工程）
ついで、赤外線加熱炉を用いて、微量酸素含有不活性ガス雰囲気中で熱処理を行った。まず、チャンバー内を０．５Ｐａまで真空に引いた後、酸素分圧が１×１０−３〜１×１０−１１気圧の微量酸素を含有した窒素ガスに置換し、流量を１Ｌ／ｍｉｎ．とし、圧力を大気圧とした。
そして、昇温速度を１℃／ｓｅｃ．、加熱温度を１００、２００、３００、４００、５００、６００、７００℃、保持時間を３０ｍｉｎ．とする熱処理を行った。なお、７００℃を超えると基板が変形を来したため、実験を行わなかった。
（基板との密着性評価）
熱処理を施した基板上に形成された薄膜に対し、テープ剥離試験による密着性評価を行った。密着性評価の具体的方法は、テープを薄膜配線表面につけて引き剥がした際の薄膜配線の剥離状態で評価した。先ず、薄膜に，カッターナイフを用いて間隔を１ｍｍとし、切り込みを縦横に入れ，合計１００個の碁盤目を入れた。次に、碁盤目部分にセロハンテープを強く圧着させ、テープの端を４５°の角度で一気に引き剥がし、碁盤目の状態を観察し、薄膜の状態を目視で観察した。このとき、剥がれが生じなかったものを密着性良好とし、１００個の碁盤目中いくつの目が剥離したかを数え、各薄膜配線の密着性を調査した。その結果を表１〜３に示す。
なお、表１〜３において、１００個中１つも剥がれなかったものを◎、剥がれたものが１〜３個のものを○、剥がれたものが４〜１０個のものを△、１０個以上剥がれたものを×と示した。
（耐水素性の評価）
窒素熱処理後、水素と窒素を１：１の割合で混合した水素窒素混合ガス中で、３ｍｉｎ．間、３００℃に加熱し、前記と同様のテープ剥離試験で耐水素性を評価した。その結果を同じく、表１〜３に示す。
なお、表１〜３において、窒素の列は、窒素熱処理後のテープ剥離試験の結果を示し、水素の列は、前記耐水素性評価の結果を示している。また、表１、２における熱処理時の酸素分圧は１０−7気圧とし、表１、３における各サンプルの目標平均膜厚は３００ｎｍとし、表２、３における窒素熱処理温度は３００℃とした。
（膜中のＣａ濃度の分析）
オージェ電子分光法で深さ方向分析を行い、Ｃｕ薄膜とガラス基板および酸化ケイ素膜界面におけるＣａ濃度の分析を行った。アルゴンイオンエッチングはザラー回転法を用いて行った。加速電圧は５ｋＶ、電流は１０ｎＡ、試料の傾斜角度は３０°とした。
表１〜３の結果から分かるように、Ｃａ含有割合が０．５〜７ａｔ％のターゲットで成膜した膜は、すぐれた密着性および耐水素性を示し、１〜７ａｔ％のターゲットで成膜した膜は、特にすぐれた密着性および耐水素性を示すことが確認された。
また、表１の結果から分かるように、窒素熱処理温度が、３００〜７００℃の範囲において、すぐれた密着性および耐水素性を示すことが確認された。
さらに、表２の結果から分かるように、窒素熱処理後のＣａ−Ｃａ合金膜の膜厚が１０〜５００ｎｍの範囲において、すぐれた密着性および耐水素性を示し、１００〜３００ｎｍの範囲において、特にすぐれた密着性および耐水素性を示すことが確認された。
そして、表３の結果から明らかなように、窒素熱処理時の酸素分圧が、１０−３〜×１０−１０気圧の範囲において、すぐれた密着性および耐水素性を示し、１０−４〜×１０−１０気圧の範囲において、特にすぐれた密着性および耐水素性を示すことが確認された。
（薄膜配線と基板との界面の構造解析）
前述した窒素熱処理を施したＣｕ膜とＣｕ−Ｃａ合金膜について、基板との界面における界面構造を解析するため，ＸＰＳで深さ方向分析を行った。３００℃で窒素熱処理した膜と、比較のため熱処理しない膜も分析した。Ｃｕ膜の成膜には、４ＮＣｕのターゲットを使用し、Ｃｕ−Ｃａ合金膜の成膜には、Ｃｕ−２Ｃａのターゲットを使用した。基板は、ＳｉＯ２を用いた。微量酸素の含有割合は、酸素分圧で１×１０−５気圧とした。
その結果、熱処理をしなかった膜では、Ａｒイオンによるスパッタエッチングで順次表面が削られ、スパッタ時間が６０〜７０分でＯとＳｉが検出され、その後、スパッタ時間の経過とともにＯとＳｉの強度は強くなり、１００〜１２０分でＯの強度がほぼ一定となった。一方、窒素熱処理した膜は、スパッタ時間が５０分でＯとＳｉが検出され、その後、スパッタ時間の経過とともにＯとＳｉの強度は強くなり、１００〜１２０分でＯの強度がほぼ一定となった。これらの結果から、スパッタ時間が１００〜１２０分でＣｕ膜（Ｃｕ−Ｃａ合金膜）と基板との界面近傍までエッチングされたと考えられる。そこで、ＸＰＳでスペクトル分析を行うスパッタ時間を８０分、１００分、１２０分とした。その結果を、図４および図５に示す。いずれも、Ｘ線励起によるオージェ電子スペクトルであるＣｕＬＭＭスペクトルを示しており、ＣｕＯのピーク位置指示線は、５６９ｅＶ、Ｃｕのピーク位置指示線は、５６８ｅＶ、Ｃｕ２Ｏのピーク位置指示線は，５７０ｅＶである。
ここで、図４（ａ）〜（ｃ）は、成膜後熱処理前（ａｓ ｄｅｐｏ．，点線）および窒素熱処理後（３００℃，実線）におけるＣｕ膜の結果であり、（ａ）がスパッタ時間：８０分、（ｂ）がスパッタ時間：１００分、（ｃ）がスパッタ時間：１２０分の結果を示している。一方、図５（ａ）〜（ｃ）は、成膜後熱処理前（ａｓ ｄｅｐｏ．，点線）および窒素熱処理後（３００℃，実線）におけるＣｕ−２Ｃａ膜の結果であり、（ａ）がスパッタ時間：８０分、（ｂ）がスパッタ時間：１００分、（ｃ）がスパッタ時間：１２０分の結果を示している。
ＣｕＬＭＭでは、ＣｕとＣｕ2ＯとＣｕＯが検出された。Ｃｕ膜では、Ｃｕ2Ｏは膜とＳｉＯ２界面に近づくに従って、３００℃の窒素熱処理によってピーク値が高くなった。窒素熱処理によって、界面近傍のＣｕ2Ｏ濃度の上昇をしめしている。一方、Ｃｕ−２Ｃａ膜では、窒素熱処理によって上昇するＣｕ２Ｏのピーク値はＣｕ膜より低く、Ｃａ添加によって、Ｃｕ２Ｏの界面生成は抑制された。Ｃｕ2Ｏは水素によって容易に還元され、水を発生し、この水が界面に集まってマイクロボイドを形成し、密着性の低下を招く。Ｃａ添加によって、Ｃｕ2Ｏの生成が抑制され、その結果、水素還元による水の発生が抑制されるため、Ｃａ添加したＣｕ薄膜配線の耐水素性は向上したと考えている。
（比抵抗の評価）
前述のターゲットを用いて成膜した膜のうち、耐水素性の評価が△、○、◎のものについて、耐水素性評価のための水素処理後、室温における膜の比抵抗を四探針法で測定した。ただし、膜厚が５ｎｍおよび１０ｎｍのものについては、膜厚が薄くなると電子の表面反射のため正確に測定できないため、測定していない。これら比抵抗の測定結果を、表４〜６に示す。
表４〜６の結果から分かるように、Ｃａ含有割合が５ａｔ％を超えると、Ｃｕ−Ｃａ合金膜の比抵抗が高くなることが確認された。
膜厚が５ｎｍおよび１０ｎｍのものについては、測定していないが、下地密着層として使用し，この上に導電層として比抵抗の低い純銅層等を堆積することで、問題なく利用できる。
つぎに、本発明の薄膜配線形成方法および薄膜配線の別の実施態様について、実施例に基づき、説明する。
まず、実施例１と同様にして、Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法により基板上にＣｕ−Ｃａ合金膜を成膜した。ついで、Ｃｕターゲット（６ＮＣｕ）を用いたスパッタ法により、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜した。
このようにして基板上にＣｕ−Ｃａ合金とＣｕの２層からなる膜を成膜後、微量酸素含有不活性ガス雰囲気中で熱処理することによって薄膜配線を形成した。この形成方法の流れの概略を図３（ｂ）に示した。
そして、実施例１と同様の密着性評価および耐水素性評価を行ったところ、実施例１と同様の結果が得られた。すなわち、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜しても微量酸素含有不活性ガス雰囲気中で熱処理をすることによって、実施例１と同様に密着性および耐水素性が向上する。これは、表面に形成したＣｕ膜中の酸素の拡散速度の方が、界面での酸素の反応速度よりも勝っているため、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜しても界面におけるＣｕ−Ｃａ合金の酸化が進むためと考えられる。さらに、Ｃｕ−Ｃａ合金の上にＣｕを形成したことにより、Ｃｕが本来有しているすぐれた導電性をもつという特性と相俟って、薄膜配線の比抵抗を下げることができることを確認した。
さらに、本発明の薄膜配線形成方法および薄膜配線の別の実施態様について、実施例に基づき説明する。
まず、実施例１と同様にして、Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法により基板上にＣｕ−Ｃａ合金膜を成膜後、微量酸素含有不活性ガス雰囲気中で熱処理する。
そして、熱処理されたＣｕ−Ｃａ合金膜（以下、改質Ｃｕ−Ｃａ合金膜という）上に、Ｃｕターゲット（６ＮＣｕ）を用いたスパッタ法によりＣｕ膜を成膜した。
このようにして基板上に改質Ｃｕ−Ｃａ合金膜とＣｕの２層からなる薄膜配線を形成した。
そして、実施例１と同様の密着性評価および耐水素性評価を行ったところ、実施例１と同様の結果が得られた。さらに、Ｃｕ−Ｃａ合金の上にＣｕを形成したことにより、Ｃｕが本来有しているすぐれた導電性をもつという特性と相俟って、薄膜配線の比抵抗を下げることができることを確認した。
本発明は、Ｃｕ膜と基板との界面の微細構造の詳細な観察と耐水素性および密着性の発現機構についての検証に基づき完成されたものであって、Ｃｕ系薄膜配線の比抵抗を上昇させることなく、密着性および耐水素性を向上させ、しかも、低コスト化にも寄与するという著しい効果を有し、その産業上の利用可能性はきわめて大きい。

Claims (5)

  1. Ｃｕ−Ｃａ合金ターゲットを用いたスパッタ法で成膜する薄膜配線形成方法であって、
    Ｃａ：０．５ａｔ％以上５ａｔ％未満、残部：Ｃｕおよび不可避不純物の組成を有するＣｕ−Ｃａ合金ターゲットを用いて前記スパッタ法でＣｕ―Ｃａ合金膜を成膜した後、
    酸素分圧が１０−４〜１０−１０気圧の微量酸素含有不活性ガス雰囲気中、
    ３００〜７００℃で熱処理することを特徴とする薄膜配線形成方法。
  2. 前記Ｃｕ―Ｃａ合金膜の平均膜厚が１０〜５００ｎｍであることを特徴とする請求項１に記載の薄膜配線形成方法。
  3. 前記Ｃｕ―Ｃａ合金膜を成膜後に、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜することを特徴とする請求項１または請求項２に記載の薄膜配線形成方法。
  4. 前記熱処理後に、Ｃｕ−Ｃａ合金膜上にＣｕ膜を成膜することを特徴とする請求項１または請求項２に記載の薄膜配線形成方法。
  5. 請求項１乃至請求項４のいずれかの方法によって形成された薄膜配線であって、オージエ電子分光法で測定した膜厚方向におけるＣａ含有割合のピーク値が、ＣｕとＣａの合量に対し０．５ａｔ％以上５ａｔ％未満であることを特徴とする薄膜配線。
JP2012032058A 2012-02-16 2012-02-16 薄膜配線形成方法 Active JP5888501B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012032058A JP5888501B2 (ja) 2012-02-16 2012-02-16 薄膜配線形成方法
CN201310042051.6A CN103258725B (zh) 2012-02-16 2013-02-01 薄膜配线形成方法及薄膜配线
TW102104558A TWI557247B (zh) 2012-02-16 2013-02-06 薄膜配線之形成方法及薄膜配線
KR1020130013864A KR102025948B1 (ko) 2012-02-16 2013-02-07 박막 배선 형성 방법 및 박막 배선
US13/767,125 US8796144B2 (en) 2012-02-16 2013-02-14 Method of forming thin film interconnect and thin film interconnect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032058A JP5888501B2 (ja) 2012-02-16 2012-02-16 薄膜配線形成方法

Publications (2)

Publication Number Publication Date
JP2013168582A true JP2013168582A (ja) 2013-08-29
JP5888501B2 JP5888501B2 (ja) 2016-03-22

Family

ID=48962567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012032058A Active JP5888501B2 (ja) 2012-02-16 2012-02-16 薄膜配線形成方法

Country Status (5)

Country Link
US (1) US8796144B2 (ja)
JP (1) JP5888501B2 (ja)
KR (1) KR102025948B1 (ja)
CN (1) CN103258725B (ja)
TW (1) TWI557247B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN103928400A (zh) 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8188599B2 (en) * 2006-02-28 2012-05-29 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP5541651B2 (ja) * 2008-10-24 2014-07-09 三菱マテリアル株式会社 薄膜トランジスター用配線膜形成用スパッタリングターゲット
KR101184240B1 (ko) * 2008-10-24 2012-09-21 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
KR102025948B1 (ko) 2019-09-26
TWI557247B (zh) 2016-11-11
US8796144B2 (en) 2014-08-05
TW201348476A (zh) 2013-12-01
US20130214412A1 (en) 2013-08-22
JP5888501B2 (ja) 2016-03-22
CN103258725B (zh) 2017-04-12
CN103258725A (zh) 2013-08-21
KR20130094739A (ko) 2013-08-26

Similar Documents

Publication Publication Date Title
JP5017282B2 (ja) 配線膜の形成方法
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
US8482189B2 (en) Display device
JP5360959B2 (ja) バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
JP5269533B2 (ja) 薄膜トランジスター
US8658009B2 (en) Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP5580619B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP5888501B2 (ja) 薄膜配線形成方法
JP5685125B2 (ja) 配線構造、表示装置、および半導体装置
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
JP2010258346A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5008146B2 (ja) 密着性に優れた銅合金複合膜
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP2010040535A (ja) 薄膜トランジスター
JP2010040536A (ja) 薄膜トランジスター
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R150 Certificate of patent or registration of utility model

Ref document number: 5888501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150