JP2013061841A - 情報処理装置および情報処理装置の試験方法 - Google Patents
情報処理装置および情報処理装置の試験方法 Download PDFInfo
- Publication number
- JP2013061841A JP2013061841A JP2011200329A JP2011200329A JP2013061841A JP 2013061841 A JP2013061841 A JP 2013061841A JP 2011200329 A JP2011200329 A JP 2011200329A JP 2011200329 A JP2011200329 A JP 2011200329A JP 2013061841 A JP2013061841 A JP 2013061841A
- Authority
- JP
- Japan
- Prior art keywords
- test
- control unit
- unit
- identification information
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】
複数の試験項目のうち、現在実行されている試験項目の試験を識別する識別情報を記憶する識別情報記憶部1b2と、試験対象に複数の試験項目の試験をそれぞれ実行し、1つの試験項目の試験の終了に伴い識別情報記憶部1b2に記憶されている識別情報を、次に実行する試験項目の試験の識別情報に変更する試験実行部1a1と、所定時間以内に前記識別情報記憶部1b2に記憶されている識別情報が変更されたか否かを判断する判断部1a2とを備える制御部1aと、判断部1a2が、識別情報が所定時間以内に変更されなかったと判断した場合、制御部1aの再起動を電圧供給回路4に指示する指示部1cと、を有する。
【選択図】図1
Description
識別情報記憶部は、複数の試験項目のうち、現在実行されている試験項目の試験を識別する識別情報を記憶する。
<第1の実施の形態>
図1は、第1の実施の形態の情報処理装置を示す図である。
制御部1aは、試験実行部1a1と、判断部1a2とを有している。
<第2の実施の形態>
図2は、第2の実施の形態のストレージ装置の全体構成図を示す図である。
制御モジュール10a、10bは、マージン試験を行う機能を有している。本実施の形態で実行するマージン試験は、制御モジュール10a、10bに電力やクロック信号を供給するデバイスの個体差や、ストレージ装置100の使用環境等によって発生する電源電圧、クロック周波数の設計値からのずれを考慮しても、ストレージ装置100が正常に動作することを確認する試験である。より具体的には、本実施の形態のマージン試験は、ストレージ装置100の制御モジュール10a、10bおよびDE210、220内で使用されている各デバイスの電源電圧、クロック周波数を設計値から±1%、±2%・・・と順に変化させながら、試験対象のデバイスに負荷をかける。負荷をかける試験対象のデバイスおよび負荷をかける箇所は、用意された試験項目により予め決定されている。
SSD17は、制御モジュール10aの二次記憶装置として使用され、CPU11により実行されるプログラムやその実行に必要な各種のデータ等を記憶する。なお、二次記憶装置としては、例えば、HDD等の他の種類の不揮発性記憶装置が使用されてもよい。SSD17には、マージン記憶領域171が設けられている。マージン記憶領域171には、マージン試験に使用する電圧の初期値(電圧初期値)およびクロックの初期値(クロック初期値)が予め記憶されている。また、マージン記憶領域171には、マージン試験に使用する電圧の設定値(電圧マージン設定値)およびクロックの設定値(クロックマージン設定値)が予め複数記憶されている。図3に示す電圧/クロックマージン設定値1、電圧/クロックマージン設定値2、・・・、電圧/クロックマージン設定値Xは、それぞれ電圧マージン設定値およびクロックマージン設定値の異なる組み合わせを示している。
第1カタログ172および第2カタログ173には、マージン試験中にCPU11に実行させるプログラムが記憶されている。
トランシーバ18は、RS−232Cケーブルや、LANケーブルを介して管理端末装置120に接続されており、管理端末装置120との間でデータを送受信する。
SASエクスパンダ15aは、監視部20側の機能としてPostPhase監視部211と、電圧マージン制御部212と、クロックマージン制御部213とを備えている。
FPGA22は、WDT監視処理部221と、リセット制御部222と、電源制御部223とを有している。
電源制御部223は、WDT監視処理部221の指示に基づき電源回路40を制御し、制御部10を再起動する。
電源回路40は、電源制御部223の制御の下で、制御モジュール10aの電源をON状態にしたり、OFF状態にしたりする。また、電源回路40は、電圧マージン制御部212の制御により、制御部10に供給する電圧を変更する。
PostPhaseフラグ記憶領域62は、PostPhase監視部211にPostPhaseコードの生成を監視させるか否かを示すフラグを記憶する領域である。本実施の形態の当該フラグは、PostPhase監視部211にPostPhaseコードの生成を監視させることを示す1にセットされている。
実行状態チェックフラグ記憶領域66は、ある試験項目の試験の実行中であることを示すフラグを記憶する領域である。
クロックマージン設定値記憶領域70には、マージン試験に用いるクロックマージン設定値が記憶される。
図4は、CPUが備える機能を示すブロック図である。
CPU11は、WDT処理部111と、フラグ制御部112と、マージン試験部113と、マージン設定部114とを有している。
マージン試験部113は、前述したマージン試験を実行する。マージン試験対象のデバイスは、例えばCPU11自身、制御モジュール10a、10b間の通信を行うPCIeスイッチ13並びに、制御モジュール10a、10bとDE210、220とを接続するSASコントローラ14a、14bおよびSASエクスパンダ15a、15bである。
図5および図6は、制御モジュールの処理を説明するフローチャートである。
[ステップS1] 制御モジュール10aの電源がON状態になると、監視部20が起動する。なお、制御部10の電源はOFF状態のままである。監視部20が起動すると、ステップS2に遷移する。
[ステップS7] リセット制御部222は、リセットフラグ記憶領域61のフラグ(図5ではリセットフラグと表記。以下同じ)を0に設定する。その後、ステップS8に遷移する。
[ステップS13] 監視部20は、BIOSの起動の完了を確認するとPostPhaseの監視を終了する。また、CPU11によるBIOSの起動が完了すると、OS174が起動する。その後、ステップS14に遷移する。
[ステップS17] マージン試験部113は、第1起動カウンタ64のカウンタ値が1であるか否かを判断する。第1起動カウンタ64のカウンタ値が1である場合(ステップS17のYes)、ステップS18に遷移する。第1起動カウンタ64のカウンタ値が1以外の値である場合(ステップS17のNo)、ステップS28に遷移する。
[ステップS19] 制御部10は、第2起動カウンタ65のカウンタ値をデクリメントする。その後、ステップS20に遷移する。
[ステップS21] フラグ制御部112は、実行状態チェックフラグ記憶領域66のフラグ(図5では実行状態チェックフラグと表記。以下同じ)を1に設定する。その後、ステップS22に遷移する。
[ステップS23] マージン試験部113は、ステップS3にて設定された電圧マージン設定値およびステップS5にて設定されたクロックマージン設定値を用いてSASコントローラ14a、14bおよびSASエクスパンダ15a、15bの負荷試験を実行する。SASコントローラ14a、14bおよびSASエクスパンダ15a、15bの負荷試験が終了すると、ステップS24に遷移する。なお、マージン試験部113は、高速伝送路の負荷試験中に何らかのエラーが発生すると、エラーが発生したことを示すメッセージ(以下、「第1のメッセージ」と言う)を作成し、CPU11内のキャッシュに一時記憶する。
[ステップS25] マージン試験部113は、CPU11の負荷試験を実行する。マージン試験部113は、CPU11の負荷試験中に何らかのエラーが発生すると、第1のメッセージを作成し、CPU11内のキャッシュに一時記憶する。CPU負荷試験が終了すると、マージン試験部113は、マージン試験の結果を示すログファイルを作成する。ログファイルの作成の際、マージン試験部113は、CPU11内のキャッシュを参照し、第1のメッセージが作成されているか否かを確認する。第1のメッセージが作成されていれば、マージン試験部113は、第1のメッセージを含むログファイルを作成する。第1のメッセージが作成されていなければ、マージン試験部113は、マージン試験中にエラーが発生しなかったことを示すメッセージ(以下、「第2のメッセージ」と言う)を含むログファイルを作成する。そして、マージン試験部113は、作成したログファイルを管理端末装置120に転送する。その後、ステップS26に遷移する。
[ステップS27] CPU11は、制御部10の再起動指示をFPGA22に送る。これにより、電源制御部223が電源回路40を制御して制御部10を再起動する。CPU11が再起動されると、ステップS5以降の処理が引き続き実行される。
[ステップS29] CPU11は、OS174の起動が完了するとステップS30に遷移する。
図7は、PostPhase監視処理を説明するフローチャートである。
次に、図5のステップS15にてWDT処理部111が開始するWDT処理を説明する。
[ステップS51] WDT処理部111は、TP種別記憶領域68のTP種別を変数Aに格納する。その後、ステップS52に遷移する。
[ステップS53] WDT処理部111は、WDT0カウンタ221a、WDT2カウンタ221b、WDT3カウンタ221cそれぞれのカウンタ値を4秒に更新する。その後、ステップS54に遷移する。
[ステップS57] WDT処理部111は、現在時刻を変数T1に設定する。その後、ステップS58に遷移する。
図9は、WDT監視処理を説明するフローチャートである。
[ステップS65] WDT監視処理部221は、WDT3カウンタ221cのカウント満了前にWDT3カウンタ221cのカウンタ値の更新があったか否かを判断する。なお、WDT3カウンタ221cのカウント満了は、第2のカウンタ値になることの一例を示している。また、WDT3カウンタ221cのカウンタ値の更新は、第1のカウンタ値に設定されることの一例を示している。WDT3カウンタ221cのカウント満了前にWDT3カウンタ221cのカウンタ値の更新があった場合(ステップS65のYes)、WDT監視処理部221は、再度、ステップS61以降の処理を行う。WDT3カウンタ221cのカウント満了前にWDT3カウンタ221cのカウンタ値の更新がなかった場合(ステップS65のNo)、ステップS66に遷移する。
図10は、試験結果を説明する図である。
マージン記憶領域171に記憶されている全ての電圧/クロックマージン設定値についてのログファイルが生成されていれば、管理者は、全ての電圧/クロックマージン設定値についてマージン試験が終了したと判断することができる。
ログファイル121a〜121fのうち、第1のメッセージを示す「ERROR MESSAGE」の文言が含まれているログファイルが存在すれば、そのログファイルが作成されたマージン試験中に何らかのエラーが発生していることが分かる。よって、管理者は、第1のメッセージを含むログファイルを用いてエラー解析を実施することができる。
なお、本実施の形態では、マージン試験を行う場合を例に制御モジュール10aの処理を説明したが、制御モジュール10aを用いて実行できる試験の種類はマージン試験に限定されない。
1a、10 制御部
1a1 試験実行部
1a2 判断部
1b 記憶部
1b1 フラグ記憶部
1b2 識別情報記憶部
1c 指示部
1c1 カウンタ
2 接続機器
3 伝送路
4 電圧供給回路
10a、10b 制御モジュール
11 CPU
111 WDT処理部
112 フラグ制御部
113 マージン試験部
114 マージン設定部
20 監視部
22 FPGA
221a WDT0カウンタ
221b WDT2カウンタ
221c WDT3カウンタ
221 WDT監視処理部
222 リセット制御部
223 電源制御部
30 リセット回路
40 電源回路
50 クロック回路
60 MRAM
100 ストレージ装置
211 PostPhase監視部
212 電圧マージン制御部
213 クロックマージン制御部
Claims (4)
- 複数の試験項目のうち、現在実行されている試験項目の試験を識別する識別情報を記憶する識別情報記憶部と、
試験対象に前記複数の試験項目の試験をそれぞれ実行し、1つの試験項目の試験の終了に伴い前記識別情報記憶部に記憶されている識別情報を、次に実行する試験項目の試験の識別情報に変更する試験実行部と、所定時間以内に前記識別情報記憶部に記憶されている識別情報が変更されたか否かを判断する判断部とを備える制御部と、
前記判断部が、前記識別情報が前記所定時間以内に変更されなかったと判断した場合、前記制御部の再起動を前記制御部に電圧を供給する回路に指示する指示部と、
を有することを特徴とする情報処理装置。 - 前記指示部は、カウンタを有し、
前記制御部は、前記所定時間以内に前記識別情報が更新された場合は、前記カウンタのカウンタ値を所定のタイミングで第1のカウンタ値に設定する処理を実行し、
前記指示部は、前記カウンタのカウンタ値が第2のカウンタ値になる前に前記制御部により前記第1のカウンタ値に設定されなければ、前記制御部の再起動を指示することを特徴とする請求項1記載の情報処理装置。 - 前記制御部のBIOSの起動に伴い実行されるプログラムのコードの生成を監視し、前記BIOSの起動が完了する前に所定時間前記プログラムのコードが生成されなくなった場合、前記制御部の再起動を前記制御部に電力を供給する回路に指示する監視部をさらに有することを特徴とする請求項1記載の情報処理装置。
- 情報処理装置が、
試験対象に複数の試験項目の試験をそれぞれ実行し、1つの試験項目の試験の終了に伴い識別情報記憶部に記憶されている現在実行されている試験項目の試験を識別する識別情報を、次に実行する試験項目の試験の識別情報に変更し、
所定時間以内に前記識別情報記憶部に記憶されている識別情報が変更されたか否かを判断し、
前記識別情報が前記所定時間以内に変更されなかったと判断した場合、前記複数の試験項目の試験をそれぞれ実行する制御部の再起動を前記制御部に電圧を供給する回路に指示する、
ことを特徴とする情報処理装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200329A JP5909948B2 (ja) | 2011-09-14 | 2011-09-14 | 情報処理装置および情報処理装置の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200329A JP5909948B2 (ja) | 2011-09-14 | 2011-09-14 | 情報処理装置および情報処理装置の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013061841A true JP2013061841A (ja) | 2013-04-04 |
JP5909948B2 JP5909948B2 (ja) | 2016-04-27 |
Family
ID=48186454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011200329A Active JP5909948B2 (ja) | 2011-09-14 | 2011-09-14 | 情報処理装置および情報処理装置の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5909948B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016188825A (ja) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びシステム |
US9626153B2 (en) | 2014-09-16 | 2017-04-18 | Fujitsu Limited | Control device and control method |
CN110515815A (zh) * | 2019-08-19 | 2019-11-29 | 成都华镭科技有限公司 | 单板复位测试的监控方法 |
CN112948189A (zh) * | 2021-02-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种裕度测试方法、裕度测试***及相关装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185569A (ja) * | 1997-09-02 | 1999-03-30 | Fujitsu Ltd | 処理装置 |
JP2001187247A (ja) * | 1999-12-28 | 2001-07-10 | Sankyo Kk | 遊技機 |
JP2001211232A (ja) * | 2000-01-25 | 2001-08-03 | Ricoh Co Ltd | リモートアクセスによる機器管理制御方法ならびにシステム |
JP2005018462A (ja) * | 2003-06-26 | 2005-01-20 | Nec Computertechno Ltd | プロセッサストール監視方式および方法 |
JP2006023970A (ja) * | 2004-07-08 | 2006-01-26 | Oki Electric Ind Co Ltd | 装置異常復旧方式 |
JP2011081566A (ja) * | 2009-10-06 | 2011-04-21 | Toshiba Tec Corp | 電子機器、およびプログラム |
JP2011145872A (ja) * | 2010-01-14 | 2011-07-28 | Yamatake Corp | Cpuボードの動作監視装置 |
-
2011
- 2011-09-14 JP JP2011200329A patent/JP5909948B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185569A (ja) * | 1997-09-02 | 1999-03-30 | Fujitsu Ltd | 処理装置 |
JP2001187247A (ja) * | 1999-12-28 | 2001-07-10 | Sankyo Kk | 遊技機 |
JP2001211232A (ja) * | 2000-01-25 | 2001-08-03 | Ricoh Co Ltd | リモートアクセスによる機器管理制御方法ならびにシステム |
JP2005018462A (ja) * | 2003-06-26 | 2005-01-20 | Nec Computertechno Ltd | プロセッサストール監視方式および方法 |
JP2006023970A (ja) * | 2004-07-08 | 2006-01-26 | Oki Electric Ind Co Ltd | 装置異常復旧方式 |
JP2011081566A (ja) * | 2009-10-06 | 2011-04-21 | Toshiba Tec Corp | 電子機器、およびプログラム |
JP2011145872A (ja) * | 2010-01-14 | 2011-07-28 | Yamatake Corp | Cpuボードの動作監視装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9626153B2 (en) | 2014-09-16 | 2017-04-18 | Fujitsu Limited | Control device and control method |
JP2016188825A (ja) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びシステム |
US10310007B2 (en) | 2015-03-30 | 2019-06-04 | Renesas Electronics Corporation | Semiconductor apparatus and system |
CN110515815A (zh) * | 2019-08-19 | 2019-11-29 | 成都华镭科技有限公司 | 单板复位测试的监控方法 |
CN112948189A (zh) * | 2021-02-25 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种裕度测试方法、裕度测试***及相关装置 |
CN112948189B (zh) * | 2021-02-25 | 2022-12-09 | 山东英信计算机技术有限公司 | 一种裕度测试方法、裕度测试***及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5909948B2 (ja) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI627527B (zh) | 基板管理控制器的回復方法及基板管理控制器 | |
JP5909264B2 (ja) | セキュア・リカバリ装置及び方法 | |
JP6291248B2 (ja) | ファームウェアアップグレードエラー検出および自動ロールバック | |
JP4723290B2 (ja) | ディスクアレイ装置及びその制御方法 | |
US20170046152A1 (en) | Firmware update | |
JP5183542B2 (ja) | 計算機システム及び設定管理方法 | |
US8458510B2 (en) | LPAR creation and repair for automated error recovery | |
TWI632462B (zh) | 開關裝置及偵測積體電路匯流排之方法 | |
JP5910444B2 (ja) | 情報処理装置、起動プログラム、および起動方法 | |
JP4939180B2 (ja) | 接続された装置を構成するための初期設定コードの実行 | |
WO2018095107A1 (zh) | 一种bios程序的异常处理方法及装置 | |
EP2798428B1 (en) | Apparatus and method for managing operation of a mobile device | |
JP5909948B2 (ja) | 情報処理装置および情報処理装置の試験方法 | |
TW200426571A (en) | Policy-based response to system errors occurring during os runtime | |
JP2007025933A (ja) | ストレージシステム及びそのファームウェア自動更新方法 | |
JP2017091077A (ja) | 擬似故障の発生プログラム、発生方法、及び発生装置 | |
US20150278048A1 (en) | Systems and methods for restoring data in a degraded computer system | |
US7861112B2 (en) | Storage apparatus and method for controlling the same | |
JP4836732B2 (ja) | 情報処理装置 | |
US11768672B1 (en) | Systems and methods for user-controlled deployment of software updates | |
JP6124644B2 (ja) | 情報処理装置および情報処理システム | |
JP5910413B2 (ja) | 情報処理装置、起動プログラム、および起動方法 | |
CN113835971A (zh) | 一种服务器背板异常点灯的监测方法及相关组件 | |
JP6911591B2 (ja) | 情報処理装置、制御装置および情報処理装置の制御方法 | |
JP6160688B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5909948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |