JP2011145872A - Ｃｐｕボードの動作監視装置 - Google Patents

Abstract

【課題】ＯＳが起動するまでの間のＣＰＵボードの動作を監視する動作監視装置を提供する。
【解決手段】ＢＩＯＳ動作中に出力されるＶＧＡ同期信号を監視するＶＧＡ用カウンタ・タイマ６２と、ＯＳ動作中に出力されるＷＤＴリフレッシュ信号を監視するＷＤＴ用カウンタ・タイマ６５と、電源オンから最初のＷＤＴリフレッシュ信号出力までの時間を監視する電源用カウンタ・タイマ６７と、いずれかのタイマからタイムアウト信号を受け付けると電源リセット信号を出力するＯＲ回路６８と、電源リセット信号を受け付けると電源回路３０の電源供給をオフ、オンしてＣＰＵボードを再起動させるリレー回路２０とを備える。
【選択図】図２

Description

この発明は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）ボードの動作を監視し、異常停止した場合に再起動させる動作監視装置に関するものである。

パーソナルコンピュータ等の、組み込みＣＰＵボード（マザーボード等）を組み込んでいる装置は、適切な設置方法が遵守されずに、ユーザの都合により簡易的に設置される場合がある。この場合、設置環境状況が不適切であったり、他の機器の大電流スイッチのオン・オフ等によって空中に電磁波ノイズ等が放射されて、それがＣＰＵボードへ飛び込んだりして誤動作する恐れがある。このような場合には装置の冗長化又は自動再起動の対策が採られる。ただし、冗長化はコストが高く、設置場所も２倍必要となることから、ユーザが望まないこともあって採用されない場合が多い。そのため、素早く自動再起動することが有効な対策となる。

通常、装置の電源がオン状態になると、先ずファームウェア（例えばＢａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ；ＢＩＯＳ）が起動し、ハードウェアの設定及び周辺機器のドライバが有効になって例えばディスプレイ用の画面ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）の同期信号を出力する処理等が開始さる（例えば、特許文献１参照）。その後、ソフトウェア（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ；ＯＳ）に処理が引き渡されると共に、ＣＰＵの動作監視用のウオッチドグタイマ（Ｗａｔｃｈ Ｄｏｇ Ｔｉｍｅｒ；ＷＤＴ）が有効になり、カウントが開始される。

このような起動手順を踏む装置を再起動させる手段として、一般にはＣＰＵが一定間隔でＷＤＴリフレッシュ信号を出力してＷＤＴのカウントをリフレッシュする（即ちカウンタがリセットされる）ようにして、ＷＤＴリフレッシュ信号が途切れ、ＷＤＴのカウンタが一定値に達してタイムアウトするとＣＰＵ停止と判断し、電源をリレー等でオフ、オンして装置を再起動させる。

特開２００１−１３４２４４号公報

従来のＣＰＵボードの動作監視装置は以上のように構成されているので、ユーザ自らＣＰＵボードを開発せずに組み込みＣＰＵボードを使用すると、ユーザがファームウェアレベルの設定変更を自由に行うことができない。このため、ＣＰＵの起動を監視するＷＤＴは電源オン後ＯＳ起動完了までの時間の間は有効にならない。この間にノイズが飛び込んできてＣＰＵボードがフリーズしてしまうと、ＣＰＵを自動的に再起動させることができないという課題があった。
また、従来、ＷＤＴを有効にするのはＯＳが起動完了になった後のソフトウェアであるため、ＯＳ起動完了までの時間の間に問題があっても検出できない。
また、ＷＤＴを用いず、電源がオン状態になると同時にタイマでＣＰＵの起動を監視するようにしたとしても、電源オン時点からかなりの時間、ＣＰＵ停止を短時間に検出することができず、従って再起動も遅れてしまう。

この発明は、上記のような課題を解決するためになされたもので、ＢＩＯＳ起動の比較的早い段階で出力が開始されるＶＧＡ同期信号を監視することにより、ＯＳが起動するまでの間のＣＰＵボードの動作を監視する動作監視装置を提供することを目的とする。

この発明に係るＣＰＵボードの動作監視装置は、電源部からの電源供給を受けて起動すると一定周期でＶＧＡ同期信号を出力するＣＰＵボードを監視して、当該ＶＧＡ同期信号の出力が所定時間停止した場合にタイムアウト信号を出力するＶＧＡ同期信号監視回路部と、ＶＧＡ同期信号監視回路部からタイムアウト信号を受け付けると、電源部の電源供給を制御してＣＰＵボードを再起動させる電源制御部とを備えるものである。

この発明に係るＣＰＵボードの動作監視装置は、電源部からの電源供給を受けて起動すると一定周期でＶＧＡ同期信号を出力すると共に、一定周期でＷＤＴリフレッシュ信号を出力するＣＰＵボードを監視して、当該ＷＤＴリフレッシュ信号の出力が所定時間停止した場合にタイムアウト信号を出力するＷＤＴリフレッシュ信号監視回路部を備え、電源制御部は、ＶＧＡ同期信号監視回路部又はＷＤＴリフレッシュ信号監視回路部の少なくともいずれか一方からタイムアウト信号を受け付けると、電源部の電源供給を制御してＣＰＵボードを再起動させるものである。

この発明に係るＣＰＵボードの動作監視装置は、ＶＧＡ同期信号監視回路部及びＷＤＴリフレッシュ信号監視回路部が組み込みＣＰＵボードを監視するものである。

この発明によれば、ＢＩＯＳ起動の比較的早い段階で出力が開始されるＶＧＡ同期信号を監視して、ＶＧＡ同期信号の出力が所定時間停止した場合にＣＰＵボードを再起動させるようにしたので、ＯＳが起動するまでの間のＣＰＵボードの動作を監視する動作監視装置を提供することができる。

この発明によれば、ＯＳ起動後に出力が開始されるＷＤＴリフレッシュ信号を監視して、ＷＤＴリフレッシュ信号の出力が所定時間停止した場合にＣＰＵボードを再起動させるようにしたので、ＶＧＡ同期信号とＷＤＴリフレッシュ信号を併用することでより安全な監視を行うことができる。

この発明によれば、組み込みＣＰＵボードを監視するようにしたので、ユーザが自由に設定変更できないＣＰＵボードの動作を監視して、再起動させることができる。

この発明の実施の形態１に係る動作監視装置の全体構成を示すブロック図である。 図１に示す動作監視回路の構成を示すブロック図である。 実施の形態１に係る動作監視装置の動作を示すタイムチャートである。

実施の形態１．
図１は、実施の形態１に係る動作監視装置１の全体構成を示すブロック図であり、そのうちの動作監視回路６０の詳細な構成を図２に示す。
図１に示す動作監視装置１は、外部から入力されるＡＣ１００Ｖ電源のオン・オフ入力を切り替えて動作監視装置１を電源オン・オフする電源スイッチ１０と、動作監視装置１の電源オン・オフを装置内部で行うリレー回路２０と、入力されたＡＣ１００Ｖ電源をＡＣ／ＤＣ変換してＣＰＵボード２へ電源供給する電源回路３０ａと、動作監視装置１とその周辺機器を動作制御するＣＰＵ４０及びＣＰＵ周辺回路５０からなるＣＰＵボード２と、ＣＰＵボード２の動作を監視して再起動させる動作監視回路６０と、動作監視回路６０へ電源供給する電源回路３０ｂとを備える。電源スイッチ１０及び電源回路３０ａが電源部を構成する。

以下、電源スイッチ１０がオンになり電源回路３０ａ，３０ｂから各回路へ電源供給が開始された時点を電源オンと称する。また、ＣＰＵボード２は電源オン状態になると、先ずファームウェアを読み出してＢＩＯＳ動作を開始し、その後、ソフトウェアを読み出してＯＳ動作を開始する。また、この動作監視装置１にはディスプレイ７０等の周辺機器が接続される。

ノイズ源１００は、動作監視装置１の周辺に設置された機器の大電流スイッチ等であり、この大電流スイッチのオン・オフ等によって空中に電磁波ノイズ等が放射されて、それが動作監視装置１のＣＰＵボード２へ飛び込むと、ＣＰＵボード２を誤動作及び異常停止させる一要因となる。

図２に示すように、ＣＰＵ周辺回路５０は画面ＶＧＡの水平及び垂直同期信号（以下、ＶＧＡ同期信号と称す）を出力する画面出力ポート５１を備え、ＣＰＵ４０はＷＤＴリフレッシュ信号を出力するＷＤＴリフレッシュ信号発生ポート４１を備える。ＶＧＡ同期信号は、ＣＰＵボード２において電源オン後ＢＩＯＳ動作が開始すると、比較的早い段階から６０，７０Ｈｚ等の所定周波数で出力され続けるパルスである。電源オンからＶＧＡ同期信号出力までの時間は２，３秒程度で一定である。また、ＷＤＴリフレッシュ信号は、ＣＰＵボード２において電源オン後ＯＳ動作が開始すると定期的に出力されるパルスである。ＷＤＴリフレッシュ信号発生ポート４１は信号出力ポート（例：ＣＯＭポート（例えばＲＳ２３２Ｃシリアルポート））である。
なお、ＣＰＵボード２は組み込みＣＰＵボードに限定されるものではなく、ＶＧＡ同期信号及びＷＤＴリフレッシュ信号を出力するものであればよい。

動作監視回路６０は、ＶＧＡ同期信号監視回路部を構成するＶＧＡ用パルス検出回路６１、ＶＧＡ用カウンタ・タイマ６２と、ＷＤＴ監視回路部を構成するＷＤＴ用パルス検出回路６３、カウンタ動作許可信号発生回路６４及びＷＤＴ用カウンタ・タイマ６５と、電源監視回路部を構成する電源ＯＮ検出回路６６及び電源用カウンタ・タイマ６７と、各監視回路部からの信号に従いリレー回路２０へ電源リセット信号を出力するＯＲ回路６８とを有する。このＯＲ回路６８はリレー回路２０と合わせて電源制御部を構成する。

図３は、動作監視装置１の、特に動作監視回路６０の動作を示すタイムチャートである。以下、図２及び図３を用いながら動作監視回路６０の各回路を説明する。

ＶＧＡ同期信号監視回路部は、ＶＧＡ同期信号が所定時間停止した場合にＣＰＵボード２の再起動を要求する手段である。ＶＧＡ用パルス検出回路６１は、画面出力ポート５１から１／６０（又は１／７０）秒毎にパルス出力されるＶＧＡ同期信号（図３（ｂ））の立ち上り又は立ち上りエッジを検出して、検出の都度、カウンタリセット信号をＶＧＡ用カウンタ・タイマ６２へ出力する。
ＶＧＡ用カウンタ・タイマ６２は、図３（ｃ）に示すように、電源オン状態になると先ずリセットし、すぐにカウントを開始する。タイムアウト時間は例えば１０秒とする。図３（ｃ）では横軸で示す時間の経過に伴い加算されるカウントアップ時間が、縦軸で示すタイムアウト時間を越えると、ＣＰＵボード２のＢＩＯＳ動作が異常停止したとみなす。ＶＧＡ用カウンタ・タイマ６２は、ＶＧＡ用パルス検出回路６１からカウンタリセット信号を受け付けるとカウントをリセットしてカウント再開し、一方、カウンタリセット信号が途切れてタイムアウトすると、ＢＩＯＳ異常停止のため、ＯＲ回路６８へタイムアウト信号を出力する。

ＷＤＴ監視回路部は、ＷＤＴリフレッシュ信号が所定時間停止した場合にＣＰＵボード２の再起動を要求する手段である。ＷＤＴ用パルス検出回路６３は、ＷＤＴリフレッシュ信号発生ポート４１が所定周期でパルス出力するＷＤＴリフレッシュ信号（図３（ｄ））の立ち上り又は立ち上りエッジを検出して、カウンタリセット信号をカウンタ動作許可信号発生回路６４、ＷＤＴ用カウンタ・タイマ６５及び電源用カウンタ・タイマ６７へ出力する。
カウンタ動作許可信号発生回路６４は、電源オン後の初回のカウンタリセット信号をＷＤＴ用パルス検出回路６３から受け付けると、ＷＤＴ用カウンタ・タイマ６５に動作許可信号を出力する。
ＷＤＴ用カウンタ・タイマ６５は、図３（ｅ）に示すように、カウンタ動作許可信号発生回路６４から動作許可信号を受け付けるとＷＤＴ監視が許可されたと判断して、先ずリセットし、すぐにカウントを開始する。タイムアウト時間は例えば５秒とする。図３（ｅ）では横軸で示す時間の経過に伴い加算されるカウントアップ時間が、縦軸で示すタイムアウト時間を越えると、ＣＰＵボード２のＯＳ動作が異常停止したとみなす。ＷＤＴ用カウンタ・タイマ６５は、ＷＤＴ用パルス検出回路６３からカウンタリセット信号を受け付けるとカウントをリセットしてカウント再開し、一方、カウンタリセット信号が途切れてタイムアウトすると、ＯＳ異常停止のため、ＯＲ回路６８へタイムアウト信号を出力する。

電源監視回路部は、電源オン後一定時間内にＷＤＴリフレッシュ信号がないとＣＰＵボード２の再起動を要求する手段である。電源ＯＮ検出回路６６は、電源回路３０ａからＣＰＵボード２への電源供給を検出すると電源オン状態と判断して、電源オン検出信号を電源用カウンタ・タイマ６７へ出力する。なお、電源ＯＮ検出回路６６は電源スイッチ１０による初回の電源オン状態に加え、リレー回路２０による再起動時の電源オン状態も検出する。
なお、ＣＰＵボード２と動作監視回路６０の電源を１つにすると、リレー回路２０がＣＰＵボード２を再起動させるときに動作監視回路６０の電源も落ちてしまうことになり、制御が複雑になる。そのため、本実施の形態１では、動作監視回路６０への電源供給を、ＣＰＵボード２用の電源回路３０ａとは別に設けた電源回路３０ｂが行うようにして、回路構成を簡単にする。

電源用カウンタ・タイマ６７は、図３（ｆ）に示すように、電源ＯＮ検出回路６６から電源オン検出信号を受け付けると先ずリセットし、すぐにカウントを開始する。タイムアウト時間は例えば３分とする。図３（ｆ）では横軸で示す時間の経過に伴い加算されるカウントアップ時間が、縦軸で示すタイムアウト時間を越えると、ＣＰＵボード２のＯＳ動作が異常停止したとみなす。電源用カウンタ・タイマ６７は、タイムアウト時間までにＷＤＴ用パルス検出回路６３からカウンタリセット信号を受け付けるとカウントを終了し、一方、カウンタリセット信号が入力されずタイムアウトすると、ＯＳ異常停止のため、ＯＲ回路６８へタイムアウト信号を出力する。

ＯＲ回路６８は、ＶＧＡ用カウンタ・タイマ６２、ＷＤＴ用カウンタ・タイマ６５及び電源用カウンタ・タイマ６７のうちのいずれかからタイムアウト信号が入力されると、リレー回路２０へ電源リセット信号を出力する。
リレー回路２０は、ＯＲ回路６８から電源リセット信号を受け付けると、内部接点を切り替えて電源回路３０ａをオフ、オンし、ＣＰＵボード２を再起動させる。

なお、リレー回路２０は、ノーマルクローズ接点を用いる。即ち、ＯＲ回路６８から通電（電源リセット信号）がない正常時は電源スイッチ１０と電源回路３０ａの間を接続して導通させておき、異常時にＯＲ回路６８から通電（電源リセット信号）があると一旦切断し、その後すぐに接続して導通させる。

以上より、実施の形態１によれば、動作監視装置１の各回路に電源供給する電源回路３０ａと、電源回路３０ａからの電源供給を受けてＢＩＯＳ動作を開始して一定周期でＶＧＡ同期信号を出力すると共に、その後にＯＳ動作を開始して一定周期でＷＤＴリフレッシュ信号を出力するＣＰＵボード２と、ＶＧＡ同期信号の出力がＶＧＡ用カウンタ・タイマ６２のタイムアウト時間内にない場合にタイムアウト信号を出力するＶＧＡ同期信号監視回路部と、ＷＤＴリフレッシュ信号がＷＤＴ用カウンタ・タイマ６５のタイムアウト時間内にない場合にタイムアウト信号を出力するＷＤＴリフレッシュ信号監視回路部と、ＷＤＴリフレッシュ信号が電源用カウンタ・タイマ６７のタイムアウト時間内にない場合にタイムアウト信号を出力する電源監視回路部と、いずれかのタイムアウト信号を受け付けると電源リセット信号を出力するＯＲ回路６８と、電源リセット信号を受け付けると電源回路３０ａの電源供給をオフ、オンしてＣＰＵボード２を再起動させるリレー回路２０とを備えるように構成した。このため、一般的なＷＤＴによる監視に加えてＶＧＡ同期信号を監視することにより監視範囲を広げることができ、ＯＳが起動するまでの間のＣＰＵボード２の動作を監視する動作監視装置１を提供することができる。従って、ノイズ源１００からのノイズ等によりＯＳ起動以前にＣＰＵボード２が異常停止しても、瞬時に再起動することができる。また、ＯＳ起動後はＶＧＡ同期信号とＷＤＴリフレッシュ信号を併用して、より安全にＣＰＵボード２を監視することができる。

なお、上記実施の形態１では、動作監視回路６０がＶＧＡ同期信号監視回路部と、ＷＤＴリフレッシュ信号監視回路部と、電源監視回路部の３種類の監視回路を備える構成にしたが、これに限定されるものではなく、少なくともＶＧＡ同期信号監視回路部を備える構成であればＯＳが起動するまでの間のＣＰＵボード２の動作を監視することができる。さらに、ＷＤＴリフレッシュ信号監視回路部又は／及び電源監視回路部も追加すれば、ＯＳ起動後はＷＤＴリフレッシュ信号を併用してより安全にＣＰＵボード２を監視することができる。

１ 動作監視装置
２ ＣＰＵボード
１０ 電源スイッチ
２０ リレー回路
３０ａ 電源回路
３０ｂ 電源回路
４０ ＣＰＵ
４１ ＷＤＴリフレッシュ信号発生ポート
５０ ＣＰＵ周辺回路
５１ 画面出力ポート
６０ 動作監視回路
６１ ＶＧＡ用パルス検出回路
６２ ＶＧＡ用カウンタ・タイマ
６３ ＷＤＴ用パルス検出回路
６４ カウンタ動作許可信号発生回路
６５ ＷＤＴ用カウンタ・タイマ
６６ 電源ＯＮ検出回路
６７ 電源用カウンタ・タイマ
６８ ＯＲ回路
７０ ディスプレイ
１００ ノイズ源

Claims (4)

1. 電源部からの電源供給を受けて起動すると一定周期でＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）同期信号を出力するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）ボードを監視して、当該ＶＧＡ同期信号の出力が所定時間停止した場合にタイムアウト信号を出力するＶＧＡ同期信号監視回路部と、
   前記ＶＧＡ同期信号監視回路部からタイムアウト信号を受け付けると、前記電源部の電源供給を制御して前記ＣＰＵボードを再起動させる電源制御部とを備えるＣＰＵボードの動作監視装置。
2. 電源部からの電源供給を受けて起動すると一定周期でＶＧＡ同期信号を出力すると共に、一定周期でＷＤＴ（Ｗａｔｃｈ Ｄｏｇ Ｔｉｍｅｒ）リフレッシュ信号を出力するＣＰＵボードを監視して、当該ＷＤＴリフレッシュ信号の出力が所定時間停止した場合にタイムアウト信号を出力するＷＤＴリフレッシュ信号監視回路部を備え、
   電源制御部は、ＶＧＡ同期信号監視回路部又は前記ＷＤＴリフレッシュ信号監視回路部の少なくともいずれか一方からタイムアウト信号を受け付けると、前記電源部の電源供給を制御して前記ＣＰＵボードを再起動させることを特徴とする請求項１記載のＣＰＵボードの動作監視装置。
3. ＶＧＡ同期信号監視回路部は、組み込みＣＰＵボードを監視することを特徴とする請求項１又は請求項２記載のＣＰＵボードの動作監視装置。
4. ＷＤＴリフレッシュ信号監視回路部は、組み込みＣＰＵボードを監視することを特徴とする請求項２記載のＣＰＵボードの動作監視装置。

Images