JPH1185569A - 処理装置 - Google Patents

処理装置

Info

Publication number
JPH1185569A
JPH1185569A JP9237060A JP23706097A JPH1185569A JP H1185569 A JPH1185569 A JP H1185569A JP 9237060 A JP9237060 A JP 9237060A JP 23706097 A JP23706097 A JP 23706097A JP H1185569 A JPH1185569 A JP H1185569A
Authority
JP
Japan
Prior art keywords
monitoring
scf
cpu
command
supervisory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9237060A
Other languages
English (en)
Inventor
Akiko Okada
晶子 岡田
Akihiro Yamazaki
昭宏 山崎
Takerou Tahata
武朗 多幡
Kazuhiro Yuki
和博 結城
Naoki Izumida
直樹 泉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9237060A priority Critical patent/JPH1185569A/ja
Publication of JPH1185569A publication Critical patent/JPH1185569A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】システム監視機構を有する処理装置に関し、C
PU監視の起動・停止が柔軟な非監視プログラムで行う
ことができ、CPU監視異常時に異常原因をハード/フ
ァームの識別およびハードウェアのどの部分で異常であ
ったかを特定でき、特にCPU障害のなかで、電源投入
直後やリセット直後に動作不良を起こす障害が多く、こ
の障害をソフトハングではなく異常判断できる処理装置
を提供することを目的とする。 【構成】監視対象装置の監視対象項目を設定する手段
と、前記監視対象項目の監視時間を設定する手段と、設
定された前記監視対象項目について、前記監視対象装置
によって当該監視対象項目が前記監視時間内で処理され
るかを監視する手段とで構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、システム監視機構を有
する処理装置に関するものである。
【0002】
【従来の技術】近年のサーバ・ワークステション等の情
報処理装置は、以前にも増して信頼性が要求されてい
る。情報処理装置が故障した場合、故障箇所を詳細に把
握することや故障箇所の検出後、速やかに再起動を自動
的に行うことでシステムのダウン時間を低減させること
が強く望まれている。
【0003】そのため、コンピュータシステムにおいて
メインプロセッサ(以下これをCentral Processing Uni
t : CPUと記す)と共有してアクセスできるメモリ
と、コンピュータシステムの電源制御ができる機構およ
びCPUに割り込み通知ができる機構をもったシステム
監視機構(以下これをSystem Control Facility : SC
Fと記す)を内蔵することで、プロセッサ内部でCPU
監視機構を持っていない汎用プロセッサをCPUとした
コンピュータシステムのシステム監視が行われている。
【0004】この時、CPUのソフトウェアには、シス
テム監視のためにSCFとポーリングする監視プログラ
ムが必要であるが、この監視プログラムにシステム構成
に応じて柔軟に対応できるSCFが要求されている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
システム監視ではハードウェアによってウォッチドッグ
タイマ監視されているため、監視周期の動的変更,監視
の開始と終了の制御,CPU数の増加に伴う監視対象数
の対応,クラスタシステムへの事象通知等ができなかっ
た。
【0006】そこで本発明は、CPU監視の起動・停止
が柔軟な非監視プログラムで行うことができ、CPU監
視異常時に異常原因をハード/ファームの識別およびハ
ードウェアのどの部分で異常であったかを特定でき、特
にCPU障害のなかで、電源投入直後やリセット直後に
動作不良を起こす障害が多く、この障害をソフトハング
ではなく異常判断できる処理装置を提供することを目的
とする。
【0007】また、CPU監視異常時に異常内容の詳細
情報が判断できる異常ログ情報を入手でき、異常検出後
に自動的にリカバリすることでシステムダウン時間を短
縮できる処理装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明における第1の発
明は、監視対象装置の監視対象項目を設定する手段と、
前記監視対象項目の監視時間を設定する手段と、設定さ
れた前記監視対象項目について、前記監視対象装置によ
って当該監視対象項目が前記監視時間内で処理されるか
を監視する手段とを備えたことである。
【0009】この第1の発明によれば、監視対象装置の
監視対象項目によって監視してほしい時間は異なるた
め、監視時間を動的に設定できることによってシステム
構成に応じて異常を検出することができる。また本発明
における第2の発明は、前記第1の発明に加えて前記監
視対象項目が前記監視時間内に処理されない場合、前記
監視対象装置に障害処理を指示する手段と、前記障害処
理が前記監視時間内に処理されない場合、前記監視対象
装置にリセット処理を指示する手段とを備えたことであ
る。
【0010】この第2の発明によれば、監視対象装置の
異常を障害処理をユーザに通知して異常の発生を分かり
やすくし、障害処理の通知でも復旧することが不可能な
異常が発生した場合にはリセット処理を指示することに
よって早期に自動復旧することができる。また本発明に
おける第3の発明は、前記第1の発明に加えて設定され
た前記監視対象項目を当該監視対象項目の監視が終了す
るまで保持する手段を備えたことである。
【0011】この第3の発明によれば、監視対象装置に
複数の監視対象項目が同時に存在する場合にも、監視対
象項目毎にその内容を保持することができるとともに、
並行して監視することができ、また異常発生時には、保
持している対象項目から異常ログ情報を入手することが
できる。
【0012】
【発明の実施の形態】以下本発明の実施の形態を図面に
基いて説明する。図1は本発明の実施の形態で、情報処
理装置の構成を示す図である。図1において、CPU1
00とSCF104からなる情報処理装置と同様の構成
のCPU115とSCF116からなる情報処理装置と
を各々の装置の情報を受け渡しするリモートキャビネッ
トインタフェース(RCI)117を介して接続し、ク
ラスタ構成にしている。
【0013】CPU100は、制御部101とROM1
02と割り込みレジスタ103を備え、制御部101が
ROM102に格納されている制御プログラムを起動さ
せて各種処理を行う。割込みレジスタ103は、SCF
の書き込みによりCPUに非同期の割り込みを発生させ
ることができるレジスタである。
【0014】SCF104は、制御部105、ROM1
06、RAM107、コマンド用レジスタ108、イン
タフェース領域109、電源制御レジスタ113および
インタフェース部114を備えている。制御部105
は、ROM106に格納されている制御プログラムを起
動させて各種処理を行うとともに、ROM106に格納
されているマルチタスク制御機能のひとつである組み込
み装置向けの汎用リアルタイムOSのCOS2(Compac
tOperating System 2)のタイマ機構によって監視動
作を行う。
【0015】RAM107は、監視周期や監視コンポー
ネントを記憶しておくメモリ領域を有する。コマンド用
レジスタ108は、CPUが書き込みを行うとSCFに
割り込みが発生するものであり、その詳細については後
で説明する。インタフェース領域109は、CPUとS
CFの両方から直接リードとライトとのアクセスができ
るもので、CPUのフェーズを書き込むフラグ1と、初
期設定・初期診断のフェーズ毎の監視時間を書き込むフ
ラグ2と、コマンドのための領域でありCPUとSCF
が相互監視する際にパラメータを受け渡すためのコマン
ドパラメータ領域112からなる。
【0016】電源制御レジスタ113は、電源投入・電
源切断・リセットを行う電源制御のレジスタであり、イ
ンタフェース部114は、RCIと接続されてシステム
動作をSCF間で情報交換するものである。なお、本発
明の請求項1に記載の監視対象項目を設定する手段は図
1のフラグ1およびコマンドパラメータ領域112に相
当し、監視時間を設定する手段は図1のフラグ2および
コマンドパラメータ領域112に相当し、監視対象項目
が監視時間内で処理されるかを監視する手段は図1の制
御部105に相当する。
【0017】また、本発明の請求項2に記載の障害処理
を指示する手段とリセット処理を指示する手段は図1の
制御部105に相当する。また、本発明の請求項3に記
載の監視対象項目を監視が終了するまで保持する手段は
図1のRAM107に相当する。次に、コマンド用レジ
スタ108の構成について説明する。
【0018】図2は本発明の実施の形態で、コマンド用
レジスタの構成を示す図である。コマンド用レジスタ
(以下これをSCF Command/Status Register : SCST
Rと記す)は、4バイト構成のレジスタでCPUとSC
Fともにリードとライトのアクセスが可能であり、上位
1バイトはCPUのみリードオンリとする。31ビット
の『BUSY』は、SCFにコマンドが発行されSCF
が割り込み処理中であることを示すものであり、CPU
がこのレジスタの下位3バイトに書き込みを行うとON
されて「1」にセットされ、「0」の場合にSCFがビ
ジーではなくコマンドを発行可能な状態とし、「1」の
場合にSCFがビジーでありコマンドを発行不可能な状
態にする。
【0019】29ビットの『DBSY』は、SCFがコ
マンドを受け付け、コマンド処理中であることを示すも
ので、SCFが割り込み処理を終了し、BUSYビット
はOFFされると同時にこのDBSYビットはONされ
て「1」にセットされ、「0」の場合にSCFがビジー
ではなくコマンドを発行可能な状態とし、「1」の場合
にSCFがビジーでありコマンドを発行不可能な状態に
する。
【0020】27〜24ビットの『STS』は、SCF
がコマンドの処理結果を書き込む領域であり、「0」の
場合にコマンドがSCFで正常終了したことを示し、
「0」以外の場合にコマンドがSCFで異常終了したこ
とを示す。23〜16ビットの『COM』は、CPUと
SCFで規定しているコマンドコードを書き込む領域で
あり、例えば、CPU監視のコマンドは「0x31」と
規定する。
【0021】15〜8ビットの『SUBCOM』は、C
PUとSCFで規定しているコマンドのサブコマンドの
コードを書き込む領域であり、例えば、CPU監視の開
始コマンドは「0x12」とし、終了コマンドは「0x
10」と規定する。7〜0ビットの『COUNT』は、
パラメータ領域112の有効パラメータのバイト数を書
き込む領域である。
【0022】なお、30と28ビットの『rsv』は、
リザーブビットであり、空きビットである。CPUがS
CSTRの下位3バイトにライトすると、BUSYビッ
トがON(1)になり、SCFに割り込みが発生し、SC
Fは割り込みが発生したことによってCPUからコマン
ドが発行されて書き込みが行われたことを認識する。
【0023】図10は本発明の実施の形態で、監視コマ
ンドコードとパラメータ値の一構成例を示す図である。
CPU監視コマンド(監視開始・監視終了)を発行する
場合に、CPUがSCSTRとパラメータ領域112書
き込む値と、正常終了の場合のSCFからの復帰値を示
している。
【0024】なお、『TT』は監視時間を示しており、
『XX』は監視データ(被監視コンポーネント)を示し
ている。以上のように構成された本実施の形態の情報処
理装置について以下にその動作をフローチャートと監視
シーケンスともに説明する。図3は本発明の実施の形態
で、SCFの動作を示すフローチャートその1であり、
図4は本発明の実施の形態で、CPUの動作を示すフロ
ーチャートその1であり、図11は本発明の実施の形態
で、監視シーケンスを説明する図その1である。
【0025】図11の監視シーケンスは、電源投入やリ
セット直後のハードウェアが不安定な状態にあり、故障
・異常が発生しやすいときに、ファームウェアによって
ハードウェアでは検出しきれないソフトハングアップ等
のCPUの異常を検出する。SCF104はブレーカオ
ンされた後(図3S300)電源投入前にフラグ1(1
10)にフェーズコードの初期値『0x00』を設定し
(図3S301)、電源制御レジスタ113を使用して
CPU100の電源を投入する(図3S302)。
【0026】SCF104はCPU100の電源を投入
するとともに、監視時間の初期値『10秒』をタイマ1
に設定し(図3S303)、タイマ1を起動させる(図
3S304)。CPU100はSCF104によって電
源投入され(図4S40)、ハードウェアの診断プログ
ラム(以下これをPower On Self Test :POSTと記
す)が動作を開始したら(図4S41)、フラグ2(1
11)に次のフェーズでの監視時間『a(秒)』を書き
込み(図4S42)、フラグ1(110)に初期値『0
x00』以外の次のフェーズコード『0x01』を書き
込む(図4S43)。
【0027】CPU100はその後、診断のフェーズが
変化するたびに(図4S44)、診断が終了したか判断
し(図4S45)、診断が終了するとフラグ1(11
0)に診断終了コード『0x80』を書き込み(図4S
46)、処理を終了させる。一方診断が終了しなけれ
ば、S42に戻り、次のフェーズコード『0x02』と
そのフェーズでの監視時間『b(秒)』をそれぞれフラ
グ1(110)とフラグ2(111)に書き込んで診断
が終了するまでS42からS45の処理を繰り返す。
【0028】SCF104は監視時間内(図3S30
5)に次のフェーズコードの書き込みがあるかフラグ1
(110)を1秒ごとに参照し(図3S306)、10
秒以内に初期値『0x00』から変化したらPOSTが
動作しているとしてタイマ1を停止させ(図3S30
8)、変化しなければCPUがハングアップしたと見な
し異常処理を行い(図3S307)、処理を終了させ
る。
【0029】SCF104はタイマ1を停止させるとと
もに、新たに書き込まれたフェーズコードが診断終了コ
ードがどうか判断し(図3S309)、診断終了コード
であれば監視処理を終了させ、診断終了コードでないフ
ェーズコード『0x01』であれば、フラグ2(11
1)に書き込まれているフェーズコード『0x01』の
監視時間『a(秒)』を新たにタイマ2に設定し(図3
S310)、S304に戻る。
【0030】SCF104はS304に戻り、タイマ2
を起動させ監視時間『a(秒)』内に今と異なるフェー
ズコード『0x02』に書き換わるかフラグ1(11
0)を1秒ごとに参照してフェーズコード『0x01』
についての監視を行い、S304からS308の処理を
繰り返す。フェーズコード『0x02』についてもその
フェーズの監視時間『b(秒)』を新たにタイマ3に設
定し、監視時間内に次のフェーズコードに書き換わるか
を監視し、S304からS308の処理を繰り返す。
【0031】以上のように、POSTが動作し始めた
後、初期設定・初期診断の初期化・診断フェーズの情報
をSCFに登録し、各フェーズ毎に規定時間内に終了す
るかをSCFがチェックする。SCFは規定時間を経過
しても新規フェーズの登録がないことで異常が発生した
ことを検出するとともに、フェーズコードでもって異常
詳細箇所を検出することができる。
【0032】また、システムの構成および各フェーズに
より初期設定・初期診断に要する時間が異なるため、初
期設定・初期診断のフェーズ毎に各フェーズが終了する
規定時間をPOST側で動的に設定できることによって
POST処理の監視フェーズ更新処理を柔軟に行うこと
ができるとともに、より早く正確に異常を検出すること
ができる。
【0033】次にCPUのコンポーネントごとにSCF
が監視する場合について説明する。図5は本発明の実施
の形態で、CPUの動作を示すフローチャートその2で
あり、図6〜9は本発明の実施の形態で、SCFの動作
を示すフローチャートその2〜5である。図12は本発
明の実施の形態で、監視シーケンスを説明する図その2
であり、図13は本発明の実施の形態で、監視シーケン
スを説明する図その3である。
【0034】図12の監視シーケンスは、CPUのコン
ポーネントによってSCFに監視してほしい時間が異な
るため、監視時間を動的に設定することによってより早
く正確にCPUの異常を検出するとともに、CPUの異
常をパニックでユーザに通知し、パニックでも復旧する
ことが不可能な異常が発生した場合にはSCFがreb
ootする。
【0035】図13の監視シーケンスは、CPUのコン
ポーネント単位で独立して監視を行う。CPU100は
コンポーネント動作を開始すると、SCSTR108の
『BUSY』と『DBSY』を読み込んで両方とも
『0』かどうか判断し(図5S500)、両方とも
『0』であれば、コマンドパラメータ領域112にパラ
メータ値として被監視コンポーネントの種別を示す監視
データ『A』とその監視周期『a(秒)』を書き込む
(図5S501)。
【0036】CPU100は次にSCSTR108にC
PU監視開始コマンドの発行値『00311202』を
書き込み(図5S502)、SCSTR108の『BU
SY』を『1』にする(SCSTR108の値は『80
311202』となる)ことでSCF104に割り込み
を発生させる(図5S503)。CPUはSCF104
に割り込みを発生させると、SCSTR108にSCF
108からコマンド受信の応答が書き込まれるまでポー
リングを行うため、ポーリングのタイムアウト時間『X
ミリ秒』をタイマ1に設定し(図5S504)、タイマ
1を起動させる(図5S505)。
【0037】このとき、ポーリングのタイムアウト時間
は指定した監視周期よりもはるかに短く時間とし、例え
ば監視周期を1s単位とすると、タイムアウト時間は1
ms単位とする。CPU100はポーリング監視時間内
(図5S506)にSCSTR108の『BUSY』と
『DBSY』が両方とも『0』かどうか1秒ごとに参照
し(図5S508)、Xミリ秒以内に『BUSY』と
『DBSY』が両方とも『0』に変化したらコマンド受
信されたとしてタイマ1を停止させ(図5S509)、
変化しなければSCF104がハングアップしたと見な
しSCF104へリセットを発生させ(図5S50
7)、処理を終了させる。
【0038】CPU100はタイマ1を停止させた後S
CSTR108の『STS』が『0』かどうか判断し
(図5S510)、『0』であればコマンドがSCF1
04で正常終了したとして処理を終了し、『0』でなけ
ればコマンドがSCF104で異常終了したと見なし異
常処理を行い(図5S511)、処理を終了させる。C
PU100は監視開始コマンドで指定した監視周期より
も短い時間の間に、次の監視開始コマンドを送信する
か、監視終了コマンドをSCFに送信し、各コマンド毎
にS500からS510の処理を繰り返す。
【0039】SCF104はCPU100からSCST
R108に書き込みがあり、割り込みが発生したかどう
か判断し(図6S60)、割り込みがあるとSCSTR
108を読み込んで(図6S61)コマンド受信処理を
行い、SCSTR108の『BUSY』を『0』に、
『DBSY』を『1』としてSCSTR108の値を
『20311202』とする(図6S62)。
【0040】SCF104はCPU監視開始コマンドを
受信すると、コマンドパラメータ領域112に書き込ま
れたパラメータ値である監視周期と監視データとともに
RAM107に格納し(図6S63)する。SCF10
4は受信したCPU監視開始コマンドのコマンド処理を
開始するとともに(図6S64)、SCSTR108に
CPU監視開始コマンドの復帰値『00311200』
を書き込む(図6S65)。
【0041】SCF104はRAM107に被監視コン
ポーネントを区別するためのテーブルを用意し、そのテ
ーブルに監視中の被監視コンポーネントがなければ
『0』を入れておき、監視中の被監視コンポーネントが
あればその被監視コンポーネントを示すユニークな
『0』以外のデータを入れておく。SCF104はCP
U監視開始コマンドのコマンド処理として受信したCP
U監視開始コマンドの監視データを確認してテーブルを
参照し(図7S70)、被監視コンポーネントがすでに
テーブルにあり、監視タイマが動作中かどうか判断し
(図7S71)、動作中であれば監視タイマを停止させ
る(図7S72)。
【0042】SCF104は受信したCPU監視開始コ
マンドの監視データ『A』をテーブルに書き込み(図7
S73)、監視データ『A』の監視周期『a』をタイマ
2に設定し(図7S74)、タイマ2を起動させる(図
7S75)。SCF104は監視周期『a』よりも短い
時間の間に、監視データ『A』のCPU監視開始コマン
ドを受信すると、受信したCPU監視開始コマンドのコ
マンド処理としてS70からS75の処理の処理を繰り
返し、受信したCPU監視開始コマンドの監視データを
確認してテーブルを参照し、被監視コンポーネントがす
でにテーブルにあって監視タイマが動作中なので、タイ
マ2を停止させる。
【0043】SCF104は受信したCPU監視開始コ
マンドの監視データ『A』をテーブルに書き込み、監視
データ『A』の監視周期『b』をタイマ4に設定し、タ
イマ4を起動させる(図7S75)。SCF104は監
視周期『a』よりも短い時間の間に、監視データ『A』
とは異なるコンポーネントである監視データ『B』のC
PU監視開始コマンドを受信すると、受信したCPU監
視開始コマンドのコマンド処理としてS70からS75
の処理の処理を繰り返し、受信したCPU監視開始コマ
ンドの監視データを確認してテーブルを参照し、被監視
コンポーネントがすでにテーブルにあり、監視タイマが
動作中かどうか判断し、動作中であれば監視タイマを停
止させる。
【0044】SCF104は受信したCPU監視開始コ
マンドの監視データ『B』をテーブルに書き込み、監視
データ『B』の監視周期『b』をタイマ2に設定し、タ
イマ2を起動させる。SCF104は監視周期『a』よ
りも短い時間の間に、監視データ『A』のCPU監視終
了コマンドを受信すると、CPU監視終了コマンドのコ
マンド処理として受信したCPU監視終了コマンドの監
視データを確認してテーブルを参照し(図8S80)、
被監視コンポーネントがすでにテーブルにあり、監視タ
イマが動作中かどうか判断し(図8S81)、動作中で
なければそのまま処理を終了させる。
【0045】SCF104は監視タイマが動作中であれ
ば監視タイマを停止させて(図8S82)、テーブルか
ら被監視コンポーネントの監視データ『A』を削除し
(図8S83)、処理を終了させる。SCF104は監
視周期『b』内(図9S90)に、同じ監視データのC
PU監視開始コマンドまたは終了コマンドを受信せずに
タイムアウトすると、割込みレジスタ103にビットを
立ててタイムアウト通知を行い(図9S91)、CPU
100に割り込みをあげてシステムをパニックさせる
(図9S92)。
【0046】SCF104は再びタイマ4を起動させ
(図9S93)、監視周期『b』内(図9S94)にC
PU100から同じ監視データのCPU監視開始コマン
ドまたは終了コマンドの書き込みがあるか待機し、監視
周期『b』内に書き込みがあればタイマ4を停止させ
(図9S97)、書き込みがなくタイムアウトが連続し
て2回発生した場合にはCPU100がハングアップし
たとしてCPU100へリセットを発生させ(図9S9
5)、システムをrebootして処理を終了させる。
【0047】以上のように、装置が動作中、システムの
動作フェーズや監視対象のコンポーネントをSCFに登
録し、ある時間内にCPUからSCFに通知があるかど
うかチェックすることにより異常時のCPU異常箇所や
システム動作フェーズを判断することができる。また、
1回目の監視異常でシステムをパニック指示する依頼を
行い、パニック指示を受け付けない異常状態時はシステ
ムを再起動する2段階の異常処理を行うことで異常レベ
ルを判断して適切な異常処理を行うことができる。
【0048】また、CPUからの監視の開始・継続の定
期的な指示に対するSCFからのレスポンスを監視する
ことによって監視を行うSCFをCPUからも相互に監
視することで、システム全体の信頼性を増すことが可能
となる。
【0049】
【発明の効果】以上説明したように本発明によれば、C
PUのコンポーネントによってSCFに監視してほしい
時間が異なるため、監視時間を動的に設定してコンポー
ネント単位で独立して監視を行うことによりCPUに複
数のコンポーネントまたはプロセスが同時に存在する場
合にも相互に監視することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態で、情報処理装置の構成を
示す図である。
【図2】本発明の実施の形態で、コマンド用レジスタの
構成を示す図である。
【図3】本発明の実施の形態で、SCFの動作を示すフ
ローチャートその1である。
【図4】本発明の実施の形態で、CPUの動作を示すフ
ローチャートその1である。
【図5】本発明の実施の形態で、CPUの動作を示すフ
ローチャートその2である。
【図6】本発明の実施の形態で、SCFの動作を示すフ
ローチャートその2である。
【図7】本発明の実施の形態で、SCFの動作を示すフ
ローチャートその3である。
【図8】本発明の実施の形態で、SCFの動作を示すフ
ローチャートその4である。
【図9】本発明の実施の形態で、SCFの動作を示すフ
ローチャートその5である。
【図10】本発明の実施の形態で、監視コマンドコード
とパラメータ値の一構成例を示す図である。
【図11】本発明の実施の形態で、監視シーケンスを説
明する図その1である。
【図12】本発明の実施の形態で、監視シーケンスを説
明する図その2である。
【図13】本発明の実施の形態で、監視シーケンスを説
明する図その3である。
【符号の説明】
100,115・・・CPU 104,116・・・SCF 101,105・・・制御部 102,106・・・ROM 103・・・割込みレジスタ 107・・・RAM 108・・・コマンド用レジスタ 109・・・インタフェース領域 110・・・フラグ1 111・・・フラグ2 112・・・コマンドパラメータ領域 113・・・電源制御レジスタ 114・・・インタフェース部 117・・・RCI
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多幡 武朗 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 結城 和博 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 泉田 直樹 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 監視対象装置の監視対象項目を設定する
    手段と、 前記監視対象項目の監視時間を設定する手段と、 設定された前記監視対象項目について、前記監視対象装
    置によって当該監視対象項目が前記監視時間内で処理さ
    れるかを監視する手段と、 を備えたことを特徴とする処理装置。
  2. 【請求項2】前記監視対象項目が前記監視時間内に処理
    されない場合、前記監視対象装置に障害処理を指示する
    手段と、 前記障害処理が前記監視時間内に処理されない場合、前
    記監視対象装置にリセット処理を指示する手段と、 を備えたことを特徴とする請求項1記載の処理装置。
  3. 【請求項3】設定された前記監視対象項目を当該監視対
    象項目の監視が終了するまで保持する手段を備えたこと
    を特徴とする請求項1記載の処理装置。
JP9237060A 1997-09-02 1997-09-02 処理装置 Pending JPH1185569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9237060A JPH1185569A (ja) 1997-09-02 1997-09-02 処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9237060A JPH1185569A (ja) 1997-09-02 1997-09-02 処理装置

Publications (1)

Publication Number Publication Date
JPH1185569A true JPH1185569A (ja) 1999-03-30

Family

ID=17009831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9237060A Pending JPH1185569A (ja) 1997-09-02 1997-09-02 処理装置

Country Status (1)

Country Link
JP (1) JPH1185569A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058934A (ja) * 2001-08-10 2003-02-28 Fuji Electric Co Ltd 自動販売機の制御装置
US7073097B2 (en) 2000-09-13 2006-07-04 Funai Electric Co., Ltd. Two-MCU system and hang-up detecting method of MCU
EP2354947A1 (en) 2010-02-05 2011-08-10 Fujitsu Limited Information processing apparatus and method
JP2013061841A (ja) * 2011-09-14 2013-04-04 Fujitsu Ltd 情報処理装置および情報処理装置の試験方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073097B2 (en) 2000-09-13 2006-07-04 Funai Electric Co., Ltd. Two-MCU system and hang-up detecting method of MCU
JP2003058934A (ja) * 2001-08-10 2003-02-28 Fuji Electric Co Ltd 自動販売機の制御装置
EP2354947A1 (en) 2010-02-05 2011-08-10 Fujitsu Limited Information processing apparatus and method
US8595560B2 (en) 2010-02-05 2013-11-26 Fujitsu Limited Information processing apparatus and method
JP2013061841A (ja) * 2011-09-14 2013-04-04 Fujitsu Ltd 情報処理装置および情報処理装置の試験方法

Similar Documents

Publication Publication Date Title
US6874103B2 (en) Adapter-based recovery server option
EP0486304B1 (en) Initialising computer systems
JPH06337820A (ja) マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法
CN114116280A (zh) 交互式bmc自恢复方法、***、终端及存储介质
JP2002259130A (ja) 情報処理システムおよびその起動制御方法
CN112199240A (zh) 一种节点故障时进行节点切换的方法及相关设备
JP3720919B2 (ja) コンピュータ・システムのシャットダウンを効率的に管理する方法及び装置
JPH08320835A (ja) 外部バスの障害検出方法
JPH1185569A (ja) 処理装置
WO1991016678A1 (fr) Procede de remise a zero d'un module adaptateur suite a une panne et syteme d'ordinateur executant ledit procede
CA2019150C (en) Information processing system comprising a main memory having an area for memorizing a state signal related to a diagnosing operation
CN114296995A (zh) 一种服务器自主修复bmc的方法、***、设备及存储介质
JP3313667B2 (ja) 二重化システムの障害検出方式及びその方法
JP3325785B2 (ja) 計算機の故障検出・回復方式
JPH08329006A (ja) 障害通知方式
JP3001818B2 (ja) マルチプロセッサ立ち上げ管理装置
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
JP2785992B2 (ja) サーバプログラムの管理処理方式
JP7351129B2 (ja) 情報処理装置および情報処理装置の制御プログラム
JPH09198334A (ja) データ伝送システムの障害管理方法
JP2530835B2 (ja) 計算機システムの障害回復処理方法
JPS62212865A (ja) マルチプロセツサ制御方式
JP2771897B2 (ja) データ処理システムにおける入出力命令の発行制御システム
KR19980014207A (ko) 멀티프로세서 시스템의 데이타 프로토콜 처리장치 및 방법
CN117056114A (zh) 一种ipmi命令处理方法、装置、***及电子设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060620