JP2001187247A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 遊技機の電源投入時に確実にマイクロコンピ
ュータが起動し、遊技開始に不都合を生じさせることの
ない遊技機を提供する。 【解決手段】 リセットＩＣ６５１からのリセット信号
は、ＮＡＮＤ回路９４７に入力されるとともに、反転回
路９４４を介してカウンタ９４１のクリア端子に入力さ
れる。カウンタ９４１は、クリア端子への入力がローレ
ベルになると、発振器９４３からのクロック信号をカウ
ントする。そして、カウンタ９４１のＱ５出力がＮＯＴ
回路を介してＮＡＮＤ回路９４７に入力される。また、
カウンタ９４１のＱ６出力は、フリップフロップ９４２
のクロック端子に入力される。フリップフロップ９４２
のＱ出力はＯＲ回路９４９に入力される。ＯＲ回路９４
９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯ
Ｔ回路９４８を介して導入される。そして、ＯＲ回路９
４９の出力がＣＰＵのリセット端子に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機、コイン遊技機、ス
ロット機等の遊技機に関し、特に、入賞が発生した場合
に所定の有価価値を遊技者に付与する遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】なお、遊技価値とは、遊技機の遊技領域に
設けられた可変入賞球装置の状態が打球が入賞しやすい
遊技者にとって有利な状態になることや、遊技者にとっ
て有利な状態となるための権利を発生させたりすること
や、景品遊技媒体払出の条件が成立しやすくなる状態に
なることことである。

【０００４】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定の表
示態様の組合せとなることを、通常、「大当り」とい
う。大当りが発生すると、例えば、大入賞口が所定回数
開放して打球が入賞しやすい大当り遊技状態に移行す
る。そして、各開放期間において、所定個（例えば１０
個）の大入賞口への入賞があると大入賞口は閉成する。
そして、大入賞口の開放回数は、所定回数（例えば１６
ラウンド）に固定されている。なお、各開放について開
放時間（例えば２９．５秒）が決められ、入賞数が所定
個に達しなくても開放時間が経過すると大入賞口は閉成
する。また、大入賞口が閉成した時点で所定の条件（例
えば、大入賞口内に設けられているＶゾーンへの入賞）
が成立していない場合には、大当り遊技状態は終了す
る。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からの表示制御コマンドデー
タに従って動作する表示制御手段によって制御される。
可変表示装置に表示される識別情報、キャラクタ画像お
よび背景画像は、一般に、表示制御用のマイクロコンピ
ュータとマイクロコンピュータの指示に応じて画像デー
タを生成して可変表示装置側に転送するビデオディスプ
レイプロセッサ（ＶＤＰ）とによって制御されるが、表
示制御用のマイクロコンピュータのプログラム容量は大
きい。

【０００７】従って、プログラム容量に制限のある遊技
制御手段のマイクロコンピュータで可変表示装置に表示
される識別情報等を制御することはできず、遊技制御手
段のマイクロコンピュータとは別の表示制御用のマイク
ロコンピュータ（表示制御手段）が用いられる。よっ
て、遊技の進行を制御する遊技制御手段は、表示制御手
段に対して表示制御のためのコマンドを送信する必要が
ある。

【０００８】また、そのような遊技機では、遊技盤にス
ピーカが設けられ、遊技効果を増進するために遊技の進
行に伴ってスピーカから種々の効果音が発せられる。ま
た、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊
技効果を増進するために遊技の進行に伴ってそれらの発
光体が点灯されたり消灯されたりする。一般に、効果音
を発生する音声制御は、遊技の進行を制御する遊技制御
手段によって行われる。また、発光体の点灯／消灯制御
は、遊技の進行を制御する遊技制御手段によって行われ
る。

【０００９】また、遊技者は、一般に、遊技媒体を遊技
機を介して借り出す。その場合、遊技媒体貸出機構が遊
技機に設けられる。遊技媒体貸出機構は、賞球払出を行
う払出機構と共通化されることも多い。遊技媒体貸出機
構と賞球払出機構とが共通化されている場合でも別個に
設けられている場合でも、ともに遊技媒体を払い出す動
作を行うのであるから、それらは、一つの払出制御基板
に搭載された払出制御手段によって制御される。

【００１０】遊技の進行は主基板に搭載された遊技制御
手段によって制御されるので、入賞にもとづく賞球個数
は、遊技制御手段によって決定され、払出制御基板に送
信される。一方、遊技媒体の貸し出しは、遊技の進行と
は無関係であるから、一般に、遊技制御手段を介さず払
出制御手段によって制御される。

【００１１】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段の他に種々の遊技装置制御手段（電
気部品制御手段）が搭載されている。一般に、各制御手
段はマイクロコンピュータで構成される。マイクロコン
ピュータは、電源投入後、所定期間のリセット期間がお
かれた後にリセット状態が解除されることによって動作
を開始する。通常、マイクロコンピュータはリセット端
子を有し、リセット端子に対してローレベルが入力され
るとリセット状態となりハイレベルが入力されると動作
可能状態になる。従って、マイクロコンピュータを含む
システムは、電源投入後、リセット端子に所定期間ロー
レベルが入力され、その後、リセット端子にハイレベル
が継続して入力されるように構成される。

【００１２】よって、一般に、リセット端子の入力レベ
ルがハイレベルになるとマイクロコンピュータが起動す
るのであるが、リセット端子に入力される電圧レベルの
制御が適切でないと、マイクロコンピュータが正常に起
動しない可能性がある。特に、電源投入時等のシステム
リセットの場合に、リセット端子への信号の立ち下がり
エッジを必要とするようなマイクロコンピュータでは、
通常のリセット信号をリセット端子に与えただけでは正
常に起動しない場合があることも考えられる。正常に起
動しない場合には、遊技機に電源が投入されても遊技が
開始されない等の問題が生ずる。そのような場合には、
遊技機の電源をオフした後に再度電源投入を行うといっ
た処理が必要になってしまう。

【００１３】そこで、本発明は、遊技機の電源投入時に
確実にマイクロコンピュータが起動し、遊技開始に不都
合を生じさせることのない遊技機を提供することを目的
とする。

【００１４】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられている電気部品を制御するための
処理についての制御プログラムを実行するマイクロコン
ピュータを備え、マイクロコンピュータのリセット端子
にリセット解除を示すレベルを断続的に複数回与えるこ
とによってマイクロコンピュータを起動するシステムリ
セット手段と、システムリセット手段がリセット解除を
示すレベルを与えるタイミングをマイクロコンピュータ
が動作可能な状態となるまで遅延させる遅延手段とを含
むことを特徴とする。なお、電気部品制御手段の例とし
て、遊技進行を制御する遊技制御手段や、遊技媒体の払
出制御を行う払出制御手段がある。

【００１５】システムリセット手段は、電源電圧を監視
し、マイクロコンピュータが動作可能な電圧レベル以上
の電圧レベルでリセット解除を示すレベルを与えるよう
に構成されていてもよい。

【００１６】システムリセット手段は、リセット解除を
示すレベルを与えた後、マイクロコンピュータが電気部
品を制御するための処理についての制御プログラムを実
行開始する以前にリセットを示すレベルを与え、その後
再度リセット解除を示すレベルを与えるように構成され
ていてもよい。

【００１７】マイクロコンピュータが、リセット解除に
応じて電気部品を制御するための処理についての制御プ
ログラムを実行開始する前に所定の起動時処理を実行
し、システムリセット手段が、リセット解除を示すレベ
ルを与えた後、所定の起動時処理の実行中にリセットを
示すレベルを与え、その後再度リセット解除を示すレベ
ルを与えるように構成されていてもよい。

【００１８】システムリセット手段は、マイクロコンピ
ュータの動作を停止させる際には、マイクロコンピュー
タのリセット端子に対して、一旦リセット状態を示すレ
ベルを与えた後ではリセット解除を示すレベルを出力し
ないように構成されていてもよい。

【００１９】マイクロコンピュータが、電力供給停止直
前の内容を保持することが可能な記憶手段に保持されて
いる保持データにもとづいて制御を再開させることが可
能であるように構成されていてもよい。なお、電力供給
停止直前の内容を保持することが可能な記憶手段は、マ
イクロコンピュータに含まれている構成であってもよ
い。すなわち、記憶手段は、例えば、マイクロコンピュ
ータに内蔵されているメモリ（ＲＡＭ）であってもよ
い。

【００２０】所定の電源を監視し所定の検出条件が成立
した場合に検出信号を出力する電源監視手段を備え、電
気部品制御手段は、電源監視手段からの検出信号に応じ
て所定の電力供給停止時処理を行うように構成されてい
てもよい。

【００２１】システムリセット手段は、電源監視手段に
おける検出条件の成立から所定期間経過後にマイクロコ
ンピュータに対してリセットを示すレベルを与えるよう
に構成されていてもよい。

【００２２】電力供給停止時処理には記憶手段へのアク
セスを防止する処理が含まれるように構成されていても
よい。

【００２３】電力供給停止時処理には、記憶手段の記憶
内容に関連した値を用いた演算の結果得られるチェック
データを記憶手段に保存するように構成されていてもよ
い。

【００２４】遊技機は、遊技機で使用される電圧を生成
する電源基板が電気部品制御基板とは別に設けられ、電
源監視手段が電源基板に設けられている構成であっても
よい。

【００２５】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機や
スロット機等であってもよい。

【００２６】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた払出球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２７】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。また、可変表示器１０の下部には、４個
のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示
器）４１が設けられている。この実施の形態では、可変
表示部９には、「左」、「中」、「右」の３つの図柄表
示エリアがある。可変表示装置８の側部には、打球を導
く通過ゲート１１が設けられている。通過ゲート１１を
通過した打球は、玉出口１３を経て始動入賞口１４の方
に導かれる。通過ゲート１１と玉出口１３との間の通路
には、通過ゲート１１を通過した打球を検出するゲート
スイッチ１２がある。また、始動入賞口１４に入った入
賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７
によって検出される。また、始動入賞口１４の下部には
開閉動作を行う可変入賞球装置１５が設けられている。
可変入賞球装置１５は、ソレノイド１６によって開状態
とされる。

【００２８】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２９】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００３０】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給玉が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技台１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００３１】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００３２】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００３３】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００３４】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００３５】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に球貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００３６】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２等
に信号を送るためのランプ制御基板３５、スピーカ２７
からの音声発生を制御するための音声制御基板７０およ
び打球発射装置を制御するための発射制御基板９１も設
けられている。

【００３７】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。また、中央付近には、主基板３
１からの各種情報を遊技機外部に出力するための各端子
を備えた情報端子盤（外部情報出力装置）３４が設置さ
れている。なお、図２には、ランプ制御基板３５および
音声制御基板７０からの信号を、枠側に設けられている
スピーカ２７、遊技効果ＬＥＤ２８ａ、遊技効果ランプ
２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５
２に供給するための電飾中継基板Ａ７７が示されている
が、信号中継の必要に応じて他の中継基板も設けられ
る。

【００３８】また、図３はパチンコ遊技機１の機構板を
背面からみた背面図である。球貯留タンク３８に貯留さ
れた遊技球は誘導樋３９を通り、図３に示されるよう
に、球切れ検出器（球切れスイッチ）１８７ａ，１８７
ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出
装置９７に至る。球払出装置９７から払い出された遊技
球は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品球が多数払い出されて打球供給
皿３が満杯になり、ついには遊技球が連絡口４５に到達
した後さらに遊技球が払い出されると遊技球は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに遊技球
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、球払出装置９７内のステッピングモータの回転が
停止して球払出装置９７の動作が停止するとともに打球
発射装置３４の駆動も停止する。

【００３９】賞球払出制御を行うために、入賞口スイッ
チ（図示せず）、始動口スイッチ１７およびＶカウント
スイッチ２２からの信号が、主基板３１に送られる。主
基板３１のＣＰＵ５６は、始動口スイッチ１７がオンす
ると６個の賞球払出に対応した入賞が発生したことを知
る。また、カウントスイッチ２３がオンすると１５個の
賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。

【００４０】次に、機構板３６に設置されている中間ベ
ースユニットの構成について説明する。中間ベースユニ
ットには、球供給樋１８６ａ，１８６ｂや球払出装置９
７が設置される。図４に示すように、中間ベースユニッ
トの上下には連結凹突部１８２が形成されている。連結
凹突部１８２は、中間ベースユニットと機構板３６の上
部ベースユニットおよび下部ベースユニットを連結固定
するものである。

【００４１】中間ベースユニットの上部には通路体１８
４が固定されている。そして、通路体１８４の下部に球
払出装置９７が固定されている。通路体１８４は、カー
ブ樋１７４（図３参照）によって流下方向を左右方向に
変換された２列の遊技球を流下させる払出球通路１８６
ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂ
の上流側には、球切れスイッチ１８７ａ，１８７ｂが設
置されている。球切れスイッチ１８７ａ，１８７ｂは、
払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出
するものであって、球切れスイッチ１８７ａ，１８７ｂ
が遊技球を検出しなくなると球払出装置９７における払
出モータ（図４において図示せず）の回転を停止して球
払出が不動化される。

【００４２】なお、球切れスイッチ１８７ａ，１８７ｂ
は、払出球通路１８６ａ，１８６ｂに２７〜２８個程度
の遊技球が存在することを検出できるような位置に係止
片１８８によって係止されている。

【００４３】通路体１８４の中央部は、内部を流下する
遊技球の玉圧を弱めるように、左右に湾曲する形状に形
成されている。そして、払出球通路１８６ａ，１８６ｂ
の間に止め穴１８９が形成されている。止め穴１８９の
裏面は中間ベースユニットに設けられている取付ボスが
はめ込まれる。その状態で止めねじがねじ止めされて、
通路体１８４は中間ベースユニットに固定される。な
お、ねじ止めされる前に、中間ベースユニットに設けら
れている係止突片１８５によって通路体１８４の位置合
わせを行えるようになっている。

【００４４】通路体１８４の下方には、球払出装置９７
に遊技球を供給するとともに故障時等には球払出装置９
７への遊技球の供給を停止する球止め装置１９０が設け
られている。球止め装置１９０の下方に設置される球払
出装置９７は、直方体状のケース１９８の内部に収納さ
れている。ケース１９８の左右４箇所には突部が設けら
れている。各突部が中間ベースユニットに設けられてい
る位置決め突片に係った状態で、中間ベースユニットの
下部に設けられている弾性係合片にケース１９８の下端
がはめ込まれる。

【００４５】図５は球払出装置９７の分解斜視図であ
る。球払出装置９７の構成および作用を図５を参照して
説明する。この実施形態における球払出装置９７は、ス
テッピングモータ（払出モータ）２８９がスクリュー２
８８を回転させることによりパチンコ玉を１個ずつ払い
出す。なお、球払出装置９７は、入賞にもとづく景品球
だけでなく、貸し出すべき遊技球も払い出す。

【００４６】図５に示すように、球払出装置９７は、２
つのケース１９８ａ，１９８ｂを有する。それぞれのケ
ース１９８ａ，１９８ｂの左右２箇所に、球払出装置９
７の設置位置上部に設けられた位置決め突片に当接され
る係合突部２８０が設けられている。また、それぞれの
ケース１９８ａ，１９８ｂには、球供給路２８１ａ，２
８１ｂが形成されている。球供給路２８１ａ，２８１ｂ
は湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，
２８２ｂの終端の下方には、球送り水平路２８４ａ，２
８４ｂが形成されている。さらに、球送り水平路２８４
ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形
成されている。

【００４７】球供給路２８１ａ，２８１ｂ、球送り水平
路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂ
は、ケース１９８ａ，１９８ｂをそれぞれ前後に区画す
る区画壁２９５ａ，２９５ｂの前方に形成されている。
また、区画壁２９５ａ，２９５ｂの前方において、玉圧
緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込
まれる。玉圧緩衝部材２８５は、球払出装置９７に供給
される玉を左右側方に振り分けて球供給路２８１ａ，２
８１ｂに誘導する。

【００４８】また、玉圧緩衝部材２８５の下部には、発
光素子（ＬＥＤ）２８６と受光素子（図示せず）とによ
る払出モータ位置センサが設けられている。発光素子２
８６と受光素子とは、所定の間隔をあけて設けられてい
る。そして、この間隔内に、スクリュー２８８の先端が
挿入されるようになっている。なお、玉圧緩衝部材２８
５は、ケース１９８ａ，１９８ｂが張り合わされたとき
に、完全にその内部に収納固定される。

【００４９】球送り水平路２８４ａ，２８４ｂには、払
出モータ２８９によって回転させられるスクリュー２８
８が配置されている。払出モータ２８９はモータ固定板
２９０に固定され、モータ固定板２９０は、区画壁２９
５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２
９１ｂにはめ込まれる。その状態で払出モータ２８９の
モータ軸が区画壁２９５ａ，２９５ｂの前方に突出する
ので、その突出の前方にスクリュー２８８が固定され
る。スクリュー２８８の外周には、払出モータ２８９の
回転によって球送り水平路２８４ａ，２８４ｂに載置さ
れた遊技球を前方に移動させるための螺旋突起２８８ａ
が設けられている。

【００５０】そして、スクリュー２８８の先端には、発
光素子２８６を収納するように凹部が形成され、その凹
部の外周には、２つの切欠部２９２が互いに１８０度離
れて形成されている。従って、スクリュー２８８が１回
転する間に、発光素子２８６からの光は、切欠部２９２
を介して受光素子で２回検出される。

【００５１】つまり、発光素子２８６と受光素子とによ
る払出モータ位置センサは、スクリュー２８８を定位置
で停止するためのものであり、かつ、払出動作が行われ
た旨を検出するものである。なお、発光素子２８６、受
光素子および払出モータ２８９からの配線は、まとめら
れてケース１９８ａ，１９８ｂの後部下方に形成された
引出穴から外部に引き出されコネクタに結線される。

【００５２】遊技球が球送り水平路２８４ａ，２８４ｂ
に載置された状態において、払出モータ２８９が回転す
ると、スクリュー２８８の螺旋突起２８８ａによって、
遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に
向かって移動する。そして、遂には、球送り水平路２８
４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂ
に落下する。このとき、左右の球送り水平路２８４ａ，
２８４ｂからの落下は交互に行われる。すなわち、スク
リュー２８８が半回転する毎に一方から１個の遊技球が
落下する。従って、１個の遊技球が落下する毎に、発光
素子２８６からの光が受光素子によって検出される。

【００５３】図４に示すように、球払出装置９７の下方
には、球振分部材３１１が設けられている。球振分部材
３１１は、振分用ソレノイド３１０によって駆動され
る。例えば、ソレノイド３１０のオン時には、球振分部
材３１１は右側に倒れ、オフ時には左側に倒れる。振分
用ソレノイド３１０の下方には、近接スイッチによる賞
球カウントスイッチ３０１Ａおよび球貸しカウントスイ
ッチ３０１Ｂが設けられている。入賞にもとづく賞球時
には、球振分部材３１１は右側に倒れ、球排出路２８３
ａ，２８３ｂからの玉はともに賞球カウントスイッチ３
０１Ａを通過する。また、球貸し時には、球振分部材３
１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの
玉はともに球貸しカウントスイッチ３０１Ｂを通過す
る。従って、球払出装置９７は、賞球時と球貸し時とで
払出流下路を切り替えて、所定数の遊技媒体の払出を行
うことができる。

【００５４】このように、球振分部材３１１を設けるこ
とによって、２条の玉流路を落下してきた玉は、賞球カ
ウントスイッチ３０１Ａと球貸しカウントスイッチ３０
１Ｂとのうちのいずれか一方しか通過しない。従って、
賞球であるのか球貸しであるのかの判断をすることな
く、賞球カウントスイッチ３０１Ａと球貸しカウントス
イッチ３０１Ｂの検出出力から、直ちに賞球数または球
貸し数を把握することができる。

【００５５】図６は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、払出制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および図柄制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３入賞口スイッチ１９ａ，２４ａ、満タン
スイッチ４８および賞球カウントスイッチ３０１Ａから
の信号を基本回路５３に与えるスイッチ回路５８と、可
変入賞球装置１５を開閉するソレノイド１６および開閉
板２０を開閉するソレノイド２１を基本回路５３からの
指令に従って駆動するソレノイド回路５９とが搭載され
ている。

【００５６】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
始動情報、確率変動が生じたことを示す確変情報等をホ
ール管理コンピュータ等のホストコンピュータに対して
出力する情報出力回路６４を含む。

【００５７】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、制御用のプログ
ラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポ
ート部５７を含む。この実施の形態では、ＲＯＭ５４，
ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、
ＣＰＵ５６は、１チップマイクロコンピュータである。
なお、１チップマイクロコンピュータは、少なくともＲ
ＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ
／Ｏポート部５７は外付けであっても内蔵されていても
よい。また、Ｉ／Ｏポート部５７は、マイクロコンピュ
ータにおける情報入出力可能な端子である。

【００５８】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、球払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図６
ではそれらは省略されている。

【００５９】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００６０】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。ここで、ランプ制御手段は発
光体制御手段の一例である。また、特別図柄を可変表示
する可変表示部９および普通図柄を可変表示する可変表
示器１０の表示制御は、図柄制御基板８０に搭載されて
いる図柄制御手段によって行われる。

【００６１】図７は、払出制御基板３７および球払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図７に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰玉受皿４の満タンを検出するスイッチであ
る。

【００６２】球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。なお、球切れ検出
スイッチ１６７は球貯留タンク３８内の補給遊技球の不
足を検出するスイッチであり、球切れスイッチ１８７
は、遊技球通路内の遊技球の有無を検出するスイッチで
ある。

【００６３】入賞があると、払出制御基板３７には、主
基板３１から賞球個数を示す払出制御コマンドが入力さ
れる。賞球個数を示す払出制御コマンドは、入力バッフ
ァ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力さ
れる。また、ＩＮＴ信号が入力バッファ回路３７３Ｂを
介してＣＰＵの割込端子に入力される。入力バッファ回
路３７３Ａ，３７３Ｂにおける各バッファは、主基板３
１から払出制御基板３７へ向かう方向にのみ信号を通過
させることができる。従って、払出制御基板３７側から
主基板３１側に信号が伝わる余地はない。払出制御基板
３７内の回路に不正改造が加えられても、不正改造によ
って出力される信号が主基板３１側に伝わることはな
い。また、主基板３１において、払出制御コマンドを出
力する出力ポート５７７Ａ，５７７Ｂの外側にバッファ
回路６８Ａ，６８Ｂが設けられている。このような構成
によれば、外部から主基板３１の内部に入力される信号
が阻止されるので、払出制御基板３７から主基板３１に
信号が与えられる可能性がある信号ラインをより確実に
なくすことができる。

【００６４】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、球払出禁止を指示する払出制御コマ
ンドを送出する。球払出禁止を指示する払出制御コマン
ドを受信すると、払出制御基板３７の払出制御用ＣＰＵ
３７１は、球払出処理を停止する。

【００６５】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７１を介して主基板３１のＩ
／Ｏポート５７に入力される。なお、賞球カウントスイ
ッチ３０１Ａは、球払出装置９７に設けられ、実際に払
い出された賞球を検出する。また、中継基板７２は、球
払出装置９７に設けられている。すなわち、中継基板７
２は、球払出装置９７と一体にユニット化されている。

【００６６】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７Ａ，５７
７Ｂから賞球個数を示す払出制御コマンドが入力され
る。出力ポート５７７は８ビットのデータを出力し、出
力ポート５７８は１ビットのストローブ信号（ＩＮＴ信
号）を出力する。賞球個数を示す払出制御コマンドは、
入力バッファ回路３７３を介してＩ／Ｏポート３７２ａ
に入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポー
ト３７２ａを介して払出制御コマンドを入力し、払出制
御コマンドに応じて球払出装置９７を駆動して賞球払出
を行う。なお、この実施の形態では、払出制御用ＣＰＵ
３７１は、１チップマイクロコンピュータであり、少な
くともＲＡＭが内蔵されている。

【００６７】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｇを介して、貸し玉数を示す球貸し個数信号をター
ミナル基板１６０に出力し、ブザー駆動信号をブザー基
板７５に出力する。ブザー基板７５にはブザーが搭載さ
れている。さらに、出力ポート３７２ｅを介して、エラ
ー表示用ＬＥＤ３７４にエラー信号を出力する。

【００６８】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂおよび払出モータ位置センサの検出信号が入力
される。球貸しカウントスイッチ３０１Ｂは、実際に貸
し出された遊技球を検出する。払出モータ位置センサ
は、払出モータ２８９が駆動信号に従って正常に回転し
ているか否かを検出する。また、払出制御基板３７から
の払出モータ２８９および振分用ソレノイド３１０への
駆動信号は、出力ポート３７２ｃおよび中継基板７２を
介して球払出装置９７の払出機構部分における払出モー
タ２８９に伝えられる。また、振分用ソレノイド３１０
を駆動するための信号が、出力ポート３７２ｄおよび中
継基板７２を介して振分用ソレノイド３１０に伝えられ
る。

【００６９】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００７０】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００７１】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、払出制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、払出制御基板３７にＢＲＱ信号を出力す
る。そして、払出制御基板３７の払出制御用ＣＰＵ３７
１は、ＢＲＱ信号に応じてＥＸＳ信号をオンするととも
に、払出モータ２８９を駆動し、所定個の貸し玉を遊技
者に払い出す。そして、払出が完了したら、払出制御用
ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号をオ
フ状態にする。

【００７２】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび払出制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図７では、それらの回路は省略されている。

【００７３】この実施の形態では、主基板３１および払
出制御基板３７におけるＲＡＭの一部または全部は、バ
ックアップ電源でバックアップされている。すなわち、
遊技機に対する電力供給が停止しても、所定期間はＲＡ
Ｍの内容が保存される。そして、各ＣＰＵは、電源電圧
の低下を検出すると、所定の処理を行った後に電源復旧
待ちの状態になる。また、電源投入時に、各ＣＰＵは、
ＲＡＭにデータが保存されている場合には、保存データ
にもとづいて電源断前の状態を復元する。また、図７に
示された各入力ポートは、払出制御用ＣＰＵ３７１に内
蔵されていてもよい。

【００７４】図８は、電源監視および電源バックアップ
のための主基板３１のＣＰＵ５６周りの一構成例を示す
ブロック図である。図８に示すように、第１の電源監視
回路（第１の電源監視手段）からの電圧低下信号が、Ｃ
ＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続さ
れている。第１の電源監視回路は、遊技機が使用する各
種直流電源のうちのいずれかの電源の電圧を監視して電
源電圧低下を検出する回路である。この実施の形態で
は、ＶSLの電源電圧を監視して電圧値が所定値以下にな
るとローレベルの電圧低下信号を発生する。ＶSLは、遊
技機で使用される直流電圧のうちで最大のものであり、
この例では＋３０Ｖである。従って、ＣＰＵ５６は、割
込処理によって電源断の発生を確認することができる。
なお、この実施の形態では、第１の電源監視回路は、後
述する電源基板に搭載されている。

【００７５】図８には、初期リセット回路（システムリ
セット回路）６５も示されているが、この実施の形態で
は、初期リセット回路６５は、第２の電源監視回路（第
２の電源監視手段）も兼ねている。すなわち、リセット
ＩＣ（電圧比較回路）６５１は、電源投入時に、外付け
のコンデンサの容量で決まる所定時間だけ出力をローレ
ベルとし、所定時間が経過すると出力をハイレベルにす
る。すなわち、リセット信号をハイレベルに立ち上げて
ＣＰＵ５６を動作可能状態にする。また、リセットＩＣ
６５１は、第１の電源監視回路が監視する電源電圧と等
しい電源電圧であるＶSLの電源電圧を監視して電圧値が
所定値（第１の電源監視回路が電圧低下信号を出力する
電源電圧値よりも低い値）以下になるとローレベルの電
圧低下信号を発生する。従って、ＣＰＵ５６は、第１の
電源監視回路からの電圧低下信号に応じて所定の電力供
給停止時処理を行った後、システムリセットされる。な
お、この実施の形態では、リセット信号と第２の電源監
視回路からの電圧低下信号とは同一の信号である。

【００７６】図８に示すように、リセットＩＣ６５１か
らのリセット信号は、ＮＡＮＤ回路９４７に入力される
とともに、反転回路（ＮＯＴ回路）９４４を介してカウ
ンタＩＣ９４１のクリア端子に入力される。カウンタＩ
Ｃ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端
子に接続されている。このような構成によれば、電源投
入時に、ＣＰＵ５６のリセット端子に２回のリセット信
号（ローレベル信号）が与えられるので、ＣＰＵ５６
は、確実に動作を開始する。

【００７７】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）を＋
２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖと
する。そのように構成した場合には、第１の電源監視回
路と第２の電源監視回路とは、同一の電源ＶSLの電圧を
監視するので、第１の電圧監視回路が電圧低下信号を出
力するタイミングと第２の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第１の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。

【００７８】この例では、第１の電源監視手段が検出信
号を出力することになる第１検出条件は＋３０Ｖ電源電
圧が＋２２Ｖにまで低下したことであり、第２の電源監
視手段が検出信号を出力することになる第２検出条件は
＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。

【００７９】ただし、監視範囲が狭まるが、第１の電圧
監視回路および第２の電圧監視回路の監視電圧として＋
５Ｖ電源電圧を用いることも可能である。その場合に
も、第１の電圧監視回路の検出電圧は、第２の電圧監視
回路の検出電圧よりも高く設定される。

【００８０】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、初
期リセット回路６５からリセット信号が発せられるの
で、ＣＰＵ５６は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。

【００８１】なお、図８では、電源投入時にＣＰＵ５６
のリセット端子に２回のリセット信号（ローレベル信
号）が与えられる構成が示されたが、リセット信号の立
ち上がりタイミングが１回しかなくても確実にリセット
解除されるＣＰＵを使用する場合には、符号９４１〜９
４９で示された回路素子は不要である。その場合、リセ
ットＩＣ６５１の出力がそのままＣＰＵ５６のリセット
端子に接続される。

【００８２】図９は、遊技機の電源基板９１０の一構成
例を示すブロック図である。電源基板９１０は、主基板
３１、図柄制御基板８０、音声制御基板７０、ランプ制
御基板３５および払出制御基板３７等の電気部品制御基
板と独立して設置され、遊技機内の各電気部品制御基板
および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【００８３】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。

【００８４】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００８５】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００８６】また、電源基板９１０には、上述した第１
の電源監視回路を構成する電源監視用ＩＣ９０２が搭載
されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を
導入し、ＶSL電源電圧を監視することによって電源断の
発生を検出する。具体的には、ＶSL電源電圧が所定値
（この例では＋２２Ｖ）以下になったら、電源断が生ず
るとして電圧低下信号を出力する。なお、監視対象の電
源電圧は、各電気部品制御基板に搭載されている回路素
子の電源電圧（この例では＋５Ｖ）よりも高い電圧であ
ることが好ましい。この例では、交流から直流に変換さ
れた直後の電圧であるＶSLが用いられている。電源監視
用ＩＣ９０２からの電圧低下信号は、主基板３１や払出
制御基板３７等に供給される。

【００８７】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。よって、＋１２Ｖ電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００８８】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。

【００８９】なお、図９に示された構成では、電源監視
用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電圧低下信号を必要とする基板数に
応じたバッファ回路を設けてもよい。

【００９０】次に遊技機の動作について説明する。図１
０は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対する電源
が投入されると、メイン処理において、ＣＰＵ５６は、
まず、停電からの復旧時であったか否か確認する（ステ
ップＳ１）。停電からの復旧時であったか否かは、例え
ば、電源断時にバックアップＲＡＭ領域に設定される電
源断フラグによって確認される。

【００９１】停電からの復旧時であった場合には、バッ
クアップＲＡＭ領域のデータチェック（この例ではパリ
ティチェック）を行う（ステップＳ３）。不測の電源断
が生じた後に復旧した場合には、バックアップＲＡＭ領
域のデータは保存されていたはずであるから、チェック
結果は正常になる。チェック結果が正常でない場合に
は、内部状態を電源断時の状態に戻すことができないの
で、停電復旧時でない電源投入時に実行される初期化処
理を実行する（ステップＳ４，Ｓ２）。

【００９２】チェック結果が正常であれば、ＣＰＵ５６
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行うとともに（ステップＳ５）、電源断フラグ
をクリアする（ステップＳ６）。そして、バックアップ
ＲＡＭ領域に保存されていたプログラムカウンタ（電源
断時の実行アドレスが設定されている）の指すアドレス
に復帰する。

【００９３】停電からの復旧時でない場合には、ＣＰＵ
５６は、通常の初期化処理を実行する（ステップＳ１，
Ｓ２）。その後、メイン処理では、タイマ割込フラグの
監視（ステップＳ６）の確認が行われるループ処理に移
行する。なお、ループ内では、表示用乱数更新処理（ス
テップＳ７）も実行される。

【００９４】なお、ここでは、ステップＳ１で停電から
の復旧か否かを確認し、停電からの復旧時であればパリ
ティチェックを行ったが、最初に、パリティチェックを
実行し、チェック結果が正常でなければ停電からの復旧
ではないと判断してステップＳ２の初期化処理を実行
し、チェック結果が正常であれば遊技状態復帰処理を行
ってもよい。すなわち、パリティチェックの結果をもっ
て停電からの復旧であるか否かを判断してもよい。

【００９５】また、停電復旧処理を実行するか否か判断
する場合に、すなわち、遊技状態を復旧するか否か判断
する際に、保存されていたＲＡＭデータにおける特別プ
ロセスフラグ等や始動入賞記憶数データによって、遊技
機が遊技待機状態（図柄変動中でなく、大当り遊技中で
なく、確変中でなく、また、始動入賞記憶がない状態）
であることが確認されたら、遊技状態復旧処理を行わず
に初期化処理を実行するようにしてもよい。

【００９６】通常の初期化処理では、図１１に示すよう
に、レジスタおよびＲＡＭのクリア処理（ステップＳ２
ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行
われた後に、２ｍｓ毎に定期的にタイマ割込がかかるよ
うにＣＰＵ５６に設けられているタイマレジスタの初期
設定（タイムアウトが２ｍｓであることと繰り返しタイ
マが動作する設定）が行われる（ステップＳ２ｃ）。す
なわち、ステップＳ２ｃで、タイマ割込を能動化する処
理と、タイマ割込インタバルを設定する処理とが実行さ
れる。

【００９７】従って、この実施の形態では、ＣＰＵ５６
の内部タイマが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１２に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１１）。

【００９８】ＣＰＵ５６は、ステップＳ８において、タ
イマ割込フラグがセットされたことを検出すると、タイ
マ割込フラグをリセットするとともに（ステップＳ
９）、遊技制御処理を実行する（ステップＳ１０）。以
上の制御によって、この実施の形態では、遊技制御処理
は２ｍｓ毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【００９９】図１３は、ステップＳ１０の遊技制御処理
を示すフローチャートである。遊技制御処理において、
ＣＰＵ５６は、まず、格納領域に設定されたデータを出
力ポートに出力する処理を行う（データ出力処理：ステ
ップＳ２１）。次いで、各出力ポートに出力される各種
出力データを格納領域に設定する処理を行うとともに、
ホール管理用コンピュータに出力される大当り情報、始
動情報、確率変動情報などの出力データを格納領域に設
定する出力データ設定処理を行う（ステップＳ２２）。
さらに、パチンコ遊技機１の内部に備えられている自己
診断機能によって種々の異常診断処理が行われ、その結
果に応じて必要ならば警報が発せられる（エラー処理：
ステップＳ２３）。

【０１００】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２４）。

【０１０１】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１０２】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７、カウ
ントセンサ２３および入賞口スイッチ１９ａ，２４ａの
状態を入力し、各入賞口や入賞装置に対する入賞があっ
たか否か判定する（スイッチ処理：ステップＳ２７）。
ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数
等の表示用乱数を更新する処理を行う（ステップＳ２
８）。

【０１０３】また、ＣＰＵ５６は、払出制御基板３７と
の間の信号処理を行う（ステップＳ２９）。すなわち、
所定の条件が成立すると払出制御基板３７に払出制御コ
マンドを出力するための処理を行う。払出制御基板３７
に搭載されている払出制御用ＣＰＵは、払出制御コマン
ドに応じて球払出装置９７を駆動する。

【０１０４】以上のように、メイン処理には遊技制御処
理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ
５６の内部タイマが定期的に発生するタイマ割込にもと
づくタイマ割込処理で遊技制御処理に移行すべきか否か
を判定するためのフラグがセットされるので、遊技制御
処理の全てが確実に実行される。つまり、遊技制御処理
の全てが実行されるまでは、次回の遊技制御処理に移行
すべきか否かの判定が行われないので、遊技制御処理中
の全ての各処理が実行完了することは保証されている。

【０１０５】従来の一般的な遊技制御処理は、定期的に
発生する外部割込によって、強制的に最初の状態に戻さ
れていた。図１３に示された例に則して説明すると、例
えば、ステップＳ３１の処理中であっても、強制的にス
テップＳ２１の処理に戻されていた。つまり、遊技制御
処理中の全ての各処理が実行完了する前に、次回の遊技
制御処理が開始されてしまう可能性があった。

【０１０６】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
（例えば２ｍｓ毎）信号を発生するハードウェア回路を
設け、その回路からの信号をＣＰＵ５６の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。

【０１０７】そのように構成した場合にも、遊技制御処
理の全てが実行されるまでは、フラグの判定が行われな
いので、遊技制御処理中の全ての各処理が実行完了する
ことが保証される。

【０１０８】図１４は、電源基板９１０の第１の電源監
視回路からの電圧低下信号にもとづくＮＭＩに応じて実
行される停電発生ＮＭＩ処理の一例を示すフローチャー
トである。停電発生ＮＭＩ処理において、ＣＰＵ５６
は、まず、割込禁止に設定する（ステップＳ４１）。停
電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするた
めにチェックサムの生成処理を行う。その処理中に他の
割込処理が行われたのではチェックサムの生成処理が完
了しないうちにＣＰＵが動作し得ない電圧にまで低下し
てしまうことがことも考えられるので、まず、他の割込
が生じないような設定がなされる。停電発生ＮＭＩ処理
におけるステップＳ４４〜Ｓ５０は、電力供給停止時処
理の一例である。

【０１０９】なお、割込処理中では他の割込がかからな
いような仕様のＣＰＵを用いている場合には、ステップ
Ｓ４１の処理は不要である。

【０１１０】次いで、ＣＰＵ５６は、電源断フラグが既
にセットされているか否か確認する（ステップＳ４
２）。電源断フラグが既にセットされていれば、以後の
処理を行わない。電源断フラグがセットされていなけれ
ば、以下の電力供給停止時処理を実行する。すなわち、
ステップＳ４４からステップＳ５０の処理を実行する。

【０１１１】まず、ＣＰＵ５６は、必要ならば各レジス
タの内容をバックアップＲＡＭ領域に格納する（ステッ
プＳ４４）。さらに、バックアップＲＡＭ領域のバック
アップチェックデータ領域に適当な初期値を設定し（ス
テップＳ４５）、初期値およびバックアップＲＡＭ領域
のデータについて順次排他的論理和をとって（ステップ
Ｓ４６）、最終的な演算値をバックアップパリティデー
タ領域に設定する（ステップＳ４７）。その後、電源断
フラグをセットする（ステップＳ４８）。また、ＲＡＭ
アクセス禁止状態にする（ステップＳ４９）。そして、
全ての出力ポートをオフ状態にする（ステップＳ５
０）。電源電圧が低下していくときには、各種信号線の
レベルが不安定になってＲＡＭ内容が化ける可能性があ
るが、このようにＲＡＭアクセス禁止状態にしておけ
ば、バックアップＲＡＭ内のデータが化けることはな
い。

【０１１２】次いで、ＣＰＵ５６は、ループ処理にはい
る。すなわち、何らの処理もしない状態になる。従っ
て、図８に示されたリセットＩＣ６５１側からのリセッ
ト信号によって外部から動作禁止状態にされる前に、内
部的に動作停止状態になる。よって、電源断時に確実に
ＣＰＵ５６は動作停止する。その結果、上述したＲＡＭ
アクセス禁止の制御および動作停止制御によって、電源
電圧が低下していくことに伴って生ずる可能性がある異
常動作に起因するＲＡＭの内容破壊等を確実に防止する
ことができる。

【０１１３】なお、この実施の形態では、停電発生ＮＭ
Ｉ処理では最終部でプログラムをループ状態にしたが、
ホールト（ＨＡＬＴ）命令を発行するように構成しても
よい。

【０１１４】また、ＲＡＭアクセス禁止にする前にセッ
トされる電源断フラグは、上述したように、電源投入時
において停電からの復旧か否かを判断する際に使用され
る。また、ステップＳ４１からＳ５０の処理は、第２の
電源監視手段が電圧低下信号を発生する前に完了する。
換言すれば、第２の電源監視手段が電圧低下信号を発生
する前に完了するように、第１の電圧監視手段および第
２の電圧監視手段の検出電圧の設定が行われている。

【０１１５】この実施の形態では、電力供給停止時処理
開始時に、電源断フラグの確認が行われる。そして、電
源断フラグが既にセットされている場合には電力供給停
止時処理を実行しない。上述したように、電源断フラグ
は、電力供給停止時処理が完了したことを示すフラグで
ある。従って、例えば、リセット待ちのループ状態で何
らかの原因で再度ＮＭＩが発生したとしても、電力供給
停止時処理が重複して実行されてしまうようなことはな
い。

【０１１６】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ４２の判断は不要である。

【０１１７】図１５は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１５
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域のデータのサイズを３バイトとする。電源電圧低
下にもとづく停電発生処理において、図１５（Ａ）に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）がバックアップパリテ
ィデータ領域に設定される。

【０１１８】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われるが、図１５（Ｂ）は
パリティ診断の例を示す説明図である。バックアップ領
域の全データがそのまま保存されていれば、電源再投入
時に、図１５（Ａ）に示すようなデータがバックアップ
領域に設定されている。

【０１１９】ステップＳ５１の処理において、ＣＰＵ５
６は、バックアップＲＡＭ領域のバックアップパリティ
データ領域に設定されていたデータ（この例では「３９
Ｈ」）を初期データとして、バックアップデータ領域の
各データについて順次排他的論理和をとる処理を行う。
バックアップ領域の全データがそのまま保存されていれ
ば、最終的な演算結果は、「００Ｈ」、すなわちバック
アップチェックデータ領域に設定されているデータと一
致する。バックアップＲＡＭ領域内のデータにビット誤
りが生じていた場合には、最終的な演算結果は「００
Ｈ」にならない。

【０１２０】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１２１】なお、この実施の形態では、停電発生処理
で、チェックデータ（この例ではパリティデータ）の生
成が行われたが、チェックデータの生成を行わず、電源
断フラグのセットのみを行うようにしてもよい。

【０１２２】以上のように、この実施の形態では、遊技
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされるバックアップＲＡＭが設けられ、電
源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行
するプログラム）は、バックアップＲＡＭがバックアッ
プ状態にあればバックアップデータにもとづいて遊技状
態を回復させる遊技状態復旧処理（ステップＳ５３）を
行うように構成される。従って、電源断が発生しても遊
技者に不利益がもたらされることを防止することができ
る遊技機が提供される。

【０１２３】以下、遊技球の払出制御について説明す
る。図１６は、主基板３１の遊技制御手段から払出制御
基板３７に送出される払出制御コマンドのコマンド形態
の一例を示す説明図である。この実施の形態では、払出
制御コマンドは１バイト構成であり、上位４ビットはＭ
ＯＤＥ（コマンドの分類）を表し、下位４ビットはＥＸ
Ｔ（コマンドの種類）を表す。

【０１２４】図１７は、払出制御コマンドの内容の一例
を示す説明図である。図１７に示す例において、コマン
ド８０（Ｈ）は、払出可能状態を指定する払出制御コマ
ンドである。コマンド８１（Ｈ）は、払出可能状態を指
定する払出制御コマンドである。また、コマンド９Ｘ
（Ｈ）は、賞球個数を指定する払出制御コマンドであ
る。下位４ビットの「Ｘ」が払出個数を示す。

【０１２５】払出制御手段は、主基板３１の遊技制御手
段から８１（Ｈ）の払出制御コマンドを受信すると賞球
払出および球貸しを停止する状態となり、８０（Ｈ）の
払出制御コマンドを受信すると賞球払出および球貸しが
できる状態になる。また、賞球個数を指定する払出制御
コマンドを受信すると、受信したコマンドで指定された
個数に応じた賞球払出制御を行う。

【０１２６】図１８は、払出制御コマンドの送出形態の
一例を示すタイミング図である。この実施の形態では、
８ビットの払出制御信号ＣＤ〜ＣＤ７によって払出制御
コマンドが出力される。そして、払出制御コマンドが出
力されているときに、ＩＮＴ信号がオン（この例ではロ
ーレベル）になる。ＩＮＴ信号のオン期間は例えば１μ
ｓ以上である。払出制御手段は、ＩＮＴ信号に応じた割
込処理によって払出制御信号ＣＤ〜ＣＤ７を入力する。

【０１２７】なお、払出制御コマンドは、払出制御手段
が認識可能に１回だけ送出される。認識可能とは、この
例では、ＩＮＴ信号がオン状態になることであり、認識
可能に１回だけ送出されるとは、この例では、ＩＮＴ信
号が１回だけオン状態になることである。

【０１２８】払出制御コマンドは、他の制御コマンドに
比べると、頻繁に送出されることが予想される。そこ
で、遊技制御手段から払出制御手段以外の他の電気部品
制御手段に送出される制御コマンドが複数バイト（例え
ば２バイト）構成になっていたとしても、払出制御コマ
ンドは１バイト構成になっている。このように、頻繁に
送出される可能性がある制御コマンドの長さを、他の制
御コマンドの長さよりも短くしておけば、全体として効
率のよい制御コマンドの転送を実現することができる。

【０１２９】なお、この実施の形態では、払出制御コマ
ンドは１バイト構成であるが、他の制御コマンドの長さ
と同じにしてもよい。払出制御コマンドが２バイト構成
である場合には、例えば、図１９に示すように、払出制
御コマンドの１バイト目および２バイト目が出力されて
いるときに、それぞれＩＮＴ信号がオン（この例ではロ
ーレベル）になる。ＩＮＴ信号のオン期間は例えば１μ
ｓ以上であり、１バイト目と２バイト目との間には例え
ば１０μｓ以上の期間があけられる。

【０１３０】なお、１６に示されたコマンド形態は一例
であって、他のコマンド形態を用いてもよい。

【０１３１】図２０は、電源監視および電源バックアッ
プのための払出制御基板３７の払出制御用ＣＰＵ３７１
周りの一構成例を示すブロック図である。図２０に示す
ように、電源基板９１０に搭載されている第１の電源監
視回路（第１の電源監視手段）からの電圧低下信号が、
バッファ回路９６０を介して払出制御用ＣＰＵ３７１の
マスク不能割込端子（ＮＭＩ端子）に接続されている。
この実施の形態では、ＶSLの電源電圧を監視して電圧値
が所定値以下になるとローレベルの電圧低下信号を発生
する。ＶSLは、遊技機で使用される直流電圧のうちで最
大のものであり、この例では＋３０Ｖである。従って、
払出制御用ＣＰＵ３７１は、割込処理によって電源断の
発生を確認することができる。

【０１３２】図２０には、初期リセット回路９７５も示
されているが、この実施の形態では、初期リセット回路
９７５は、第２の電源監視回路（第２の電源監視手段）
も兼ねている。すなわち、リセットＩＣ（電圧比較回
路）９７６は、電源投入時に、外付けのコンデンサの容
量で決まる所定時間だけ出力をローレベルとし、所定時
間が経過すると出力をハイレベルにする。すなわち、リ
セット信号をハイレベルに立ち上げて払出制御用ＣＰＵ
３７１を動作可能状態にする。また、リセットＩＣ９７
６は、第１の電源監視回路が監視する電源電圧と等しい
電源電圧であるＶSLの電源電圧を監視して電圧値が所定
値（第１の電源監視回路が電圧低下信号を出力する電源
電圧値よりも低い値）以下になるとローレベルの電圧低
下信号を発生する。従って、払出制御用ＣＰＵ３７１
は、第１の電源監視回路からの電圧低下信号に応じて所
定の電力供給停止時処理を行った後、システムリセット
される。なお、この実施の形態では、リセット信号と第
２の電源監視回路からの電圧低下信号とは同一の信号で
ある。

【０１３３】図２０に示すように、リセットＩＣ９７６
からのリセット信号は、ＮＡＮＤ回路９６７に入力され
るとともに、反転回路（ＮＯＴ回路）９６４を介してカ
ウンタＩＣ９６１のクリア端子に入力される。カウンタ
ＩＣ９６１は、クリア端子への入力がローレベルになる
と、発振器９６３からのクロック信号をカウントする。
そして、カウンタＩＣ９６１のＱ５出力がＮＯＴ回路９
６５，９６６を介してＮＡＮＤ回路９６７に入力され
る。また、カウンタＩＣ９６１のＱ６出力は、フリップ
フロップ（ＦＦ）９６２のクロック端子に入力される。
フリップフロップ９６２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９６９に入力され
る。ＯＲ回路９６９の他方の入力には、ＮＡＮＤ回路９
６７の出力がＮＯＴ回路９６８を介して導入される。そ
して、ＯＲ回路９６９の出力が払出制御用ＣＰＵ３７１
のリセット端子に接続されている。このような構成によ
れば、電源投入時に、払出制御用ＣＰＵ３７１のリセッ
ト端子に２回のリセット信号（ローレベル信号）が与え
られるので、払出制御用ＣＰＵ３７１は、確実に動作を
開始する。

【０１３４】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）は＋
２２Ｖであり、第２の電源監視回路の検出電圧は＋９Ｖ
である。よって、第１の電源監視回路と第２の電源監視
回路とは、同一の電源ＶSLの電圧を監視するので、第１
の電圧監視回路が電圧低下信号を出力するタイミングと
第２の電圧監視回路が電圧低下信号を出力するタイミン
グの差を所望の所定期間に確実に設定することができ
る。所望の所定期間とは、第１の電源監視回路からの電
圧低下信号に応じて電力供給停止時処理を開始してから
電力供給停止時処理が確実に完了するまでの期間であ
る。

【０１３５】払出制御用ＣＰＵ３７１等の駆動電源であ
る＋５Ｖ電源から電力が供給されていない間、ＲＡＭの
少なくとも一部は、電源基板から供給されるバックアッ
プ電源によってバックアップされ、遊技機に対する電源
が断しても内容は保存される。そして、＋５Ｖ電源が復
旧すると、初期リセット回路９７５からリセット信号が
発せられるので、払出制御用ＣＰＵ３７１は、通常の動
作状態に復帰する。そのとき、必要なデータがバックア
ップされているので、停電等からの復旧時には停電発生
時の遊技状態に復帰することができる。

【０１３６】なお、図２０は、電源投入時に払出制御用
ＣＰＵ３７１のリセット端子に２回のリセット信号（ロ
ーレベル信号）が与えられる構成が示されたが、リセッ
ト信号の立ち上がりタイミングが１回しかなくても確実
にリセット解除されるＣＰＵを使用する場合には、符号
９６１〜９６９で示された回路素子は不要である。その
場合、リセットＩＣ９７６の出力がそのまま払出制御用
ＣＰＵ３７１のリセット端子に接続される。

【０１３７】図２１、図２０に示された初期リセット回
路９７５のリセットＩＣ９７６とその周辺のＩＣの出力
信号の様子を示すタイミング図である。図２１示すよう
に、リセットＩＣ９７６の出力は、＋５Ｖ電源電圧のレ
ベルが所定値を越えるとハイレベルになる。リセットＩ
Ｃ９７６の出力がハイレベルになると、カウンタＩＣ９
６１のクリア状態が解除されるので、カウンタＩＣ９６
１は発振器９６３の出力クロック信号のカウントを開始
する。発振器９６３の発振周波数は例えば１１．７７６
ＭＨｚである。なお、発振器９６３の出力クロック信号
は、払出制御用ＣＰＵ３７１の外部クロック端子にも供
給されている。

【０１３８】カウンタＩＣ９６１が１６クロックをカウ
ントするとＱ５出力が立ち上がる。また、３２クロック
をカウントするとＱ６出力がハイレベルに立ち上がる。
カウンタＩＣ９６１のＱ６出力が立ち上がると、ＦＦ９
６２の出力がハイレベルになる。ＩＣ９６７は、カウン
タＩＣ９６１のＱ６出力とリセットＩＣ６５１の出力と
の論理積を反転して、図２１に示すような信号を出力す
る。ＯＲ回路９６９は、ＩＣ９６７の出力を反転するＩ
Ｃ９６８の出力とＦＦ９６２の出力との論理和をとっ
て、図２１に示すような信号を出力する。

【０１３９】従って、遊技機の電源オン時には、払出制
御用ＣＰＵ３７１のリセット端子に対して、一旦リセッ
ト解除状態（ハイレベル）になってから、再度リセット
状態（ローレベル）になるような信号が供給される。す
なわち、電源オン時には、払出制御用ＣＰＵ３７１のリ
セット端子に、リセット解除を示すレベルとなった後に
再度リセットレベルに立ち下がり、その後リセット解除
を示すレベルとなる信号が与えられる。その結果、払出
制御用ＣＰＵ３７１は、最初のリセット解除を示すロー
レベルからハイレベルへの変化によって起動しなかった
としても、２回目のローレベルからハイレベルへの変化
によって確実に起動することができる。よって、遊技機
の電源投入時に、確実に遊技制御が開始される。

【０１４０】このように、この実施の形態では、いうな
れば払出制御用ＣＰＵ３７１の状態が安定してからリセ
ット解除されることになる。そのようなリセット制御に
よって、払出制御用ＣＰＵ３７１は確実にシステムリセ
ットの後に起動する。

【０１４１】なお、ＩＣ９６９が出力するハイレベルパ
ルス（リセット解除状態に相当）およびローレベルパル
ス（リセット状態に相当）の幅は、カウンタＩＣ９６１
の出力端子を変更するによって任意に設定することがで
きる。ただし、ＩＣ９６９が出力するハイレベルパルス
の幅は、払出制御用ＣＰＵ３７１にも供給されている発
振器９６３の出力クロックの数クロック分（例えば４ク
ロック）以上であることが好ましいが、この例では、１
６クロック分となっている。また、ＩＣ９６９が出力す
るローレベルパルスの幅は、発振器９６３の出力クロッ
クの数クロック分（例えば４クロック）以上であること
が好ましいが、この例では、１６クロック分となってい
る。

【０１４２】払出制御用ＣＰＵ３７１は、リセット状態
が解除されて動作を開始すると、本来の払出制御処理を
開始する前に、セキュリティチェックなどの所定の起動
時処理を行うように構成されている場合がある。する
と、ＩＣ９６９が出力するハイレベルパルスの終了時点
（立ち下がり時点）は、所定の起動時処理の完了前（本
来の制御処理開始前）であることが望ましい。さもない
と、ＩＣ９６９の出力が立ち上がって所定の起動時処理
が行われ、さらに本来の制御処理が開始されてからＩＣ
９６９の出力がローレベルになることになり、本来の処
理開始後に、再度ＣＰＵ９０１がリセットされる状況に
なるからである。ＩＣ９６９が出力するハイレベルパル
スの終了時点（立ち下がり時点）は、例えば立ち上がり
時点から１００ｍｓ以内であることが好ましいが、図２
０に示された回路構成では、１００ｍｓ以内になってい
る。

【０１４３】また、電源断時には、リセットＩＣ９７６
に入力されているＶSL（この例では＋３０Ｖ電源電圧）
の電位が所定値（この例では＋９Ｖ）を下回ると、リセ
ットＩＣ９７６の出力がローレベルになる。すると、Ｆ
Ｆ９６２のクリア端子（ＣＬＲ）にローレベルが入力さ
れＦＦ９６２のＱ出力はローレベルになる。よって、Ｏ
Ｒ回路９６９の出力はローレベルになり、払出制御用Ｃ
ＰＵ３７１のリセット端子にリセット状態を示すレベル
が供給される。すなわち、図２０に示された回路構成で
は、リセットＩＣ９７６の出力がローレベルになると、
直ちに払出制御用ＣＰＵ３７１のリセット端子の入力状
態がローレベルに固定される。換言すれば、電源断時に
は、一旦リセットレベルに立ち下がった後で再度ハイレ
ベルになる信号が払出制御用ＣＰＵ３７１に与えられる
ようなことはない。

【０１４４】なお、ここでは、払出制御用ＣＰＵ３７１
を例にとって説明したが、図８に示された主基板３１の
ＣＰＵ５６の周辺も図２０に示された払出制御用ＣＰＵ
３７１の周辺と同様に回路構成なっているので、上記の
議論はそのまま主基板３１のＣＰＵ５６に当てはまる。
すなわち、電源オン時には、ＣＰＵ５６のリセット端子
に、リセット解除を示すレベルとなった後に再度リセッ
トレベルに立ち下がり、その後リセット解除を示すレベ
ルとなる信号が与えられ、ＣＰＵ５６は確実にシステム
リセットの後に起動する。また、電源断時には、一旦リ
セットレベルに立ち下がった後で再度ハイレベルになる
信号がＣＰＵ５６に与えられるようなことはない。

【０１４５】また、この実施の形態では、図２１の最下
段に示されたような信号状態を作成するために図２０に
示されたような回路構成を用いたが、そのような信号状
態を作成するために他の回路構成を用いてもよい。ま
た、この実施の形態では、第２の電源監視手段は初期リ
セット手段と兼用されているが、それらを別々の回路要
素で実現してもよい。

【０１４６】図２２は、遊技機の電源断時の電源低下や
ＮＭＩ信号（＝電源断信号：第１の電圧低下信号）の様
子を示すタイミング図である。遊技機に対する電力供給
が断たれると、最も高い直流電源電圧であるＶSLの電圧
値は徐々に低下する。そして、この例では、＋２２Ｖに
まで低下すると、電源基板９１０に搭載されている電源
監視用ＩＣ９０２から電源断信号（電圧低下信号）が出
力される（ローレベルになる）。

【０１４７】電源断信号は、電気部品制御基板（この実
施の形態では主基板３１および払出制御基板３７）に導
入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮ
ＭＩ端子に入力される。ＣＰＵ５６および払出制御用Ｃ
ＰＵ３７１は、後述するＮＭＩ処理によって、所定の電
力供給停止時処理を実行する。

【０１４８】ＶSLの電圧値がさらに低下して所定値（こ
の例では＋９Ｖ）にまで低下すると、主基板３１や払出
制御基板３７に搭載されているリセットＩＣ６５１，９
７６の出力がローレベルになり、ＣＰＵ５６および払出
制御用ＣＰＵ３７１がシステムリセット状態になる。な
お、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、シス
テムリセット状態とされる前に、電力供給停止時処理を
完了している。

【０１４９】ＶSLの電圧値がさらに低下してＶcc（各種
回路を駆動するための＋５Ｖ）を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板３１や払出制御
基板３７では、電力供給停止時処理が実行され、ＣＰＵ
５６および払出制御用ＣＰＵ３７１がシステムリセット
状態とされている。

【０１５０】この実施の形態では、第１の電源監視回路
は、遊技機で使用される直流電圧のうちで最も高い電源
ＶSLの電圧を監視して、その電源の電圧が所定値を下回
ったら電圧低下信号（電源断検出信号）を発生する。図
２２に示すように、電源断検出信号が出力されるタイミ
ングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆
動できる電圧値になっている。従って、ＩＣ駆動電圧で
動作する主基板３１のＣＰＵ５６が所定の電力供給停止
時処理を行うための動作時間が確保されている。

【０１５１】なお、ここでは、第１の電源監視回路は、
遊技機で使用される直流電圧のうちで最も高い電源ＶSL
の電圧を監視したが、電源断検出信号を発生するタイミ
ングが、ＩＣ駆動電圧で動作する電気部品制御手段が所
定の電力供給停止時処理を行うための動作時間が確保さ
れるようなタイミングであれば、監視対象電圧は、最も
高い電源ＶSLの電圧でなくてもよい。すなわち、少なく
ともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部
品制御手段が所定の電力供給停止時処理を行うための動
作時間が確保されるようなタイミングで電源断検出信号
を発生することができる。

【０１５２】その場合、上述したように、監視対象電圧
は、遊技機の各種スイッチに供給される電圧が＋１２Ｖ
であることから、電源断時のスイッチオン誤検出の防止
も期待できる電圧であることが好ましい。すなわち、ス
イッチ（例えば、賞球カウントスイッチ３０１Ａや球貸
しカウントスイッチ３０１Ｂ）に供給される電圧（スイ
ッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の
段階で、電圧低下を検出できることが好ましい。よっ
て、少なくともスイッチ電圧よりも高い電圧を監視する
ことが好ましい。

【０１５３】図２２に示すように、払出制御基板３７に
おいて、払出制御用ＣＰＵ３７１は、ＮＭＩ信号が立ち
下がると電力供給停止時処理を開始するのであるが、電
力供給停止時処理を行っているときおよびシステムリセ
ットがかかる前では電源電圧が徐々に低下していく。す
なわち、電源電圧が不安定である。すると、ＮＭＩ信号
に再度立ち下がりが生ずる場合もある。ＮＭＩが完全に
マスクできないような割込であるようなＣＰＵを用いて
いる場合には、ＮＭＩ割込処理中（電力供給停止時処理
中）でも、ＮＭＩ信号が立ち下がるとＮＭＩがかかって
しまう。すると、電力供給停止時処理が正しく実行され
ない場合が生ずる可能性がある。

【０１５４】しかし、後述するように、この実施の形態
では、ＮＭＩが完全にマスクできないような割込であっ
ても、電力供給停止時処理が必ず正しく実行されるよう
な制御がなされる。

【０１５５】図２３は、払出制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
払出制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリア
する等の初期値設定処理を行う（ステップＳ２９１）。
なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域
（バックアップＲＡＭ領域）にデータが設定されている
場合には、それらの領域のクリア処理はなされない。そ
の後、この実施の形態では、払出制御用ＣＰＵ３７１
は、タイマ割込フラグの監視（ステップＳ２９２）の確
認を行うループ処理に移行する。

【０１５６】ステップＳ２９１の初期化処理では、後述
する総合個数記憶および貸し玉個数記憶の値が０でない
場合には、非バックアップＲＡＭ領域をクリアする。そ
して、賞球再開のための設定を行う。例えば、賞球中処
理中フラグのセット等を行う。なお、バックアップＲＡ
Ｍ領域であっても、賞球個数に関わらない領域であるな
らば、それらのアドレスを指定してクリアするようにし
てもよい。さらに、それら処理の他に、２ｍｓ毎に定期
的にタイマ割込がかかるように払出制御用ＣＰＵ３７１
に設けられているタイマレジスタの初期設定（タイムア
ウトが２ｍｓであることと繰り返しタイマが動作する設
定）が行われる。すなわち、タイマ割込を能動化する処
理と、タイマ割込インタバルを設定する処理とが実行さ
れる。

【０１５７】従って、この実施の形態では、払出制御用
ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生
するように設定される。この実施の形態では、繰り返し
周期は２ｍｓに設定される。そして、図２４に示すよう
に、タイマ割込が発生すると、払出制御用ＣＰＵ３７１
は、タイマ割込フラグをセットする（ステップＳ２９
７）。

【０１５８】払出制御用ＣＰＵ３７１は、ステップＳ７
０２において、タイマ割込フラグがセットされたことを
検出すると、タイマ割込フラグをリセットするとともに
（ステップＳ２９３）、払出制御処理を実行する（ステ
ップＳ２９５）。以上の制御によって、この実施の形態
では、払出制御処理は２ｍｓ毎に起動されることにな
る。なお、この実施の形態では、タイマ割込処理ではフ
ラグセットのみがなされ、払出制御処理はメイン処理に
おいて実行されるが、タイマ割込処理で払出制御処理を
実行してもよい。

【０１５９】図２５は、払出制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に総合個数記憶（例えば２バイ
ト）および貸し玉個数記憶が形成されている。総合個数
記憶は、主基板３１の側から指示された払出個数の総数
を記憶するものである。貸し玉個数記憶は、未払出の球
貸し個数を記憶するものである。なお、バックアップＲ
ＡＭ領域には、各種フラグ類を設定するための領域もあ
る。また、図２５では、非バックアップ領域も示されて
いるが、払出制御用ＣＰＵ３７１が内蔵するＲＡＭは全
て電源バックアップされていてもよい。

【０１６０】図２６は、割込処理による払出制御コマン
ド受信処理を示すフローチャートである。主基板３１か
らのＩＮＴ信号は払出制御用ＣＰＵ３７１の割込端子に
入力されている。よって、主基板３１からのＩＮＴ信号
がオン状態になると、払出制御用ＣＰＵ３７１に割込が
かかり、図２６に示す払出制御コマンドの受信処理が開
始される。

【０１６１】払出制御コマンドの受信処理において、払
出制御用ＣＰＵ３７１は、まず、払出制御コマンドデー
タの入力に割り当てられている入力ポートから１バイト
のデータを読み込む（ステップＳ８５２）。読み込んだ
データが払出個数指示コマンドであれば（ステップＳ８
５３）、払出個数指示コマンドで指示された個数を総合
個数記憶に加算する（ステップＳ８５５）。そうでなけ
れば、通信終了フラグをセットする（ステップＳ８５
４）。なお、通信終了フラグは、この例では、払出個数
指示コマンド以外のコマンドを受信したことを示すフラ
グである。

【０１６２】以上のように、払出制御基板３７に搭載さ
れた払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５
６から送られた払出個数指示コマンドに含まれる賞球数
をバックアップＲＡＭ領域（総合個数記憶）に記憶す
る。

【０１６３】図２７〜図３０は、払出制御処理（ステッ
プＳ２９５）の一例を示すフローチャートである。この
例では、払出制御用ＣＰＵ３７１は、まず、払出停止中
であるか否か確認する（ステップＳ４７１）。払出停止
中でなければ、主基板３１から払出停止指示を示す払出
制御コマンドを受信したか否か確認する（ステップＳ４
７２）。受信していれば、払出モータ２８９を停止する
とともに（ステップＳ４７３）、内部状態を払出停止状
態に設定する（ステップＳ４７４）。すなわち、払出制
御手段は、賞球払出も球貸しも停止する状態になる。

【０１６４】なお、この実施の形態では、払出停止指示
のコマンドを受信したら直ちに払出モータ２８９を停止
するが、そのように制御するのではなく、切りのよいと
ころで払出モータ２８９を停止するようにしてもよい。
例えば、遊技球の払出を２５個単位で実行し、一単位の
払出が完了した時点で払出モータ２８９を停止するとと
もに、内部状態を払出停止状態に設定するようにしても
よい。上述したように、球切れスイッチ１８７ａ，１８
７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個
程度の遊技球が存在することを検出できるような位置に
設置されているので、主基板３１の遊技制御手段が球切
れを検出しても、その時点から少なくとも２５個の払出
は可能である。従って、一単位の払出が完了した時点で
払出停止状態にしても問題は生じない。また、一単位の
区切りで払出停止状態とすれば、払出再開時の制御が容
易になる。

【０１６５】払出停止状態であれば、払出制御用ＣＰＵ
３７１は、主基板３１から払出停止解除指示を示す払出
制御コマンドを受信したか否か確認する（ステップＳ４
７５）。受信していなければ、ステップＳ４７１に戻
る。払出停止解除指示を示す払出制御コマンドを受信し
ていれば、内部状態の払出停止状態を解除する（ステッ
プＳ４７６）。すなわち、払出制御手段は、賞球払出お
よび球貸しができる状態に戻る。

【０１６６】払出停止状態でなければ、払出制御用ＣＰ
Ｕ３７１は、ステップＳ４８１以降の処理を行う。ステ
ップＳ４８１において、払出制御用ＣＰＵ３７１は、現
在球貸し中であるか否か確認する。球貸し中であれば、
ステップＳ５３２の球貸し中の処理に移行する。球貸し
中でない場合には、賞球処理中であるか否か確認する
（ステップＳ４８２）。賞球処理中であれば、ステップ
Ｓ５１３の賞球処理中の処理に移行する。

【０１６７】賞球処理中でもなければ、遊技機の外部機
器としてのカードユニット５０からの球貸し要求信号で
あるＢＲＱ信号がオンになっているかどうか確認する
（ステップＳ４８３）。ＢＲＱ信号がオンになっていれ
ば、ステップＳ４９１以降の処理を行う。ＢＲＱ信号が
オンになっていなければ、すなわち球貸し要求が発生し
ていなければ、総合個数記憶が０であるか否か確認する
（ステップＳ４９１）。総合個数記憶が０であれば、す
なわち、賞球払出を開始する必要がない場合には、処理
を終了する。

【０１６８】なお、この実施の形態では、ステップＳ４
８１〜Ｓ４９１の判断によって球貸しが賞球処理よりも
優先されることになるが、賞球処理が球貸しに優先する
ようにしてもよい。

【０１６９】ステップＳ４９２において、払出制御用Ｃ
ＰＵ３７１は、球貸し処理中フラグをオンし、球貸し個
数カウンタに単位数を設定して（ステップＳ４９３）、
ＥＸＳ信号をオンする（ステップＳ４９４）。単位数
は、例えば所定単位である１００円で貸し出される遊技
球の数（例えば２５個）である。そして。球払出装置９
７の下方の球振分部材３１１を球貸し側に設定するため
に振分用ソレノイド３１０を駆動する（ステップＳ４９
５）。また、払出モータ２８９をオンして（ステップＳ
４９６）、図３０に示す球貸し中の処理に移行する。

【０１７０】なお、払出モータ２８９をオンするのは、
厳密には、カードユニット５０が受付を認識したことを
示すためにＢＲＱ信号をＯＦＦとしてからである。ま
た、球貸し個数カウンタはバックアップＲＡＭ領域の貸
し玉個数記憶に形成されている。また、球貸し処理中フ
ラグもバックアップＲＡＭ領域に設定される。

【０１７１】ステップＳ４９１において総合個数記憶が
０でなければ、賞球払出を開始する処理を行う。すなわ
ち、賞球処理中フラグをオンし（ステップＳ５０５）、
球払出装置９７の下方の球振分部材３１１を賞球側に設
定し（ステップＳ５０６）、払出モータ２８９をオンす
る（ステップＳ５０７）。そして、賞球払出中処理に移
行する。なお、賞球処理中フラグは、バックアップＲＡ
Ｍ領域に設定される。

【０１７２】ステップＳ５１３以降の処理は賞球払出中
の処理である。賞球払出中の処理において、払出制御用
ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａの検出
出力によって遊技球の払出がなされたか否かの確認を行
う。そして、１個の払出が行われたことを確認したら
（ステップＳ５１３）、総合個数記憶の値を−１する
（ステップＳ５１４）。また、総合個数記憶の値が０に
なったら（ステップＳ５１５）、払出モータ２８９をオ
フするとともに（ステップＳ５１６）、賞球処理中フラ
グをオフする（ステップＳ５１７）。

【０１７３】総合個数記憶の内容は、遊技機の電源が断
しても、所定期間電源基板９１０のバックアップ電源に
よって保存される。従って、所定期間中に電源が回復す
ると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容
にもとづいて賞球払出処理を継続することができる。

【０１７４】払出制御用ＣＰＵ３７１は、電源投入時
に、バックアップＲＡＭ領域のデータを確認するだけ
で、通常の初期設定処理を行うのか賞球中の状態を復元
するのか決定できる。すなわち、簡単な判断によって、
未払出賞球について賞球処理再開を行うことができる。

【０１７５】なお、払出制御用ＣＰＵ３７１は、主基板
３１から指示された賞球個数を総合個数記憶で総数とし
て管理したが、賞球数毎（例えば１５個、１０個、６
個）に管理してもよい。例えば、賞球数毎に対応した個
数カウンタを設け、払出個数指定コマンドを受信する
と、そのコマンドで指定された個数に対応する個数カウ
ンタを＋１する。そして、賞球数毎の賞球払出が終了す
ると、対応する個数カウンタを−１する。その場合に
も、各個数カウンタはバックアップＲＡＭ領域に形成さ
れる。よって、遊技機の電源が断しても、所定期間中に
電源が回復すれば、払出制御用ＣＰＵ３７１は、各個数
カウンタの内容にもとづいて賞球払出処理を継続するこ
とができる。

【０１７６】図３０は、払出制御用ＣＰＵ３７１による
払出制御処理における球貸し中の処理を示すフローチャ
ートである。球貸し処理において、払出制御用ＣＰＵ３
７１は、球貸しカウントスイッチ３０１Ｂの検出出力に
よって遊技球の払出がなされたか否かの確認を行う。そ
して、１個の払出が行われたことを確認したら（ステッ
プＳ５３２）、球貸し個数カウンタの値を−１する（ス
テップＳ５３３）。また、球貸し個数カウンタの値が０
になったら（ステップＳ５３４）、カードユニット５０
に対して、次の球貸し要求の受付が可能になったことを
示すためにＥＸＳ信号をオフにする（ステップＳ５３
５）。また、払出モータ２８９をオフするとともに（ス
テップＳ５３５）、球貸し処理中フラグをオフする（ス
テップＳ５３７）。

【０１７７】なお、球貸し要求の受付を示すＥＸＳ信号
をオフにした後、所定期間内に再び球貸し要求信号であ
るＢＲＱ信号がオンしたら、払出モータをオフせずに球
貸し処理を続行するようにしてもよい。すなわち、所定
単位（この例では１００円単位）毎に球貸し処理を行う
のではなく、球貸し処理を連続して実行するように構成
することもできる。

【０１７８】貸し玉個数記憶の内容は、遊技機の電源が
断しても、所定期間電源基板９１０のバックアップ電源
によって保存される。従って、所定期間中に電源が回復
すると、払出制御用ＣＰＵ３７１は、貸し玉個数記憶の
内容にもとづいて球貸し処理を継続することができる。

【０１７９】上記の払出制御では、バックアップＲＡＭ
領域の貸し玉個数記憶に記憶されている球貸しに関する
情報は、球貸し個数カウンタの値である。すなわち、１
回の所定単位（この例では１００円に対応する単位数：
２５個）における未払出遊技球数である。しかし、複数
回の所定単位の全てについての未払出貸し玉数を貸し玉
個数記憶に記憶してもよい。その場合、例えば、５００
円分の球貸しの要求、すなわち、所定単位の５回分の球
貸し要求を、払出制御用ＣＰＵ３７１は、あらかじめ全
て受け付け、所定単位５回分の球貸しを行うべき旨の情
報をバックアップＲＡＭ領域の貸し玉個数記憶に記憶す
る。

【０１８０】図３１は、電源基板９１０の第１の電源監
視回路からの電圧低下信号にもとづくＮＭＩに応じて払
出制御用ＣＰＵ３７１が実行する停電発生ＮＭＩ処理の
一例を示すフローチャートである。停電発生ＮＭＩ処理
におけるステップＳ４４〜Ｓ５０は、電力供給停止時処
理の一例である。停電発生ＮＭＩ処理において、払出制
御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステ
ップＳ８０１）。なお、割込処理中では他の割込がかか
らないような仕様のＣＰＵを用いている場合には、ステ
ップＳ８０１の処理は不要である。

【０１８１】次いで、払出制御用ＣＰＵ３７１は、電源
断フラグが既にセットされているか否か確認する（ステ
ップＳ８０２）。電源断フラグが既にセットされていれ
ば、以後の処理を行わない。電源断フラグがセットされ
ていなければ、以下の電力供給停止時処理を実行する。
すなわち、ステップＳ８０３〜ステップＳ８０８の処理
を実行する。

【０１８２】払出制御用ＣＰＵ３７１は、バックアップ
ＲＡＭ領域のバックアップチェックデータ領域に適当な
初期値を設定し（ステップＳ８０３）、初期値およびバ
ックアップＲＡＭ領域のデータについて順次排他的論理
和をとって（ステップＳ８０４）、最終的な演算値をバ
ックアップパリティデータ領域に設定する（ステップＳ
８０５）。その後、電源断フラグをセットする（ステッ
プＳ８０６）。また、ＲＡＭアクセス禁止状態にする
（ステップＳ８０７）。そして、全ての出力ポートをオ
フ状態にする（ステップＳ８０８）。電源電圧が低下し
ていくときには、各種信号線のレベルが不安定になって
ＲＡＭ内容が化ける可能性があるが、このようにＲＡＭ
アクセス禁止状態にしておけば、バックアップＲＡＭ内
のデータが化けることはない。

【０１８３】次いで、払出制御用ＣＰＵ３７１は、ルー
プ処理にはいる。すなわち、何らの処理もしない状態に
なる。従って、図２０に示されたリセットＩＣ９７６側
からのリセット信号によって外部から動作禁止状態にさ
れる前に、内部的に動作停止状態になる。よって、電源
断時に確実に払出制御用ＣＰＵ３７１は動作停止する。
その結果、上述したＲＡＭアクセス禁止の制御および動
作停止制御によって、電源電圧が低下していくことに伴
って生ずる可能性がある異常動作に起因するＲＡＭの内
容破壊等を確実に防止することができる。

【０１８４】なお、この実施の形態では、停電発生ＮＭ
Ｉ処理では最終部でプログラムをループ状態にしたが、
ホールト（ＨＡＬＴ）命令を発行するように構成しても
よい。また、ステップＳ８０１〜Ｓ８０８の処理は、第
２の電源監視手段が電圧低下信号を発生する前に完了す
る。換言すれば、第２の電源監視手段が電圧低下信号を
発生する前に完了するように、第１の電圧監視手段およ
び第２の電圧監視手段の検出電圧の設定が行われてい
る。

【０１８５】この実施の形態では、停電発生ＮＭＩ処理
開始時に、電源断フラグの確認が行われる。そして、電
源断フラグが既にセットされている場合には電力供給停
止時処理を実行しない。上述したように、電源断フラグ
は、電力供給停止時処理が完了したことを示すフラグで
ある。従って、例えば、リセット待ちのループ状態で何
らかの原因で再度ＮＭＩが発生したとしても、電力供給
停止時処理が重複して実行されてしまうようなことはな
い。従って、ＮＭＩが複数回発生したとしても、電力供
給停止時処理が複数回実行され、その結果不正確な処理
が行われてしまうということはない。

【０１８６】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ８０２の判断は不要である。例えば、電源投入時の
リセット解除直後ではマスクビット（以下、Ｘビットと
呼ぶ。）がオンになっていてＸビットクリア命令を発行
するとＸビットがリセットされて割込可能になるＮＭＩ
機能が用意され、かつ、ＮＭＩがかかるとＸビットが自
動的にセットされ次にＸビットクリア命令を発行するま
でＮＭＩ禁止状態になる仕様のＣＰＵを用いた場合に
は、ステップＳ８０２の判断は不要である。ここで、Ｘ
ビットは、一度Ｘビットクリア命令が発行された後では
ソフトウェアでセットまたはリセットされず、リセット
の結果またはＮＭＩを受け付けたときのみにセットされ
る。すなわち、Ｘビットを一度クリアするとソフトウェ
アによりセットすることは不可能である。このようなＮ
ＭＩ機能を疑似マスク不能割込と呼ぶ。そして、一般
に、リセット解除直後にＸビットクリア命令が発行され
て疑似マスク不能割込許可状態になる。その後停電が発
生すると図３１に示された停電発生ＮＭＩ処理が実行さ
れるのであるが、その処理では、処理中にＸビットクリ
ア命令を発行することはないので、たとえＮＭＩ端子へ
の入力がローレベルであったとしても疑似マスク不能割
込がかかることはない。すなわち、多重割込が発生して
停電発生ＮＭＩ処理が再起動されることはない。従っ
て、ステップＳ８０２の判断は不要である。

【０１８７】図３２は、割込処理中では他の割込がかか
らないような仕様のＣＰＵの動作概要を示すフローチャ
ートである。図３２に示すように、システムリセット解
除状態になると、ＣＰＵは、まず、セキュリティチェッ
ク処理を行う（ステップＳ９５１）。そして、セキュリ
ティチェックの結果が不良であった場合には動作を停止
する（ステップＳ９５２）。セキュリティチェックの結
果が良好であった場合には、プログラムカウンタに開始
アドレスを設定し（ステップＳ９５３）、Ｘビットおよ
びＩビットをセットする（ステップＳ９５４）。Ｉビッ
トはマスク可能割込のマスクビットである。

【０１８８】そして、命令（ユーザプログラム）を実行
する（ステップＳ９５５）。通常、ユーザプログラム
（遊技制御プログラムや払出制御プログラム）の最初の
部分でＸビットをクリアする命令が発行され疑似マスク
不能割込が受付可能状態とされている。また、必要なマ
スク可能割込に対するＩビットがクリアされている。

【０１８９】ＣＰＵは、Ｘビットがクリアされている状
態では（ステップＳ９５６）、ＮＭＩ端子がローレベル
になっているか否か確認する（ステップＳ９５７）。ロ
ーレベルになっていれば、レジスタをスタック領域に退
避し（ステップＳ９５８）、ＸビットおよびＩビットを
セットし（ステップＳ９５９）、ＮＭＩ実行アドレスを
フェッチする（ステップＳ９６０）。

【０１９０】ステップＳ９６０の処理によって、ＮＭＩ
処理が開始される。この実施の形態では、ＮＭＩ処理は
電力供給停止時処理である。また、ステップＳ９５９の
処理でＸビットおよびＩビットがセットされるので、電
力供給停止時処理において、ＸビットおよびＩビットを
クリアする命令を発行しない限り他の割込はかからな
い。すなわち、電力供給停止時処理では、マスクビット
をリセットする処理を含まないようにプログラム構成す
れば、電力供給停止時処理中に他の割込処理が開始され
ることはない。その結果、電力供給停止時処理の構成が
簡略化される。

【０１９１】なお、ＣＰＵは、マスク可能割込に関する
チェックを行った後（ステップＳ９６１）、次の命令を
実行する。

【０１９２】図３３は、払出制御用ＣＰＵ３７１が電源
投入時に実行する初期化処理（ステップＳ２９１）の一
部を示すフローチャートである。電源が投入され、また
は、電源が復旧したときには、払出制御用ＣＰＵ３７１
は、まず、バックアップＲＡＭ領域に形成されている総
合個数記憶または貸し玉個数記憶の値が０でないかどう
か確認する（ステップＳ９０１）。０である場合には、
前回の電源オフ時に未払出遊技球はなかったことになる
ので、通常の初期設定処理を行う。すなわち、レジスタ
および全ＲＡＭ領域をクリアして（ステップＳ９０
６）、所定の初期値設定を行う（ステップＳ９０７）。

【０１９３】総合個数記憶または貸し玉個数記憶の値が
０でない場合には、停電からの復旧時であったので、バ
ックアップＲＡＭ領域のデータチェック（この例ではパ
リティチェック）を行う（ステップＳ９０２）。不測の
電源断が生じた後に復旧した場合には、バックアップＲ
ＡＭ領域のデータは保存されていたはずであるから、チ
ェック結果は正常になる。チェック結果が正常でない場
合には、保存されていた総合個数記憶または貸し玉個数
記憶の値は信頼性がない。そこで、停電復旧時でない電
源投入時に実行される初期化処理を実行する（ステップ
Ｓ９０３，Ｓ９０４）。

【０１９４】チェック結果が正常であれば、アドレスを
指定してレジスタと非バックアップＲＡＭ領域をクリア
する（ステップＳ９０４）。そして、払出再開のための
設定を行う。例えば、賞球中処理中フラグのセット等を
行う（ステップＳ９０５）。なお、バックアップＲＡＭ
領域であっても、払出個数に関わらない領域であるなら
ば、それらのアドレスを指定してクリアするようにして
もよい。

【０１９５】なお、払出制御用ＣＰＵ３７１も、主基板
３１のＣＰＵ５６と同様に、電源断フラグによって初期
化処理を行うか否か決定してもよい。また、パリティチ
ェックコードによるチェックを行わず、単に、保存デー
タの有無によって通常の初期設定処理を行うのか賞球中
の状態を復元するのか決定してもよい。

【０１９６】パリティチェックコードによるチェックを
行わない場合には、払出制御用ＣＰＵ３７１は、電源投
入時に、バックアップＲＡＭ領域のデータを確認するだ
けで、通常の初期設定処理を行うのか賞球中の状態を復
元するのか決定できる。すなわち、より簡単な判断によ
って、未払出賞球について賞球処理再開を行うことがで
きる。

【０１９７】以上に説明したように、この実施の形態で
は、マイクロコンピュータのリセット端子にリセット解
除を示すレベルを断続的に複数回与えることによってマ
イクロコンピュータを起動するようにしたので、電源投
入時等のシステムリセットの場合にリセット端子への信
号の立ち下がりエッジを必要とするようなマイクロコン
ピュータを用いた場合でも、マイクロコンピュータを確
実に起動させることができる。

【０１９８】また、この実施の形態では、既に電力供給
停止断時処理が実行された後には、ＮＭＩが発生したと
しても電力供給停止断時処理を実行しないように構成さ
れているので、電源復旧時に、電源断時の状態とは異な
る状態が再現されてしまう可能性はなくなる。

【０１９９】さらに、この実施の形態では、ＣＰＵ５６
および払出制御用ＣＰＵ３７１が、第１の電源監視手段
からの検出出力の入力に応じて電力供給停止時処理を実
行するとともに、システムリセット手段からの検出出力
の入力に応じてシステムリセットされるように構成した
ので、電源断時に確実なデータ保存を行うことができ、
遊技者に不利益がもたらされることを防止することがで
きる。

【０２００】なお、ＮＭＩ信号の立ち下がりで割込がか
かる仕様のＣＰＵを用いている場合には問題はないが、
ＮＭＩ信号がローレベルであるときに割込がかかる仕様
のＣＰＵを用いている場合には、ＣＰＵ５６および払出
制御用ＣＰＵ３７１のリセットが解除されたとき（リセ
ット信号がハイレベルに変化したとき）に、まだ第１の
電源監視回路からの検出信号がハイレベルになっていな
いことに起因してＮＭＩ処理（電力供給停止時処理）が
開始されてしまう可能性がある。すなわち、電源投入時
に電力供給停止時処理が開始されてしまう可能性があ
る。

【０２０１】そのような可能性を排除するために、電源
投入時に初期リセット回路６５，９７５から出力される
リセット信号の立ち上がり時点を遅らせるようにしても
よい。例えば、リセットＩＣ６５１，９７６に外付けさ
れているコンデンサの容量を比較的大きくしてもよい。
また、ＣＰＵ５６および払出制御用ＣＰＵ３７１として
本来の払出制御処理を開始する前に所定の起動時処理を
行うように構成されているＣＰＵを用いた場合には、電
源投入時に第１の電源監視回路からの検出信号がハイレ
ベルになるタイミングが、所定の起動時処理を行ってい
る間（ＮＭＩがまだ受け付けられない間）にくるよう
に、ＣＰＵ起動タイミングを決定するためのリセットＩ
Ｃ６５１，９７６に外付けされているコンデンサの容量
を設定してもよい。

【０２０２】さらに、図３４に示すように、リセットＩ
Ｃ６５１，９７６の出力がリセット解除を示すレベルと
なる電圧を、マイクロコンピュータが動作可能な電圧レ
ベル以上に設定することによってマイクロコンピュータ
の起動を確実化するようにしてもよい。図３４に示す例
では、リセットＩＣ６５１，９７６はＶSL（＋３０Ｖ）
のレベルが＋２２Ｖになると、その出力をリセット解除
を示すレベルにする。

【０２０３】また、図３５に示すように、システムリセ
ット手段を構成するリセットＩＣ６５１，９７６とその
周辺回路が作成した信号を遅延させてＣＰＵのリセット
端子に供給するための遅延回路９５０を設けてもよい。
なお、図３５ではＣＰＵ５６に関する遅延回路９５０が
示されているが、払出制御用ＣＰＵ３７１についても同
様の遅延回路を設けることができる。

【０２０４】以上のような制御によれば、システムリセ
ット手段がＣＰＵに対して最初にリセット解除を示すレ
ベルを与えるタイミングを、電源電圧がＣＰＵの動作保
証電圧になった時点とすることも保証される。換言すれ
ば、そのような時点でリセット解除を示すレベルを与え
るように、システムリセット手段が構成されている。従
って、電源投入時等に２回以上のリセットレベルが与え
られないと確実に動作し得ないＣＰＵを用いた場合で
も、２回目のリセットが、電源電圧がＣＰＵの動作保証
電圧になった時点以降に与えられることが保証される。

【０２０５】なお、上記の実施の形態では、入賞に応じ
て遊技球が払い出される遊技機を例にとったが、入賞に
応じてメダル等を払い出す遊技機にも本発明は適用可能
である。さらに、実際に遊技媒体を払い出す遊技機のみ
ならず、遊技媒体の払出に代えて得点の加算を行うよう
な遊技機にも本発明を適用できる。

【０２０６】

【発明の効果】以上のように、本発明によれば、遊技機
を、マイクロコンピュータのリセット端子にリセット解
除を示すレベルを断続的に複数回与えることによってマ
イクロコンピュータを起動するシステムリセット手段
と、システムリセット手段がリセット解除を示すレベル
を与えるタイミングをマイクロコンピュータが動作可能
な状態となるまで遅延させる遅延手段とを含む構成にし
たので、遊技機の電源投入時に確実にマイクロコンピュ
ータが起動し、遊技開始に不都合を生じさせることがな
いという効果がある。

【０２０７】システムリセット手段が、電源電圧を監視
して、マイクロコンピュータが動作可能な電圧レベル以
上の電圧レベルでリセット解除を示すレベルを与えるよ
うに構成されている場合には、マイクロコンピュータの
動作保証電圧の範囲で確実にマイクロコンピュータに対
して起動がかかるようにすることができる。

【０２０８】システムリセット手段が、リセット解除を
示すレベルを与えた後、マイクロコンピュータが電気部
品を制御するための処理についての制御プログラムを実
行開始する以前にリセットを示すレベルを与え、その後
再度リセット解除を示すレベルを与えるように構成され
ている場合には、起動を確実化するためのリセットが、
本来の制御処理を行うための制御プログラムの実行後に
かかってしまうようなことは防止される。すなわち、本
来の制御処理に影響を与えることはない。

【０２０９】マイクロコンピュータが電気部品を制御す
るための処理についての制御プログラムを実行開始する
前に所定の起動時処理を実行し、システムリセット手段
が、リセット解除を示すレベルを与えた後、起動時処理
が実行されているときにリセットを示すレベルを与え、
その後再度リセット解除を示すレベルを与えるように構
成されている場合にも、起動を確実化するためのリセッ
トが、本来の制御処理を行うための制御プログラムの実
行後にかかってしまうようなことは防止される。

【０２１０】システムリセット手段が、マイクロコンピ
ュータの動作を停止させる際には、マイクロコンピュー
タのリセット端子に対して一旦リセット状態を示すレベ
ルを与えた後ではリセット解除を示すレベルを出力しな
いように構成されている場合には、電力供給停止時にマ
イクロコンピュータに対して複数回のリセットがかかる
ことはなく、マイクロコンピュータは確実に動作停止す
る。

【０２１１】マイクロコンピュータが、電力供給停止直
前の内容を保持することが可能な記憶手段に保持されて
いる保持データにもとづいて制御を再開させることが可
能であるように構成されている場合には、停電等の不測
の電源断が生じても、遊技者に不利益を与えないように
することができる。

【０２１２】所定の電源を監視し検出条件が成立した場
合に検出信号を出力する電源監視手段を備え、電気部品
制御手段が、電源監視手段からの検出信号に応じて所定
の電力供給停止時処理を行うように構成されている場合
には、電気部品制御手段は、データ保存のための処理な
どの電力供給停止時処理を行うタイミングを確実に把握
できる。

【０２１３】システムリセット手段が、電源監視手段に
おける検出条件の成立から所定期間経過後にマイクロコ
ンピュータに対してリセットを示すレベルを与えるよう
に構成されている場合には、所定期間経過後にマイクロ
コンピュータをリセット状態にすることによって、マイ
クロコンピュータは電力供給停止時処理を行った後に確
実に動作停止する。

【０２１４】電力供給停止時処理に記憶手段へのアクセ
スを防止する処理が含まれるように構成されている場合
には、電源断時に、保存されるべきデータが破壊される
ことがないという効果がある。

【０２１５】マイクロコンピュータが記憶手段の記憶内
容に関連した演算の結果得られるチェックデータを記憶
手段に保存するように構成されている場合には、電源復
旧時にチェックデータにもとづいてデータが破壊されて
いないかどうかチェックすることができ、保存されるデ
ータの信頼性を向上させることができる。

【０２１６】遊技機で使用される電圧を生成する電源基
板が電気部品制御基板とは別に設けられ、電源監視手段
が電源基板に搭載されている場合には、一つの電源監視
手段から複数の電気部品制御基板に検出信号を供給する
ことが可能になり、電源監視制御を行っても遊技機のコ
スト増を抑えることができる。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に設けられている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構板を背面からみた背面
図である。

【図４】 機構板に設置されている中間ベースユニット
周りの構成を示す正面図である。

【図５】 球払出装置を示す分解斜視図である。

【図６】 遊技制御基板（主基板）の回路構成を示すブ
ロック図である。

【図７】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図８】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図９】 電源基板の一構成例を示すブロック図であ
る。

【図１０】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。

【図１１】 初期化処理を示すフローチャートである。

【図１２】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１３】 遊技制御処理を示すフローチャートであ
る。

【図１４】 停電発生ＮＭＩ処理を示すフローチャート
である。

【図１５】 バックアップパリティデータ作成方法を説
明するための説明図である。

【図１６】 払出制御コマンドのコマンド形態の一例を
示す説明図である。

【図１７】 払出制御コマンドの内容の一例を示す説明
図である。

【図１８】 払出制御コマンドの送出形態の一例を示す
タイミング図である。

【図１９】 払出制御コマンドの送出形態の他の例を示
すタイミング図である。

【図２０】 電源監視および電源バックアップのための
払出制御基板のＣＰＵ周りの一構成例を示すブロック図
である。

【図２１】 電源投入時のリセット信号の様子を示すタ
イミング図である。

【図２２】 遊技機の電源断時の電源低下やＮＭＩ信号
の様子を示すタイミング図である。

【図２３】 払出制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図２４】 払出制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図２５】 払出制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図２６】 払出制御用ＣＰＵが実行するコマンド受信
処理を示すフローチャートである。

【図２７】 払出制御処理を示すフローチャートであ
る。

【図２８】 払出制御処理を示すフローチャートであ
る。

【図２９】 払出制御処理を示すフローチャートであ
る。

【図３０】 払出制御処理を示すフローチャートであ
る。

【図３１】 払出制御用のＮＭＩ割込処理を示すフロー
チャートである。

【図３２】 ＣＰＵの動作の概要を示すフローチャート
である。

【図３３】 払出制御用ＣＰＵが実行する初期化処理処
理を示すフローチャートである。

【図３４】 リセットＩＣ６５１，９７６の出力例を示
すタイミング図である。

【図３５】 電源監視および電源バックアップのための
ＣＰＵ周りの他の構成例を示すブロック図である。

【符号の説明】

１ パチンコ遊技機 ３１ 主基板 ３７ 払出制御基板 ５３ 基本回路 ５６ ＣＰＵ ３７１ 払出制御用ＣＰＵ ９０２ 電源監視用ＩＣ ９１０ 電源基板

Claims (11)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、遊技機に設けられている電気部品を制
   御するための処理についての制御プログラムを実行する
   マイクロコンピュータを備え、 前記マイクロコンピュータのリセット端子に、リセット
   解除を示すレベルを断続的に複数回与えることによって
   マイクロコンピュータを起動するシステムリセット手段
   と、前記システムリセット手段がリセット解除を示すレ
   ベルを与えるタイミングをマイクロコンピュータが動作
   可能な状態となるまで遅延させる遅延手段とを含むこと
   を特徴とする遊技機。
2. 【請求項２】 前記システムリセット手段は、電源電圧
   を監視し、マイクロコンピュータが動作可能な電圧レベ
   ル以上の電圧レベルでリセット解除を示すレベルを与え
   る請求項１記載の遊技機。
3. 【請求項３】 前記システムリセット手段は、リセット
   解除を示すレベルを与えた後、マイクロコンピュータが
   電気部品を制御するための処理についての制御プログラ
   ムを実行開始する以前にリセットを示すレベルを与え、
   その後再度リセット解除を示すレベルを与える請求項１
   または請求項２記載の遊技機。
4. 【請求項４】 マイクロコンピュータは、リセット解除
   に応じて電気部品を制御するための処理についての制御
   プログラムを実行開始する前に所定の起動時処理を実行
   し、 前記システムリセット手段は、リセット解除を示すレベ
   ルを与えた後、所定の起動時処理の実行中にリセットを
   示すレベルを与え、その後再度リセット解除を示すレベ
   ルを与える請求項１ないし請求項３記載の遊技機。
5. 【請求項５】 システムリセット手段は、マイクロコン
   ピュータの動作を停止させる際には、マイクロコンピュ
   ータのリセット端子に対して、一旦リセット状態を示す
   レベルを与えた後ではリセット解除を示すレベルを出力
   しない請求項１ないし請求項４記載の遊技機。
6. 【請求項６】 マイクロコンピュータは、電力供給停止
   直前の内容を保持することが可能な記憶手段に保持され
   ている保持データにもとづいて制御を再開させることが
   可能である請求項１ないし請求項５記載の遊技機。
7. 【請求項７】 遊技機は、所定の電源を監視し所定の検
   出条件が成立した場合に検出信号を出力する電源監視手
   段を備え、 前記電気部品制御手段は、前記電源監視手段からの検出
   信号に応じて所定の電力供給停止時処理を行う請求項１
   ないし請求項６記載の遊技機。
8. 【請求項８】 システムリセット手段は、電源監視手段
   における検出条件の成立から所定期間経過後にマイクロ
   コンピュータに対してリセットを示すレベルを与える請
   求項７記載の遊技機。
9. 【請求項９】 電力供給停止時処理には、記憶手段への
   アクセスを防止する処理が含まれる請求項７または請求
   項８記載の遊技機。
10. 【請求項１０】 電力供給停止時処理には、記憶手段の
    記憶内容に関連した値を用いた演算の結果得られるチェ
    ックデータを記憶手段に保存する処理が含まれる請求項
    ７ないし請求項９記載の遊技機。
11. 【請求項１１】 遊技機で使用される電圧を生成する電
    源基板が電気部品制御基板とは別に設けられ、 電源監視手段は前記電源基板に設けられて請求項７ない
    し請求項１０記載の遊技機。