JP2016188825A - 半導体装置及びシステム - Google Patents

Abstract

【課題】動作が保証される条件より厳しい条件を、回路規模を増大させずに実現することができる半導体装置を提供すること。
【解決手段】半導体装置１０は、半導体回路１１と、半導体回路１１が正常に動作する通常電圧と、通常電圧より低い低電圧との少なくとも２種類の電圧のいずれかの電圧を選択して、電源電圧を印加する電圧生成器１２と、電源電圧によらず一定の周波数のクロック信号を半導体回路１１に供給するクロック生成器１３と、を備える。
【選択図】図１

Description

本発明は半導体装置及びシステムに関する。

半導体装置の信頼性向上のために、動作不良を診断する方法がある。例えば、特許文献１には、半導体装置の電源投入時に半導体デバイスの自動診断を行い、この自動診断によって、経時変化による半導体デバイスの動作不良などを常時診断できる方法及び装置が記載されている。

具体的な診断方法として、特許文献２には、クロック周波数を変化させ、正常な動作が可能となる最大動作周波数を推定し、この最大動作周波数に基づいて、システムの経年数および寿命を測定することが記載されている。

同様に、特許文献３において、半導体装置は、テスト対象回路に生じる劣化を検知することが可能な半導体装置である。その手法として、テスト制御部よりクロック生成器でテスト動作周波数を変化させ、その最大テスト動作周波数に基づき、全体制御部で劣化量を算出している。

このように、半導体装置に供給するクロック周波数を変化させることにより、動作が保証される条件より厳しい条件とし、正常な動作が可能となる最大周波数に基づいて半導体装置の診断を行うことが検討されている。

特開２００３−６８８６５号公報 特表２０１０−５２４１０１号公報 特願２０１０−５７３１０号

しかしながら、引用文献２の方法では、通常の動作と異なるクロック周波数を生成するための回路が必要となり、半導体装置の回路規模が増大してしまう問題があった。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、半導体回路と、前記半導体回路が正常に動作する通常電圧と前記通常電圧より低い低電圧の少なくとも２種類の電圧のいずれかの電圧を選択して、電源電圧を印加する電圧生成器と、前記電源電圧によらず一定の周波数のクロック信号を前記半導体回路に供給するクロック生成器と、を備える。

前記一実施の形態によれば、動作が保証される条件より厳しい条件を、回路規模を増大させずに実現することができる半導体装置を提供することができる。

実施の形態に係る半導体装置の概略構成を示すブロック図である。 半導体回路に印加する電圧と半導体回路に供給するクロック周期との関係を示すグラフである。 実施の形態１に係る半導体装置の構成を示すブロック図である。 実施の形態１に係る半導体装置の動作を示すフローチャートである。 実施の形態１に係る半導体装置の動作を示すフローチャートである。 半導体回路に印加する電圧と半導体回路に供給するクロック周期との関係を示すグラフである。 実施の形態２に係る電圧生成回路の構成を示す回路図である。 実施の形態３に係る半導体装置の構成を示すブロック図である。 実施の形態３に係る半導体装置のリセット回路が備えるレジスタの状態遷移を示す図である。 実施の形態４に係るシステムの構成を示す概略図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

（実施の形態の概要）
図１は、実施の形態に係る半導体装置の概略構成を示すブロック図である。図１において、半導体装置１０は、半導体回路１１と、電圧生成器１２と、クロック生成器１３とを有する。

半導体回路１１は、トランジスタ、抵抗、コンデンサ等の複数の電子部品を１つの基板上に集積した回路である。

電圧生成器１２は、半導体回路１１に電力を供給する電源であり、印加する電圧を変化させることができる。例えば、電圧生成器１２は、半導体回路が正常に動作する通常電圧、通常電圧より低い低電圧の少なくとも２種類の電圧のいずれかの電圧を選択して半導体回路１１に電力を供給する。

クロック生成器１３は、一定の周波数のクロック信号を生成して、半導体回路１１にクロック信号を供給する。またクロック生成器１３が出力するクロック信号の周波数は、電圧生成器１２が印加する電圧によらず、一定である。言い換えれば、電圧生成器１２が電圧を、通常電圧から、通常電圧より低い低電圧に変化させた場合でも、クロック生成器１３は、同じ周波数のクロック信号を出力する。

次に半導体装置１０の動作の一例について説明する。
半導体装置１０において通常の動作を行う場合、電圧生成器１２は、半導体回路が正常に動作する通常電圧で半導体回路１１に電力を供給する。また、クロック生成器１３は、一定の周波数でクロック信号を半導体回路１１に供給する。

ここで、半導体装置１０の動作条件をより厳しい条件に変える場合、電圧生成器１２は、半導体回路１１に印加する電圧を半導体回路が正常に動作する通常電圧から通常電圧より低い低電圧に変える。ただし、クロック生成器１３は、周波数を変えずにクロック信号を半導体回路１１に供給する。

図２は、半導体回路に印加する電圧と半導体回路に供給するクロック周期との関係を示すグラフである。図２において、横軸は半導体回路１１に供給するクロック周期を示し、縦軸は半導体回路１１に印加する電圧を示す。また図２において、斜線の領域は、半導体回路１１が安定して動作する領域を示している。

図２において、動作が保証されている電圧とクロック周期の組み合わせ２０に対し、特許文献２あるいは３では、・・安定して動作する条件の境界を診断していた。

一方、本実施の形態では、矢印２２に示す変化、すなわち電圧を変化させ、クロック周波数を変えずに、半導体回路１１が安定して動作する条件の境界（あるいは安定して動作しない条件）を診断している。

一般に周波数を上げるためには、通常動作の周波数のクロック信号を生成する回路では実現できず、最も高い周波数でクロック信号を生成可能とする回路を予め用意する必要がある。

これに対して、電圧を下げることは、通常動作の電圧を生成する回路に、電圧を降下させるための構成を付加するのみで実現できるので、回路規模を増大させず実装できる。

このように実施の形態の半導体装置によれば、電源電圧を、半導体回路が正常に動作する通常電圧より低い低電圧に切り替え、且つクロック周波数を変化させないことにより、回路規模を増大させずに動作が保証される条件より厳しい条件を実現することができる。

（実施の形態１）
実施の形態１では、半導体回路が正常に動作するか否かのテストを行う半導体装置について説明する。図３は、実施の形態１に係る半導体装置の構成を示すブロック図である。図３において、半導体装置３０は、半導体回路３１と、電圧生成回路３２と、クロック生成回路３３と、故障予知テスト制御回路３４と、Ｆａｉｌ情報メモリ３５と、スキャンテスト回路３６と、通信インターフェース３７とを備える。

半導体回路３１は、図１の半導体回路１１に対応した回路である。半導体回路３１は、トランジスタ、抵抗、コンデンサ等の複数の電子部品を１つの基板上に集積した回路である。この半導体回路３１は、テスト対象ブロックとなる半導体回路である。例えば、半導体回路３１は、スキャンテストでは、回路内のスキャンフリップフロップを使用する。そして半導体回路３１は、テストモード時には回路内のスキャンフリップフロップをシリアルに接続することでシフト・レジスタを形成し、スキャンテスト回路３６からスキャンフリップフロップを制御・観測できるような経路（スキャンチェーン）を設ける。

電圧生成回路３２は、図１の電圧生成器１２に対応した回路である。電圧生成回路３２は、印加する電圧を変化させることができる。例えば、電圧生成回路３２は、半導体回路３１に電力を供給する電源であり、半導体回路が正常に動作する通常電圧、通常電圧より低い低電圧の少なくとも２種類の電圧のいずれかの電圧を選択して半導体回路３１に電力を供給する。この電圧生成回路３２は、故障予知テスト制御回路３４からの指示に従い、電圧を設定する。

クロック生成回路３３は、図１のクロック生成器１３に対応した回路である。クロック生成回路３３は、一定の周波数のクロック信号を生成して、半導体回路３１にクロック信号を供給する。またクロック生成回路３３が出力するクロック信号の周波数は、電圧生成回路３２が印加する電圧によらず、一定である。言い換えれば、電圧生成回路３２が電圧を、通常電圧から、通常電圧より低い低電圧に変化させた場合でも、クロック生成回路３３は、同じ周波数のクロック信号を出力する。

故障予知テスト制御回路３４は、半導体回路３１のテストにおける制御を行う回路である。故障予知テスト制御回路３４は、通常の電圧でのテストまたは低電圧でのテストにおける電圧を電圧生成回路３２に指示し、テストの実行をスキャンテスト回路３６に指示する。具体的には、故障予知テスト制御回路３４は、低電圧でのテストにおいて、半導体回路３１に半導体回路が正常に動作する通常電圧より低い低電圧とすることを指示する。

また、故障予知テスト制御回路３４は、テストの実行結果をＦａｉｌ情報メモリ３５に記憶する。Ｆａｉｌ情報メモリ３５は、テストｆａｉｌ情報を格納するメモリである。

スキャンテスト回路３６は、半導体回路３１が正常に動作するか否かのテストを実行する回路である。例えば、スキャンテスト回路３６は、通常の電圧でのテストまたは低電圧でのテストを故障予知テスト制御回路３４から指示された場合に、テストパターンを発生して、半導体回路３１のテストを実行する。また、スキャンテスト回路３６は、低電圧でのテスト時に、通常のテストと同様のテストパターンを発生して、半導体回路３１のテストを実行する。

通信インターフェース３７は、故障事前予知テストの実行結果を外部の機器に通信するインターフェースである。具体的には、通信インターフェース３７は、Ｆａｉｌ情報メモリ３５の内部に格納されたテストｆａｉｌ情報を送信する。

以上の構成により半導体装置３０は、テストを行う。次に半導体装置３０の動作について説明する。図４及び５は、実施の形態１に係る半導体装置の動作を示すフローチャートである。

まず、ステップＳ４１において、半導体装置３０は、通常（動作）モードに移行し、ステップＳ４２に進む。

ステップＳ４２において、故障予知テスト制御回路３４は、半導体装置３０内部または外部の機器から出力された低電圧テストモード信号を受け付け、ステップＳ４３に進む。具体的には、市場で動作しているシステムに対して、劣化量見積もりの為のField TESTを行う場合に低電圧テストを行う。低電圧テストを行うタイミングは、電源投入時、アイドリング時、電源off時など、システムごとに異なっても良い。

ステップＳ４３において、故障予知テスト制御回路３４は、低電圧テストを開始し、ステップＳ４４に進む。具体的には、故障予知テスト制御回路３４は、電圧生成回路３２に、半導体回路３１が正常に動作する通常電圧より低い低電圧とする制御信号を出力する。そして、電圧生成回路３２は、半導体回路３１に印加する電圧を、正常に動作する通常電圧より低い低電圧とする。スキャンテスト回路３６は、テストパターンをテスト回路に伝搬させテストを実行する。そして、故障予知テスト制御回路３４は、テストの結果をＦａｉｌ情報メモリ３５に格納する。

ステップＳ４４において、故障予知テスト制御回路３４はテストが正常に終了したか否か判断する。そして、テストが正常に終了した場合、ステップＳ４５に進み、テストが正常に終了しなかった場合、ステップＳ４６に進む。具体的には、ステップＳ４３のテストの終了後もしくは一定の時間が経過した後に、故障予知テスト制御回路３４は、半導体回路３１に印加する電圧を、半導体回路３１が正常に動作する通常電圧に戻す制御信号を電圧生成回路３２に出力し、前記制御信号のトリガがテストの終了もしくは一定の時間経過のいずれで行われたかをもとに、テストが正常に終了したか否かを判断する。

ステップＳ４５において、故障予知テスト制御回路３４は、テストの実行結果をＦａｉｌ情報メモリ３５に格納し、ステップＳ４７に進む。

ステップＳ４６において、故障予知テスト制御回路３４は、テストの実行結果をＦａｉｌ情報メモリ３５に格納した後、半導体装置３０にリセット信号を出力し、ステップＳ４７に進む。

ステップＳ４７において、故障予知テスト制御回路３４は、通常モード信号を受け付け、ステップＳ４８に進む。

ステップＳ４８において、故障予知テスト制御回路３４は、電圧生成回路３２に、通常電圧とする制御信号を出力し、ステップＳ５０に進む。

ステップＳ５０において、故障予知テスト制御回路３４は、テストから通常動作への復帰後に、システム全体が元の正常な状態になっているか否かをチェックする。具体的には、故障予知テスト制御回路３４は、Ｆａｉｌ情報メモリ３５の内容を読み出し、低電圧テストにおいてｆａｉｌが発生しているか否かをチェックする。ｆａｉｌが発生している場合、ステップＳ５１に進み、ｆａｉｌが発生していない場合ステップＳ５６に進む。

ステップＳ５１において、故障予知テスト制御回路３４は、通常電圧でｆａｉｌパターンテストを実行して、ステップＳ５２に進む。具体的には、故障予知テスト制御回路３４は、電圧生成回路３２に、半導体回路３１が正常に動作する通常電圧とする制御信号を出力する。そして、電圧生成回路３２は、半導体回路３１に印加する電圧を、通常電圧とする。スキャンテスト回路３６は、低電圧テストと同じテストパターンをテスト回路に伝搬させテストを実行する。

ステップＳ５２において、故障予知テスト制御回路３４は、通常電圧でのテストにおいて、ｆａｉｌが発生しているか否かをチェックする。ｆａｉｌが発生している場合、ステップＳ５３に進み、ｆａｉｌが発生していない場合、ステップＳ５４に進む。

ステップＳ５３において、故障予知テスト制御回路３４は、低電圧でのテスト及び通常電圧でのテストでｆａｉｌが発生していることから、半導体回路３１は故障しているとして、テストの実行結果をＦａｉｌ情報メモリ３５に格納し、その後、半導体装置３０にリセット信号を出力し、ステップＳ５９に進む。

ステップＳ５４において、故障予知テスト制御回路３４は、低電圧でのテストでｆａｉｌが発生し、通常電圧でのテストでｆａｉｌが発生していないことから、劣化状態であると判断して、ステップＳ５９に進む。

ステップＳ５６において、故障予知テスト制御回路３４は、低電圧テストにおいてｆａｉｌが発生していないことから、通常電圧にて、ｄｅｆａｕｌｔの小パターンでテストを行うように制御し、ステップＳ５７に進む。このステップＳ５６は、通常(動作）モードへ、電源電圧含めて正しく復帰したことを確認するためのものである。

ステップＳ５７において、故障予知テスト制御回路３４は、ｄｅｆａｕｌｔの小パターンでのテストが正常に終了したか否か判断する。テストが正常に終了した場合には、ステップＳ５９に進み、テストが正常に終了していない場合には、ステップＳ５８に進む。

ステップＳ５８において、故障予知テスト制御回路３４は、テストの実行結果をＦａｉｌ情報メモリ３５に格納し、その後、ソフトウェアリセットを行い、再度テストを実施してエラーが発生しないことをもって通常動作状態に復帰したと判断する。再度のテストでもエラーが発生した場合は、故障状態としての処理を行い、ステップＳ５９に進む。ステップＳ５９では、通常の動作モードに戻り待機する。

以上の動作により、半導体装置３０は、正常、故障、劣化のいずれの状態であるか判断する。

次に、劣化した半導体の特性について説明する。図６は、半導体回路に印加する電圧と半導体回路に供給するクロック周期との関係を示すグラフである。図６において、横軸は半導体回路３１に供給するクロック周期を示し、縦軸は半導体回路３１に印加する電圧を示す。また図６において、斜線の領域は、半導体回路３１が安定して動作する領域を示し、斜線が交差する領域は、劣化した半導体回路３１及び劣化していない半導体回路３１が安定して動作する領域を示す。

半導体回路が安定した動作をする領域と、半導体回路がテストによりｆａｉｌとなる領域との境界であるＰａｓｓ／ｆａｉｌ境界は、出荷後の線２３からストレス後には線２４に劣化する。すなわち製品動作周波数での最低動作電圧は動作電圧の下限が上がる方向に劣化する。製品で想定される動作電圧変動の下限Ｖｍｉｎ ＳＰＥＣを超えて劣化するとそのチップは故障に至る。本実施の形態の半導体装置は、半導体回路が正常に動作する通常電圧より低い低電圧でのｆｉｅｌｄ ｔｅｓｔを行うことにより、チップが故障に近づいている（すなわち劣化している）ことを検知できる。

なお、設計では、出荷後に最低動作電圧が劣化することを想定してマージンを考慮しており、出荷前のＶｍｉｎ＿ＳＰＥＣより低い電圧でテストする本実施の形態の低電圧テストではｆａｉｌとならない。

このように、実施の形態１の半導体装置によれば、電源電圧を、半導体回路が正常に動作する通常電圧より低い低電圧、且つ通常動作と同じクロック周波数で、半導体回路のテストを行うことにより、動作が保証される条件より厳しい条件でテストを行うことができ、半導体回路が劣化しているか否か判断することができる。

特に、実施の形態１の半導体装置によれば、半導体回路が正常に動作する通常電圧より低い低電圧、且つ通常動作と同じクロック周波数で、半導体回路のテストを行い、ｆａｉｌが発生し、通常電圧且つ通常動作のクロック周波数で、半導体回路のテストを行い、ｆａｉｌが発生しなかった場合に、半導体回路が劣化していると判断することにより、正常及び故障と区別して劣化していると判断することができる。

なお、低電圧テストでエラーが発生した場合の対応は、システムを止めるのか、限定機能のみ使用可能とするのか、単純に劣化していることを記録しておくかは、システムの仕様でより決定でき、いずれとしてもよい。

（実施の形態２）
実施の形態２では、図３の電圧生成回路３２の詳細な構成について説明する。図７は、実施の形態２に係る電圧生成回路の構成を示す回路図である。図７において、電圧生成回路３２は、参照電圧生成器６１と、オペアンプＯＰ６２と、抵抗Ｒ６３と、スイッチＳＷ６４と、オペアンプＯＰ６５とを備える。

参照電圧生成器６１は、基準となる参照電圧を生成する。例えば、参照電圧生成器６１は、バンドギャップ・リファレンスが好適である。

オペアンプＯＰ６２は、増幅演算器である。オペアンプＯＰ６２は、参照電圧生成器６１と非反転入力端子で接続し、スイッチＳＷ６４と反転入力端子で接続する。また、オペアンプＯＰ６２は、出力端子を、抵抗Ｒ６３及びオペアンプＯＰ６５の非反転入力端子に接続する。

抵抗Ｒ６３は、一端をオペアンプＯＰ６２の出力端子と接続し、他端を接地する。また、抵抗Ｒ６３は、スイッチＳＷ６４の端子６８、６９と、抵抗体の中間のいずれかの位置で接続する。

スイッチＳＷ６４は、一端をオペアンプＯＰ６２の反転入力端子と接続する。また、オペアンプＯＰ６５は、選択して切り替える端子６８、６９を抵抗Ｒ６３の抵抗体の中間のいずれかの位置で接続する。

オペアンプＯＰ６５は、オペアンプＯＰ６２の出力端子と非反転入力端子で接続する。また、オペアンプＯＰ６５は、出力端子と反転入力端子を接続し、半導体回路３１に所定の電圧を出力する。

以上の図７の構成の動作について、以下に説明する。

参照電圧生成器６１は、基準電圧ｖｒｅｆ０を生成しており、例えば、出荷時にオペアンプＯＰ６２の出力電圧Ｖｒｅｆ１が所定の値となるように、フィードバックループを形成する抵抗Ｒ６３のＲ１とＲ０との分割比をチップ毎に微調整している。

オペアンプＯＰ６２は、抵抗Ｒ６３とスイッチＳＷ６４と共に電圧バッファを構成しており、基準電圧ｖｒｅｆ０及び抵抗Ｒ６３のＲ１とＲ０との分割比により、所定の電圧を保つ回路を構成している。

オペアンプＯＰ６５は、抵抗Ｒ６６と抵抗Ｒ６７と共に、レギュレータを構成し、基準電圧ｖｒｅｆ１をベースにチップ内に印加する電圧を生成している。

通常ｖｒｅｆ１は、前述のように抵抗Ｒ６３のＲ１とＲ０との比によって出荷前のテストで電圧値を微調整されるが、実施の形態２では、スイッチＳＷ６４により、Ｆｉｅｌｄ Ｔｅｓｔ電圧に切り替えることができる。

例えば、通常使用時は、スイッチＳＷ６４がｎｏｒｍａｌに設定されており、市場での劣化テスト時に、Ｆｉｅｌｄ Ｔｅｓｔ位置に変えることで、通常よりも低電圧でのテストを通常動作と同一周波数で実施する。また例えば、出荷前にも同一の低電圧テストを実施して、半導体回路が不良であると判断された場合に出荷しないとすることもできる。

またＦｉｌｅ Ｔｅｓｔ時の電圧情報は、出荷時のテストの時に、ｎｏｒｍａｌに対するオフセット情報としてチップ内の不揮発性メモリに格納しておくことが好適である。Ｆｉｅｌｄテスト時は、オフセット情報を呼び出し、低電圧テストの為の電圧を生成する。

なお、低電圧テストの電圧を連続的に変えられる構成としても良い。その場合、以前のテスト時に正常に動作した電圧の最低値Ｖｍｉｎ情報を元に、今回のテスト電圧を設定することで、テスト時間を短縮することができる。

一般に、半導体チップごとに電圧をトリミングする構成が備えてられているので、実施の形態２の電圧生成器は、このトリミングする回路の抵抗に、スイッチ及び抵抗とスイッチを接続する端子を設けるのみで、半導体回路が正常に動作する通常電圧より低い低電圧を生成することができる。すなわち、既存の半導体チップに搭載されている内部電源レギュレータの出力電圧トリミング回路を流用することができるので、電圧を変える構成のために面積が増加するデメリットがなく、且つ容易に構成できる。

このように、実施の形態２の電圧生成器及び電圧生成器を備える半導体装置によれば、電圧生成器は、オペアンプと抵抗とを備え、オペアンプの非反転入力端子に参照電圧を加え、出力と接地との間に抵抗を接続し、オペアンプの反転入力端子に抵抗の複数の中間点のいずれかを選択して接続することにより、回路規模を増大させずに、電源電圧を、半導体回路が正常に動作する通常電圧より低い低電圧に設定することができ、この低電圧で半導体回路のテストを行うことにより、動作が保証される条件より厳しい条件でテストを行うことができ、半導体回路が劣化しているか否か判断することができる。

（実施の形態３）
実施の形態３では、テストする半導体回路の電源電圧を変化させた場合でも、ｆａｉｌ情報を格納する構成及びリセット回路の電源電圧を、変化させない例について説明する。

図８は、実施の形態３に係る半導体装置の構成を示すブロック図である。図８において、図３と同一の構成は、同一の番号を付し、説明を省略する。図８において、半導体装置７０は、半導体回路３１と、電圧生成回路３２と、クロック生成回路３３と、故障予知テスト制御回路３４と、スキャンテスト回路３６と、通信インターフェース３７と、タイマ回路７１と、リセット回路７２と、Ｆａｉｌ情報メモリ７３とを備える。

タイマ回路７１は、ウォッチドッグタイマーで構成され、ハングアップなどの不正な状態に陥ってしまい規則的なウォッチドッグ操作（サービスパルスの書き込み）が行なわれずタイムアウトとなった場合に、例外処理としてリセット回路７２にリセットを指示する。

リセット回路７２は、タイマ回路７１、故障予知テスト制御回路３４、あるいは他の構成よりリセットの指示があった場合に、半導体装置７０をリセットする。リセット回路７２は、内部にリセット後の状態を指示するレジスタを備える。

Ｆａｉｌ情報メモリ７３は、テストｆａｉｌ情報を格納するメモリである。

タイマ回路７１、リセット回路７２、及びＦａｉｌ情報メモリ７３は、電圧生成回路３２が生成する電圧とは別に、一定の電圧で動作する。例えば、タイマ回路７１、リセット回路７２、及びＦａｉｌ情報メモリ７３は、半導体装置７０に外部から印加される電源電圧Ｖｃｃで動作する。

半導体回路が正常に動作する通常電圧より低い低電圧でテストを行い、異常動作となった場合でも、タイマ回路７１、リセット回路７２、及びＦａｉｌ情報メモリ７３を一定の電源電圧で動作させることにより、これらの回路は、異常動作することなくリセットすることができる。

次に半導体装置７０のリセット動作について説明する。図９は、実施の形態３に係る半導体装置のリセット回路が備えるレジスタの状態遷移を示す図である。図９に示すように、レジスタは１ビットで０または１を保持する。レジスタが０である場合、リセット後に半導体回路３１の電源電圧を低電圧に設定して、低電圧テストを起動する。レジスタが１である場合、リセット後に半導体回路３１の電源電圧を通常電圧に設定した、通常動作モードとする。

リセット回路７２は、電源投入時にレジスタに１をセットする。そして、低電圧テスト起動信号を受信した場合、リセット回路７２はレジスタに０をセットする。

ここで、低電圧テストが正常に終了した場合、リセット回路７２はレジスタに１をセットする。

しかし、低電圧テストが正常に終了しない場合、すなわちタイマ回路７１が所定の期間内に、故障予知テスト制御回路３４から所定の信号を受信していない場合、タイマ回路７１は、リセット回路７２にリセットを指示する。そしてリセット回路７２は、レジスタに１をセットし、半導体装置７０をリセットする。

また、リセット回路７２は、レジスタに１がセットされた状態でリセット信号を受け付けた場合、すなわち正常な動作中にリセットを受け付けた場合、レジスタに１をセットした状態で、半導体装置７０をリセットする。

このように、通常動作状態から低電圧テスト状態に移行した後、所定期間内に通常動作状態に移行する信号が発生しない場合に、タイマ回路７１は、リセット信号を生成させ、通常動作状態１に復帰させる。

このように、実施の形態３に係る半導体装置によれば、所定の期間内に通常状態に復帰していない場合にリセットを指示するタイマ回路を備え、半導体回路が正常に動作する通常電圧より低い低電圧でテストを行う場合にも、通常電圧でタイマ回路及びリセット回路を実行させることにより、低電圧テストが正常に終了できなかった場合に、通常の動作に復帰することができる。

（実施の形態４）
実施の形態４では、上述の各実施の形態の半導体装置を用いたシステムについて説明する。図１０は、実施の形態４に係るシステムの構成を示す概略図である。図１０において、システム８０は、空調機８１と、ＡＶ機器８２と、給湯器８３と、洗濯機８４と、ＩｏＴ制御装置８５と、データベース８６とを備える。

空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４は、それぞれ上述の各実施の形態の半導体装置を内部に備える電子機器であり、ＩｏＴ制御装置８５と、低電圧テストｆａｉｌ情報をやり取りする。空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４は、上述の各実施の形態の半導体装置を備える電子機器であれば、特にこれらの構成に限定されない。

ＩｏＴ制御装置８５は、空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４が内蔵する半導体装置と、低電圧テストの結果に関する情報をやり取りし、また、低電圧テストの具体的な指示を空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４に出力する。

データベース８６は、ＩｏＴ制御装置８５を介して、空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４から低電圧テストの結果に関する情報を集め、データベースに蓄積する。またデータベース８６は、蓄積した低電圧テストの結果に基づいて、ＩｏＴ制御装置８５を介して、空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４に低電圧テストの指示を出力する。

次に、低電圧テストの情報収集と、収集した情報に基づく低電圧テストの指示について説明する。

複数のシステムで構成されたネットワーク内では、ＩｏＴ制御装置８５から空調機８１、ＡＶ機器８２、給湯器８３、及び洗濯機８４の半導体装置に対して、テストの制御、結果の比較を行うことができる。例えば、製品の使用環境により劣化しやすいテストパターンが特定でき、テストパターンを絞ることができる場合は、その情報を、ネットワークを介して他の半導体装置と共有化してもよい。

ＩｏＴ制御装置８５は、例えばインターネットを介してＩｏＴ制御装置８５の制御対象半導体装置のチップと同一チップの低電圧テストｆａｉｌ情報データベースにアクセスする。Ｆａｉｌしやすい低電圧テストパターン番号の情報を取得して、たとえば、空調機８１に搭載された半導体装置に対して、当該テストパターン番号のテストを実施するように制御する。あるいは、半導体装置のｆａｉｌ情報メモリの内容（ｆａｉｌしたテストパタン番号の情報）を取得して、データベース８６に送信する。

あるいは、たとえば、空調機８１に搭載された半導体装置に対して、Ｆａｉｌしやすい低電圧テストパターン番号の情報が蓄積される前の初期の段階では、市場に使用されている多くの同一半導体装置が異なるテストパターンを分散テストすることにより、ひとつの半導体装置が実施するテストパターン数を削減することも可能である。

このように、実施の形態４のシステムによれば、半導体回路を備える複数の半導体装置と、データベースとを備え、半導体装置は、半導体回路に半導体回路が正常に動作する通常電圧より低い低電圧を印加し、且つ電源電圧によらず一定の周波数のクロック信号を供給して、半導体回路の動作が正常に行われるか否か判断し、半導体回路の動作が正常に行われなかった半導体回路の部位を前記データベースに送信し、データベースは、複数の半導体装置の判断結果に基づき、半導体回路の動作が正常に行われなかった判断結果が多い部位を優先的に、正常に動作するか否か確認する指示を複数の半導体装置に送信することにより、低電圧でのテストを行う為、市場劣化現象に対する感度が高く、故障予知を精度よく行うことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１０、３０、７０ 半導体装置
１１、３１ 半導体回路
１２ 電圧生成器
１３ クロック生成器
３２ 電圧生成回路
３３ クロック生成回路
３４ 故障予知テスト制御回路
３５ 情報メモリ
３６ スキャンテスト回路
３７ 通信インターフェース
６１ 参照電圧生成器
７１ タイマ回路
７２ リセット回路
７３ Ｆａｉｌ情報メモリ
８０ システム
８５ ＩｏＴ制御装置
８６ データベース
ＯＰ６２、６５ オペアンプ
Ｒ６３、Ｒ６６、Ｒ６７ 抵抗
ＳＷ６４ スイッチ

Claims (8)

1. 半導体回路と、
   前記半導体回路が正常に動作する通常電圧と前記通常電圧より低い低電圧の少なくとも２種類の電圧のいずれかの電圧を選択して、電圧を印加する電圧生成器と、
   印加する電圧によらず一定の周波数のクロック信号を前記半導体回路に供給するクロック生成器と、
   を備える半導体装置。
2. 前記半導体回路の動作が正常に行われるか否か判断するテスト回路を備え、
   前記電圧生成器が、前記半導体回路に前記低電圧を印加している状態で、前記テスト回路は、前記半導体回路の動作が正常に行われるか否か判断する請求項１に記載の半導体装置。
3. 前記半導体回路に前記低電圧を印加した状態でのテストが正常に終了せず、且つ前記半導体回路に前記通常電圧を印加した状態でのテストが正常に終了した場合に、前記半導体回路が劣化していると判断するテスト制御回路を備える請求項２に記載の半導体装置。
4. 前記電圧生成器は、オペアンプと抵抗とを備え前記オペアンプの一方の差動入力端子に参照電圧を加え、出力と接地との間に前記抵抗を接続し、前記オペアンプの他方の差動入力端子に前記抵抗の複数の中間点のいずれかを選択して接続する請求項２に記載の半導体装置。
5. 前記テスト回路が、所定の期間内に前記半導体回路の動作確認を正常に終了できなかった場合に、前記半導体装置の電源をリセットするリセット回路を備え、
   前記リセット回路には、選択的に電圧を変化させる前記電圧生成器の出力電圧とは異なる電源電圧が供給されている請求項２に記載の半導体装置。
6. 前記テスト回路において、前記半導体回路の動作が正常に行われるか否か判断した結果を外部に出力する通信インターフェースを備える請求項２に記載の半導体装置。
7. 半導体回路と、前記半導体回路が正常に動作する通常電圧と前記通常電圧より低い低電圧の少なくとも２種類の電圧のいずれかの電圧を選択して、電圧を印加する電圧生成器と、印加する電圧によらず一定の周波数のクロック信号を前記半導体回路に供給するクロック生成器と、前記半導体回路の動作が正常に行われるか否か判断するテスト回路と、前記電圧生成器が、前記半導体回路に前記低電圧を印加している状態で、前記テスト回路は、前記半導体回路の動作が正常に行われるか否か判断する半導体装置と、
   前記半導体装置により制御される電子機器と、を備えるシステム。
8. 半導体回路を備える複数の半導体装置と、データベースとを備え、
   前記半導体装置は、前記半導体回路に前記半導体回路が正常に動作する通常電圧より低い低電圧を印加し、且つ印加する電圧によらず一定の周波数のクロック信号を供給して、前記半導体回路の動作が正常に行われるか否か判断し、前記半導体回路の動作が正常に行われなかった前記半導体回路の部位を前記データベースに送信し、
   前記データベースは、前記複数の半導体装置の判断結果に基づき、前記半導体回路の動作が正常に行われなかった判断結果が多い部位を優先的に、正常に動作するか否か確認する指示を前記複数の半導体装置に送信するシステム。

Images