JP2012147568A - モータ速度制御回路 - Google Patents

Abstract

【課題】外付け部品の点数を削減することが可能なモータ速度制御回路を提供する。
【解決手段】モータの回転速度に応じた速度信号に基づいて、回転速度が設定された第１回転速度より速いか否かを判定する第１判定回路と、速度信号に基づいて、回転速度が第１回転速度より高速の設定された第２回転速度より速いか否かを判定する第２判定回路と、第１及び第２判定回路の判定結果に基づいて、回転速度が第１回転速度より遅い場合、回転速度が速くなり、回転速度が第２回転速度より速い場合、回転速度が遅くなるような駆動信号を、モータを駆動する駆動回路に出力する駆動信号出力回路と、を備える。
【選択図】図１

Description

本発明は、モータ速度制御回路に関する。

一般的なモータ速度制御回路は、モータの回転速度と目標回転速度との誤差が小さくなるようにモータをフィードバック制御する（例えば、特許文献１参照）。

特開２００６−１５８１７７号公報

特許文献１のモータ速度制御回路では、いわゆるフィードバックループを安定化させつつ、モータの回転速度と目標回転速度との誤差を小さくするための積分回路が設けられている。このような積分回路には、一般に容量値の大きいコンデンサが必要となるため、例えばモータ速度制御回路を集積化した際には、モータ速度制御回路の外付け部品の点数が増加する。

本発明は上記課題を鑑みてなされたものであり、外付け部品の点数を削減することが可能なモータ速度制御回路を提供することを目的とする。

上記目的を達成するため、本発明の一つの側面に係るモータ速度制御回路は、モータの回転速度に応じた速度信号に基づいて、前記回転速度が設定された第１回転速度より速いか否かを判定する第１判定回路と、前記速度信号に基づいて、前記回転速度が前記第１回転速度より高速の設定された第２回転速度より速いか否かを判定する第２判定回路と、前記第１及び第２判定回路の判定結果に基づいて、前記回転速度が前記第１回転速度より遅い場合、前記回転速度が速くなり、前記回転速度が前記第２回転速度より速い場合、前記回転速度が遅くなるような駆動信号を、前記モータを駆動する駆動回路に出力する駆動信号出力回路と、を備える。

外付け部品の点数を削減することが可能なモータ速度制御回路を提供することができる。

本発明の一実施形態であるモータ速度制御ＩＣ１０の構成を示す図である。 判定回路２０の構成を示す図である。 ファンモータ１５の回転速度が回転速度Ｒ１よりも遅い場合の判定回路２０の主要な波形を示す図である。 ファンモータ１５の回転速度が所定範囲に入っている場合の判定回路２０の主要な波形を示す図である。 ファンモータ１５の回転速度が回転速度Ｒ２よりも速い場合の判定回路２０の主要な波形を示す図である。 モータ速度制御ＩＣ１０の動作を説明するための図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

図１は、本発明の一実施形態であるモータ速度制御ＩＣ（Integrated Circuit）１０の構成を示す図である。モータ速度制御ＩＣ１０は、ファン（不図示）を回転させるためのファンモータ１５の速度を制御する回路である。具体的には、モータ速度制御ＩＣ１０は、ファンモータ１５の回転速度が、目標回転速度を中心とする所定範囲（例えば、目標回転速度の±１％の範囲）に入るようファンモータ１５を駆動する。

モータ速度制御ＩＣ１０は、判定回路２０、設定レジスタ２１、分周回路２２、アップダウンカウンタ２３、ＰＷＭ（Pulse Width Modulation）信号出力回路２４、駆動回路２５、及び端子Ａ〜Ｆを含んで構成される。

端子Ａには、ファンモータ１５の目標回転速度に応じて周波数が変化するクロック信号ＣＬＫ１が入力される。
端子Ｂには、ファンモータ１５の実際の回転速度に応じて周波数が変化するいわゆるＦＧ（Frequency generator）信号Ｖｆｇが入力される。

判定回路２０は、実際の回転速度が所定範囲の下限の回転速度Ｒ１（第１回転速度）より速いか否かを判定するとともに、実際の回転速度が回転速度Ｒ１より高速で、所定範囲の上限の回転速度Ｒ２（第２回転速度）より速いか否かを判定する。そして、判定回路２０は、判定結果を示す２ビットのデータＤ１，Ｄ２を出力する。

判定回路２０は、図２に示すように、エッジ検出回路４０、遅延回路４１、カウンタ４２，４３、ラッチ回路４４，４５を含んで構成される。

エッジ検出回路４０は、ＦＧ信号Ｖｆｇの立ち上がりエッジを検出するたびに、ハイレベル（以下、Ｈレベル）となるパルス信号Ｖｐ１を出力する。つまり、エッジ検出回路４０は、ＦＧ信号Ｖｆｇの周期ごとにＨレベルのパルス信号Ｖｐ１を出力する。

遅延回路４１は、パルス信号Ｖｐ１を所定時間（遅延時間）だけ遅延させたパルス信号Ｖｐ２を出力する。

カウンタ４２（第１判定回路）は、クロック信号ＣＬＫ１がローレベル（以下、Ｌレベル）からＨレベルに変化するたびにカウント値ＣＮＴ１を１ずつ増加させ、Ｈレベルのパルス信号Ｖｐ２が入力されるとカウント値ＣＮＴ１をゼロにリセットする。また、カウンタ４２は、カウント値ＣＮＴ１が所定のカウント値Ａ１となると、出力信号Ｖｏ１をＨレベルに変化させる。本実施形態では、カウント値ＣＮＴ１がゼロから所定のカウント値Ａ１となるまでの期間Ｔ１が、ファンモータ１５が回転速度Ｒ１で回転している際のＦＧ信号Ｖｆｇの周期と等しくなるようにカウント値Ａ１が定められている。このため、ファンモータ１５の実際の回転速度が回転速度Ｒ１よりも遅い場合には、Ｈレベルの出力信号Ｖｏ１が出力される。つまり、カウンタ４２では、ファンモータ１５の実際の回転速度が回転速度Ｒ１より速いか否かが判定される。

カウンタ４３（第２判定回路）は、カウンタ４２と同様に、クロック信号ＣＬＫ１がＬレベルからＨレベルに変化するたびにカウント値ＣＮＴ２を１ずつ増加させ、Ｈレベルのパルス信号Ｖｐ２が入力されるとカウント値ＣＮＴ２をゼロにリセットする。また、カウンタ４３は、カウント値ＣＮＴ２が所定のカウント値Ａ２となると、出力信号Ｖｏ２をＨレベルに変化させる。本実施形態では、カウント値ＣＮＴ２がゼロから所定のカウント値Ａ２となるまでの期間Ｔ２が、ファンモータ１５が回転速度Ｒ２で回転している際のＦＧ信号Ｖｆｇの周期と等しくなるようにカウント値Ａ２が定められている。このため、ファンモータ１５の実際の回転速度が回転速度Ｒ２よりも遅い場合には、Ｈレベルの出力信号Ｖｏ２が出力される。つまり、カウンタ４３では、ファンモータ１５の実際の回転速度が回転速度Ｒ２より速いか否かが判定される。また、前述のように、回転速度Ｒ２は回転速度Ｒ１より高速であるため、カウント値Ａ２はカウント値Ａ１より小さくなる。

ラッチ回路４４は、パルス信号Ｖｐ１がＨレベルとなるたびに出力信号Ｖｏ１をラッチし、データＤ１として出力する。ラッチ回路４５は、パルス信号Ｖｐ１がＨレベルとなるたびに出力信号Ｖｏ２をラッチし、データＤ２として出力する。

ここで、まず、ファンモータ１５の実際の回転速度が、所定範囲の下限の回転速度Ｒ１よりも遅い場合、すなわち、ＦＧ信号Ｖｆｇの周期が期間Ｔ１より長い場合の判定回路２０の動作について図３を参照しつつ説明する。なお、ここでは、クロック信号ＣＬＫ１は図示していないが、クロック信号ＣＬＫ１の周期は、ファンモータ１５が回転速度Ｒ２で回転している際のＦＧ信号Ｖｆｇの周期より十分短いこととする。

時刻ｔ０にＦＧ信号ＶｆｇがＨレベルとなると、Ｈレベルのパルス信号Ｖｐ１が出力される。そして、時刻ｔ０から遅延回路４１での遅延時間だけ経過した時刻ｔ１となると、Ｈレベルのパルス信号Ｖｐ２が出力されるため、カウント値ＣＮＴ１，ＣＮＴ２はリセットされる。また、時刻ｔ１から、期間Ｔ２だけ経過した時刻ｔ２となると、カウント値ＣＮＴ２は所定のカウント値Ａ２となるため、出力信号Ｖｏ２はＨレベルとなる。さらに、時刻ｔ１から、期間Ｔ１だけ経過した時刻ｔ３となると、カウント値ＣＮＴ１は所定のカウント値Ａ１となるため、出力信号Ｖｏ２はＨレベルとなる。そして、時刻ｔ０から、ＦＧ信号Ｖｆｇの１周期後の時刻ｔ４となると、Ｈレベルのパルス信号Ｖｐ１が出力されるため、ラッチ回路４４，４５のデータＤ１，Ｄ２はともにＨレベルとなる。つまり、判定回路２０は、データ（Ｄ１，Ｄ２）＝（Ｈ，Ｈ）を出力する。なお、時刻ｔ５となると、カウント値ＣＮＴ１，ＣＮＴ２はリセットされるため、前述した時刻ｔ２以降の同様の動作が繰り返される。

つぎに、ファンモータ１５の実際の回転速度が所定範囲に入っている場合、すなわち、ＦＧ信号Ｖｆｇの周期が期間Ｔ２より長く、期間Ｔ１より短い場合の判定回路２０の動作について図４を参照しつつ説明する。

時刻ｔ１０にＦＧ信号ＶｆｇがＨレベルとなると、Ｈレベルのパルス信号Ｖｐ１が出力される。そして、時刻ｔ１０から遅延時間だけ経過した時刻ｔ１１となると、Ｈレベルのパルス信号Ｖｐ２が出力されるため、カウント値ＣＮＴ１，ＣＮＴ２はリセットされる。また、時刻ｔ１１から期間Ｔ２だけ経過した時刻ｔ１２となると、カウント値ＣＮＴ２は所定のカウント値Ａ２となるため、出力信号Ｖｏ２はＨレベルとなる。 そして、時刻ｔ１０から、ＦＧ信号Ｖｆｇの１周期後の時刻ｔ１３となると、Ｈレベルのパルス信号Ｖｐ１が出力されるため、データＤ１はＬレベルとなり、データＤ２はＨレベルとなる。つまり、判定回路２０は、データ（Ｄ１，Ｄ２）＝（Ｌ，Ｈ）を出力する。なお、時刻ｔ１４となると、カウント値ＣＮＴ１，ＣＮＴ２はリセットされるため、前述した時刻ｔ１１以降と同様の動作が繰り返される。

さらに、ファンモータ１５の実際の回転速度が、所定範囲の上限の回転速度Ｒ２よりも速い場合、すなわち、ＦＧ信号Ｖｆｇの周期が期間Ｔ２より短い場合の判定回路２０の動作について図５を参照しつつ説明する。

時刻ｔ２０にＦＧ信号ＶｆｇがＨレベルとなると、Ｈレベルのパルス信号Ｖｐ１が出力される。そして、時刻ｔ２０から遅延時間だけ経過した時刻ｔ２１となると、Ｈレベルのパルス信号Ｖｐ２が出力されるため、カウント値ＣＮＴ１，ＣＮＴ２はリセットされる。そして、時刻ｔ２０から、ＦＧ信号Ｖｆｇの１周期後の時刻ｔ２２となると、Ｈレベルのパルス信号Ｖｐ１が出力されるため、データＤ１はＬレベルとなり、データＤ２はＬレベルとなる。つまり、判定回路２０は、データ（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）を出力する。

このように、判定回路２０は、実際の回転速度が回転速度Ｒ１より遅い場合、データ（Ｄ１，Ｄ２）＝（Ｈ，Ｈ）を出力し、実際の回転速度が回転速度Ｒ２より速い場合、データ（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）を出力する。さらに、判定回路２０は、実際の回転速度が所定範囲内にある場合、データ（Ｄ１，Ｄ２）＝（Ｌ，Ｈ）を出力する。

設定レジスタ２１（記憶回路）には、分周回路２２の分周比を設定するための設定データが格納される。なお、設定データは、クロック信号ＣＬＫ２に同期してマイコン等から入力される。また、設定データ、クロック信号ＣＬＫ２の夫々は、端子Ｃ，Ｄを介して入力される。

分周回路２２（クロック信号生成回路）は、ＦＧ信号Ｖｆｇを設定データに基づく分周比で分周してクロック信号ＣＬＫ３として出力するプログラマブル分周回路である。

アップダウンカウンタ２３は、実際の回転速度が回転速度Ｒ１よりも遅いと判定されると、クロック信号ＣＬＫ３の立ち上がりに同期してカウント値ＣＮＴ３を１ずつ増加させる。つまり、アップダウンカウンタ２３は、判定回路２０からデータ（Ｄ１，Ｄ２）＝（Ｈ，Ｈ）が出力されると、アップカウンタとして動作する。

一方、アップダウンカウンタ２３は、実際の回転速度が回転速度Ｒ２よりも速いと判定されると、クロック信号ＣＬＫ３の立ち上がりに同期してカウント値ＣＮＴ３を１ずつ低下させる。つまり、アップダウンカウンタ２３は、判定回路２０からデータ（Ｄ１，Ｄ２）＝（Ｌ，Ｌ）が出力されると、ダウンカウンタとして動作する。

そして、アップダウンカウンタ２３は、実際の回転速度が所定範囲内にあると判定され、判定回路２０からデータ（Ｄ１，Ｄ２）＝（Ｌ，Ｈ）が出力されると、カウント値ＣＮＴ３を保持する。なお、アップダウンカウンタ２３のカウント値ＣＮＴ３は、例えば“０”〜“１００”（１０進数）の間で変化する。

ＰＷＭ信号出力回路２４は、アップダウンカウンタ２３のカウント値ＣＮＴ３に応じて、例えばＨレベル（一方の論理レベル）のデューティ比が変化するＰＷＭ信号Ｖｐｗｍを生成する。例えば、アップダウンカウンタ２３のカウント値が“１”だけ増加すると、ＰＷＭ信号出力回路２４は、ＰＷＭ信号Ｖｐｗｍ（駆動信号）のデューティ比を１％増加させる。なお、ＰＷＭ信号出力回路２４は、例えば、デジタルデータであるカウント値ＣＮＴ３をアナログの電圧に変換するＤＡコンバータ（不図示）と、ＤＡコンバータの出力電圧と所定周期の三角波とを比較するコンパレータ（不図示）等を含んで構成される。また、アップダウンカウンタ２３及びＰＷＭ信号出力回路２４は、駆動信号出力回路に相当する。

駆動回路２５は、ＰＷＭ信号ＶｐｗｍのＨレベルのデューティ比の増加に応じて、端子Ｅ，Ｆの間に接続されたファンモータ１５の回転速度が速くなるよう、ファンモータ１５を駆動する。なお、駆動回路２５は、例えばＨブリッジ回路であり、電源回路（不図示）からの電源が供給される。

＜＜モータ速度制御ＩＣ１０の動作＞＞
ここで、モータ速度制御ＩＣ１０がファンモータ１５を駆動する際の動作の一例について図６を参照しつつ説明する。なお、設定レジスタ２１には、分周比が、例えば“４”となるような設定データが格納されていることとする。また、駆動回路２５に電源を供給する電源回路（不図示）は、駆動回路２５以外の回路（不図示）にも電源を供給することとする。

時刻ｔ５０において、例えば電源回路の負荷が重負荷となり、駆動回路２５に印加される電源電圧が低下すると、ファンモータ１５の実際の回転速度は回転速度Ｒ１より遅くなる。そして、時刻ｔ５１に実際の回転速度が回転速度Ｒ１より遅いことが判定されると、アップダウンカウンタ２３は、アップカウンタとしての動作を開始する。したがって、時刻ｔ５１以降、アップダウンカウンタ２３のカウント値ＣＮＴ３はＦＧ信号Ｖｆｇの４周期ごとに１ずつ増加するため、ファンモータ１５の回転速度は徐々に増加する。そして、時刻５２に、判定回路２０が、ファンモータ１５の実際の回転速度が所定範囲内に入っていることを判定すると、カウント値ＣＮＴ３の変化は停止される。

また、時刻ｔ５３において、例えば電源回路の負荷が軽負荷となり、駆動回路２５に印加される電源電圧が上昇すると、ファンモータ１５の実際の回転速度は回転速度Ｒ２より速くなる。そして、時刻ｔ５４に実際の回転速度が回転速度Ｒ２より速いことが判定されると、アップダウンカウンタ２３は、ダウンカウンタとしての動作を開始する。したがって、時刻ｔ５４以降、カウント値ＣＮＴ３はＦＧ信号Ｖｆｇの４周期ごとに１ずつ低下するため、ファンモータ１５の回転速度は徐々に低下する。そして、時刻５５に、判定回路２０が、ファンモータ１５の実際の回転速度が所定範囲内に入っていることを判定すると、カウント値ＣＮＴ３の変化は停止される。このように、モータ速度制御ＩＣ１０は、ファンモータ１５の回転速度が所定範囲に入るようファンモータ１５を駆動する。

以上、本実施形態のモータ速度制御ＩＣ１０について説明した。モータ速度制御ＩＣ１０には、モータをフィードバック制御する一般的な回路とは異なり、フィードバックループを安定化させるための積分回路が設けられていない。したがって、積分回路を用いた際に必要となる容量値の大きいコンデンサも不要となるため、外付け部品の点数を削減できる。

また、実際の回転速度が回転速度Ｒ１より遅い場合、ＰＷＭ信号Ｖｐｗｍのデューティ比が増加され、実際の回転速度が回転速度Ｒ２より速い場合、ＰＷＭ信号Ｖｐｗｍのデューティ比が低下される。このため、モータ速度制御ＩＣ１０は、確実にファンモータ１５の回転速度を所定範囲内に入れることができる。

また、アップダウンカウンタ２３は、ファンモータ１５の回転速度が所定範囲に入っている場合、カウント値ＣＮＴ３を変化させる動作していないため、アップダウンカウンタ２３の消費電力を削減することができる。

また、アップダウンカウンタ２３には、クロック信号ＣＬＫ３の代わりに、所定周期のクロック信号を入れることも可能である。しかしながら、ファンモータ１５の回転速度が遅い期間、すなわち、ＦＧ信号Ｖｆｇの周期が所定周期より十分長い期間では、カウント値ＣＮＴ３が大きく変化し、ファンモータ１５の回転速度が急激に変化してしまうことがある。本実施形態では、クロック信号ＣＬＫ３を、ＦＧ信号Ｖｆｇに基づいて生成しているため、ＦＧ信号Ｖｆｇの１周期あたりに変化するカウント値ＣＮＴ３の大きさは一定となる。したがって、モータ速度制御ＩＣ１０は、ファンモータ１５の回転速度が急激に変化することを防ぐことができる。

また、分周回路２２は、設定レジスタ２１に格納された設定データに基づいた分周比でＦＧ信号Ｖｆｇを分周する。設定データは利用者がマイコン等を用いて設定可能であるため、利用者は、ＦＧ信号Ｖｆｇの１周期あたりに変化するカウント値ＣＮＴ３の大きさを自由に設定することができる。つまり、利用者は、ファンモータ１５の回転速度の変化量を自由に設定することができる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、分周回路２２の代わりに、設定データに応じた逓倍比で、ＦＧ信号Ｖｆｇの周波数を逓倍する逓倍回路（クロック信号生成回路）を設けても良い。

また、カウント値ＣＮＴ３は、クロック信号ＣＬＫ３に基づいて変化させず、判定回路２０のデータＤ１，Ｄ２に基づいて変化させても良い。

１０ モータ速度制御ＩＣ
１５ ファンモータ
２０ 判定回路
２１ 設定レジスタ
２２ 分周回路
２３ アップダウンカウンタ
２４ ＰＷＭ信号出力回路
２５ 駆動回路
４０ エッジ検出回路
４１ 遅延回路
４２，４３ カウンタ
４４，４５ ラッチ回路

Claims (5)

1. モータの回転速度に応じた速度信号に基づいて、前記回転速度が設定された第１回転速度より速いか否かを判定する第１判定回路と、
   前記速度信号に基づいて、前記回転速度が前記第１回転速度より高速の設定された第２回転速度より速いか否かを判定する第２判定回路と、
   前記第１及び第２判定回路の判定結果に基づいて、前記回転速度が前記第１回転速度より遅い場合、前記回転速度が速くなり、前記回転速度が前記第２回転速度より速い場合、前記回転速度が遅くなるような駆動信号を、前記モータを駆動する駆動回路に出力する駆動信号出力回路と、
   を備えることを特徴とするモータ速度制御回路。
2. 請求項１に記載のモータ速度制御回路であって、
   前記駆動信号出力回路は、
   前記第１及び第２判定回路の判定結果に基づいて、カウント値を変化させるアップダウンカウンタと、
   前記アップダウンカウンタのカウント値に応じて一方の論理レベルのデューティ比が変化するＰＷＭ信号を前記駆動信号として前記駆動回路に出力するＰＷＭ信号出力回路と、
   を含み、
   前記駆動回路は、
   前記一方の論理レベルのデューティ比の増加に応じて前記回転速度が速くなるよう前記モータを駆動し、
   前記アップダウンカウンタは、
   前記回転速度が前記第１回転速度より遅い場合、前記ＰＷＭ信号の前記一方の論理レベルのデューティ比が増加するよう前記カウント値を変化させ、前記回転速度が前記第２回転速度より速い場合、前記ＰＷＭ信号の前記一方の論理レベルのデューティ比が低下するよう前記カウント値を変化させること、
   を特徴とするモータ速度制御回路。
3. 請求項２に記載のモータ速度制御回路であって、
   前記アップダウンカウンタは、
   前記回転速度が前記第１回転速度より速く、前記回転速度が前記第２回転速度より遅い場合、前記カウント値を保持すること、
   を特徴とするモータ速度制御回路。
4. 請求項２または請求項３に記載のモータ速度制御回路であって、
   前記速度信号に基づいて、前記速度信号の周波数に応じた周波数のクロック信号を生成するクロック信号生成回路を更に備え、
   前記アップダウンカウンタは、
   前記回転速度が前記第１回転速度より遅い場合、前記ＰＷＭ信号の前記一方の論理レベルのデューティ比が増加するよう前記クロック信号に同期して前記カウント値を変化させ、前記回転速度が前記第２回転速度より速い場合、前記ＰＷＭ信号の前記一方の論理レベルのデューティ比が低下するよう前記クロック信号に同期して前記カウント値を変化させること、
   を特徴とするモータ速度制御回路。
5. 請求項４に記載のモータ速度制御回路であって、
   前記速度信号を分周する際の分周比を設定するための設定データが格納される記憶回路を更に備え、
   前記クロック信号生成回路は、
   前記記憶回路に格納された前記設定データに基づく分周比で前記速度信号を分周して出力する分周回路であること、
   を特徴とするモータ速度制御回路。

Images