JP2006215618A - クロック発生回路 - Google Patents
クロック発生回路 Download PDFInfo
- Publication number
- JP2006215618A JP2006215618A JP2005024971A JP2005024971A JP2006215618A JP 2006215618 A JP2006215618 A JP 2006215618A JP 2005024971 A JP2005024971 A JP 2005024971A JP 2005024971 A JP2005024971 A JP 2005024971A JP 2006215618 A JP2006215618 A JP 2006215618A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- reference clock
- clock
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、その構成が簡易であるクロック発生回路の提供。
【解決手段】カウンタ回路14は、基準クロック発生回路11からの基準クロックSCLKの1周期内において、リングオシレータ13からのパルスRCLKをカウントする。ここで、このパルスRCLKの周波数は、電源3の電圧値を反映させたものとなり、そのカウント値もそれを反映させたものとなる。分周制御回路15は、カウンタ回路14のカウント値に従って、クロック分周回路12の分周比を設定する。クロック分周回路12は、その設定された分周比に応じて、基準クロック発生回路11からの基準クロックSCLKを分周させて、その周波数を低下させる。
【選択図】 図1
【解決手段】カウンタ回路14は、基準クロック発生回路11からの基準クロックSCLKの1周期内において、リングオシレータ13からのパルスRCLKをカウントする。ここで、このパルスRCLKの周波数は、電源3の電圧値を反映させたものとなり、そのカウント値もそれを反映させたものとなる。分周制御回路15は、カウンタ回路14のカウント値に従って、クロック分周回路12の分周比を設定する。クロック分周回路12は、その設定された分周比に応じて、基準クロック発生回路11からの基準クロックSCLKを分周させて、その周波数を低下させる。
【選択図】 図1
Description
本発明は、クロックに同期して動作する同期回路などに供給するクロックを発生するクロック発生回路に関するものである。
従来、クロック発生回路や同期回路などを含む各種の電子機器(集積回路)において、電源として電池(バッテリを含む)を使用する場合には、その電池の電圧をモニタし、電子機器の動作が保証できない場合には、その動作を停止させるようにしていた。
そして、従来は、電子機器の動作限界に対して使用環境温度や電圧のマージンを確保して電池の電圧をモニタするため、実際には、電池の容量を使い切る前に電子機器の動作を停止させていた。
そして、従来は、電子機器の動作限界に対して使用環境温度や電圧のマージンを確保して電池の電圧をモニタするため、実際には、電池の容量を使い切る前に電子機器の動作を停止させていた。
しかし、電池電圧が低下してきた場合でも、その電子機器の動作をできるだけ停止させずに維持できるようにすることが望まれ、これに対応できる簡易な構成からなるクロック発生回路の出現が望まれる。
ところで、携帯型情報機器の電力制御技術として、非特許文献1に示すものが知られている。
ところで、携帯型情報機器の電力制御技術として、非特許文献1に示すものが知られている。
この電力制御技術では、周波数制御回路が、論理回路の動作頻度をモニタしそのモニタの結果に応じて、クロック発生回路に対して動作周波数を上昇/低下させる指示を行うようになっている。また、電圧制御回路は、クロック発生回路の動作周波数に対応する動作電圧を、DC−DCコンバータ制御回路に出力し、これにより電源電圧が制御できるようになっている。
しかし、非特許文献1に記載の電力制御技術では、電池電圧が低下してきた場合には、電子機器の動作維持に対応できず、クロック発生回路もそのようなことを実現することができない。
日経エレクトロニクス2004年3月1日号の28ページの記事
日経エレクトロニクス2004年3月1日号の28ページの記事
本発明の目的は、上記の点に鑑み、同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、そのための構成が簡易であるクロック発生回路を提供することにある。
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第1の発明は、基準クロックを発生する基準クロック発生回路と、所定の周波数の信号を発生するとともに、その周波数が回路の動作条件に依存して変化する発振回路と、前記発振回路の発生する信号の周波数を計測し、その計測値に従って前記基準クロック発生回路から生成して同期回路で使用するクロックの周波数を低下させる制御回路と、を備えている。
すなわち、第1の発明は、基準クロックを発生する基準クロック発生回路と、所定の周波数の信号を発生するとともに、その周波数が回路の動作条件に依存して変化する発振回路と、前記発振回路の発生する信号の周波数を計測し、その計測値に従って前記基準クロック発生回路から生成して同期回路で使用するクロックの周波数を低下させる制御回路と、を備えている。
第2の発明は、第1の発明において、前記発振回路は、前記基準クロック発生回路の発生する基準クロックよりも周波数の高いパルスを発生するリングオシレータからなる。
第3の発明は、第2の発明において、前記制御回路は、前記基準クロック発生回路が発生する基準クロックの所定周期内において、前記リングオシレータが発生するパルスの個数をカウントするカウンタ回路と、前記基準クロック発生回路の発生する基準クロック信号の周波数を、設定される分周比に従って変換するクロック分周回路と、前記カウンタ回路のカウント値に従って、前記クロック分周回路の分周比を設定する分周制御回路と、からなる。
第3の発明は、第2の発明において、前記制御回路は、前記基準クロック発生回路が発生する基準クロックの所定周期内において、前記リングオシレータが発生するパルスの個数をカウントするカウンタ回路と、前記基準クロック発生回路の発生する基準クロック信号の周波数を、設定される分周比に従って変換するクロック分周回路と、前記カウンタ回路のカウント値に従って、前記クロック分周回路の分周比を設定する分周制御回路と、からなる。
第4の発明は、第3の発明において、前記制御回路は、前記カウンタ回路のカウント値を所定値と比較し、前記カウント値が所定値を下回る場合に、前記基準クロック発生回路または前記クロック分周回路の動作を停止させる停止信号を出力する判定回路を、含んでいる。
このような構成からなる本発明によれば、同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、そのための構成が簡易である。
このような構成からなる本発明によれば、同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、そのための構成が簡易である。
以下、本発明の実施形態について、図面を参照して説明する。
図1は、本発明のクロック発生回路の実施形態を含む電子機器(集積回路)の構成を示すブロック図である。
この電子機器は、図1に示すように、実施形態に係る基準クロック発生回路1と、このクロック発生回路1の発生するクロックによって同期動作するクロック同期回路2とを少なくとも備え、これらは電池(2次電池を含む)からなる電源3により駆動されるようになっている。
図1は、本発明のクロック発生回路の実施形態を含む電子機器(集積回路)の構成を示すブロック図である。
この電子機器は、図1に示すように、実施形態に係る基準クロック発生回路1と、このクロック発生回路1の発生するクロックによって同期動作するクロック同期回路2とを少なくとも備え、これらは電池(2次電池を含む)からなる電源3により駆動されるようになっている。
クロック発生回路1は、基準クロック発生回路11と、クロック分周回路12と、リングオシレータ13と、カウンタ回路14と、分周制御回路15と、判定回路16と、を備えている。
基準クロック発生回路11は、基準クロックSCLKを発生する回路であり、その発生した基準クロックSCLKはクロック分周回路12とカウンタ回路14にそれぞれ供給されるようになっている。
基準クロック発生回路11は、基準クロックSCLKを発生する回路であり、その発生した基準クロックSCLKはクロック分周回路12とカウンタ回路14にそれぞれ供給されるようになっている。
クロック分周回路12は、基準クロック発生回路11が発生する基準クロックSCLKの周波数を、分周制御回路15で設定される分周比に変換したクロックCLKを生成する回路であり、その生成されたクロックCLKはクロック同期回路2に供給されるようになっている。
リングオシレータ13は、基準クロック発生回路11の発生する基準クロックSCLKよりも周波数の高いパルスRCLKを発生する発振回路であり、その発生したパルスRCLKはカウンタ回路14に供給されるようになっている。
リングオシレータ13は、基準クロック発生回路11の発生する基準クロックSCLKよりも周波数の高いパルスRCLKを発生する発振回路であり、その発生したパルスRCLKはカウンタ回路14に供給されるようになっている。
ここで、リングオシレータ13は、その発生するパルスRCLKの周波数が使用中の環境温度や電源3の電圧、および製造プロセスに起因する素子遅延のバラツキなどの動作条件に依存する性質がある。
カウンタ回路14は、基準クロック発生回路11が発生する基準クロックSCLKの所定周期である一周期内において、リングオシレータ13が発生するパルスRCLKの個数をカウントする回路であり、そのカウント値(計数値)COUNTは分周制御回路15と判定回路16とにそれぞれ供給されるようになっている。
カウンタ回路14は、基準クロック発生回路11が発生する基準クロックSCLKの所定周期である一周期内において、リングオシレータ13が発生するパルスRCLKの個数をカウントする回路であり、そのカウント値(計数値)COUNTは分周制御回路15と判定回路16とにそれぞれ供給されるようになっている。
分周制御回路15は、カウンタ回路14のカウント値に従って、クロック分周回路12の分周比を設定する回路であり、その分周比をクロック分周回路12に供給するようになっている。
判定回路16は、カウンタ回路14のカウント値を所定値である判定値を比較し、カウント値が判定値を下回った場合に、停止信号を出力するものである。
判定回路16は、カウンタ回路14のカウント値を所定値である判定値を比較し、カウント値が判定値を下回った場合に、停止信号を出力するものである。
ここで、その停止信号は、例えば基準クロック発生回路11またはクロック分周回路12の動作を停止するために使用される。従って、基準クロック発生回路11またはクロック分周回路12は、その停止信号に基づいてその動作が停止できるようになっている。
また、停止信号は、表示器(図示せず)を点滅させて電池またはバッテリの交換をユーザに知らせるために使用される。
また、停止信号は、表示器(図示せず)を点滅させて電池またはバッテリの交換をユーザに知らせるために使用される。
クロック同期回路2は、クロック分周回路12から供給されるクロックCLKに同期して動作する回路であり、例えばフリップフロップやカウンタなどからなる。
次に、このような構成からなる第1実施形態の動作例について、図1および図2を参照して説明する。
基準クロック発生回路11が発生する基準クロックSCLKの一例を示すと、図2(A)に示すようになる。また、リングオシレータ13の発生するパルスRCLKの一例を示すと、図2(B)に示すようになる。
次に、このような構成からなる第1実施形態の動作例について、図1および図2を参照して説明する。
基準クロック発生回路11が発生する基準クロックSCLKの一例を示すと、図2(A)に示すようになる。また、リングオシレータ13の発生するパルスRCLKの一例を示すと、図2(B)に示すようになる。
図2に示すように時刻t1において、基準クロックSCLKが立ち上がると、カウンタ回路14は、リセットされて入力されるパルスRCLKの計数動作を開始し、そのカウント値COUNTは図2(C)に示すように増加していく。時刻t2において、次の基準クロックSCLKが立ち上がると、カウンタ回路14はリセットされてパルスRCLKの計数動作を再び開始する。
分周制御回路15は、時刻t2においてカウンタ回路14がリセットされると、リセットされる直前のカウント値「n」に従い、クロック分周回路12の分周比を設定する。
ここで、基準クロック発生回路11が発生する基準クロックSCLKは、電源3の電圧VCCに依存せず、電圧VCCが低下してもその周波数は一定となり、その一周期(時刻t1〜t2の期間)も一定となる。これに対して、リングオシレータ13が発生するパルスRCLKは、電源3の電圧VCCに依存し、電圧VCCが低下するとその周波数が低くなるという性質がある。
ここで、基準クロック発生回路11が発生する基準クロックSCLKは、電源3の電圧VCCに依存せず、電圧VCCが低下してもその周波数は一定となり、その一周期(時刻t1〜t2の期間)も一定となる。これに対して、リングオシレータ13が発生するパルスRCLKは、電源3の電圧VCCに依存し、電圧VCCが低下するとその周波数が低くなるという性質がある。
このため、カウンタ回路14のカウント値「n」は、その時点の使用時における環境温度や電圧が反映され、これにより電子機器(クロック同期回路)が動作可能なクロックの速度を反映し、それが動作可能な最高周波数に換算できる指標となり得る。
そこで、分周制御回路15は、そのカウント値「n」に従い、クロック分周回路12の分周比を、例えば「1」、「1/2」、「1/4」のうちの何れかに設定する。
そこで、分周制御回路15は、そのカウント値「n」に従い、クロック分周回路12の分周比を、例えば「1」、「1/2」、「1/4」のうちの何れかに設定する。
ここで、カウント値「n」が所定値以上の場合には分周比は「1」に設定し、それが所定値以下の場合には、その程度に応じて分周比を「1/2」、「1/4」に順次設定していく。
分周制御回路15が分周比として「1/2」に設定した場合には、クロック分周回路12からのクロックCLKは図2(D)に示すようになる。
分周制御回路15が分周比として「1/2」に設定した場合には、クロック分周回路12からのクロックCLKは図2(D)に示すようになる。
クロック同期回路2は、その分周されたクロックCLKにより同期動作するが、その動作速度、すなわち動作電源電圧には限界があり、クロックCLKの供給を停止させて電池の交換やバッテリの充電をユーザに知らせる必要がある。
そこで、判定回路16は、カウンタ回路14がリセットされるたびに、そのカウント値「n」を判定値と比較し、その「n」が判定値を下回った場合には停止信号を出力する。この停止信号により、基準クロック発生回路11またはクロック分周回路12はその動作が停止し、かつ、表示器(図示せず)を点滅させて電池またはバッテリの交換をユーザに知らせる。
そこで、判定回路16は、カウンタ回路14がリセットされるたびに、そのカウント値「n」を判定値と比較し、その「n」が判定値を下回った場合には停止信号を出力する。この停止信号により、基準クロック発生回路11またはクロック分周回路12はその動作が停止し、かつ、表示器(図示せず)を点滅させて電池またはバッテリの交換をユーザに知らせる。
以上説明したように、この実施形態によれば、簡易な構成により、使用中に各時点で温度、電圧などの動作条件に応じて基準クロックを分周し、クロックの周波数を低下させていくことができる。
また、この実施形態によれば、同期回路を含む電子機器を電池で使用中に、その電池の電圧の低下に応じてその電子機器の動作周波数を低下させていけるので、電池の容量を無駄なく使用できる。
また、この実施形態によれば、同期回路を含む電子機器を電池で使用中に、その電池の電圧の低下に応じてその電子機器の動作周波数を低下させていけるので、電池の容量を無駄なく使用できる。
さらに、この実施形態によれば、電子機器の使用に伴って電池の電圧が低下すると、その低下に応じてクロックの周波数は低下するが、そのクロックを用いて電子機器の動作を継続できる。
なお、上記の実施形態では、カウンタ回路14で計数させるパルスRCLKを発生する発振回路としてリングオシレータ13を使用するようにした。しかし、その発振回路は、リングオシレータ13のように、発生するパルスRCLKの周波数が使用中の環境温度や電源3の電圧に依存する性質があるものであれば良い。
なお、上記の実施形態では、カウンタ回路14で計数させるパルスRCLKを発生する発振回路としてリングオシレータ13を使用するようにした。しかし、その発振回路は、リングオシレータ13のように、発生するパルスRCLKの周波数が使用中の環境温度や電源3の電圧に依存する性質があるものであれば良い。
また、上記の実施形態では、リングオシレータ13のパルスRCLKを処理するために、カウンタ回路14、分周制御回路15、判定回路16を設けるようにしたが、これらの機能とマイクロコンピュータで置き換え得るようにしても良い。
さらに、上記の実施形態では、カウンタ回路14を常に計測する状態で使用している。この計測を間欠的に行うことにより、リングオシレータ13を停止する構成にしても良い。基準クロックの周期に対して回路の動作条件の変化が微小である場合には、計測を間欠的に行うことが可能である。それにより、本発明の回路の動作電流を削減できる。
さらに、上記の実施形態では、カウンタ回路14を常に計測する状態で使用している。この計測を間欠的に行うことにより、リングオシレータ13を停止する構成にしても良い。基準クロックの周期に対して回路の動作条件の変化が微小である場合には、計測を間欠的に行うことが可能である。それにより、本発明の回路の動作電流を削減できる。
1・・・クロック発生回路、2・・・クロック同期回路、3・・・電源、11・・・基準クロック発生回路、12・・・クロック分周回路、13・・・リングオシレータ、14・・・カウンタ回路、15・・・分周制御回路、16・・・判定回路
Claims (4)
- 基準クロックを発生する基準クロック発生回路と、
所定の周波数の信号を発生するとともに、その周波数が回路の動作条件に依存して変化する発振回路と、
前記発振回路の発生する信号の周波数を計測し、その計測値に従って前記基準クロック発生回路から生成して同期回路で使用するクロックの周波数を低下させる制御回路と、
を備えたことを特徴とするクロック発生回路。 - 前記発振回路は、前記基準クロック発生回路の発生する基準クロックよりも周波数の高いパルスを発生するリングオシレータからなることを特徴とする請求項1に記載のクロック発生回路。
- 前記制御回路は、
前記基準クロック発生回路が発生する基準クロックの所定周期内において、前記リングオシレータが発生するパルスの個数をカウントするカウンタ回路と、
前記基準クロック発生回路の発生する基準クロック信号の周波数を、設定される分周比に従って変換するクロック分周回路と、
前記カウンタ回路のカウント値に従って、前記クロック分周回路の分周比を設定する分周制御回路と、
からなることを特徴とする請求項2に記載のクロック発生回路。 - 前記制御回路は、
前記カウンタ回路のカウント値を所定値と比較し、前記カウント値が所定値を下回る場合に、前記基準クロック発生回路または前記クロック分周回路の動作を停止させる停止信号を出力する判定回路を、含んでいることを特徴とする請求項3に記載のクロック発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024971A JP2006215618A (ja) | 2005-02-01 | 2005-02-01 | クロック発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024971A JP2006215618A (ja) | 2005-02-01 | 2005-02-01 | クロック発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006215618A true JP2006215618A (ja) | 2006-08-17 |
Family
ID=36978833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024971A Withdrawn JP2006215618A (ja) | 2005-02-01 | 2005-02-01 | クロック発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006215618A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008152671A (ja) * | 2006-12-19 | 2008-07-03 | Matsushita Electric Works Ltd | 無線警報装置 |
US7642869B2 (en) | 2006-07-24 | 2010-01-05 | Denso Corporation | Clock generator |
WO2011023030A1 (zh) * | 2009-08-28 | 2011-03-03 | 炬力集成电路设计有限公司 | 集成电路及在集成电路中获得基准时钟的方法 |
-
2005
- 2005-02-01 JP JP2005024971A patent/JP2006215618A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642869B2 (en) | 2006-07-24 | 2010-01-05 | Denso Corporation | Clock generator |
JP2008152671A (ja) * | 2006-12-19 | 2008-07-03 | Matsushita Electric Works Ltd | 無線警報装置 |
WO2011023030A1 (zh) * | 2009-08-28 | 2011-03-03 | 炬力集成电路设计有限公司 | 集成电路及在集成电路中获得基准时钟的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3963492B2 (ja) | 半導体集積回路 | |
US6510400B1 (en) | Temperature control circuit for central processing unit | |
US20130002314A1 (en) | Method and apparatus for low jitter distributed clock calibration | |
CN107852133A (zh) | 响应于电源电压变化提供时钟频率调节的电路和方法 | |
US7012454B2 (en) | Clock shift circuit for gradual frequency change | |
JP2015095860A5 (ja) | ||
TW202029640A (zh) | 二倍頻裝置及方法 | |
JP2006215618A (ja) | クロック発生回路 | |
US8552806B2 (en) | Apparatus for supplying clock and method thereof | |
JP2016158275A (ja) | 発振器をベースとする周波数ロックループ | |
TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
JP2005006471A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
JPH10322174A (ja) | 周波数逓倍回路 | |
JP2007041793A (ja) | クロック供給回路及び方法 | |
TWI505646B (zh) | 倍壓裝置以及其中振盪控制信號產生器 | |
JP2010035302A (ja) | 電源制御回路 | |
WO2011023030A1 (zh) | 集成电路及在集成电路中获得基准时钟的方法 | |
JP2004272447A (ja) | 電源回路 | |
JP2009303434A (ja) | モータ制御装置 | |
CN103036561B (zh) | 时脉供应装置及其方法 | |
JP2004062727A (ja) | Ic用電源制御装置 | |
US8885438B1 (en) | Startup circuit detecting stable system clock | |
US8193840B2 (en) | System timer and a mobile system including the same | |
JP4052235B2 (ja) | 半導体集積装置 | |
JP2012226558A (ja) | 半導体集積回路装置、負荷電流安定化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |