JP2006010848A - 表示ドライバ内蔵マイクロコンピュータ - Google Patents

Abstract

【課題】 さまざまな源振に応じて表示ドライバに適正な表示タイミング信号を供給するマイクロコンピュータ及び電子機器を提供すること。
【解決手段】 第１の基準クロックＣＬＫ３に基づいて第１のクロックＣＬＫ１１を出力する第１のプログラマブルタイマ１００と、命令を実行するプロセッサ４０と、表示パネルを駆動する表示ドライバ８０と、第１のクロックＣＬＫ１１に基づいて、表示タイミング信号ＴＳを生成し、表示ドライバ８０に表示タイミング信号ＴＳを出力する表示タイミング信号生成回路７０と、を含み、第１のプログラマブルタイマ１００は、第１の周波数設定用カウント値ＣＮＴ１をロードし、第１の基準クロックＣＬＫ３に基づいて第１の周波数設定用カウント値ＣＮＴ１のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号ＵＤＦ又はオーバーフロー信号を生成し、生成されたアンダーフロー信号ＵＤＦ又はオーバーフロー信号に基づいて、第１のクロックＣＬＫ１１を生成する。
【選択図】 図１

Description

本発明は、マイクロコンピュータ及び電子機器に関する。

表示パネルを駆動する集積回路において、この集積回路に入力される基準クロックに基づいて表示ドライバに表示タイミング信号を供給する集積回路が知られている（特許文献１参照）。この集積回路では、集積回路に入力される基準クロックから分周回路によって表示タイミング信号が出力される。ところが、使用される基準クロックが所望の周波数でない場合、適正な表示タイミング信号が出力できず、表示パネルの表示品質低下を引き起こしていた。
特開平１０−９７２２５号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、さまざまな源振に応じて表示ドライバに適正な表示タイミング信号を供給するマイクロコンピュータ及び電子機器を提供することにある。

本発明は、表示ドライバを内蔵するマイクロコンピュータであって、第１の基準クロックに基づいて第１のクロックを出力する第１のプログラマブルタイマと、命令を実行するプロセッサと、表示パネルを駆動する表示ドライバと、前記第１のクロックに基づいて、表示タイミング信号を生成し、前記表示ドライバに前記表示タイミング信号を出力する表示タイミング信号生成回路と、を含み、前記第１のプログラマブルタイマは、第１の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第１の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第１のクロックを生成するするマイクロコンピュータに関係する。

本発明によれば、第１の周波数設定用カウント値を調整することで第１のクロックを任意の周波数に設定することができるので、第１の基準クロックの周波数が変更されても表示ドライバに適切なクロックを供給できる。また、安定した第１のクロックを表示タイミング信号生成回路に出力することができるので、表示パネルの表示品質を高めることができる。

また、本発明は、第１の基準クロック生成回路を含み、前記第１の基準クロック生成回路は、第１の発振回路の出力信号を分周する第１の分周回路を含み、前記第１の分周回路によって分周された信号を前記第１の基準クロックとして前記第１のプログラマブルタイマに出力するようにしてもよい。

これにより、第１の発振回路の出力信号の周波数が高い場合でも、第１の発振回路の出力信号の周波数を第１のプログラマブルタイマに適した周波数に調節することができる。

また、本発明は、前記第１の基準クロックと、前記第１のクロックとを受ける第１のクロックセレクタを含み、前記第１のクロックセレクタは、前記第１の基準クロックまたは前記第１のクロックのいずれか一方を選択し、選択されたクロックを前記表示タイミング信号生成回路に出力するようにしてもよい。

これにより、表示タイミング信号生成回路は、第１のクロックまたは第１の基準クロックのいずれかに基づいて表示タイミング信号を生成することができる。

また、本発明は、第１のクロック周波数設定用レジスタをさらに含み、前記第１のクロック周波数設定用レジスタには、前記第１の周波数設定用カウント値が格納されるようにしてもよい。

これにより、第１の周波数設定用カウント値をソフトウェア制御にて調整することができる。

また、本発明は、前記第１の基準クロックに基づいて第２のクロックを出力する第２のプログラマブルタイマと、基準電圧を発生する基準電圧発生回路と、前記基準電圧発生回路の発生電圧を昇圧して前記表示ドライバに電源を供給する液晶電源回路と、をさらに含み、前記第２のプログラマブルタイマは、第２の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第２の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第２のクロックを生成し、前記液晶電源回路は、前記第２のプログラマブルタイマが発生する前記第２のクロックに基づいて前記基準電圧発生回路の発生電圧を昇圧して表示ドライバ用電圧を前記表示ドライバに供給するようにしてもよい。

本発明によれば、第２の周波数設定用カウント値を調整することで第２のクロックを任意の周波数に設定することができるので、第１の基準クロックの周波数が変更されても液晶電源回路に適切なクロックを供給できる。また、安定した第２のクロックを液晶電源回路に出力することができるので、表示パネルの表示品質を高めることができる。

また、本発明は、前記第１の基準クロックと、前記第２のクロックとを受ける第２のクロックセレクタを含み、前記第２のクロックセレクタは、前記第１の基準クロックまたは前記第２のクロックのいずれか一方を選択し、選択されたクロックを前記液晶電源回路に出力するようにしてもよい。

これにより、液晶電源回路は、第２のクロックまたは第１の基準クロックのいずれかに基づいて表示ドライバに電源を供給することができる。

また、本発明は、第２のクロック周波数設定用レジスタをさらに含み、前記第２のクロック周波数設定用レジスタには、前記第２の周波数設定用カウント値が格納されるようにしてもよい。

これにより、第２の周波数設定用カウント値をソフトウェア制御にて調整することができる。

また、本発明は、前記第１の基準クロックに基づいて第３のクロックを出力する第２のプログラマブルタイマと、データ転送制御回路と、をさらに含み、前記第３のプログラマブルタイマは、第３の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第３の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第３のクロックを生成し、前記データ転送制御回路は、前記第３のプログラマブルタイマが発生する前記第３のクロックに基づいてデータ転送を制御するようにしてもよい。

本発明によれば、第３の周波数設定用カウント値を調整することで第３のクロックを任意の周波数に設定することができるので、第１の基準クロックの周波数が変更されてもデータ転送制御回路に適切なクロックを供給できる。また、安定した第３のクロックをデータ転送制御回路に出力することができるので、外部機器と安定したデータ通信ができる。

また、本発明は、前記第１の基準クロックと、前記第３のクロックとを受ける第３のクロックセレクタを含み、前記第３のクロックセレクタは、前記第１の基準クロック及び前記第３のクロックのいずれか一方を選択し、選択されたクロックを前記データ転送制御回路に供給するようにしてもよい。

これにより、データ転送制御回路は、第３のクロックまたは第１の基準クロックのいずれかに基づいてデータ転送制御を行うことができる。

また、本発明は、第３のクロック周波数設定用レジスタをさらに含み、前記第３のクロック周波数設定用レジスタには、前記第３の周波数設定用カウント値が格納されるようにしてもよい。

これにより、第３の周波数設定用カウント値をソフトウェア制御にて調整することができる。

本発明は、表示ドライバを内蔵するマイクロコンピュータであって、第１の基準クロックまたは前記第１の基準クロックよりも周波数が高い周波数が第２の基準クロックに基づいて第１のクロックを出力する第１のプログラマブルタイマと、命令を実行するプロセッサと、表示パネルを駆動する表示ドライバと、前記第１のクロックに基づいて、表示タイミング信号を生成し、前記表示ドライバに前記表示タイミング信号を出力する表示タイミング信号生成回路と、を含み、前記第１のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくとも一方を選択し、第１の周波数設定用カウント値をロードし、選択されたクロックに基づいて前記第１の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第１のクロックを生成するマイクロコンピュータに関係する。

本発明によれば、第１の周波数設定用カウント値を調整することで第１のクロックを任意の周波数に設定することができるので、第１の基準クロックまたは第２の基準クロックの周波数が変更されても表示ドライバに適切なクロックを供給できる。また、安定した第１のクロックを表示タイミング信号生成回路に出力することができるので、表示パネルの表示品質を高めることができる。

また、本発明は、前記第１の基準クロックまたは前記第２の基準クロックに基づいて第２のクロックを出力する第２のプログラマブルタイマと、基準電圧発生回路と、前記基準電圧発生回路の発生電圧を昇圧して前記表示ドライバに電源を供給する液晶電源回路と、をさらに含み、前記第２のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくともいずれかの一方を選択し、第２の周波数設定用カウント値をロードし、選択されたクロックに基づいて前記第２の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第２のクロックを生成し、前記液晶電源回路は、前記第２のプログラマブルタイマが発生する前記第２のクロックに基づいて前記基準電圧発生回路の発生電圧を昇圧して表示ドライバ用電源を前記表示ドライバに供給するようにしてもよい。

本発明によれば、第２の周波数設定用カウント値を調整することで第２のクロックを任意の周波数に設定することができるので、第１の基準クロックまたは第２の基準クロックの周波数が変更されても液晶電源回路に適切なクロックを供給できる。また、安定した第２のクロックを液晶電源回路に出力することができるので、表示パネルの表示品質を高めることができる。

また、本発明は、前記第１の基準クロックまたは前記第２の基準クロックに基づいて第３のクロックを出力する第３のプログラマブルタイマと、データ転送制御回路と、をさらに含み、前記第３のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくともいずれかの一方を選択し、第３の周波数設定用カウント値をロードし、選択されたクロックに基づいて前記第３の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第３のクロックを生成し、前記データ転送制御回路は、前記第３のプログラマブルタイマが発生する前記第３のクロックに基づいてデータ転送を制御するようにしてもよい。

本発明によれば、第３の周波数設定用カウント値を調整することで第３のクロックを任意の周波数に設定することができるので、第１の基準クロックまたは第２の基準クロックの周波数が変更されてもデータ転送制御回路に適切なクロックを供給できる。また、安定した第３のクロックをデータ転送制御回路に出力することができるので、外部機器と安定したデータ通信ができる。

また、本発明は、前記第３の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むようにしてもよい。

これにより、適切に設定された第３の周波数設定用カウント値を不揮発性メモリに格納することができるので、ユーザーによる第３の周波数設定用カウント値の調整が省略でき、製造コスト削減が可能である。また、部品のばらつき等によって、第３のクロックが所望の周波数でない場合、第３の周波数設定用カウント値を微調整することで第３のクロックを所望の周波数に調整し、微調整された第３の周波数設定用カウント値を不揮発性メモリに格納することができる。これにより、マイクロコンピュータの製造の歩留まりを緩和できる。

また、本発明は、前記第２の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むようにしてもよい。

これにより、適切に設定された第２の周波数設定用カウント値を不揮発性メモリに格納することができるので、ユーザーによる第２の周波数設定用カウント値の調整が省略でき、製造コスト削減が可能である。また、部品のばらつき等によって、第２のクロックが所望の周波数でない場合、第３の周波数設定用カウント値を微調整することで第２のクロックを所望の周波数に調整し、微調整された第２の周波数設定用カウント値を不揮発性メモリに格納することができる。これにより、マイクロコンピュータの製造の歩留まりを緩和できる。

また、本発明は、前記第１の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むようにしてもよい。

これにより、適切に設定された第１の周波数設定用カウント値を不揮発性メモリに格納することができるので、ユーザーによる第１の周波数設定用カウント値の調整が省略でき、製造コスト削減が可能である。また、部品のばらつき等によって、第１のクロックが所望の周波数でない場合、第１の周波数設定用カウント値を微調整することで第１のクロックを所望の周波数に調整し、微調整された第１の周波数設定用カウント値を不揮発性メモリに格納することができる。これにより、マイクロコンピュータの製造の歩留まりを緩和できる。

また、本発明では、前記プロセッサは、温度センサから取得された検出結果に基づいて、前記第１の周波数設定用カウント値を設定するようにしてもよい。

これにより、周囲の温度変化によって源振の周波数が変化した場合、源振の周波数の変化に応じて、第１のクロックの周波数を調整することができるので、周囲の温度変化に対しても表示パネルの表示品質を維持することができる。

また、本発明では、前記プロセッサは、温度センサから取得された検出結果に基づいて、前記第２の周波数設定用カウント値を設定するようにしてもよい。

これにより、周囲の温度に応じて、表示ドライバに供給される電源を調整することができるので、表示ドライバは表示パネルの温度特性に適した電圧で表示パネルを駆動することができる。また、周囲の温度変化に対応して、表示パネルの表示品質を維持することができる。

本発明は、上記のいずれかに記載のマイクロコンピュータと、表示パネルとを含む電子機器に関係する。

以下、本発明の一実施形態について、図面を参照して説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１．マイクロコンピュータ
１．１ 構成
図１は、本実施形態のマイクロコンピュータの構成を示すブロック図である。マイクロコンピュータ４００は、第１の基準クロックを出力する第１の発振回路１２、第１の分周回路１４、第２の基準クロックを出力する第２の発振回路２２、第２の分周回路２４、クロックセレクタ３０、ＣＰＵ（広義には命令を実行するプロセッサ）４０を含む。また、マイクロコンピュータ４００は、液晶電源回路５０、基準電圧発生回路６０、表示タイミング信号生成回路７０、表示ドライバ８０、データ転送制御回路９０、データ転送制御回路９０の制御に基づいてデータ転送を行うためのインターフェース回路９５を含む。さらに、マイクロコンピュータ４００は、第１のプログラマブルタイマ１００、第２のプログラマブルタイマ２００、第３のプログラマブルタイマ３００、第１のクロックセレクタ１１０、第２のクロックセレクタ２１０、第３のクロックセレクタ３１０を含む。

本実施形態のマイクロコンピュータ４００は、図１の構成に限定されず、例えば第１の基準クロック生成回路１０、第２の発振回路２２、第２の分周回路２４、クロックセレクタ３０を省略する構成でもよい。また、マイクロコンピュータ４００は、図１の構成の一部を省略することができ、例えば、第２、第３のプログラマブルタイマ２００、３００を省略する構成や、データ転送制御回路９０を省略する構成でもよい。以下の図において同符号のものは同様の意味を表す。

本実施形態では、第１の発振回路１２は、低周波数のクロックＣＬＫ１（広義には第１の基準クロック）を出力する。クロックＣＬＫ１（例えば３２ｋＨｚ）は、第１の分周回路１４とクロックセレクタ３０に出力される。

第２の発振回路２２は、高周波数のクロックＣＬＫ２（広義には第２の基準クロック）を出力する。クロックＣＬＫ２（例えば８ＭＨｚ）は、第２の発振回路２２とクロックセレクタ３０に出力される。

クロックセレクタ３０は、ＣＰＵ４０に供給するクロックをクロックＣＬＫ１、ＣＬＫ２のいずれかから選択する。クロックセレクタ３０は、例えばＣＰＵ４０の命令に応じてクロックＣＬＫ１、ＣＬＫ２のいずれかを選択する。

第１の分周回路１４は、入力されたクロックＣＬＫ１を例えば１／２に分周して、クロックＣＬＫ３（広義には第１の基準クロック）として第１〜第３のクロックセレクタ１１０、２１０、３１０及び第１〜第３のプログラマブルタイマ１００、２００、３００に出力する。

第２の分周回路２４は、入力されたクロックＣＬＫ２を例えば１／２５６に分周して、クロックＣＬＫ４（広義には第２の基準クロック）として第１〜第３のプログラマブルタイマ１００、２００、３００に出力する。

各プログラマブルタイマ１００、２００、３００は、クロックＣＬＫ３、ＣＬＫ４のいずれかに基づいてクロックを各クロックセレクタ１１０、２１０、３１０に出力する。具体的には、第１のプログラマブルタイマ１００は、クロックＣＬＫ３、ＣＬＫ４のいずれかに基づいて第１のクロックを第１のクロックセレクタ１１０に出力する。第２のプログラマブルタイマ２００は、クロックＣＬＫ３、ＣＬＫ４のいずれかに基づいて第２のクロックを第２のクロックセレクタ２１０に出力する。第３のプログラマブルタイマ３００は、クロックＣＬＫ３、ＣＬＫ４のいずれかに基づいて第３のクロックを第３のクロックセレクタ３１０に出力する。

各クロックセレクタ１１０、２１０、３１０は、ＣＰＵ４０の命令、初期設定等に応じて入力されたクロックを選択する。具体的には、第１のクロックセレクタ１１０は、クロックＣＬＫ３、第１のクロックＣＬＫ１１のいずれかを、表示タイミング信号生成回路７０に選択出力する。第２のクロックセレクタ２１０は、クロックＣＬＫ３、第２のクロックＣＬＫ２１のいずれかを、液晶電源回路５０に選択出力する。第３のクロックセレクタ３１０は、クロックＣＬＫ３、第３のクロックＣＬＫ３１のいずれかを、データ転送制御回路９０に選択出力する。

表示タイミング信号生成回路７０は、第１のクロックセレクタ１１０から出力されるクロックに基づいて、表示タイミング信号ＴＳを表示ドライバ８０に供給する。

液晶電源回路５０は、基準電圧発生回路６０から供給される電圧を元に、第２のクロックセレクタ２１０から供給されるクロックに基づいて表示ドライバ８０の駆動に適した電圧を生成し、表示ドライバ８０に供給する。

１．２ 動作の概要
本実施形態のマイクロコンピュータ４００は、複数（例えば２つ）の源振の一方を用いてＣＰＵ４０を動作させる。例えば、重い処理を実行する場合は、ＣＰＵ４０は、クロックセレクタ３０に対して、高周波数のクロックを発生する第２の発振回路２２のクロックＣＬＫ２を選択させる。特段に処理能力が要求されない場合は、ＣＰＵ４０は、クロックセレクタ３０に対して、低周波数のクロックを発生する第１の発振回路１２のクロックＣＬＫ１を選択させ、第２の発振回路２２を一時的に停止させる。これにより、本実施形態のマイクロコンピュータ４００は、電力の消費を抑えることができる。

例えば、低消費電力のために、第１の発振回路２２が一時停止され、クロックセレクタ３０によってクロックＣＬＫ１が選択されると、ＣＰＵ４０は選択されたクロックＣＬＫ１に基づいて動作する。第１の分周回路１４は、クロックＣＬＫ１に基づいてクロックＣＬＫ３を各プログラマブルタイマ１００、２００、３００と各クロックセレクタ１１０、２１０、３１０に出力する。プログラマブルタイマ１００は、クロックＣＬＫ３に基づいてクロックＣＬＫ１１を第１のクロックセレクタ１１０に出力し、プログラマブルタイマ２００は、クロックＣＬＫ３に基づいてクロックＣＬＫ２１を第２のクロックセレクタ２１０に出力する。また、プログラマブルタイマ３００は、クロックＣＬＫ３に基づいてクロックＣＬＫ３１を第３のクロックセレクタ３１０に出力する。

また、例えばＣＰＵ４０の高速処理が必要な場合は、第１の発振回路２２が動作し、クロックセレクタ３０によってクロックＣＬＫ２が選択されると、ＣＰＵ４０はクロックＣＬＫ２に基づいて動作する。第２の分周回路２４は、クロックＣＬＫ２に基づいてクロックＣＬＫ４を各プログラマブルタイマ１００、２００、３００に出力する。各プログラマブルタイマ１００、２００、３００は、クロックＣＬＫ４に基づいて各クロックＣＬＫ１１、クロックＣＬＫ２１、クロックＣＬＫ３１を各クロックセレクタ１１０、２１０、３１０に出力する。

第１のクロックセレクタ１１０は、クロックＣＬＫ３またはＣＬＫ１１のいずれかを選択して表示タイミング信号生成回路７０に出力する。第２のクロックセレクタ２１０は、クロックＣＬＫ３またはＣＬＫ２１のいずれかを選択して液晶電源回路５０に出力する。第３のクロックセレクタ３１０は、クロックＣＬＫ３またはＣＬＫ３１のいずれかを選択してデータ転送制御回路９０に出力する。

ＣＰＵ４０がクロックＣＬＫ２に基づいて動作している場合に、各プログラマブルタイマ１００、２００、３００は、クロックＣＬＫ３に基づいて各クロックＣＬＫ１１、ＣＬＫ２１、ＣＬＫ３１を出力するようにしてもよい。

本実施形態のマイクロコンピュータ４００は、前述のように低消費電力を実現するために、異なる源振を切り替えて動作する。ＣＰＵ４０は、様々な周波数で動作することができる。

一方、データ転送制御回路９０は、外部の装置との通信を行うための通信規格を満たす必要がある。このため、データ転送制御回路９０に供給されるクロックは所定の周波数である必要がある。

表示タイミング信号生成回路７０は、表示ドライバ８０が駆動する表示パネルに適した表示タイミングを生成するために、所定の周波数が入力される必要がある。表示タイミング信号生成回路７０に所定の周波数とは異なる周波数が入力されると、表示パネルの表示品質が低下してしまう。

液晶電源回路５０は、表示ドライバ８０に適した電圧を供給するために所定の周波数が入力される必要がある。

本実施形態では、第１〜第３のプログラマブルタイマ１００、２００、３００の働きにより、源振が切り替えられても、データ転送制御回路９０、表示タイミング信号生成回路７０、液晶電源回路５０のそれぞれに所定のクロックを供給することができる。

２．プログラマブルタイマ
図２は、第１のプログラマブルタイマ１００のブロック図である。プログラマブルタイマ１００は、クロック選択回路１２０、第１のクロック周波数設定レジスタ１３０、カウンタ１４０、比較器１５０、コンペアデータレジスタ１６０、制御回路１７０を含むがこれに限定されない。例えばクロック選択回路１２０を省略してもよい。

第１のクロック周波数設定レジスタ１３０には、例えば第１の周波数設定用カウント値ＣＮＴ１が格納される。コンペアデータレジスタ１６０には、クロックＣＬＫ１１（広義には第１のクロック）のパルス幅を設定するためのコンペアデータ（広義には、パルス幅設定用カウント値）が格納される。

制御回路１７０は、ＣＰＵ４０の命令に基づいて選択信号Ｓ１をクロック選択回路１２０に出力する。また、制御回路１７０は、カウンタ１４０からアクティブなアンダーフロー信号ＵＤＦを受けると、アクティブなリセット信号ＲＳＴをカウンタ１４０に出力する。カウンタ１４０は、制御回路１７０からアクティブなリセット信号ＲＳＴを受けると、第１のクロック周波数設定レジスタ１３０に格納されている第１の周波数設定用カウント値ＣＮＴ１を読み出す（以下、リロードする、またはロードするとも言う）。また、制御回路１７０はアンダーフロー信号ＵＤＦと、比較器１５０からのコンペアマッチ信号ＣＰＭに基づいてクロックＣＬＫ１１を出力する。

クロック選択回路１２０は、制御回路１７０の選択信号Ｓ１に従ってクロックＣＬＫ３、ＣＬＫ４のいずれかを選択して、カウンタ１４０に出力する。

カウンタ１４０は、クロック選択回路１２０から出力されたクロックのパルスに基づいて、カウント処理を行う。カウント処理は、第１のクロック周波数設定レジスタ１３０からリロードした第１の周波数設定用カウント値ＣＮＴ１を例えばデクリメントしていく処理であるが、インクリメントする処理であってもよい。本実施形態では一例としてデクリメントするカウント処理が示されている。具体的には、カウンタ１４０に入力されたクロックのパルスの立ち下がり（又は立ち上がり）に応じて、カウンタ１４０のダウンカウント値を比較器１５０に出力し、ダウンカウント値をデクリメントする。先にカウンタ１４０のダウンカウント値をデクリメントし、その後デクリメントされたダウンカウント値を比較器１５０に出力する構成でもよい。

比較器１５０は、カウンタ１４０のダウンカウント値と、コンペアデータレジスタ１６０に格納されているコンペアデータとを比較し、両者が同値である場合、アクティブなコンペアマッチ信号ＣＰＭを制御回路１７０に出力する。パルスがカウンタ１４０に入力される毎にダウンカウント値のデクリメント処理が行われ、このデクリメント処理（広義にはカウント処理）によってアンダーフローが発生したときには、カウンタ１４０はアクティブなアンダーフロー信号ＵＤＦを制御回路１７０に出力する。

制御回路１７０は、アクティブなアンダーフロー信号ＵＤＦが入力されるとアクティブなリセット信号ＲＳＴをカウンタ１４０に出力し、カウンタ１４０にカウント値ＣＮＴ１のリロードを実行させる。さらに、制御回路１７０は、制御回路１７０の出力ＯＵＴ１にハイレベルの信号を出力する。また、制御回路１７０は、アクティブなコンペアマッチ信号ＣＰＭが入力されると、制御回路１７０の出力ＯＵＴ１にローレベルの信号を出力する。

このように、アンダーフロー信号ＵＤＦ及びコンペアマッチ信号ＣＰＭによって、制御回路１７０の出力ＯＵＴ１の電位が周期的に制御され、結果として、出力ＯＵＴ１からクロックＣＬＫ１１が出力される。具体的には、アンダーフロー信号ＵＤＦによって、クロックＣＬＫ１１の立ち上がりタイミングが設定され、コンペアマッチ信号ＣＰＭによってクロックＣＬＫ１１の立ち下がりタイミングが設定される。アンダーフロー信号ＵＤＦの出力タイミングは第１のクロック周波数設定レジスタ１３０に格納される第１の周波数設定用カウント値ＣＮＴ１によって決まる。カウント値ＣＮＴ１を大きな値に設定すれば、アンダーフロー信号ＵＤＦの出力周期は長くなり、カウント値ＣＮＴ１を小さな値に設定すれば、アンダーフロー信号ＵＤＦの出力周期は短くなる。

即ち、カウント値ＣＮＴ１が小さな値の場合は、クロックＣＬＫ１１（広義には第１のクロック）の周期が短く（周波数が高く）なり、カウント値ＣＮＴ１が大きな値の場合は、クロックＣＬＫ１１（広義には第１のクロック）の周期が長く（周波数が低く）なる。

また、コンペアマッチ信号ＣＰＭの出力タイミングはコンペアデータレジスタ１６０に格納されるコンペアデータ（パルス幅設定用カウント値）によって決まる。コンペアデータを大きな値に設定すれば、アンダーフロー信号ＵＤＦが出力されてからコンペアマッチ信号ＣＰＭが出力されるまでの時間が長くなり、コンペアデータを小さな値に設定すれば、アンダーフロー信号ＵＤＦが出力されてからコンペアマッチ信号ＣＰＭが出力されるまでの時間は短くなる。

即ち、コンペアデータが小さな値の場合は、クロックＣＬＫ１１（広義には第１のクロック）のパルス幅が短くなり、コンペアデータが大きな値の場合は、クロックＣＬＫ１１（広義には第１のクロック）のパルス幅が長くなる。

図３は、アンダーフロー信号ＵＤＦ、コンペアマッチ信号ＣＰＭ、クロックＣＬＫ１１のタイミング波形図である。図３は、一例として第１のクロック周波数設定レジスタ１３０に格納されるカウント値ＣＮＴ１が“７”であり、コンペアデータレジスタ１６０に格納されるコンペアデータが“６”である場合を示す。図３の入力クロックは、クロックＣＬＫ３、ＣＬＫ４のいずれかである。

例えば、Ａ１で示されるタイミングで、Ａ２に示されるようにアンダーフロー信号ＵＤＦが一時的にローレベル（アクティブ）に設定され、制御回路１７０の出力ＯＵＴ１はハイレベルに設定される。これにより、Ａ３に示されるようにクロックＣＬＫ１１の電位が立ち上がる。また、Ａ１のタイミングで出力されるアクティブなアンダーフロー信号ＵＤＦによって、カウンタ１４０は第１のクロック周波数設定レジスタ１３０からカウント値ＣＮＴ１をリロードし、ダウンカウント値が“７”に設定される。

次の入力クロックのパルスの立ち下がり（Ａ４参照）に応じて、ダウンカウント値は“７”から“６”にデクリメントされる。デクリメントされたダウンカウント値“６”は比較器１５０に出力される。比較器１５０は、コンペアデータ“６”とダウンカウント値“６”との比較結果であるアクティブなコンペアマッチ信号ＣＰＭを、次の入力クロックのパルスの立ち下がり（Ａ５参照）に応じて制御回路１７０に出力する。なお、制御回路１７０に出力されるアクティブなコンペアマッチ信号ＣＰＭは、Ａ６に示されるようにローレベルに設定される。その後、入力クロックのパルスに応じてダウンカウント値はデクリメントされ、ダウンカウント値が“０”に達すると、Ａ７で示されるタイミングでアクティブなアンダーフロー信号ＵＤＦを制御回路１７０に出力する。

クロックＣＬＫ１１の周期は、図３のＢ１に示されるように、カウント値ＣＮＴ１＋１で設定され、クロックＣＬＫ１１のパルス幅はＢ２に示されるように、コンペアデータで設定される。即ち、カウント値ＣＮＴ１及びコンペアデータを調整することで、第１のプログラマブルタイマ１００は、所望のパルス幅及び所望の周波数に設定されたクロック（広義には第１のクロック）を生成することができる。

なお、本実施形態では、第１のプログラマブルタイマ１００が出力するクロックＣＬＫ１１（広義には第１のクロック）は図１の第１のクロックセレクタによって表示タイミング信号生成回路７０に出力される。クロックＣＬＫ１１が表示タイミング信号生成回路７０に適するように、カウント値ＣＮＴ１及びコンペアデータレジスタ１６０に格納されるコンペアデータを設定することで、表示パネルの表示品質の低下を抑えることができる。

図４は、第２のプログラマブルタイマ２００の構成を示すブロック図である。プログラマブルタイマ２００は、クロック選択回路２２０、第２のクロック周波数設定レジスタ２３０、カウンタ２４０、比較器２５０、コンペアデータレジスタ２６０、制御回路２７０を含むがこれに限定されない。例えばクロック選択回路２２０を省略してもよい。

第２のクロック周波数設定レジスタ１３０には、例えば第２の周波数設定用カウント値ＣＮＴ２が格納される。コンペアデータレジスタ１６０には、クロックＣＬＫ２１（広義には第２のクロック）のパルス幅を設定するためのコンペアデータ（広義には、パルス幅設定用カウント値）が格納される。

基本的な動作は第１のプログラマブルタイマ１００と同様である。制御回路２７０は、ＣＰＵ４０の命令に基づいて選択信号Ｓ２をクロック選択回路２２０に出力する。制御回路２７０は、カウンタ２４０のアンダーフロー信号ＵＤＦ及びコンペアデータレジスタ２６０のコンペアマッチ信号ＣＰＭに基づいて、クロックＣＬＫ２１を図１の第２のクロックセレクタ２１０に出力する。第２のクロックセレクタ２１０は、クロックＣＬＫ３またはクロックＣＬＫ２１のいずれかを液晶電源回路５０に出力する。

プログラマブルタイマ２００は、入力されるクロックの周波数が変わっても所望の周波数のクロックＣＬＫ２１を生成することができるため、液晶電源回路５０に安定したクロックＣＬＫ２１を供給することができる。このため、液晶電源回路５０は表示ドライバ８０に安定した電源を供給できるため、表示パネルの表示品質の低下を抑えることができる。

図５は、第３のプログラマブルタイマ３００の構成を示すブロック図である。プログラマブルタイマ３００は、クロック選択回路３２０、第３のクロック周波数設定レジスタ３３０、カウンタ３４０、比較器３５０、コンペアデータレジスタ３６０、制御回路３７０を含むがこれに限定されない。例えばクロック選択回路３２０を省略してもよい。

第３のクロック周波数設定レジスタ３３０には、例えば第３の周波数設定用カウント値ＣＮＴ３が格納される。コンペアデータレジスタ３６０には、クロックＣＬＫ３１（広義には第３のクロック）のパルス幅を設定するためのコンペアデータ（広義には、パルス幅設定用カウント値）が格納される。

基本的な動作は第１、第２のプログラマブルタイマ１００、２００と同様である。制御回路３７０は、ＣＰＵ４０の命令に基づいて選択信号Ｓ３をクロック選択回路３２０に出力する。制御回路３７０は、カウンタ３４０のアンダーフロー信号ＵＤＦ及びコンペアデータレジスタ３６０のコンペアマッチ信号ＣＰＭに基づいて、クロックＣＬＫ３１を図１の第３のクロックセレクタ３１０に出力する。第３のクロックセレクタ３１０は、クロックＣＬＫ３またはクロックＣＬＫ３１のいずれかを図１のデータ転送制御回路９０に出力する。

源振の切り替え使用または仕様で定められた範囲外の源振が用いられた場合などにおいて、データ転送制御回路９０に供給されるクロックの周波数が所望の周波数と異なる場合、データ転送制御回路９０は正常にデータ転送を行えなくなる場合がある。プログラマブルタイマ３００は、入力されるクロックの周波数が変わっても所望の周波数のクロックＣＬＫ３１を生成することができる。本実施形態ではデータ転送制御回路９０に所望の周波数のクロックＣＬＫ３１を供給することができるため、データ転送制御回路９０は、図１のインターフェース回路９５を介して外部機器と安定したデータ転送を行うことができる。

図６は、本実施形態の変形例を示す構成図である。図６のマイクロコンピュータ４１０は、図１のマイクロコンピュータ４００から第１の発振回路２２、第２の分周回路２４及びクロックセレクタ３０が省略された構成である。また、図６のマイクロコンピュータ４１０の各プログラマブルタイマ１００、２００、３００は、クロック選択回路１２０、２２０、３２０が省略されている。図６のマイクロコンピュータ４１０において、図１と同符号のものは同様の動作をする。マイクロコンピュータ４１０は、第１の発振回路１２や第１の分周回路１４を含まない構成でもよい。

各プログラマブルタイマ１００、２００、３００は、図１の各プログラマブルタイマ１００、２００、３００と同様に、クロックＣＬＫ３に基づいて任意の周波数のクロックを生成できる。これにより、マイクロコンピュータ４１０は、様々な周波数の源振に対応することができる。

３．比較例
図７は、比較例のマイクロコンピュータ５００を示すブロック図である。マイクロコンピュータ５００は、発振回路５１０、分周回路５２０、表示タイミング信号生成回路５３０、液晶電源回路５４０、シリアルＩ／Ｆ５５０及びＣＰＵ５６０を含むが、これに限定されない。例えば、マイクロコンピュータ５００は、発振回路５１０、表示タイミング信号生成回路５３０、液晶電源回路５４０またはシリアルＩ／Ｆ５５０のいずれかが省略されてもよい。

発振回路５１０は、基準クロックＣＬＫ５０を分周回路５２０に出力する。分周回路５２０は、基準クロックＣＬＫ５０を分周し、分周クロックＣＬＫＸ、ＣＬＫＹ、ＣＬＫＺを表示タイミング信号生成回路５３０、液晶電源回路５４０、シリアルＩ／Ｆ５５０に出力する。表示タイミング信号生成回路５３０は、ｘ分周された分周クロックＣＬＫＸに基づいて動作し、液晶電源回路５４０はｙ分周された分周クロックＣＬＫＹに基づいて動作し、シリアルＩ／Ｆ５５０はｚ分周された分周クロックＣＬＫＺに基づいて動作する。ＣＰＵ５６０には基準クロックＣＬＫ５０が供給される。

例えばシリアルＩ／Ｆ５５０は、設定された同期クロックと異なる周波数のクロックでは、例えば外部機器とのデータ転送が正常に行えない場合がある。即ち、マイクロコンピュータ５００にシリアルＩ／Ｆ５５０（広義にはデータ転送制御回路）が設けられた場合、例えば外部機器とのデータ転送を行うために、シリアルＩ／Ｆ５５０は所定の同期クロックが必要である。このため、分周クロックＣＬＫＺは同期クロックとして所定の周波数である必要がある。この場合、分周回路５２０が分周クロックＣＬＫＺを出力できるように、設計時に発振回路５１０及び分周回路５２０を調整しなくてはならない。

同様に表示タイミング信号生成回路５３０、液晶電源回路５４０のそれぞれにも所定の周波数のクロックが必要であり、不適正な周波数のクロックが表示タイミング信号生成回路５３０、液晶電源回路５４０に入力されると、表示パネルの表示品質低下を招く。

上述の事柄を加味すると、マイクロコンピュータ５００に用いられる発振回路５１０には制限事項が多く、さらに、分周回路５２０から出力される分周クロックＣＬＫＸ、ＣＬＫＹ、ＣＬＫＺのそれぞれが、表示タイミング信号生成回路５３０、液晶電源回路５４０、シリアルＩ／Ｆ５５０のそれぞれに適合するように分周回路５２０を設定することは非常に難しい。加えて、マイクロコンピュータ５００が外部の基準クロックを用いる場合は、さらに分周回路５２０の設計を難しくする。

これに対して、本実施形態のマイクロコンピュータ４００やその変形例のマイクロコンピュータ４１０は、第１〜第３のプログラマブルタイマ１００、２００、３００の働きにより、入力される源振のクロックに対して、任意の周波数のクロックを生成し、各回路に供給することができる。

また、第１〜第３のプログラマブルタイマ１００、２００、３００は、それぞれクロック周波数設定レジスタ１３０、２３０、３３０、コンペアデータレジスタ１６０、２６０、３６０が設けられているので、ファームウェア等のソフトウェア制御で、カウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを設定できる。即ち、ソフトウェア制御で、各プログラマブルタイマ１００、２００、３００の出力クロックの周波数を任意に設定できる。例えば、マイクロコンピュータ４００、４１０の基準クロックを外部の発振回路で生成した場合、外部の発振回路の基準クロックに対して、表示タイミング信号等の調整を容易に行える。

また、部品（例えば、ＣＲ発振回路の場合は抵抗素子等）によって、周波数を設定する場合、部品の精度が問題になるが、マイクロコンピュータ４００、４１０は、プログラマブルタイマ１００、２００、３００の出力クロックをソフトウェア制御にて調整できるため、後からの設定調整が可能となり、部品制度の問題も解消できる。

また、表示タイミング信号をソフトウェア制御で調整できるため、表示パネルの特性や環境（温度特性や、照明の点灯周期）等に応じて、適宜ソフトウェア制御にてフレーム周波数を制御できるため、より高品質な表示を行うことが可能となる。

４．マイクロコンピュータ及び電子機器
図８は、本実施形態のマイクロコンピュータ４００の変形例であるマイクロコンピュータ４２０のブロック図である。マイクロコンピュータ４２０は、図１のマイクロコンピュータ４００に不揮発性メモリ４２２が設けられた構成である。不揮発性メモリ４２２には、カウント値ＣＮＴ１〜ＣＮＴ３、コンペアデータが格納される。不揮発性メモリには、例えばＥＥＰＲＯＭや、強誘電体メモリ等を用いてもよい。

マイクロコンピュータ４２０を出荷する前に予め、各プログラマブルタイマ１００、２００、３００に用いられるカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを不揮発性メモリ４２２に格納することができる。例えば、発振回路等の部品の精度、ばらつきに起因して、各プログラマブルタイマ１００、２００、３００から出力されるクロックが所望の周波数からずれている場合、該クロックが所望の周波数となるようにカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを微調整し、微調整されたカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを不揮発性メモリ４２２に格納できる。マイクロコンピュータ４２０は、初期設定値として不揮発性メモリ４２２からカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを読み込み、各プログラマブルタイマ１００、２００、３００に設定することができる。

上記のような構成により、マイクロコンピュータ４２０の歩留まりを軽減し、より品質の高いマイクロコンピュータ４２０を提供できる。また、マイクロコンピュータ４２０を用いるユーザーが表示パネル等に合わせてカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを調整する作業を省略することができる。このため、マイクロコンピュータ４２０を用いた製品の製造コストの削減が可能であり、初期値の設定ミス等による製品不良等を抑制することができる。

図９は、マイクロコンピュータ４００〜４２０のいずれかを用いた電子機器を示すブロック図である。電子機器８００は、表示パネル６００、温度センサ７００を含むが、これに限定されない。例えば、電子機器８００は、表示パネル６００や温度センサ７００を省略する構成でもよい。マイクロコンピュータ４００〜４２０は、表示ドライバ８０が設けられているので、マイクロコンピュータ４００〜４２０を用いれば、ユーザーは表示パネル等を備えた電子機器８００を容易に製造することができる。

電子機器８００のマイクロコンピュータ４００〜４２０は、温度センサ７００を用いることで、周囲の温度を測定し、その温度に応じてカウント値ＣＮＴ１〜ＣＮＴ３及びコンペアデータを調整することができる。例えば、表示パネル６００の温度特性に合わせて、周囲の温度に応じた表示パネル６００の駆動電圧を調整することができる。駆動電圧を調整するためには、カウント値ＣＮＴ２（第２の周波数設定カウント値）を調整して、例えば図１の液晶電源回路５０に供給されるクロックＣＬＫ２１（広義には第２のクロック）を調整すればよい。

本実施形態及びその変形例では、各プログラマブルタイマ１００、２００、３００は、各カウント値ＣＮＴ１〜ＣＮＴ３をデクリメントし、アンダーフロー信号ＵＤＦに基づいて第１〜第３のクロックＣＬＫ１１、ＣＬＫ２１、ＣＬＫ３１を出力するがこれに限定されない。各プログラマブルタイマ１００、２００、３００は、例えば０の値をインクリメントし、インクリメントされたカウントデータが各カウント値ＣＮＴ１〜ＣＮＴ３よりも大きくなった場合（オーバーフローした場合）、オーバーフロー信号を発生し、そのオーバーフロー信号に基づいて、第１〜第３のクロックＣＬＫ１１、ＣＬＫ２１、ＣＬＫ３１を出力するような構成でもよい。

なお、本発明は、上記実施形態で説明されたものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語（プロセッサ、第１のクロック、第２のクロック、第３のクロック、第１の基準クロック、第２の基準クロック等）として引用された用語は、明細書又は図面中の他の記載においても広義や同義な用語（ＣＰＵ、クロックＣＬＫ１１、ＣＬＫ２１、ＣＬＫ３１、ＣＬＫ１〜ＣＬＫ４等）に置き換えることができる。

本実施形態に係るマイクロコンピュータを示すブロック図。 本実施形態に係る第１のプログラマブルタイマを示すブロック図。 アンダーフロー信号とコンペアマッチ信号を示すタイミング波形図。 本実施形態に係る第２のプログラマブルタイマを示すブロック図。 本実施形態に係る第３のプログラマブルタイマを示すブロック図。 本実施形態に係る変形例のマイクロコンピュータを示すブロック図。 本実施形態に係る比較例のマイクロコンピュータを示すブロック図。 本実施形態に係る他の変形例のマイクロコンピュータを示すブロック図。 本実施形態に係る電子機器を示すブロック図。

符号の説明

１２ 第１の発振回路、１４ 第１の分周回路、２２ 第２の発振回路、
２４ 第２の分周回路、３０ クロックセレクタ、４０ ＣＰＵ（プロセッサ）、
５０ 液晶電源回路、６０ 基準電圧発生回路、７０ 表示タイミング信号生成回路、
８０ 表示ドライバ、９０ データ転送制御回路、
１００ 第１のプログラマブルタイマ、１１０ 第１のクロックセレクタ、
１３０ 第１のクロック周波数設定レジスタ、２００ 第２のプログラマブルタイマ、
２１０ 第２のクロックセレクタ、２３０ 第２のクロック周波数設定レジスタ、
３００ 第３のプログラマブルタイマ、３１０ 第３のクロックセレクタ、
３３０ 第３のクロック周波数設定レジスタ、４００〜４２０ マイクロコンピュータ、
ＣＬＫ１〜ＣＬＫ４ クロック、ＣＬＫ１１ 第１のクロック、
ＣＬＫ２１ 第２のクロック、ＣＬＫ３１ 第３のクロック、
ＣＮＴ１ 第１の周波数設定カウント値、ＣＮＴ２ 第２の周波数設定カウント値、
ＣＮＴ３ 第３の周波数設定カウント値、ＴＳ 表示タイミング信号、
ＵＤＦ アンダーフロー信号

Claims (19)

1. 表示ドライバを内蔵するマイクロコンピュータであって、
   第１の基準クロックに基づいて第１のクロックを出力する第１のプログラマブルタイマと、
   命令を実行するプロセッサと、
   表示パネルを駆動する表示ドライバと、
   前記第１のクロックに基づいて、表示タイミング信号を生成し、前記表示ドライバに前記表示タイミング信号を出力する表示タイミング信号生成回路と、
   を含み、
   前記第１のプログラマブルタイマは、第１の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第１の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第１のクロックを生成することを特徴とするマイクロコンピュータ。
2. 請求項１において、
   第１の基準クロック生成回路を含み、
   前記第１の基準クロック生成回路は、第１の発振回路の出力信号を分周する第１の分周回路を含み、
   前記第１の分周回路によって分周された信号を前記第１の基準クロックとして前記第１のプログラマブルタイマに出力することを特徴とするマイクロコンピュータ。
3. 請求項１または２において、
   前記第１の基準クロックと、前記第１のクロックとを受ける第１のクロックセレクタを含み、
   前記第１のクロックセレクタは、前記第１の基準クロックまたは前記第１のクロックのいずれか一方を選択し、選択されたクロックを前記表示タイミング信号生成回路に出力することを特徴とするマイクロコンピュータ。
4. 請求項１乃至３のいずれかにおいて、
   第１のクロック周波数設定用レジスタをさらに含み、
   前記第１のクロック周波数設定用レジスタには、前記第１の周波数設定用カウント値が格納されることを特徴とするマイクロコンピュータ。
5. 請求項１乃至４のいずれかにおいて、
   前記第１の基準クロックに基づいて第２のクロックを出力する第２のプログラマブルタイマと、
   基準電圧を発生する基準電圧発生回路と、
   前記基準電圧発生回路の発生電圧を昇圧して前記表示ドライバに電源を供給する液晶電源回路と、
   をさらに含み、
   前記第２のプログラマブルタイマは、第２の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第２の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第２のクロックを生成し、
   前記液晶電源回路は、前記第２のプログラマブルタイマが発生する前記第２のクロックに基づいて前記基準電圧発生回路の発生電圧を昇圧して表示ドライバ用電圧を前記表示ドライバに供給することを特徴とするマイクロコンピュータ。
6. 請求項５において、
   前記第１の基準クロックと、前記第２のクロックとを受ける第２のクロックセレクタを含み、
   前記第２のクロックセレクタは、前記第１の基準クロックまたは前記第２のクロックのいずれか一方を選択し、選択されたクロックを前記液晶電源回路に出力することを特徴とするマイクロコンピュータ。
7. 請求項５または６において、
   第２のクロック周波数設定用レジスタをさらに含み、
   前記第２のクロック周波数設定用レジスタには、前記第２の周波数設定用カウント値が格納されることを特徴とするマイクロコンピュータ。
8. 請求項１乃至７のいずれかにおいて、
   前記第１の基準クロックに基づいて第３のクロックを出力する第２のプログラマブルタイマと、
   データ転送制御回路と、
   をさらに含み、
   前記第３のプログラマブルタイマは、第３の周波数設定用カウント値をロードし、前記第１の基準クロックに基づいて前記第３の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第３のクロックを生成し、
   前記データ転送制御回路は、前記第３のプログラマブルタイマが発生する前記第３のクロックに基づいてデータ転送を制御することを特徴とするマイクロコンピュータ。
9. 請求項８において、
   前記第１の基準クロックと、前記第３のクロックとを受ける第３のクロックセレクタを含み、
   前記第３のクロックセレクタは、前記第１の基準クロック及び前記第３のクロックのいずれか一方を選択し、選択されたクロックを前記データ転送制御回路に供給することを特徴とするマイクロコンピュータ。
10. 請求項８または９において、
    第３のクロック周波数設定用レジスタをさらに含み、
    前記第３のクロック周波数設定用レジスタには、前記第３の周波数設定用カウント値が格納されることを特徴とするマイクロコンピュータ。
11. 表示ドライバを内蔵するマイクロコンピュータであって、
    第１の基準クロックまたは前記第１の基準クロックよりも周波数が高い周波数が第２の基準クロックに基づいて第１のクロックを出力する第１のプログラマブルタイマと、
    命令を実行するプロセッサと、
    表示パネルを駆動する表示ドライバと、
    前記第１のクロックに基づいて、表示タイミング信号を生成し、前記表示ドライバに前記表示タイミング信号を出力する表示タイミング信号生成回路と、
    を含み、
    前記第１のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくとも一方を選択し、第１の周波数設定用カウント値をロードし、
    選択されたクロックに基づいて前記第１の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第１のクロックを生成することを特徴とするマイクロコンピュータ。
12. 請求項１１において、
    前記第１の基準クロックまたは前記第２の基準クロックに基づいて第２のクロックを出力する第２のプログラマブルタイマと、
    基準電圧発生回路と、
    前記基準電圧発生回路の発生電圧を昇圧して前記表示ドライバに電源を供給する液晶電源回路と、
    をさらに含み、
    前記第２のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくともいずれかの一方を選択し、第２の周波数設定用カウント値をロードし、
    選択されたクロックに基づいて前記第２の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第２のクロックを生成し、
    前記液晶電源回路は、前記第２のプログラマブルタイマが発生する前記第２のクロックに基づいて前記基準電圧発生回路の発生電圧を昇圧して表示ドライバ用電源を前記表示ドライバに供給することを特徴とするマイクロコンピュータ。
13. 請求項１１または１２において、
    前記第１の基準クロックまたは前記第２の基準クロックに基づいて第３のクロックを出力する第３のプログラマブルタイマと、
    データ転送制御回路と、
    をさらに含み、
    前記第３のプログラマブルタイマは、前記第１の基準クロックまたは前記第２の基準クロックの少なくともいずれかの一方を選択し、第３の周波数設定用カウント値をロードし、
    選択されたクロックに基づいて前記第３の周波数設定用カウント値のインクリメント又はデクリメントを行い、アンダーフロー又はオーバーフローが検出された場合に、アンダーフロー信号又はオーバーフロー信号を生成し、生成されたアンダーフロー信号又はオーバーフロー信号に基づいて、前記第３のクロックを生成し、
    前記データ転送制御回路は、前記第３のプログラマブルタイマが発生する前記第３のクロックに基づいてデータ転送を制御することを特徴とするマイクロコンピュータ。
14. 請求項８乃至１０または１３のいずれかにおいて、
    前記第３の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むことを特徴とするマイクロコンピュータ。
15. 請求項５乃至１０または１２乃至１４のいずれかにおいて、
    前記第２の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むことを特徴とするマイクロコンピュータ。
16. 請求項１乃至１５のいずれかにおいて、
    前記第１の周波数設定用カウント値を設定するための情報が予め格納された不揮発性メモリをさらに含むことを特徴とするマイクロコンピュータ。
17. 請求項１乃至１６のいずれかにおいて、
    前記プロセッサは、温度センサから取得された検出結果に基づいて、前記第１の周波数設定用カウント値を設定することを特徴とするマイクロコンピュータ。
18. 請求項５乃至１０または１２乃至１５のいずれかにおいて、
    前記プロセッサは、温度センサから取得された検出結果に基づいて、前記第２の周波数設定用カウント値を設定することを特徴とするマイクロコンピュータ。
19. 請求項１乃至１８のいずれかに記載のマイクロコンピュータと、表示パネルとを含むことを特徴とする電子機器。
    

Images