JP2012069735A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012069735A JP2012069735A JP2010213221A JP2010213221A JP2012069735A JP 2012069735 A JP2012069735 A JP 2012069735A JP 2010213221 A JP2010213221 A JP 2010213221A JP 2010213221 A JP2010213221 A JP 2010213221A JP 2012069735 A JP2012069735 A JP 2012069735A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type base
- base layer
- conductivity type
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 230000000149 penetrating effect Effects 0.000 claims abstract 3
- 239000000969 carrier Substances 0.000 claims description 4
- 230000000593 degrading effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 18
- 239000004020 conductor Substances 0.000 description 12
- 230000006378 damage Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】実施形態によれば、半導体装置は、第1の主電極と、第1の主電極上に設けられた第1の半導体層と、第1の半導体層上に設けられた第1導電形ベース層と、第1導電形ベース層上に設けられた第2導電形ベース層と、第2導電形ベース層上に設けられた第1導電形の第2の半導体層と、ゲート絶縁膜と、ゲート電極と、第2の主電極とを備えた。ゲート絶縁膜は第2導電形ベース層を貫通して第1導電形ベース層に達するトレンチの側壁に設けられ、ゲート電極はトレンチ内におけるゲート絶縁膜の内側に設けられた。第2導電形ベース層と第2の半導体層とのpn接合に順方向バイアスが印加された状態で、第2導電形ベース層内の少数キャリアの密度が第2導電形ベース層の不純物濃度以下となるように、第2の半導体層の不純物濃度が設定されている。
【選択図】図1
Description
図1は、第1実施形態に係る半導体装置の模式断面図である。
図2は、同半導体装置における主な要素の平面レイアウトを例示する模式図である。なお、各図面中、従来例と同じ要素には同じ符号を付した。
なお、これらの関係は、n+形半導体層100とp形ベース層13の関係であるために、素子の耐圧により変化することは無い。素子の耐圧により変化するのは、n−形ベース層12の幅と不純物濃度であるからである。
これにより、正孔がn+形半導体層100に流れ込んでも、p形ベース層13への電子の注入が抑制される。これにより、ラッチアップを回避でき、ゲート電極18によるスイッチング制御性が失われない。オンのとき、電子は、p形ベース層13におけるゲート絶縁膜17aとの境界面付近の領域に制限されたチャネルを流れる。
図6は、第2実施形態に係る半導体装置の模式斜視図である。図6において、見やすくするために、第2の主電極22は2点鎖線で示している。
図7は、第3実施形態に係る半導体装置の模式断面図である。
図8は、第4実施形態に係る半導体装置の模式断面図である。
図9は、第5実施形態に係る半導体装置の模式断面図である。
図10は、第6実施形態に係る半導体装置の模式断面図である。
図11は、同半導体装置における主な要素の平面レイアウトを例示する模式図である。
図12は、図11におけるA−A断面図である。
図13に示すように、埋め込み電極23は、すべてのトレンチ内に設けなくてもよい。図13では、複数のトレンチを第1のトレンチt1と第2のトレンチt3とに分けて示す。
次に、図14は、第8実施形態に係る半導体装置の模式断面図である。
Claims (14)
- 第1の主電極と、
前記第1の主電極上に設けられた第1の半導体層と、
前記第1の半導体層上に設けられた第1導電形ベース層と、
前記第1導電形ベース層上に設けられた第2導電形ベース層と、
前記第2導電形ベース層上に設けられた第1導電形の第2の半導体層と、
前記第2導電形ベース層を貫通して前記第1導電形ベース層に達するトレンチの側壁に設けられたゲート絶縁膜と、
前記トレンチ内における前記ゲート絶縁膜の内側に設けられたゲート電極と、
前記第2の半導体層上に設けられ、前記第2の半導体層と電気的に接続された第2の主電極と、
を備え、
前記第2導電形ベース層と前記第1導電形の前記第2の半導体層とのpn接合に順方向バイアスが印加された状態で、前記第2導電形ベース層内の少数キャリアの密度が前記第2導電形ベース層の不純物濃度以下となるように、前記第1導電形の前記第2の半導体層の不純物濃度が設定されていることを特徴とする半導体装置。 - 前記第2の半導体層の最大不純物濃度が、前記第2導電形ベース層の最大不純物濃度の5倍以内であることを特徴とする請求項1記載の半導体装置。
- 前記第2の半導体層の最大不純物濃度が、前記第2導電形ベース層の最大不純物濃度の2倍以内であることを特徴とする請求項1記載の半導体装置。
- 前記第2の半導体層の最大不純物濃度が、1×1018cm−3以下であることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 第1の主電極と、
前記第1の主電極上に設けられた第1の半導体層と、
前記第1の半導体層上に設けられた第1導電形ベース層と、
前記第1導電形ベース層上に設けられた第2導電形ベース層と、
前記第2導電形ベース層上に設けられた第1導電形の第2の半導体層と、
前記第2導電形ベース層を貫通して前記第1導電形ベース層に達するトレンチの側壁に設けられたゲート絶縁膜と、
前記トレンチ内における前記ゲート絶縁膜の内側に設けられたゲート電極と、
前記第2の半導体層上に設けられ、前記第2の半導体層と電気的に接続された第2の主電極と、
を備え、
前記第2導電形ベース層と前記第1導電形の前記第2の半導体層とのpn接合に順方向バイアスが印加された状態で、前記第2導電形ベース層内の少数キャリアの密度が前記第2導電形ベース層の不純物濃度以下となるように、前記第1導電形の前記第2の半導体層の総電荷量が設定されていることを特徴とする半導体装置。 - 前記第2の半導体層の総電荷量が、前記第2導電形ベース層の総電荷量の5倍以内であることを特徴とする請求項5記載の半導体装置。
- 前記第2の半導体層の総電荷量が、前記第2導電形ベース層の総電荷量の2倍以内であることを特徴とする請求項5記載の半導体装置。
- 前記第2の半導体層の単位面積あたりの電荷量が、1×1014cm−2以下であることを特徴とする請求項5〜7のいずれか1つに記載の半導体装置。
- 前記第2導電形ベース層は、
前記第2の半導体層の下に重なったチャネル領域と、
前記第2の半導体層で覆われずに、前記第2の主電極に接するコンタクト領域と、
を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体装置。 - 前記第1の半導体層は、第1導電形のドレイン層であることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。
- 前記第1の半導体層は、第2導電形のコレクタ層であることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。
- 前記第2の主電極は、
前記第2の半導体層上に設けられ、前記第2の半導体層の上面に接する表面電極と、
隣り合う前記トレンチ間に設けられ、前記第2の半導体層の側面及び前記第2導電形ベース層の側面に隣接する埋め込み電極と、
を有することを特徴とする請求項10または11に記載の半導体装置。 - 前記第1導電形ベース層中に選択的に設けられた第2導電形の埋め込み層と、
前記トレンチ内における前記ゲート電極よりも下の底部に設けられ、前記埋め込み層に接し、前記第2の主電極と電気的に接続された埋め込み電極と、
をさらに備えたことを特徴とする請求項1〜11のいずれか1つに記載の半導体装置。 - 前記第1導電形ベース層中に選択的に設けられた第2導電形の埋め込み層と、
前記第2導電形ベース層を貫通して前記埋め込み層に達する第2のトレンチ内に設けられ、前記埋め込み層に接し、前記第2の主電極と電気的に接続された埋め込み電極と、
をさらに備えたことを特徴とする請求項1〜11のいずれか1つに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213221A JP5480084B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置 |
CN201110265405.4A CN102420242B (zh) | 2010-09-24 | 2011-09-08 | 半导体装置 |
US13/233,959 US8912632B2 (en) | 2010-09-24 | 2011-09-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213221A JP5480084B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012069735A true JP2012069735A (ja) | 2012-04-05 |
JP5480084B2 JP5480084B2 (ja) | 2014-04-23 |
Family
ID=45869760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213221A Active JP5480084B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8912632B2 (ja) |
JP (1) | JP5480084B2 (ja) |
CN (1) | CN102420242B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181583A (ja) * | 2010-02-26 | 2011-09-15 | Toshiba Corp | 半導体装置 |
JP2015038954A (ja) * | 2013-07-16 | 2015-02-26 | 株式会社東芝 | 半導体装置 |
US9362359B2 (en) | 2014-03-13 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2020136543A (ja) * | 2019-02-21 | 2020-08-31 | 株式会社デンソー | 半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5620421B2 (ja) | 2012-02-28 | 2014-11-05 | 株式会社東芝 | 半導体装置 |
JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
JP2014060336A (ja) | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP6385755B2 (ja) * | 2014-08-08 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN106558616B (zh) * | 2015-09-24 | 2019-11-12 | 丰田合成株式会社 | 纵型场效应晶体管以及电力转换装置 |
CN105789288B (zh) * | 2016-03-15 | 2019-05-03 | 江苏中科君芯科技有限公司 | 具有集成栅源电容的igbt器件 |
JP2018207057A (ja) * | 2017-06-09 | 2018-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR20200075466A (ko) * | 2018-12-18 | 2020-06-26 | 에스케이하이닉스 주식회사 | 3차원 구조의 반도체 장치 및 그 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Mosゲート型炭化珪素半導体装置およびその製造方法 |
JP2008510294A (ja) * | 2004-08-10 | 2008-04-03 | エコ・セミコンダクターズ・リミテッド | バイポーラmosfet素子 |
JP2009170532A (ja) * | 2008-01-11 | 2009-07-30 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2010114152A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493134A (en) * | 1994-11-14 | 1996-02-20 | North Carolina State University | Bidirectional AC switching device with MOS-gated turn-on and turn-off control |
JP2001168333A (ja) | 1999-09-30 | 2001-06-22 | Toshiba Corp | トレンチゲート付き半導体装置 |
EP1170803A3 (en) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | Trench gate MOSFET and method of making the same |
JP2004022941A (ja) | 2002-06-19 | 2004-01-22 | Toshiba Corp | 半導体装置 |
EP1760790B1 (en) * | 2004-05-12 | 2019-04-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP4609656B2 (ja) * | 2005-12-14 | 2011-01-12 | サンケン電気株式会社 | トレンチ構造半導体装置 |
JP4788734B2 (ja) * | 2008-05-09 | 2011-10-05 | トヨタ自動車株式会社 | 半導体装置 |
US20100193835A1 (en) * | 2009-02-05 | 2010-08-05 | Force-Mos Technology Corporation | Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes |
-
2010
- 2010-09-24 JP JP2010213221A patent/JP5480084B2/ja active Active
-
2011
- 2011-09-08 CN CN201110265405.4A patent/CN102420242B/zh not_active Expired - Fee Related
- 2011-09-15 US US13/233,959 patent/US8912632B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008510294A (ja) * | 2004-08-10 | 2008-04-03 | エコ・セミコンダクターズ・リミテッド | バイポーラmosfet素子 |
JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Mosゲート型炭化珪素半導体装置およびその製造方法 |
JP2009170532A (ja) * | 2008-01-11 | 2009-07-30 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2010114152A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181583A (ja) * | 2010-02-26 | 2011-09-15 | Toshiba Corp | 半導体装置 |
JP2015038954A (ja) * | 2013-07-16 | 2015-02-26 | 株式会社東芝 | 半導体装置 |
US9362359B2 (en) | 2014-03-13 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2020136543A (ja) * | 2019-02-21 | 2020-08-31 | 株式会社デンソー | 半導体装置 |
JP7200739B2 (ja) | 2019-02-21 | 2023-01-10 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8912632B2 (en) | 2014-12-16 |
CN102420242A (zh) | 2012-04-18 |
CN102420242B (zh) | 2015-05-27 |
JP5480084B2 (ja) | 2014-04-23 |
US20120074459A1 (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5480084B2 (ja) | 半導体装置 | |
JP6604430B2 (ja) | 半導体装置 | |
US9362393B2 (en) | Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device | |
JP5787853B2 (ja) | 電力用半導体装置 | |
US9000479B2 (en) | Semiconductor device | |
JP5537359B2 (ja) | 半導体装置 | |
JP5098303B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP6946219B2 (ja) | 半導体装置 | |
JP6154292B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007184486A (ja) | 半導体装置 | |
JP2012064641A (ja) | 半導体装置 | |
JP6606007B2 (ja) | スイッチング素子 | |
KR102246570B1 (ko) | 전력 반도체 장치 | |
JP6287407B2 (ja) | 半導体装置 | |
JP2009188290A (ja) | 電力用半導体装置 | |
JP2014067763A (ja) | 半導体装置 | |
JP2020177973A (ja) | 半導体装置 | |
JP5838176B2 (ja) | 半導体装置 | |
JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
JP2016062975A (ja) | 半導体装置およびその製造方法 | |
JP2012059734A (ja) | 半導体装置及びその製造方法 | |
KR20150069117A (ko) | 전력 반도체 소자 | |
CN111326510A (zh) | 半导体装置 | |
US7943960B2 (en) | Integrated circuit arrangement including a protective structure | |
JP2010206111A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5480084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |