JP2020136543A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020136543A JP2020136543A JP2019029823A JP2019029823A JP2020136543A JP 2020136543 A JP2020136543 A JP 2020136543A JP 2019029823 A JP2019029823 A JP 2019029823A JP 2019029823 A JP2019029823 A JP 2019029823A JP 2020136543 A JP2020136543 A JP 2020136543A
- Authority
- JP
- Japan
- Prior art keywords
- region
- main
- trench
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000012535 impurity Substances 0.000 claims description 41
- 230000001629 suppression Effects 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 33
- 230000008859 change Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本開示の第一実施形態による半導体装置1を図面に沿って説明する。図1に示す半導体装置1は、半導体基板10を主体として構成されている半導体チップである。半導体基板10は、第一主面10aと第二主面10bとを有する矩形板状に形成された、シリコンなどの半導体による基板である。以下の説明において、互いに直交する三方向をX方向、Y方向、Z方向とし、X方向およびY方向により規定される平面をXY平面と表す。X方向およびY方向は、それぞれ第一主面10aの直交する二つの辺のいずれか一方に沿った方向である。Z方向は、半導体基板10の板厚方向に沿った方向である。半導体基板10は、IGBT部11、ダイオード部12、および信号パッド13を備える。
以上、説明した第一実施形態によれば、ダミートレンチ部20bの壁面におけるエミッタ領域46からドリフト領域41までの深さ寸法は、主トレンチ部20aの壁面におけるエミッタ領域46からドリフト領域までの深さ寸法よりも大きい。故に、ダミートレンチ部20bの周辺においては、配置変化としてエミッタ領域46にZ方向において第二主面10b側への拡大を生じた場合であっても、エミッタ領域46とドリフト領域41との導通が生じにくい。
図7に示す第二実施形態は、第一実施形態の変形例である。第二実施形態における半導体装置1では、エミッタ領域46の配置が第一実施形態における配置と異なっている。具体的には、第二実施形態のエミッタ領域46は、全体にわたって実質的に均等な厚さ寸法で形成されている。また、第二実施形態におけるベース領域45は、内部に抑制領域47が形成されておらず、高濃度領域45aと低濃度領域45bとを含んでいる。
高濃度領域45aは、不純物の拡散による導電型の変化、すなわちn型半導体への変化を、低濃度領域45bと比較して生じにくい。故に、ダイオード部12を含めた非駆動セルの周辺に異常形成部36が発生した場合であっても、不純物の拡散の継続による配置変化が抑制されうる。従って、エミッタ領域46とドリフト領域41との間のベース領域45を挟んだ離間距離が維持されやすい。故に、エミッタ領域46とドリフト領域41とのpn接合を介さない直接的な接触や、ベース領域45に発生した反転層を介した接続による、エミッタ領域46とドリフト領域41との導通の発生が抑制される。従って半導体装置は、遮断状態の維持を妨げられにくい。
図10に示す第三実施形態は、第一実施形態の別の変形例である。第三実施形態における半導体装置1では、第二実施形態と同様に、エミッタ領域46が全体にわたって実質的に均等な厚さ寸法で形成されており、またベース領域45の内部に抑制領域47が形成されていない。第三実施形態においては、ダミー電極23の構成が第一実施形態と異なっている。
以上、説明した第三実施形態によれば、ダミー電極23は、ゲート電極22よりも、トレンチ20の壁面における最大不純物濃度位置から離間している。この結果、ダミートレンチ部20bに接するベース領域45の最大不純物濃度位置における電位は、ダミー電極23における電圧変動の影響を受けにくい。故に、ダミートレンチ内に設けられた電極における電圧変動が生じた場合においても、ベース領域45の最大不純物濃度位置には、反転層が形成されにくい。このため、ダミー電極23の電位の変動により最大不純物濃度位置を除く部分に反転層が形成される場合であっても、反転層によるベース領域45の貫通が生じにくい。従って半導体装置は、遮断状態の維持を妨げられにくい。
図11に示す第四実施形態は、第一実施形態の別の変形例である。第四実施形態における半導体装置1では、第二実施形態と同様に、エミッタ領域46が全体にわたって実質的に均等な厚さ寸法で形成されており、またベース領域45の内部に抑制領域47が形成されていない。第四実施形態においては、ダミートレンチ部20bの構成が第一実施形態と異なっている。
以上、説明した第四実施形態によれば、ダミートレンチ部20bには、絶縁材24が充填されており、電極が配置されていない。こうした構成に反してダミートレンチ部20bに電極が配置されている場合には、ダミートレンチ部20bの電極における電位が変動した場合に、ダミートレンチ部20bに接するベース領域45に、反転層が発生しうる。故に、異常形成部36によりエミッタ領域46の拡大に伴いベース領域45の厚さ寸法が減少していた場合、反転層によるベース領域45の貫通が生じうる。こうした懸念に対し本実施形態では、ダミートレンチ部20bには電極が配置されていない。この結果、ダミートレンチ部20bに接するベース領域45における、反転層の発生が抑制される。故に、反転層によるベース領域45の貫通が生じにくい。従って半導体装置は、遮断状態の維持を妨げられにくい。
以上、本開示の実施形態を説明したが、本開示は上述の実施形態に限定されるものではなく、次の変形例も本開示の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施できる。なお、以下の説明において、それまでに使用した符号と同一番号の符号を有する要素は、特に言及する場合を除き、それ以前の実施形態における同一符号の要素と同一である。また、構成の一部のみを説明している場合、構成の他の部分については先に説明した実施形態を適用できる。
Claims (5)
- 半導体基板(10)と、前記半導体基板の第一主面(10a)に接続された第一主電極(32)と、前記半導体基板の第二主面(10b)に接続された第二主電極(35)と、を備え、前記半導体基板は、前記第一主電極と前記第二主電極との間の導通状態を駆動電圧に従って制御するスイッチング素子部(11)を有する半導体装置であって、
前記半導体基板には、第一導電型のドリフト領域(41)と、前記ドリフト領域の前記第一主面側に隣接する第二導電型のベース領域(45)と、前記第一主面から前記ベース領域を貫通して前記ドリフト領域に到達するトレンチ(20)と、前記第一主電極および前記トレンチに隣接すると共に、前記ベース領域により前記ドリフト領域から分離されている第一導電型の主電極領域(46)と、が形成されており、
前記トレンチは、前記駆動電圧を印加されるゲート電極(22)が設けられた主トレンチ部(20a)と、前記ゲート電極が設けられていないダミートレンチ部(20b)と、を含み、
前記ダミートレンチ部の壁面における前記主電極領域から前記ドリフト領域までの深さ寸法が、前記主トレンチ部の壁面における前記主電極領域から前記ドリフト領域までの深さ寸法よりも大きい半導体装置。 - 前記半導体基板には、前記ベース領域の内部において、前記ドリフト領域、前記主電極領域、および前記主トレンチ部から離間し、前記ダミートレンチ部に隣接した第一導電型の抑制領域(47)が形成されている請求項1に記載の半導体装置。
- 半導体基板(10)と、前記半導体基板の第一主面(10a)に接続された第一主電極(32)と、前記半導体基板の第二主面(10b)に接続された第二主電極(35)と、を備え、前記半導体基板は、前記第一主電極と前記第二主電極と間の導通状態を駆動電圧に従って制御するスイッチング素子部(11)を有する半導体装置であって、
前記半導体基板には、第一導電型のドリフト領域(41)と、前記ドリフト領域の前記第一主面側に隣接する第二導電型のベース領域(45)と、前記第一主面から前記ベース領域を貫通して前記ドリフト領域に到達するトレンチ(20)と、前記第一主電極および前記トレンチに隣接すると共に、前記ベース領域により前記ドリフト領域から分離されている第一導電型の主電極領域(46)と、が形成されており、
前記トレンチは、前記駆動電圧を印加されるゲート電極(22)を設けられた主トレンチ部(20a)と、前記ゲート電極を設けられていないダミートレンチ部(20b)と、を含み、
前記ベース領域には、低濃度領域(45b)と、前記低濃度領域よりも不純物濃度が高く、前記ダミートレンチ部に接すると共に、前記低濃度領域により前記主トレンチ部から分離されている高濃度領域(45a)と、が含まれる半導体装置。 - 半導体基板(10)と、前記半導体基板の第一主面(10a)に接続された第一主電極(32)と、前記半導体基板の第二主面(10b)に接続された第二主電極(35)と、を備え、前記半導体基板は、前記第一主電極と前記第二主電極と間の導通状態を駆動電圧に従って制御するスイッチング素子部(11)を有する半導体装置であって、
前記半導体基板には、第一導電型のドリフト領域(41)と、前記ドリフト領域の前記第一主面側に隣接する第二導電型のベース領域(45)と、前記第一主面から前記ベース領域を貫通して前記ドリフト領域に到達するトレンチ(20)と、前記第一主電極および前記トレンチに隣接すると共に、前記ベース領域により前記ドリフト領域から分離されている第一導電型の主電極領域(46)と、が形成されており、
前記トレンチは、前記駆動電圧を印加されるゲート電極(22)を設けられた主トレンチ部(20a)と、前記駆動電圧の印加されないダミー電極(23)を設けられたダミートレンチ部(20b)と、を含み、
前記ダミートレンチ部の壁面における前記ベース領域の最大不純物濃度位置から前記ダミー電極までの離間距離が、前記主トレンチ部の壁面における前記ベース領域の最大不純物濃度位置から前記ゲート電極までの離間距離よりも大きい半導体装置。 - 半導体基板(10)と、前記半導体基板の第一主面(10a)に接続された第一主電極(32)と、前記半導体基板の第二主面(10b)に接続された第二主電極(35)と、を備え、前記第一主電極と前記第二主電極と間の導通状態を駆動電圧に従って制御する半導体装置であって、
前記半導体基板には、第一導電型のドリフト領域(41)と、前記ドリフト領域の前記第一主面側に隣接する第二導電型のベース領域(45)と、前記第一主面から前記ベース領域を貫通して前記ドリフト領域に到達するトレンチ(20)と、前記第一主電極および前記トレンチに隣接すると共に、前記ベース領域により前記ドリフト領域から分離されている第一導電型の主電極領域(46)と、が形成されており、
前記トレンチは、前記駆動電圧を印加されるゲート電極(22)を設けられた主トレンチ部(20a)と、前記ゲート電極が設けられていないダミートレンチ部(20b)と、を含み、前記ダミートレンチ部には、全体に絶縁材(24)が充填されている半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019029823A JP7200739B2 (ja) | 2019-02-21 | 2019-02-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019029823A JP7200739B2 (ja) | 2019-02-21 | 2019-02-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136543A true JP2020136543A (ja) | 2020-08-31 |
JP7200739B2 JP7200739B2 (ja) | 2023-01-10 |
Family
ID=72279014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019029823A Active JP7200739B2 (ja) | 2019-02-21 | 2019-02-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7200739B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311627A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2011165971A (ja) * | 2010-02-10 | 2011-08-25 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2012069735A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置 |
JP2012204377A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
WO2016072074A1 (ja) * | 2014-11-03 | 2016-05-12 | 株式会社デンソー | 半導体装置 |
WO2017155122A1 (ja) * | 2016-03-10 | 2017-09-14 | 富士電機株式会社 | 半導体装置 |
JP2018190948A (ja) * | 2016-10-17 | 2018-11-29 | 富士電機株式会社 | 半導体装置 |
JP2019004060A (ja) * | 2017-06-15 | 2019-01-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2019
- 2019-02-21 JP JP2019029823A patent/JP7200739B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311627A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2011165971A (ja) * | 2010-02-10 | 2011-08-25 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2012069735A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置 |
JP2012204377A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
WO2016072074A1 (ja) * | 2014-11-03 | 2016-05-12 | 株式会社デンソー | 半導体装置 |
WO2017155122A1 (ja) * | 2016-03-10 | 2017-09-14 | 富士電機株式会社 | 半導体装置 |
JP2018190948A (ja) * | 2016-10-17 | 2018-11-29 | 富士電機株式会社 | 半導体装置 |
JP2019004060A (ja) * | 2017-06-15 | 2019-01-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7200739B2 (ja) | 2023-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197294B2 (ja) | 半導体素子 | |
US7432135B2 (en) | Semiconductor device and method of manufacturing the same | |
US8716746B2 (en) | Semiconductor device | |
US11069529B2 (en) | Semiconductor device with at least one lower-surface side lifetime control region | |
JP4289123B2 (ja) | 半導体装置 | |
JP6102092B2 (ja) | 半導体装置及びその製造方法 | |
US10347724B2 (en) | Silicon carbide semiconductor device | |
JP2007184486A (ja) | 半導体装置 | |
US11195908B2 (en) | Semiconductor device with carrier lifetime control | |
CN107534042B (zh) | 半导体装置 | |
US20190081030A1 (en) | Semiconductor device | |
JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2019087611A (ja) | スイッチング素子とその製造方法 | |
JP2020077674A (ja) | 半導体装置および製造方法 | |
US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2018152426A (ja) | 半導体装置 | |
JP2017195224A (ja) | スイッチング素子 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP2008244466A (ja) | 半導体装置 | |
JP2005209811A (ja) | 半導体装置 | |
JP6733829B2 (ja) | 半導体装置 | |
WO2022004084A1 (ja) | 半導体装置 | |
JP2006295062A (ja) | 半導体装置 | |
CN112786691A (zh) | 半导体装置及其制造方法 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7200739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |