JP2014067763A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014067763A JP2014067763A JP2012210238A JP2012210238A JP2014067763A JP 2014067763 A JP2014067763 A JP 2014067763A JP 2012210238 A JP2012210238 A JP 2012210238A JP 2012210238 A JP2012210238 A JP 2012210238A JP 2014067763 A JP2014067763 A JP 2014067763A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- conductivity type
- interval
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】IBGT領域は、第1電極の第1面側に設けられた第1導電型のコレクタ層と、コレクタ層の第1電極側と逆側に設けられた第2導電型のドリフト層と、ドリフト層の第1電極側と逆側に設けられた第1導電型のボディ層と、ドリフト層及びボディ層に第1絶縁膜を介して第1電極とコレクタ層との積層方向に延伸して設けられた第2電極とを有する。ダイオード領域は、第1電極の第1面側に設けられた第2導電型のカソード層と、カソード層の第1電極側と逆側に設けられたドリフト層と、ドリフト層の第1電極側と逆側に設けられた第1導電型のアノード層と、ドリフト層及びアノード層に第2絶縁膜を介して積層方向に延伸して設けられた第3電極とを有する。第2電極と第3電極とは所定距離だけ離れている。
【選択図】図4
Description
先ず、図1を参照して第1の実施の形態に係る半導体装置の全体構成について説明する。図1は第1の実施の形態に係る半導体装置の概略を示す上面図である。第1の実施の形態に係る半導体装置は、図1に示すように、半導体基板10にIGBT領域R1、ダイオード領域R2を有する。IGBT領域R1は絶縁ゲート型バイポーラトランジスタ(IGBT)として機能する。ダイオード領域R2は、X方向にてIGBT領域R1に隣接し、ダイオードとして機能する。なお、X方向は、半導体基板10に対して平行な方向である。
次に、図6を参照して、第2の実施の形態に係る半導体装置を説明する。図6は、第2の実施の形態に係るトレンチT1、T2、ゲート導電層18及び導電層24を示す上面図である。ここでは特にフィンガー配線は図示していない。図6に示すように、第2の実施の形態において、トレンチT1、T2は、X方向に延び、IGBT領域R1とダイオード領域R2の境界Bにおいて折り返すU字形状を有する。したがって、同様に、ゲート導電層18及び導電層24も、X方向に延び、IGBT領域R1とダイオード領域R2の境界Bにおいて折り返すU字形状を有する。この点のみにおいて第2の実施の形態は、第1の実施の形態と異なる。その他、第2の実施の形態は、第1の実施の形態と同様の構成を有するため、第1の実施の形態と同様の効果を奏する。
次に、図7を参照して、第3の実施の形態に係る半導体装置を説明する。図7は、第3の実施の形態に係るトレンチT1、T2、ゲート導電層18及び導電層24を示す上面図である。ここでは特にフィンガー配線は図示していない。図7に示すように、第3の実施の形態において、トレンチT1、T2、ゲート導電層18及び導電層24は、第2の実施の形態と同様にU字形状を有する。一方、第3の実施の形態において、トレンチT1、T2は、X方向に一列に並ばず、Y方向にずれて配置される。したがって、同様に、ゲート導電層18及び導電層24も、X方向に一列に並ばず、Y方向にずれて配置される。この点のみにおいて第3の実施の形態は、第1及び第2の実施の形態と異なる。その他、第3の実施の形態は、第1の実施の形態と同様の構成を有するため、第1の実施の形態と同様の効果を奏する。
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (8)
- 第1電極と、
前記第1電極の第1面側に設けられた第1導電型のコレクタ層と、前記コレクタ層の第1電極側と逆側に設けられた第2導電型のドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のボディ層と、前記ドリフト層及び前記ボディ層に第1絶縁膜を介して前記第1電極と前記コレクタ層との積層方向に延伸して設けられた第2電極と、前記第1絶縁膜に接して且つ前記ボディ層の第1電極側と逆側に設けられた第2導電型のエミッタ層とを有するIGBT領域と、
前記第1電極の第1面側に設けられた第2導電型のカソード層と、前記カソード層の第1電極側と逆側に設けられた前記ドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のアノード層と、前記ドリフト層及び前記アノード層に第2絶縁膜を介して前記積層方向に延伸して設けられた第3電極とを有するダイオード領域とを備え、
前記第2電極及び前記第3電極は、前記第1電極の第1面に平行な第1方向に延び、
前記第2電極と前記第3電極とは前記第1方向に所定距離だけ離れ、
前記所定距離は、2μmであり、
前記第2電極及び前記第3電極は、前記第1方向に延びると共に前記IGBT領域と前記ダイオード領域の境界で折り返すU字形状を有し、
前記第2電極及び前記第3電極は、前記第1方向と直交する第2方向にずれて配置され、
前記第2電極と前記第3電極との間の電極間隔が第1間隔以下の場合、前記第2電極と前記第3電極の間がピンチオフする際に前記ダイオード領域における前記アノード層と前記ドリフト層との間に印加される印加電圧は、前記電極間隔が広がるに伴い第1の増加率で大きくなり、
前記電極間隔が前記第1間隔より大きい場合、前記印加電圧は、前記電極間隔が広がるに伴い前記第1の増加率よりも大きい第2の増加率で大きくなり、
前記電極間隔は、前記第1間隔以下に設定され、
前記第2電極及び前記第3電極は、各々、前記第1電極の第1面に平行で且つ前記第1方向と直交する第2方向、及び前記第1方向に第2間隔をもって複数配列され、
前記第2電極の第1電極側と逆側に設けられ、複数の前記第2電極を電気的に接続する第1配線と、
前記第3電極の第1電極側と逆側に設けられ、複数の前記第3電極を電気的に接続する第2配線とを更に備え、
前記第1配線は、前記第1方向に隣り合う前記第2電極の一端と他端を覆うように形成され、
前記第2配線は、前記第1方向に隣り合う前記第3電極の一端と他端を覆うように形成され、
前記第1配線と前記第2配線は互いに絶縁分離されている
ことを特徴とする半導体装置。 - 第1電極と、
前記第1電極の第1面側に設けられた第1導電型のコレクタ層と、前記コレクタ層の第1電極側と逆側に設けられた第2導電型のドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のボディ層と、前記ドリフト層及び前記ボディ層に第1絶縁膜を介して前記第1電極と前記コレクタ層との積層方向に延伸して設けられた第2電極と、前記第1絶縁膜に接して且つ前記ボディ層の第1電極側と逆側に設けられた第2導電型のエミッタ層とを有するIGBT領域と、
前記第1電極の第1面側に設けられた第2導電型のカソード層と、前記カソード層の第1電極側と逆側に設けられた前記ドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のアノード層と、前記ドリフト層及び前記アノード層に第2絶縁膜を介して前記積層方向に延伸して設けられた第3電極とを有するダイオード領域とを備え、
前記第2電極及び前記第3電極は、前記第1電極の第1面に平行な第1方向に延び、
前記第2電極と前記第3電極とは前記第1方向に所定距離だけ離れている
ことを特徴とする半導体装置。 - 前記所定距離は、2μmである
ことを特徴とする請求項2記載の半導体装置。 - 前記第2電極及び前記第3電極は、前記第1方向に延びると共に前記IGBT領域と前記ダイオード領域の境界で折り返すU字形状を有する
ことを特徴とする請求項2又は請求項3記載の半導体装置。 - 前記第2電極及び前記第3電極は、前記第1方向と直交する第2方向にずれて配置される
ことを特徴とする請求項2乃至請求項4記載の半導体装置。 - 前記第2電極と前記第3電極との間の電極間隔が第1間隔以下の場合、前記第2電極と前記第3電極の間がピンチオフする際に前記ダイオード領域における前記アノード層と前記ドリフト層との間に印加される印加電圧は、前記電極間隔が広がるに伴い第1の増加率で大きくなり、
前記電極間隔が前記第1間隔より大きい場合、前記印加電圧は、前記電極間隔が広がるに伴い前記第1の増加率よりも大きい第2の増加率で大きくなり、
前記電極間隔は、前記第1間隔以下に設定されている
ことを特徴とする請求項2乃至請求項5記載の半導体装置。 - 前記第2電極及び前記第3電極は、各々、前記第1電極の第1面に平行で且つ前記第1方向と直交する第2方向、及び前記第1方向に第2間隔をもって複数配列されている
ことを特徴とする請求項2乃至請求項6記載の半導体装置。 - 前記第2電極の第1電極側と逆側に設けられ、複数の前記第2電極を電気的に接続する第1配線と、
前記第3電極の第1電極側と逆側に設けられ、複数の前記第3電極を電気的に接続する第2配線とを更に備え、
前記第1配線は、前記第1方向に隣り合う前記第2電極の一端と他端を覆うように形成され、
前記第2配線は、前記第1方向に隣り合う前記第3電極の一端と他端を覆うように形成され、
前記第1配線と前記第2配線は互いに絶縁分離されている
ことを特徴とする請求項2乃至請求項7記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012210238A JP5768028B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
CN201310363266.8A CN103681668A (zh) | 2012-09-24 | 2013-08-20 | 半导体装置 |
US14/012,824 US20140084336A1 (en) | 2012-09-24 | 2013-08-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012210238A JP5768028B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067763A true JP2014067763A (ja) | 2014-04-17 |
JP5768028B2 JP5768028B2 (ja) | 2015-08-26 |
Family
ID=50318706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012210238A Active JP5768028B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140084336A1 (ja) |
JP (1) | JP5768028B2 (ja) |
CN (1) | CN103681668A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147435A (ja) * | 2016-02-16 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
JP2018041983A (ja) * | 2017-12-13 | 2018-03-15 | 三菱電機株式会社 | 半導体装置 |
JP2018046249A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2022049998A (ja) * | 2020-09-17 | 2022-03-30 | 株式会社東芝 | 半導体装置 |
JP7472613B2 (ja) | 2020-04-09 | 2024-04-23 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431205B1 (en) * | 2015-04-13 | 2016-08-30 | International Business Machines Corporation | Fold over emitter and collector field emission transistor |
WO2019017104A1 (ja) * | 2017-07-18 | 2019-01-24 | 富士電機株式会社 | 半導体装置 |
JP7149899B2 (ja) * | 2019-06-07 | 2022-10-07 | 三菱電機株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004022941A (ja) * | 2002-06-19 | 2004-01-22 | Toshiba Corp | 半導体装置 |
JP2012043890A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4453671B2 (ja) * | 2006-03-08 | 2010-04-21 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
KR100809332B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US7595523B2 (en) * | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
KR20090036831A (ko) * | 2007-10-10 | 2009-04-15 | 삼성전자주식회사 | 멀티 핑거 트랜지스터 및 그 제조 방법 |
JP2010040973A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 半導体装置およびその製造方法 |
US8735974B2 (en) * | 2010-02-16 | 2014-05-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor devices |
US8716746B2 (en) * | 2010-08-17 | 2014-05-06 | Denso Corporation | Semiconductor device |
-
2012
- 2012-09-24 JP JP2012210238A patent/JP5768028B2/ja active Active
-
2013
- 2013-08-20 CN CN201310363266.8A patent/CN103681668A/zh active Pending
- 2013-08-28 US US14/012,824 patent/US20140084336A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004022941A (ja) * | 2002-06-19 | 2004-01-22 | Toshiba Corp | 半導体装置 |
JP2012043890A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147435A (ja) * | 2016-02-16 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
JP2018046249A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2018041983A (ja) * | 2017-12-13 | 2018-03-15 | 三菱電機株式会社 | 半導体装置 |
JP7472613B2 (ja) | 2020-04-09 | 2024-04-23 | 富士電機株式会社 | 半導体装置 |
JP2022049998A (ja) * | 2020-09-17 | 2022-03-30 | 株式会社東芝 | 半導体装置 |
JP7456902B2 (ja) | 2020-09-17 | 2024-03-27 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103681668A (zh) | 2014-03-26 |
US20140084336A1 (en) | 2014-03-27 |
JP5768028B2 (ja) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5768028B2 (ja) | 半導体装置 | |
JP6780777B2 (ja) | 半導体装置 | |
JP6844147B2 (ja) | 半導体装置 | |
JP6158058B2 (ja) | 半導体装置 | |
US8604544B2 (en) | Semiconductor device | |
US10297593B2 (en) | Semiconductor device | |
JP2019169597A (ja) | 半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP6222702B2 (ja) | 半導体装置 | |
JP2015072950A (ja) | 半導体装置 | |
JP2013201360A (ja) | 半導体装置 | |
US20140084333A1 (en) | Power semiconductor device | |
JP2018129448A (ja) | 半導体装置 | |
JP2019004060A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018190948A (ja) | 半導体装置 | |
JP2019165180A (ja) | 半導体装置 | |
JP2018125486A (ja) | 半導体装置 | |
JP2019186312A (ja) | 半導体装置 | |
US9905689B2 (en) | Semiconductor device | |
JP7115000B2 (ja) | 半導体装置 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP2018049866A (ja) | 半導体装置 | |
JP2014154739A (ja) | 半導体装置 | |
US20160276469A1 (en) | Vertical-type semiconductor device | |
JP2019021891A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5768028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |