JP2020177973A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置における動的特性を改善する。【解決手段】複数のゲート構造部を有するトランジスタ部と、カソード領域を半導体基板の下面に有するダイオード部とを備え、それぞれのゲート構造部は、ゲートトレンチ部と、半導体基板の上面とドリフト領域との間においてゲートトレンチ部に接して設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、エミッタ領域とドリフト領域との間においてゲートトレンチ部に接して設けられた、第２導電型のベース領域とを有し、上面視において、カソード領域からの距離が最も近いゲート構造部の第１閾値が、カソード領域からの距離が最も遠いゲート構造部の第２閾値に比べて、０．１Ｖ以上１Ｖ以下低い半導体装置を提供する。【選択図】図３

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタと、還流ダイオード（ＦＷＤ）等のダイオードとが同一基板に設けられた半導体装置が知られている（例えば、特許文献１−６参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１７−４１６０１号公報
特許文献２ 特開２０１１−２１６８２５号公報
特許文献３ 特開２０１５−１１８９９１号公報
特許文献４ 特開２０１５−１８５７４２号公報
特許文献５ 特開２０１８−６６４８号公報
特許文献６ 特開２０１８−１２０９９０号公報

半導体装置においては、スナップバック等の動的特性を改善することが好ましい。

上記課題を解決するために、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に複数のゲート構造部を有するトランジスタ部を備えてよい。半導体装置は、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、半導体基板の下面に有するダイオード部を備えてよい。それぞれのゲート構造部は、半導体基板の上面からドリフト領域に達して設けられたゲートトレンチ部を有してよい。それぞれのゲート構造部は、半導体基板の上面とドリフト領域との間においてゲートトレンチ部に接して設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有してよい。それぞれのゲート構造部は、エミッタ領域とドリフト領域との間においてゲートトレンチ部に接して設けられた、第２導電型のベース領域を有してよい。上面視において、カソード領域からの距離が最も近いゲート構造部の第１閾値が、カソード領域からの距離が最も遠いゲート構造部の第２閾値に比べて、０．１Ｖ以上１Ｖ以下低くてよい。

第１閾値を有するゲート構造部が、上面視において、カソード領域の端辺と平行に設けられていてよい。

ゲートトレンチ部は、カソード領域の端辺と平行な方向に長手を有して設けられてよい。トランジスタ部は、ゲート構造部を有し、ゲートトレンチ部の長手に沿って設けられた複数のゲートメサ部を有してよい。複数のゲートメサ部のうち、カソード領域からの距離が最も近いゲートメサ部に、第１閾値を有するゲート構造部が設けられていてよい。

ゲートトレンチ部は、ゲート導電部を有してよい。ゲートトレンチ部は、ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜を有してよい。第１閾値を有するゲート構造部のゲートトレンチ部におけるゲート絶縁膜の膜厚は、第２閾値を有するゲート構造部のゲートトレンチ部におけるゲート絶縁膜の膜厚よりも小さくてよい。

第１閾値を有するゲート構造部のベース領域のドーピング濃度は、第２閾値を有するゲート構造部のベース領域のドーピング濃度よりも低くてよい。

第１閾値を有するゲートメサ部のチャネル密度は、第２閾値を有するゲートメサ部のチャネル密度よりも高くてよい。

ゲートメサ部は、半導体基板の上面において、エミッタ領域と、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを有してよい。第１閾値を有するゲートメサ部の上面におけるエミッタ領域に対するコンタクト領域の面積比は、第２閾値を有するゲートメサ部の上面におけるエミッタ領域に対するコンタクト領域の面積比よりも小さくてよい。

トランジスタ部は、ゲートトレンチ部と、ダミートレンチ部とを有してよい。上面視においてカソード領域と接するトランジスタ部の近接領域におけるダミートレンチ部の密度は、カソード領域からの距離が最も遠い領域における中央領域におけるダミートレンチ部の密度よりも小さくてよい。第１閾値を有するゲート構造部は、近接領域に設けられていてよい。

ダイオード部は、半導体基板の上面側において、キャリアのライフタイムが他の領域よりも低下した上面側ライフタイム制御領域を有してよい。上面側ライフタイム制御領域は、上面視においてカソード領域と接するトランジスタ部の近接領域まで延伸して設けられてよい。第１閾値を有するゲート構造部は、近接領域に設けられていてよい。

カソード領域は、上面視において長辺を有してよい。第１閾値を有するゲート構造部は、カソード領域の長辺の中央と対向する位置に設けられており、長辺の両端と対向する位置には設けられていなくてよい。ゲートトレンチ部は、上面視においてカソード領域の長辺と交差していてよい。

半導体装置は、半導体基板の上面の上方に設けられ、コンタクトホールを有する層間絶縁膜を備えてよい。半導体装置は、層間絶縁膜の上方に設けられ、コンタクトホールによって半導体基板と接触するエミッタ電極とを備えてよい。半導体基板の上面においてゲートトレンチ部は予め定められた延伸方向に延伸していてよい。延伸方向において、第１閾値を有するゲート構造部と、半導体基板の端辺との間に、延伸方向とは異なる方向に長手を有するコンタクトホールが配置されていてよい。

第１閾値は、第２閾値に比べて、０．１Ｖ以上０．５Ｖ以下低くてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ａの拡大図である。 図２におけるｂ−ｂ断面の一例を示す図である。 上面視における第１ゲート構造部４６−１の配置例を示す図である。 上面視における第１ゲート構造部４６−１の他の配置例を示す図である。 第１ゲート構造部４６−１の一例を説明する図である。 第１ゲート構造部４６−１の他の例を説明する図である。 メサ部６０の上面におけるドーピング領域の配置例を示す図である。 トランジスタ部７０の上面におけるトレンチ部の配置例を示す図である。 ｂ−ｂ断面の他の例を示す図である。 不純物のドーズ量と、第１ゲート構造部４６−１における閾値電圧の低下量ΔＶｔｈの一例を示している。 スナップバック現象を説明する図である。 第１ゲート構造部４６−１における閾値電圧の低下量ΔＶｔｈと、半導体装置１００の動的特性との関係を示す図である。 半導体装置１００の上面の構成例を示す図である。 活性部１２０の上面における、カソード領域８２の配置例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ−型またはＮ−型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。

本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧−容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。

図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。

半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。

半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極が設けられているが図１では省略している。

活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、ＦＷＤ等のダイオード素子を含むダイオード部８０が設けられている。図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、所定の配列方向（図１ではＸ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の長手方向と、後述するトレンチ部の長手方向とは同一であってよく、異なっていてもよい。

ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。

半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、ゲートパッド１１２の他、アノードパッド、カソードパッドおよび電流検出パッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。

ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。

本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。

活性側ゲート配線１３１は、活性部１２０に設けられている。活性部１２０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。

活性側ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。

活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。

また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。

本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。

図２は、図１における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。活性部１２０と外周ゲート配線１３０とが隣り合う領域においては、活性側ゲート配線１３１に代えて外周ゲート配線１３０が配置されていてよい。

本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。

エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。

活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。

エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。

ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ−型であり、ウェル領域１１はＰ＋型である。

トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。

本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。

先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。

トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。本明細書では、各トレンチ部の各直線部分を、１つのトレンチ部として扱う場合がある。

ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。

配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。

メサ部６０のうち、ゲートトレンチ部４０に接しており、且つ、エミッタ領域１２が設けられたメサ部６０をゲートメサ部と称する。本例においては、トランジスタ部７０のメサ部６０は、全てゲートメサ部である。他の例においては、トランジスタ部７０は、ゲートトレンチ部４０に接していないか、または、エミッタ領域１２が設けられていないダミーメサ部を有していてもよい。

それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４−ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４−ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４−ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４−ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。

トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。

メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。

他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。

ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４−ｅに挟まれた領域には、それぞれのベース領域１４−ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。

トランジスタ部７０において、ダイオード部８０と接する領域には、緩衝領域が設けられてもよい。緩衝領域のメサ部は、ダイオード部８０のメサ部６１と同一の構造を有するダミーメサ部である。ただし緩衝領域のダミーメサ部の下面には、コレクタ領域２２が設けられる。緩衝領域を設けることで、カソード領域８２と、ゲートメサ部とを離して配置でき、ゲートメサ部とカソード領域８２との間におけるキャリアの流れを抑制できる。

緩衝領域のメサ部は、半導体基板１０の上面において、ダイオード部８０のベース領域１４の少なくとも一部に代えて、コンタクト領域１５を有していてもよい。緩衝領域のメサ部は、上面におけるコンタクト領域１５の面積が、一つのメサ部６０の上面におけるコンタクト領域１５の面積よりも大きくてよい。これにより、トランジスタ部７０のターンオフ時等にホール等のキャリアをエミッタ電極５２側に引き抜きやすくなる。

それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４−ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４−ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。

ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。

図３は、図２におけるｂ−ｂ断面の一例を示す図である。ｂ−ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。

エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。

半導体基板１０は、Ｎ−型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。

トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ−型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。

エミッタ領域１２は、半導体基板１０の上面２１と、ドリフト領域１８との間に配置されている。エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。

ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。

蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。

ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ−型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。

トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０は、深さ方向のドーピング濃度分布において、複数のピークを有してよく、単一のピークを有してもよい。

トランジスタ部７０において、バッファ領域２０の下にはＰ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下にはＮ＋型のカソード領域８２が設けられる。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。

半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。

本例においてトランジスタ部７０とダイオード部８０とのＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。図３の例では、トランジスタ部７０のＸ軸方向における端には、ダミートレンチ部３０が配置されている。

ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。

本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。

本明細書では、ゲートトレンチ部４０、当該ゲートトレンチ部４０に接するエミッタ領域１２、および、当該ゲートトレンチ部４０に接するベース領域１４の組み合わせを、ゲート構造部４６と称する。ゲート構造部４６は、メサ部６０におけるエミッタ領域１２およびベース領域１４のうち、ゲートトレンチ部４０に接する部分だけを含んでいてもよい。

トランジスタ部７０は、Ｘ軸方向に並んでいる複数のゲート構造部４６を有する。それぞれのゲート構造部４６は、各構成要素の特性等に応じた閾値を有する。閾値とは、ゲート電圧を徐々に増加させた場合に、ベース領域１４にチャネルが形成されてゲート構造がオン状態となる電圧である。閾値は、例えばベース領域１４におけるドーピング濃度等に応じて定まる。

半導体装置１００は、閾値の異なるゲート構造部４６を有する。本例の半導体装置１００には、第２閾値を有する１つ以上の第２ゲート構造部４６−２と、第２閾値よりも小さい第１閾値を有する１つ以上の第１ゲート構造部４６−１が設けられている。第１閾値は、第２閾値に比べて０．１Ｖ以上１Ｖ以下低い。

本例では、上面視においてカソード領域８２からの距離が最も近いゲート構造部４６は、第１閾値を有する第１ゲート構造部４６−１である。カソード領域８２からの距離が近いものから順番に選択された複数のゲート構造部４６が、第１ゲート構造部４６−１であってもよい。つまり、トランジスタ部７０は、ダイオード部８０との境界部分において、第１ゲート構造部４６−１を有している。図３の例では、カソード領域８２からの距離が近い２つのゲート構造部４６が、第１ゲート構造部４６−１である。本例においてカソード領域８２からの距離とは、Ｘ軸方向における距離を指している。

また、カソード領域８２からの距離が最も遠いゲート構造部４６は、第２閾値を有する第２ゲート構造部４６−２である。第１ゲート構造部４６−１以外のゲート構造部４６は、全て第２ゲート構造部４６−２であってよい。

トランジスタ部７０とダイオード部８０との境界部分においては、エミッタ領域１２、ベース領域１４およびカソード領域８２によりＮＰＮトランジスタが形成される。このため、トランジスタ部７０をオン状態にすべくコレクタ−エミッタ間電圧を印加しても、境界部分においては、印加電圧に対して電流が線形に増加する。印加電圧が、コレクタ領域２２近傍におけるＰＮ接合のビルトイン電圧を越える電圧に到達すると、電導度変調状態となる。特に、トランジスタ部７０のＸ軸方向の幅が微細化されていくと、境界部分の割合が増加して、ＮＰＮトランジスタに流れる電流の割合が増加する。このため、印加電圧が高電圧になるまでトランジスタ部７０がオン状態とならず、トランジスタ部７０がオン状態となったときに急激に電圧が減少して電流が増大するスナップバック現象が発生してしまう。またスナップバック現象が発生せずとも、電導度変調が阻害されることにより、オン電圧が増大し、また、ターンオン損失が増大してしまう。

本例の半導体装置１００によれば、トランジスタ部７０においてダイオード部８０との境界部分に、閾値の低い第１ゲート構造部４６−１を配置している。トランジスタ部７０のターンオン時に、閾値の低い第１ゲート構造部４６−１は、第２ゲート構造部４６−２よりも早くオン状態となる。このため、境界部分には第１ゲート構造部４６−１から電子が早く供給され、コレクタ領域２２近傍のＰＮ接合が早く動作する。このため、電導度変調を促進できる。また、スナップバック現象を抑制できる。

図４Ａは、上面視における第１ゲート構造部４６−１の配置例を示す図である。図４Ａにおいては、トランジスタ部７０とダイオード部８０との境界近傍を拡大して示している。上面視において、カソード領域８２はＹ軸方向に長手を有する矩形形状であってよい。本例では、カソード領域８２の端辺のうち、長辺８５を示している。また、カソード領域８２のＹ軸方向における両端の位置をＹｂ１、Ｙｂ２、中央の位置をＹｃとする。また、コンタクトホール５４のＹ軸方向における両端の位置をＹｈ１、Ｙｈ２とする。

第１ゲート構造部４６−１は、上面視において、カソード領域８２の端辺と平行に設けられてよい。本例の第１ゲート構造部４６−１は、カソード領域８２の長辺８５と平行に設けられている。第１ゲート構造部４６−１が設けられている方向は、ゲートトレンチ部４０が長手を有する方向である。また、ゲートメサ部（本例ではメサ部６０）は、ゲートトレンチ部４０の長手方向に沿って設けられている。つまり、ゲートメサ部の長手方向と、ゲートトレンチ部４０の長手方向は同一である。ゲートトレンチ部４０が長手を有する方向とは、ゲートトレンチ部４０の直線部分３９が延伸している方向であり、図４ＡではＹ軸方向である。なお、エミッタ領域１２とＹ軸方向に接するコンタクト領域１５が設けられている領域も、第１ゲート構造部４６−１に含めている。

上述したように、複数のゲートメサ部（本例ではメサ部６０）のうち、カソード領域８２からの距離が最も近い１つ以上のゲートメサ部に、第１ゲート構造部４６−１が設けられている。本例の第１ゲート構造部４６−１は、Ｙ軸方向において周期的に配置された２つ以上のエミッタ領域１２に渡って設けられてよい。第１ゲート構造部４６−１は、Ｙ軸方向において、中央位置Ｙｃを含む範囲に設けられてよい。第１ゲート構造部４６−１は、Ｙ軸方向において、カソード領域８２よりも広い範囲に設けられてよい。つまり第１ゲート構造部４６−１は、Ｙ軸方向において、カソード領域８２の端部位置Ｙｂ１、Ｙｂ２よりも外側まで設けられていてもよい。外側とは、中央位置Ｙｃから離れる側を指す。第１ゲート構造部４６−１は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｈ１、Ｙｈ２よりも内側に設けられてよい。内側とは、中央位置Ｙｃに近づく側を指す。第１ゲート構造部４６−１は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｈ１、Ｙｈ２よりも外側まで設けられてもよい。第１ゲート構造部４６−１は、ゲートメサ部の全てのエミッタ領域１２に渡って設けられてよい。第１ゲート構造部４６−１は、ゲートメサ部の全てのコンタクト領域１５に渡って設けられていてもよい。第１ゲート構造部４６−１は、メサ部６０のＹ軸方向の全範囲に渡って設けられていてもよい。

図４Ｂは、上面視における第１ゲート構造部４６−１の他の配置例を示す図である。本例の第１ゲート構造部４６−１は、カソード領域８２の中央位置Ｙｃと、Ｘ軸方向において対向する位置に設けられている。つまり第１ゲート構造部４６−１は、Ｙ軸方向において、中央位置Ｙｃを含む範囲に設けられている。ただし、本例の第１ゲート構造部４６−１は、カソード領域８２の長辺８５の端部位置Ｙｂ１、Ｙｂ２と、Ｘ軸方向において対向する位置には設けられていない。つまり第１ゲート構造部４６−１は、Ｙ軸方向において、端部位置Ｙｂ１とＹｂ２との間の範囲に設けられている。第１ゲート構造部４６−１は、Ｙ軸方向において端部位置Ｙｂ１およびＹｂ２の間に配置されたエミッタ領域１２のうち、最も外側のエミッタ領域１２には設けられていなくてよい。

メサ部６０において、第１ゲート構造部４６−１以外の領域には、第２ゲート構造部４６−２が設けられていてよい。第２ゲート構造部４６−２は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｈ１、Ｙｈ２よりも内側に設けられてよい。第２ゲート構造部４６−２は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｈ１、Ｙｈ２よりも外側まで設けられてもよい。

ゲート構造部４６の閾値が低いと、半導体基板１０の下面２３側においてアバランシェ降伏が生じやすくなる。活性部１２０には、活性部１２０の外側からキャリアが流入する場合がある。このためアバランシェ降伏は、活性部１２０の端部で比較的に生じやすい。これに対して、メサ部６０の外側部分には第１ゲート構造部４６−１を設けないことで、当該部分におけるアバランシェ降伏を抑制できる。一方で、メサ部６０の中央部分には第１ゲート構造部４６−１を設けることで、電導度変調を促進できる。

図５は、第１ゲート構造部４６−１の一例を説明する図である。本例の第１ゲート構造部４６−１は、ゲート絶縁膜４２の膜厚Ｔ１が、第２ゲート構造部４６−２のゲート絶縁膜４２の膜厚Ｔ２よりも小さい。ゲート絶縁膜４２の膜厚は、深さ方向（Ｚ軸方向）におけるゲートトレンチ部４０の中央位置における、Ｘ軸方向の膜厚を用いてよい。膜厚Ｔ１は、膜厚Ｔ２の厚みよりも小さく且つ膜厚Ｔ２の８割程度の厚みよりも大きい範囲で設定されてよく、好ましくは膜厚Ｔ２の９９％から８４％であってもよい。これにより、第１ゲート構造部４６−１の第１閾値は、第２ゲート構造部４６−２の第２閾値よりも小さくなる。

第１ゲート構造部４６−１のゲート絶縁膜４２と、第２ゲート構造部４６−２のゲート絶縁膜４２とを異なる工程および条件で形成することで、それぞれの膜厚を異ならせることができる。なお、図４Ｂに示したように、ゲートトレンチ部４０の一つの直線部分３９に第１ゲート構造部４６−１および第２ゲート構造部４６−２が設けられている場合、一つの直線部分３９におけるゲート絶縁膜４２の膜厚が変化してよい。

図６は、第１ゲート構造部４６−１の他の例を説明する図である。本例の第１ゲート構造部４６−１は、ベース領域１４のドーピング濃度（図６では、Ｐ−−型としている）が、第２ゲート構造部４６−２のベース領域１４のドーピング濃度よりも低い。第１ゲート構造部４６−１のベース領域１４のドーピング濃度は、第２ゲート構造部４６−２のベース領域１４のドーピング濃度よりも低く且つ第２ゲート構造部４６−２のベース領域１４のドーピング濃度の７割程度のドーピング濃度よりも高い範囲で設定されてよい。これにより、第１ゲート構造部４６−１の第１閾値は、第２ゲート構造部４６−２の第２閾値よりも小さくなる。

第１ゲート構造部４６−１のベース領域１４と、第２ゲート構造部４６−２のベース領域１４とを異なる工程および条件で形成することで、それぞれのドーピング濃度を異ならせることができる。なお、図４Ｂに示したように、ゲートトレンチ部４０の一つの直線部分３９に第１ゲート構造部４６−１および第２ゲート構造部４６−２が設けられている場合、一つのメサ部６０におけるベース領域１４のドーピング濃度が変化してよい。

なお、ダイオード部８０の少なくとも一つのベース領域１４のドーピング濃度は、第１ゲート構造部４６−１のベース領域１４のドーピング濃度と同一であってもよい。例えばダイオード部８０のメサ部６１のうち、トランジスタ部７０との距離が近いものから順番に選択した１つ以上のメサ部６１は、ベース領域１４のドーピング濃度が、第１ゲート構造部４６−１のベース領域１４のドーピング濃度と同一であってよい。

図７は、メサ部６０の上面におけるドーピング領域の配置例を示す図である。本例においては、トランジスタ部７０のうち、Ｘ軸方向におけるダイオード部８０との距離が所定値以内の領域を、近接領域７１とする。また、トランジスタ部７０のＸ軸方向における中央位置をＸｃ、中央位置Ｘｃを含むトランジスタ部７０の領域を中央領域７３とする。中央位置Ｘｃは、ダイオード部８０から最も離れた位置である。近接領域７１には、複数のメサ部６０が含まれてよい。近接領域７１に含まれるゲート構造部４６を第１ゲート構造部４６−１とし、近接領域７１以外の中央領域７３等におけるゲート構造部４６を第２ゲート構造部４６−２とする。

本例では、近接領域７１におけるゲートメサ部（本例ではメサ部６０）のチャネル密度は、中央領域７３におけるゲートメサ部のチャネル密度よりも高い。チャネル密度とは、上面視において、単位面積に含まれるチャネルの割合である。本例では、メサ部６０に含まれるエミッタ領域１２の面積と、エミッタ領域１２以外の面積との比を、チャネル密度としてよい。近接領域７１におけるメサ部６０のエミッタ領域１２の面積をＳ１、エミッタ領域１２以外の領域（本例ではコンタクト領域１５）の面積をＳ２、中央領域７３におけるメサ部６０のエミッタ領域１２の面積をＳ３、エミッタ領域１２以外の領域の面積をＳ４とする。

本例では、面積比Ｓ１／（Ｓ１＋Ｓ２）は、面積比Ｓ３／（Ｓ３＋Ｓ４）より高い。面積比Ｓ１／（Ｓ１＋Ｓ２）は、面積比Ｓ３／（Ｓ３＋Ｓ４）の１．５倍以上であってよく、２倍以上であってもよい。チャネル密度（本例では面積比Ｓ１／（Ｓ１＋Ｓ２））が高いほど、ゲート構造部４６の閾値は小さくなる。これにより、近接領域７１に含まれる第１ゲート構造部４６−１の第１閾値は、中央領域７３等に含まれる第２ゲート構造部４６−２の第２閾値よりも小さくなる。

また、Ｙ軸方向において、メサ部６０に含まれるエミッタ領域１２の長さと、エミッタ領域１２以外の領域の長さとの比を、チャネル密度としてもよい。近接領域７１におけるメサ部６０のエミッタ領域１２の長さをＬ１、エミッタ領域１２以外の領域（本例ではコンタクト領域１５）の長さをＬ２、中央領域７３におけるメサ部６０のエミッタ領域１２の長さをＬ３、エミッタ領域１２以外の領域の長さをＬ４とする。チャネル密度Ｌ１／（Ｌ１＋Ｌ２）は、チャネル密度Ｌ３／（Ｌ３＋Ｌ４）より高い。チャネル密度Ｌ１／（Ｌ１＋Ｌ２）は、チャネル密度Ｌ３／（Ｌ３＋Ｌ４）の１．５倍以上であってよく、２倍以上であってもよい。

図８は、トランジスタ部７０の上面におけるトレンチ部の配置例を示す図である。本例のトランジスタ部７０も、図７の例と同様に、近接領域７１および中央領域７３を有しており、近接領域７１におけるチャネル密度は、中央領域７３におけるチャネル密度よりも高い。

本例では、近接領域７１におけるダミートレンチ部３０の密度は、中央領域７３におけるダミートレンチ部３０の密度よりも低い。つまり、近接領域７１におけるゲートトレンチ部４０の密度は、中央領域７３におけるゲートトレンチ部４０の密度よりも高い。トレンチ部の密度とは、Ｘ軸方向における単位幅に含まれる、トレンチ部の本数である。本例では、各トレンチ部の直線部分を１つのトレンチ部とする。図８の例では、近接領域７１以外の領域においては、ゲートトレンチ部４０とダミートレンチ部３０とがＸ軸方向に交互に配置されている。これに対して近接領域７１においては、２つ以上のゲートトレンチ部４０がＸ軸方向に連続して配列されている。これにより、近接領域７１に含まれる第１ゲート構造部４６−１の第１閾値は、中央領域７３等に含まれる第２ゲート構造部４６−２の第２閾値よりも小さくなる。

図９は、ｂ−ｂ断面の他の例を示す図である。本例の半導体装置１００は、図３に示した半導体装置１００の構成に加えて、上面側ライフタイム制御領域９２を有する。他の構造は、図３に示した半導体装置１００と同様である。また本例においても、半導体装置１００は、近接領域７１を有する。

上面側ライフタイム制御領域９２は、半導体基板１０の上面２１側から、軽イオン等の不純物を注入することで形成した領域である。当該不純物は、例えばヘリウムイオンまたはプロトン等の水素イオンである。上面側ライフタイム制御領域９２には、不純物を注入したことにより結晶欠陥が形成され、結晶欠陥によりキャリアのライフタイムが他の領域よりも低下する。

図９においては、結晶欠陥およびキャリアライフタイムの深さ方向における分布のピーク位置をバツ印で示している。当該分布は、バツ印から下面２３側および上面２１側に対してスロープを有する。不純物を上面２１側から注入した場合、不純物の通過領域にも結晶欠陥が形成される。このため、結晶欠陥およびキャリアライフタイムの分布の上面２１側のスロープは、下面２３側のスロープよりもなだらかになる。当該分布のスロープの傾きから、上面側ライフタイム制御領域９２が、上面２１側から不純物を注入して形成されたか否かを判別できる。上面側ライフタイム制御領域９２は、半導体基板１０の深さ方向における中央よりも上面２１側に設けられてよい。

ダイオード部８０は、上面側ライフタイム制御領域９２を有する。ダイオード部８０のＸ軸方向における全範囲にわたって、上面側ライフタイム制御領域９２が設けられてよい。ダイオード部８０に上面側ライフタイム制御領域９２を設けることで、ダイオード部８０の逆回復時間を短くして、逆回復損失を低減できる。

上面側ライフタイム制御領域９２は、トランジスタ部７０の近接領域７１まで延伸して設けられている。つまり上面側ライフタイム制御領域９２は、ダイオード部８０から近接領域７１まで連続して設けられている。本例では、トランジスタ部７０において、上面側ライフタイム制御領域９２が設けられた領域を近接領域７１としている。

上述したように、半導体基板１０の上面２１側から不純物を注入すると、不純物の通過領域にも結晶欠陥が形成される。このため、近接領域７１のベース領域１４においてチャネルとして機能する部分にも結晶欠陥が形成される。チャネル部分の結晶欠陥密度が増加すると、ゲート構造部４６の閾値は低下する。これにより、近接領域７１に含まれる第１ゲート構造部４６−１の第１閾値は、他の領域に含まれる第２ゲート構造部４６−２の第２閾値よりも小さくなる。なお、上面側ライフタイム制御領域９２は、上面側からの不純物注入に限らず、下面側から高加速の軽元素イオン注入等をトレンチ近傍まで実施してもよい。この場合であっても、ピークの裾による影響で、ゲート構造部４６−１の第１閾値を、他の領域に含まれる第２ゲート構造部４６−２の第２閾値よりも小さくできる。なお、図４Ａから図９において説明した各例は、他の例と組み合わせてよい。３つ以上の例を組み合わせてもよい。

図１０は、上面側ライフタイム制御領域９２を形成するために注入した不純物のドーズ量と、第１ゲート構造部４６−１における閾値電圧の低下量ΔＶｔｈの一例を示している。低下量ΔＶｔｈは、第２閾値と、第１閾値との差分に相当する。本例において不純物はヘリウムイオンである。図１０において実線部分は実測値であり、点線部分は計算値である。なお、上面側ライフタイム制御領域９２を設けない例においては、ゲート構造部４６の閾値は６Ｖ以上６．５Ｖ以下である。

本例では、エミッタ−コレクタ間に２０Ｖを印加した状態で、ゲート電圧を０Ｖから徐々に増加させて、定格電流の１／１０００の電流が流れるときのゲート電圧を閾値として測定した。なお半導体装置１００全体に流れる電流を測定しているが、上述したように、閾値の低い第１ゲート構造部４６−１は、他の領域よりも早く電流が流れ始める。このため、定格電流の１／１０００の電流が流れるときのゲート電圧は、第１ゲート構造部４６−１の閾値電圧とみなすことができる。

図１０に示すように、不純物のドーズ量により、第１ゲート構造部４６−１の第１閾値を制御できる。なお、不純物の飛程（上面側ライフタイム制御領域９２の深さ位置）によっても、閾値電圧の低下量ΔＶｔｈは変動する。

図１１は、スナップバック現象を説明する図である。図１１は、エミッタ−コレクタ間電圧Ｖｃｅを徐々に増加させた場合の、コレクタ電流Ｉｃを示している。スナップバックが発生していない通常波形においては、電圧Ｖｃｅを増加させ始めると、主にＮＰＮトランジスタに電流が流れる。更に電圧Ｖｃｅを増加させると、電導度変調によりトランジスタ部７０がＩＧＢＴとして動作する。これに対して、スナップバックが発生すると、Ｖｃｅが高電圧になるまでトランジスタ部７０がオン状態とならず、トランジスタ部７０がオン状態となったときに急激に電流が増大してしまう。

図１２は、第１ゲート構造部４６−１における閾値電圧の低下量ΔＶｔｈと、半導体装置１００の動的特性との関係を示す図である。図１２においては、半導体装置１００の動的特性として、スナップバック抑制効果が生じるか否か、および、安定動作するか否かを評価している。スナップバック抑制効果が生じている場合を丸印で示している。また、半導体装置１００が安定動作している場合を丸印で示し、動作が不安定になるが半導体装置１００は破壊されない場合を三角印で示し、半導体装置１００が破壊される可能性がある場合をバツ印で示している。

図１２に示すように、第１ゲート構造部４６−１のΔＶｔｈを０．１Ｖ以上とすることで、スナップバック抑制効果が得られた。第１ゲート構造部４６−１のΔＶｔｈは、０．２Ｖ以上であってもよい。

一方で、ΔＶｔｈを大きくしすぎると、第１ゲート構造部４６−１と第２ゲート構造部４６−２とで閾値電圧の差が大きくなり、半導体装置１００の動作が不安定になる場合がある。例えば、トランジスタ部７０のターンオフ時に、第１ゲート構造部４６−１に局所的に電流が集中してしまい、ラッチアップ耐量が低下する可能性がある。また、ベース領域１４のドーピング濃度を低くしすぎると、ベース領域１４の電気抵抗値が上昇してしまい、ラッチアップ耐量が低下する。また、閾値電圧を小さくすると、半導体装置１００の短絡時に、下面２３側においてアバランシェ降伏が生じやすくなる。また、結晶欠陥を過剰に形成すると、漏れ電流が増大して、熱暴走破壊が生じやすくなる。

図１２に示すように、ΔＶｔｈを１．０Ｖより大きくすると、半導体装置１００の破壊が生じやすくなる。このため、本例の第１ゲート構造部４６−１のΔＶｔｈは、１．０Ｖ以下である。より好ましくは、第１ゲート構造部４６−１のΔＶｔｈは、０．５Ｖ以下である。これにより、スナップバックの発生を抑制しつつ、半導体装置１００を安定して動作させることができる。第１ゲート構造部４６−１のΔＶｔｈは、０．３Ｖ以下であってもよい。

図１３は、半導体装置１００の上面の構成例を示す図である。本例の半導体装置１００は、正孔引抜用のコンタクトホール５６を更に備える。コンタクトホール５６は、Ｙ軸方向において、第１ゲート構造部４６−１と、半導体基板１０の端辺１０２との間に設けられている。コンタクトホール５６により、エミッタ電極５２と、半導体基板１０のＰ型の領域とが接続される。本例のコンタクトホール５６は、ベース領域１４−ｅの上方に配置されているが、コンタクトホール５６は、ウェル領域１１の上方に配置されていてよく、他のベース領域１４の上方に配置されていてよく、コンタクト領域１５の上方に配置されていてもよい。

コンタクトホール５６は、ゲートトレンチ部４０の延伸方向（Ｙ軸方向）とは異なる方向に長手を有している。本例のコンタクトホール５６は、Ｘ軸方向に長手を有している。コンタクトホール５６を設けることで、第１ゲート構造部４６−１の外側から第１ゲート構造部４６−１に向かう正孔を、第１ゲート構造部４６−１に到達する前に引き抜くことができる。これにより、閾値の低い第１ゲート構造部４６−１におけるキャリア集中を抑制できる。

図１４は、活性部１２０の上面における、カソード領域８２の配置例を示す図である。本例のカソード領域８２は、上面視において長辺８５を有している。長辺８５は、カソード領域８２の端辺のうち、最も直線部分の長い辺である。本例のゲートトレンチ部４０は、上面視においてカソード領域８２の長辺８５と交差する。ゲートトレンチ部４０は、長辺８５と直交していてよい。図１４においては、ゲートトレンチ部４０を太線で模式的に示している。また、ダミートレンチ部３０は省略している。

本例においても、ゲートトレンチ部４０に隣接する領域には、ゲートメサ部が設けられている。ゲートメサ部の上面には、ゲートトレンチ部４０に接するエミッタ領域１２およびコンタクト領域１５が設けられている。つまり、ゲートトレンチ部４０に沿ってゲート構造部４６が配置されている。

本例においても、カソード領域８２の端辺に最も近い第１ゲート構造部４６−１の第１閾値は、カソード領域８２の端辺に最も遠い第２ゲート構造部４６−２の第２閾値よりも小さい。カソード領域８２は、Ｘ軸方向に延伸し、ゲートトレンチ部４０と交差する交差部８３を、Ｙ軸方向に沿って複数有してよい。ゲートトレンチ部４０は、複数の交差部８３と交差してよい。

カソード領域８２は、隣り合う２つの交差部８３を接続する接続部８４を有してよい。接続部８４は、交差部８３のＸ軸方向における端部どうしを接続してよい。接続部８４は、Ｙ軸方向に延伸して設けられている。カソード領域８２は、上面視において蛇行して設けられてよい。

本例の活性部１２０も、コンタクトホール５６を有してよい。コンタクトホール５６は、ゲートトレンチ部４０またはカソード領域８２と、活性部１２０の端部との間に配置されている。コンタクトホール５６は、ゲートトレンチ部４０が設けられた領域全体を囲むように配置されてよい。コンタクトホール５６は、ゲートトレンチ部４０が設けられた領域の外周に沿って、離散的に配置されてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４６・・・ゲート構造部、４６−１・・・第１ゲート構造部、４６−２・・・第２ゲート構造部、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、７１・・・近接領域、７３・・・中央領域、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、８３・・・交差部、８４・・・接続部、８５・・・長辺、９０・・・エッジ終端構造部、９２・・・上面側ライフタイム制御領域、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線

Claims (13)

1. 第１導電型のドリフト領域を有する半導体基板と、
   前記半導体基板の上面に複数のゲート構造部を有するトランジスタ部と、
   前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、前記半導体基板の下面に有するダイオード部と
   を備え、
   それぞれのゲート構造部は、
   前記半導体基板の上面から前記ドリフト領域に達して設けられたゲートトレンチ部と、
   前記半導体基板の上面と前記ドリフト領域との間において前記ゲートトレンチ部に接して設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
   前記エミッタ領域と前記ドリフト領域との間において前記ゲートトレンチ部に接して設けられた、第２導電型のベース領域と
   を有し、
   上面視において、前記カソード領域からの距離が最も近い前記ゲート構造部の第１閾値が、前記カソード領域からの距離が最も遠い前記ゲート構造部の第２閾値に比べて、０．１Ｖ以上１Ｖ以下低い
   半導体装置。
2. 前記第１閾値を有する前記ゲート構造部が、上面視において、前記カソード領域の端辺と平行に設けられている
   請求項１に記載の半導体装置。
3. 前記ゲートトレンチ部は、前記カソード領域の端辺と平行な方向に長手を有して設けられ、
   前記トランジスタ部は、前記ゲート構造部を有し、前記ゲートトレンチ部の長手に沿って設けられた複数のゲートメサ部を有し、
   前記複数のゲートメサ部のうち、前記カソード領域からの距離が最も近いゲートメサ部に、前記第１閾値を有する前記ゲート構造部が設けられている
   請求項１または２に記載の半導体装置。
4. 前記ゲートトレンチ部は、
   ゲート導電部と、
   前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜と
   を有し、
   前記第１閾値を有する前記ゲート構造部の前記ゲートトレンチ部における前記ゲート絶縁膜の膜厚は、前記第２閾値を有する前記ゲート構造部の前記ゲートトレンチ部における前記ゲート絶縁膜の膜厚よりも小さい
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１閾値を有する前記ゲート構造部の前記ベース領域のドーピング濃度は、前記第２閾値を有する前記ゲート構造部の前記ベース領域のドーピング濃度よりも低い
   請求項１から４のいずれか一項に記載の半導体装置。
6. 前記第１閾値を有する前記ゲートメサ部のチャネル密度は、前記第２閾値を有する前記ゲートメサ部の前記チャネル密度よりも高い
   請求項３に記載の半導体装置。
7. 前記ゲートメサ部は、前記半導体基板の上面において、前記エミッタ領域と、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを有し、
   前記第１閾値を有する前記ゲートメサ部の上面における前記エミッタ領域に対する前記コンタクト領域の面積比は、前記第２閾値を有する前記ゲートメサ部の上面における前記エミッタ領域に対する前記コンタクト領域の面積比よりも小さい
   請求項６に記載の半導体装置。
8. 前記トランジスタ部は、前記ゲートトレンチ部と、ダミートレンチ部とを有し、
   上面視において前記カソード領域と接する前記トランジスタ部の近接領域における前記ゲートトレンチ部の密度は、前記カソード領域からの距離が最も遠い領域における中央領域における前記ゲートトレンチ部の密度よりも高く、
   前記第１閾値を有する前記ゲート構造部は、前記近接領域に設けられている
   請求項１から７のいずれか一項に記載の半導体装置。
9. 前記ダイオード部は、前記半導体基板の上面側において、キャリアのライフタイムが他の領域よりも低下した上面側ライフタイム制御領域を有し、
   前記上面側ライフタイム制御領域は、上面視において前記カソード領域と接する前記トランジスタ部の近接領域まで延伸して設けられており、
   前記第１閾値を有する前記ゲート構造部は、前記近接領域に設けられている
   請求項１から７のいずれか一項に記載の半導体装置。
10. 前記カソード領域は、上面視において長辺を有しており、
    前記第１閾値を有する前記ゲート構造部は、前記カソード領域の前記長辺の中央と対向する位置に設けられており、前記長辺の両端と対向する位置には設けられていない
    請求項１から９のいずれか一項に記載の半導体装置。
11. 前記カソード領域は、上面視において長辺を有しており、
    前記ゲートトレンチ部は、上面視において前記カソード領域の長辺と交差している
    請求項１に記載の半導体装置。
12. 前記半導体基板の上面の上方に設けられ、コンタクトホールを有する層間絶縁膜と、
    前記層間絶縁膜の上方に設けられ、前記コンタクトホールによって前記半導体基板と接触するエミッタ電極と
    を更に備え、
    前記半導体基板の上面において前記ゲートトレンチ部は予め定められた延伸方向に延伸しており、
    前記延伸方向において、前記第１閾値を有する前記ゲート構造部と、前記半導体基板の端辺との間に、前記延伸方向とは異なる方向に長手を有する前記コンタクトホールが配置されている
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 前記第１閾値は、前記第２閾値に比べて、０．１Ｖ以上０．５Ｖ以下低い
    請求項１から１２のいずれか一項に記載の半導体装置。

Images