JP2011258835A - 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材 - Google Patents

実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材 Download PDF

Info

Publication number
JP2011258835A
JP2011258835A JP2010133371A JP2010133371A JP2011258835A JP 2011258835 A JP2011258835 A JP 2011258835A JP 2010133371 A JP2010133371 A JP 2010133371A JP 2010133371 A JP2010133371 A JP 2010133371A JP 2011258835 A JP2011258835 A JP 2011258835A
Authority
JP
Japan
Prior art keywords
circuit board
insulating sheet
mounting structure
semiconductor device
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010133371A
Other languages
English (en)
Inventor
Toru Okada
徹 岡田
Hiroshi Kobayashi
弘 小林
Satoru Emoto
哲 江本
Masayuki Kitajima
雅之 北嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010133371A priority Critical patent/JP2011258835A/ja
Priority to US13/071,641 priority patent/US20110303450A1/en
Priority to EP11160078A priority patent/EP2395822A1/en
Priority to CN2011100768915A priority patent/CN102280430A/zh
Publication of JP2011258835A publication Critical patent/JP2011258835A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 半導体装置の接合部の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置を容易に回路基板から取り外すことができる実装構造を提供することを課題とする。
【解決手段】 電子部品１０を回路基板１８に実装するための実装構造は、電子部品１０と回路基板１８の間に設けられた絶縁シート積層体１６と、絶縁シート積層体１６中に形成された複数の螺旋状導体１４とを有する。螺旋状導体１４の一端は電子部品１０の外部接続端子１２に接合される。螺旋状導体１４の他端は回路基板１８接続電極１８ａに接合される。
【選択図】 図４

Description

本発明は、電子部品を基板に実装するための実装構造に関する。
電子機器には、半導体装置等の電子部品が実装された回路基板が組み込まれることが多い。近年の電子機器は小型化が進み、組み込まれる回路基板は高密度実装で小型化され、回路基板に搭載される半導体装置等の電子部品も小型化されている。これに伴い、電子部品を回路基板に実装するための実装構造も小型となっている。
半導体装置を回路基板に実装するための接合部材として、はんだバンプが用いられることが多い。はんだバンプによるはんだ接合により電気的接続を得るとともに半導体装置を機械的に回路基板に固定する。上述のように実装構造が小型となり、はんだバンプが小さくなると、はんだ接合部も小さくなるので、熱応力や外部からの圧力により容易にはんだバンプ接合部が変形し損傷してしまい、接続不良が発生しやすくなる。
ここで、実装構造としてはんだバンプ接合部に外力が加わった場合のはんだバンプの変形について、図１（ａ）、（ｂ）を参照しながら説明する。図１（ａ）において、半導体装置の電極パッド１がはんだバンプ２により回路基板３の接続パッド４に接合された実装構造が示されている。はんだバンプ２は、はんだリフローの際に溶融してから固化し、電極パッド２及び接続パッド４に密着したはんだ接合部２ａが形成されている。図１（ａ）に示す状態は、はんだバンプ２に外力が加わる前の状態であり、はんだバンプ２は変形していない。
回路基板４の図１（ａ）に示す位置に外力が作用すると、回路基板３は外力が加わった部分が上に上がるように変形すると同時に、はんだバンプ２も図１（ｂ）に示すように変形する。外力が加わる位置がはんだバンプ２の中心からずれているため、外力が加わる位置に近い側のはんだ接合部２ａの端部に応力が集中する。外力が無くなると応力も無くなり、はんだバンプ２の変形も無くなって図１（ａ）に示すもとの形状にもどる。
このような外力が繰り返し回路基板３に作用すると、はんだ接合部２ａと接続パッド４との間に繰り返して応力集中が発生し、はんだ接合部２ａの端部が接続パッド４から剥離することがある。この剥離が内部に伝播するとはんだ接合部２ａと接続パッド４との電気的接続が無くなり、接続不良となってしまう。
また、例えば、半導体装置の基材がシリコンであり、回路基板の基材がガラスエポキシ樹脂である場合、熱膨張率が大きく異なるため、接合部（はんだバンプ）に熱応力が発生する。この熱膨張率の差に起因した熱応力が繰り返し発生すると、図２に示すように、接合部（はんだバンプ）の半導体装置に近い側にクラックが生じて接続不良となってしまう。
そこで、実装した半導体装置と回路基板との間にアンダーフィル材を充填してはんだ接合部を補強することが行なわれている。すなわち、エポキシ樹脂等からなるアンダーフィル材をはんだ接合部の周囲に充填してはんだ接合部を周囲から補強し、且つ半導体装置の底面と回路基板の表面とをアンダーフィル材で接着して機械的に固定する。これにより、はんだ接合部の耐圧力性や長期信頼性が向上する。
近年、特にノーパソコン等の携帯型コンピュータや携帯電話などの電子機器は、小型化、高機能化が進み、電子機器の筐体に加わった圧力が内部の回路基板や実装構造部分に伝わり易くなっている。そこで、はんだ接合部の耐圧力性や長期信頼性をさらに向上させるために、より高い接着強度とより高いヤング率を有するアンダーフィル材が用いられるようになっている。ところが、このようにアンダーフィル材の接着強度が大きくなると、一旦アンダーフィル材で固定した半導体装置を回路基板から取りはずすことが困難となってしまう。
例えば、半導体装置を回路基板に実装後に半導体装置に機能不良が発生した場合、機能不良を起こした半導体装置のみを回路基板から取り外して交換することができない。したがって、高価な回路基板全体を交換しなければならなくなり、回路基板の仕損費が増大してしまう。また、機能不良が生じていると予測される半導体装置を単体で機能を調べて不良原因の解析を行うことができないため、機能不良の原因を明らかにすることができず、不良率が増大するおそれもある。
そこで、実装する電子部品の電極と回路基板の接続電極の間にコイルスプリングのような弾性体を挿入して応力を緩和する実装構造が提案されている（例えば、特許文献１〜３参照。）。
特開２００２−１５１５５０号公報 特開２００４−１４０１９５号公報 特開２００９−２１１１３３６号公報
上述の特許文献１〜３に開示された実装構造は、いずれも電子部品の多数の電極のそれぞれに対してコイルスプリングを配置して接合するもので、微細な実装構造には適していない。すなわち、多数の微細な電極に対して微細なコイルスプリングを一つづつ配置することは困難であり、特許文献１〜３に開示された実装構造を、近年の高密度で微細化された電極を有する半導体装置に適用することはできない。
そこで、アンダーフィル材を用いずに、半導体装置の接合部の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置を容易に回路基板から取り外すことができる実装構造の開発が望まれている。
一実施形態によれば、電子部品を回路基板に実装するための実装構造であって、前記電子部品と前記回路基板の間に設けられた絶縁シート積層体と、前記絶縁シート積層体中に形成された複数の螺旋状導体とを有し、前記螺旋状導体の一端は前記電子部品の外部接続端子に接合され、前記螺旋状導体の他端は前記回路基板の接続電極に接合される実装構造が提供される。
また、上述の実装構造を有する電子部品が提供される
さらに、上述の実装構造を有する回路基板が提供される。
また、回路基板と、上述の実装構造を介して前記回路基板に実装された電子部品とを有する基板組立体が提供される。
また、上述の基板組立体が組み込まれた電子機器が提供される。
さらに、電子部品と回路基板の間に設けられる応力緩和部材であって、複数の絶縁シートを積層して形成した絶縁シート積層体と、前記絶縁シート積層体中に形成された複数の螺旋状導体とを有する応力緩和部材が提供される。
実施形態では、螺旋状導体及び絶縁シート積層体が弾性変形可能であるので、螺旋状導体及び絶縁シート積層体１６は応力に応じて変形する。これにより接合部に発生する応力は緩和され、接合部に過大な応力が発生せず、接合部内でのクラックの発生が抑制される。したがって、したがって、電子部品をアンダーフィル材を用いて回路基板に接着する必要がなくなり、電子部品を回路基板から容易に取り外すことができる。
実装構造としてはんだバンプ接合部に外力が加わった場合のはんだバンプの変形を示す図である。 はんだバンプ接合部に発生した熱応力によりクラックが生じることを説明する図である。 一実施形態による実装構造を有する半導体装置の一部を示す断面図である。 図３に示す半導体装置を回路基板に実装した状態で回路基板に外力が作用した際の実装構造の状態を示す図である。 図４に示す実装構造において熱応力が発生したときの螺旋状導体を含む絶縁シート積層体の変形状態を示す図である。 絶縁シート積層体１６中に埋め込まれた螺旋状導体１４を形成する方法を示す図である。 実装構造に用いる各部の物性・寸法を示す図である。 外力による応力解析モデルを示す図である 熱応力による応力解析モデルを示す図である。 絶縁シート積層体中に埋め込まれた螺旋状導体を回路基板に設けた場合の実装構造を示す図である。 螺旋状導体を含む絶縁シート積層体を応力緩和部材単体として形成して半導体装置を実装した場合の実装構造を示す図である。 外部接続端子を設けた応力緩和部材を用いて半導体装置を実装した場合の実装構造を示す図である。 応力緩和部材を用いて半導体装置を実装した基板組立体が組み込まれたノートパソコンの斜視図である。
次に、実施形態について図面を参照しながら説明する。
図３は一実施形態による実装構造を有する半導体装置の一部を示す断面図である。本実施形態による実装構造は、例えばＢＧＡ型パッケージのような半導体装置１０の電極１０ａと外部接続端子であるはんだバンプ（はんだボール）１２との間に形成された螺旋状導体１４を有する。螺旋状導体１４は、例えば銅のような導電体で形成される。螺旋状導体１４の一端は半導体装置１０の電極１０ａに接続され、他端ははんだバンプ１２に接続される。
螺旋状導体１４は、後述のように樹脂製の絶縁シート１６の積層体の中に形成される。したがって、螺旋状導体１４は樹脂製の絶縁シート１６ａの積層体１６と共に弾性的に変形（圧縮及び伸張）することができる。これにより、はんだバンプ１２からの外力による応力や熱膨張率の相違による熱応力を緩和することができ、はんだバンプ１２の接合部の損傷を抑制することができる。
図４は図３に示す半導体装置１０を回路基板に実装した状態で回路基板に外力が作用した際の実装構造の状態を示す図である。半導体装置１０のはんだバンプ１２は、回路基板１８の接続電極１８ａにそれぞれ接合されている。したがって、半導体装置１０の電極１０ａは、はんだバンプ１２と螺旋状導体１４とを介して、回路基板１８の接続電極１８ａに接続されている。
ここで、回路基板１８の一部に図４に示すように外力が作用すると、外力に近い側でははんだバンプ１２に圧縮力が作用し、外力に遠い側でははんだバンプ１２に引張力が作用する。半導体装置１０と回路基板１８との間がはんだバンプ１２のみで接合されているとすると、圧縮力と引張力はそのままはんだバンプ１２内の圧縮応力及び引張応力となり、はんだバンプ１２に大きな応力が発生する。
しかし、本実施形態では、はんだバンプ１２と半導体装置１０との間に、弾性変形可能な螺旋状導体１４を含む絶縁シート積層体１６が設けられており、螺旋状導体１４及び絶縁シート積層体１６が弾性変形することで、はんだバンプ１２の内部に発生する応力を緩和することができる。すなわち、はんだバンプ１２内で圧縮応力が発生する部分では、螺旋状導体１４及び絶縁シート積層体１６が圧縮されて弾性変形し、その分の圧縮応力が緩和される。一方、はんだバンプ１２内で引張応力が発生する部分では、螺旋状導体１４及び絶縁シート積層体１６が引張されて弾性変形し、その分の引張応力が緩和される。
図５は図４に示す実装構造において熱応力が発生したときの螺旋状導体１４を含む絶縁シート積層体１６の変形状態を示す図である。半導体装置１０の基材がシリコンであり、回路基板１８の基材がガラスエポキシであるとすると、回路基板１８の熱膨張率は半導体装置の熱膨張率よりはるかに大きい。したがって、回路基板１８のほうが半導体装置１０より大きく膨張し、特に半導体装置１０の外周付近では半導体装置の変位（膨張変形）よりも回路基板１８の変位（膨張変形）のほうがはるかに大きくなる。その結果、図５の矢印で示すような熱応力が実装構造中に生じる。
本実施形態では、螺旋状導体１４及び絶縁シート積層体１６が横方向（熱応力の方向）にも弾性変形可能であるので、螺旋状導体１４及び絶縁シート積層体１６は熱応力に応じて横方向に変形する。これによりはんだバンプ１２内の熱応力は緩和され、はんだバンプ１２内に過大な応力が発生せず、はんだバンプ１２内でのクラックの発生が抑制される。したがって、本実施形態による実装構造を用いて半導体装置等の電子部品を回路基板に実装した場合、アンダーフィル材を用いて電子部品を固定する必要が無く、一旦実装した電子部品を回路基板から容易に取り外すことができる。
ここで、螺旋状導体１４の形成方法について説明する。以下に説明する形成方法によれば、半導体装置１０の複数の電極１０ａの各々に対して螺旋状導体１４を一括して設けることができる。図６は絶縁シート積層体１６中に埋め込まれた螺旋状導体１４を形成する方法を示す図である。図６（ａ）〜図６（ｅ）の各々において、半導体装置１０の一つの電極１０ａを含む部分のみが示されており、上側にはその断面図が、下側には平面図が示されている。
まず、図６（ａ）に示すような電極１０ａを有する半導体装置１０を準備する。電極１０の外径は例えば３００μｍとすることができるが、この数値に限定されるものではない。そして、電極１０ａの表面を含む半導体装置の表面に、例えば厚さ５０μｍの第１の絶縁シート１６ａを形成する。第１の絶縁シート１６ａ−１は、例えば感光性のポリイミドフィルムを貼り付けることで形成される。次に、図６（ｂ）に示すように、ポリイミドフィルムの一部をフォトエッチングにより短冊状に除去してからその中に例えばＣｕめっきを施して銅を充填し、第１の銅板１４ａ−１を絶縁シート１６ａ−１中に形成する。第１の銅板１４ａ−１は、例えば、幅が５０μｍで長さが３００μｍとするが、この数値に限定されるものではない。
続いて、第１の銅板１４ａ−１の表面を含む第１の絶縁シート１６ａ−１の上に、第２の絶縁シート１６ａ−２を積層する。第２の絶縁シート１６ａ−２は、第１の絶縁シート１６ａ−１と同じ感光性のポリイミドフィルムを貼り付けることで形成される。次に、図６（ｃ）に示すように、ポリイミドフィルムの一部をフォトエッチングにより短冊状に除去してからその中に例えばＣｕめっきを施して銅を充填し、導電部分として第２の銅板１４ａ−２を第２の絶縁シート１６ａ−２中に形成する。このとき、第２の絶縁シート１６ａ−２中に形成する短冊状の開口は、第１の絶縁シート１６ａ−１中に形成した第１の銅板１４ａ−１に対してその一端が重なり、第１の銅板１４ａ−１の長手方向に対して９０度回転した方向に延在するように形成される。したがって、第２の絶縁シート１６ａ−２中に形成された短冊状の第２の銅板１４ａ−２は、第１の銅板１４ａ−１の一端に対してその一端が接合され、第１の銅板１４ａ−１の長手方向に対して９０度回転した方向に延在する。第２の銅板１４ａ−２は、例えば、幅が５０μｍで長さが３００μｍとするが、この数値に限定されるものではない。
続いて、第２の銅板１４ａ−２の表面を含む第２の絶縁シート１６ａ−２の上に、第３の絶縁シート１６ａ−３を積層する。第３の絶縁シート１６ａ−３は、第１の絶縁シート１６ａ−１と同じ感光性のポリイミドフィルムを貼り付けることで形成される。次に、図６（ｄ）に示すように、ポリイミドフィルムの一部をフォトエッチングにより短冊状に除去してからその中に例えばＣｕめっきを施して銅を充填し、導電部分として第３の銅板１４ａ−３を第３の絶縁シート１６ａ−３中に形成する。このとき、第３の絶縁シート１６ａ−３中に形成する短冊状の開口は、絶縁シート１６ａ−２中に形成した第２の銅板１４ａ−２に対してその一端が重なり、第２の銅板１４ａ−２の長手方向に対して９０度回転した方向に延在するように形成される。したがって、第３の絶縁シート１６ａ−２中に形成された短冊状の第３の銅板１４ａ−３は、第２の銅板１４ａ−２の一端に対してその一端が接合され、第２の銅板１４ａ−２の長手方向に対して９０度回転した方向に延在する。第３の銅板１４ａ−３は、例えば、幅が５０μｍで長さが３００μｍとするが、この数値に限定されるものではない。
続いて、第３の銅板１４ａ−２の表面を含む第３の絶縁シート１６ａ−３の上に、第４の絶縁シート１６ａ−４を積層する。第４の絶縁シート１６ａ−４は、第１の絶縁シート１６ａ−１と同じ感光性のポリイミドフィルムを貼り付けることで形成される。次に、図６（ｅ）に示すように、ポリイミドフィルムの一部をフォトエッチングにより円形に除去してからその中に例えばＣｕめっきを施して銅を充填し、導電部分として第４の銅板１４ａ−４を第４の絶縁シート１６ａ−４中に形成する。このとき、第４の絶縁シート１６ａ−３中に形成する円形の開口は、第３の絶縁シート１６ａ−３中に形成した第２の銅板１４ａ−３に重なり、半導体装置１０の電極１０ａと同じ位置となるように形成される。したがって、第４の絶縁シート１６ａ−４中に形成された円形の銅板１４ａ−４は、第３の銅板１４ａ−３の全面に接合される。第４の銅板１４ａ−４は電極パッドであり、例えば、直径が３００μｍの円形とするが、この数値に限定されるものではない。
以上のようにして、形成した絶縁シート積層体１６中に埋め込まれた螺旋状導体１４を形成することができる。そして、螺旋状導体１４の円形の第４の銅板１４ａ−４（電極パッド）の上にはんだバンプ１２を形成して、半導体装置１０の外部接続端子とする。
なお、上述の形成方法では、短冊状の第１〜第３の銅板１４ａ−１〜１４ａ−３を接続することにより螺旋状導体１４を形成したが、第１〜第３の銅板１４ａ−１〜１４ａ−３の形状は短冊形状に限定されず、例えば円周の１／４に相当する円弧形状であてもよい。
また、上述の形成方法では、螺旋状導体１４を銅により形成しているが、螺旋状導体１４の材料は銅に限定されず、例えば、比較的高いヤング率を有するニッケルや他の金属としてもよい。
また、上述の形成方法では、絶縁シート１６ａ−１〜１６ａ−４としてポリイミドフィルムを用いたが、ポリイミドフィルムに限定されることなく、例えば、耐熱性と弾力性を備えたシリコンシート等の他の絶縁シートを用いてもよい。
次に、上述の実装構造における応力解析結果について説明する。
まず。実装構造に用いる各部の物性・寸法を図７に示すように設定した。図７において、「パッケージ基板」は半導体装置１０の基材に相当し、「はんだバンプ」ははんだバンプ１２に相当する。また、「パッド」は半導体装置１０の電極１０ａ及び回路基板１８の接続電極１８ａに相当し、「配線基板」は配線基板１８の基材に相当する。さらに、「導体（銅）」は螺旋状導体１４に相当し、「絶縁シート」は絶縁シート積層体１６に相当する。以上のような各部を用いて実装構造を形成し、構造解析によりはんだバンプに発生する最大応力を求めた。
図８（ａ）に示すような通常の実装構造に外力が作用した場合をモデル１とし、図８（ｂ）に示すような本実施形態による絶縁シート積層体１６に埋め込まれた螺旋状導体１４を有する実装構造に外力が作用した場合をモデル２として応力解析を行なった。
応力解析条件としては、ある基準となる外力をモデル１とモデル２の半導体装置１０に作用させた。外力の大きさは、モデル２の実装構造が圧縮されて半導体装置１０と回路基板１８の間の距離が１０μｍ減少するような大きさとした。応力解析の結果、通常の実装構造であるモデル１では、はんだバンプ１２内に発生する応力の最大値は８８９ＭＰａであった。一方、本実施形態による実装構造であるモデル２では、はんだバンプ１２内に発生する応力の最大値は３５０ＭＰａであった。
通常、外力によるはんだバンプへの応力が５００ＭＰａを超える場合は、これが３０００回繰り返されると、はんだバンプ１２内にクラックが発生することがわかっている。したがって通常の実装構造のモデル１では、はんだバンプ１２内にクラックが発生するおそれがあるのに対し、本実施形態による実装構造であるモデル２では、クラックが発生し難いことが確認できた。
また、図９（ａ）に示すような通常の実装構造に熱応力が発生した場合をモデル３とし、図９（ｂ）に示すような本実施形態による絶縁シート積層体１６に埋め込まれた螺旋状導体１４を有する実装構造に熱応力が発生した場合をモデル４として応力解析を行なった。この際、パッケージ基板の基材としてセラミック（熱膨張率α１＝７ｐｐｍ）を用い、回路基板の基材として耐熱性ガラスエポキシ樹脂積層板（熱膨張率α２＝２５ｐｐｍ）を用いた。
パッケージ基板及び回路基板を一辺が２０ｍｍの四辺形として、温度を１２５℃とすると、最大変形量（最大歪み）λは最外周に現れ、λ＝εＬ＝（α１−α２）ΔＴ・Ｌ＝（２５−７）・１０−６・１００・１０ｍｍ＝０．０１８ｍｍ（１８μｍ）となった。ここで、εは熱膨張率の差であり、ΔＴは温度上昇値であり、Ｌはパッケージ基板の中心から最外周までの距離である。このような条件において、モデル３及びモデル４を横方向に拘束して応力解析を行ない、はんだバンプに発生する最大応力を求めた。
その結果、通常の実装構造であるモデル３では、はんだバンプ１２内に発生する応力の最大値は６１９ＭＰａであった。一方、本実施形態による実装構造であるモデル４では、はんだバンプ１２内に発生する応力の最大値は３７７ＭＰａであった。通常、熱応力によるはんだバンプへの応力が５００ＭＰａを超える場合は、これが３０００回繰り返されると、はんだバンプ１２内にクラックが発生することがわかっている。したがって通常の実装構造のモデル３では、はんだバンプ１２内にクラックが発生するおそれがあるのに対し、本実施形態による実装構造であるモデル４では、クラックが発生し難いことが確認できた。
上述の実施形態では半導体装置１０の電極１０ａとはんだバンプ１２の間に、絶縁シート積層体１６中に埋め込まれた螺旋状導体１４を応力緩和部材として挿入しているが、応力緩和部材を回路基板側に形成してもよい。図１０は絶縁シート積層体１６中に埋め込まれた螺旋状導体１４を回路基板１０に設けた場合の実装構造を示す図である。
図１０において、電極１８ａの表面を含む回路基板１８の表面上に絶縁シート積層体１６が形成され、絶縁シート積層体１６内の螺旋状導体１４の一端は回路基板１８の接続電極１８ａに接続されている。したがって、螺旋状導体１４の最上部の第４の銅板１４ａ−４が回路基板１８の接続電極として機能する。図１０では、螺旋状導体１４の最上部の第４の銅板１４ａ−４に対して半導体装置１０のはんだバンプ１２が接合されて半導体装置１０が実装されている。
また、内部に螺旋状導体１４が形成された絶縁シート積層体１６を、応力緩和部材として単体で形成してもよい。図１１は内部に螺旋状導体１４が形成された絶縁シート積層体１６を応力緩和部材として単体で形成して半導体装置１０と回路基板１８の間に挿入した場合の図である。内部に螺旋状導体１４が形成された絶縁シート積層体１６を単体で形成するには、まず、絶縁シート積層体１６を剥離しやすい基材を準備し、その上に図６に示す形成方法で絶縁シート積層体１６及び螺旋状導体１４を生成してから、基材を剥離して除去する。基材を剥離する代わりにエッチングで除去するような方法を用いてもよい。
図１１では、単体の絶縁シート積層体１６中の螺旋状導体１４の一端側をはんだペースト２０で回路基板１８の接続電極１８に接合してから、半導体装置１０のはんだバンプ１２を螺旋状導体１４の反対側に接合した状態が示されている。
さらに、図１２に示すように、内部に螺旋状導体１４が形成された絶縁シート積層体１６を、応力緩和部材として単体で形成し、螺旋状導体１４の一端にはんだバンプ２２を設けておいてもよい。すなわち、図１２に示す応力緩和部材は、回路基板に接合するためのはんだバンプ２２を含むこととなる。
本実施形態による応力緩和部材としての螺旋状導体を含む絶縁シート積層体は、電子機器に組み込まれる回路基板に半導体装置等の電子部品を実装する際に用いられる。図１３は本実施形態による応力緩和部材を用いて半導体装置を実装した基板組立体が組み込まれたノートパソコンの斜視図である。
ノートパソコン４０のキーボードが設けられた本体４２の中に、半導体装置４４を回路基板４６に実装して形成された基板組立体４８が組み込まれる。半導体装置４４を回路基板４６に実装する際に、本実施形態による応力緩和部材としての螺旋状導体１４を含む絶縁シート積層体１６が用いられている。ノートパソコン４０は薄型であり、本体４２に外部から加わった力が回路基板４６に伝わり易く、回路基板４６が変形し易い。したがって、本実施形態による応力緩和部材を用いることで、実装構造の接合部に発生する応力を緩和することができ、半導体装置４４と回路基板４６の間の接合部の耐圧迫性や長期信頼性を改善することができる。
なお、本実施形態では接合材としてはんだを用いた例について説明したが、はんだに限ることなく、他の熱熔融接合材を用いることもできる。また、螺旋状導体１４の材料として銅を用いたが、ヤング率が高いニッケルや他の金属を用いてもよい。
以上のように、本明細書は以下の事項を開示する。
（付記１）
電子部品を回路基板に実装するための実装構造であって、
前記電子部品と前記回路基板の間に設けられた絶縁シート積層体と、
前記絶縁シート積層体中に形成された複数の螺旋状導体と
を有し、
前記螺旋状導体の一端は前記電子部品の外部接続端子に接合され、前記螺旋状導体の他端は前記回路基板の接続電極に接合される実装構造。
（付記２）
付記１記載の実装構造であって、
前記絶縁シート積層体は複数の絶縁シートを積層して形成され、前記螺旋状導体は各絶縁シート中に形成された導電部分を接続して形成された実装構造。
（付記３）
付記２記載の実装構造であって、
前記絶縁シートはポリイミド又はシリコンにより形成されたシートであり、
前記螺旋状導体は銅により形成された導体である実装構造。
（付記４）
付記１乃至３のうちいずれか一項記載の実装構造を有する電子部品。
（付記５）
付記１乃至３のうちいずれか一項記載の実装構造を有する回路基板。
（付記６）
回路基板と、
付記１乃至３記載の実装構造を介して前記回路基板に実装された電子部品と
を有する基板組立体。
（付記７）
付記６記載の基板組立体が組み込まれた電子機器。
（付記８）
電子部品と回路基板の間に設けられる応力緩和部材であって、
複数の絶縁シートを積層して形成した絶縁シート積層体と、
前記絶縁シート積層体中に形成された複数の螺旋状導体と
を有する応力緩和部材。
（付記９）
付記８記載の応力緩和部材であって、
前記螺旋状導体は各絶縁シート中に形成された導電部分を接続して形成された応力緩和部材。
（付記１０）
付記８記載の応力緩和部材であって、
前記絶縁シートはポリイミド又はシリコンにより形成されたシートであり、
前記螺旋状導体は銅により形成された導体である応力緩和部材。
（付記１１）
付記８記載の応力緩和部材であって、
前記螺旋状導体の一端に接合された外部接続端子をさらに有する応力緩和部材。
１０ 半導体装置
１０ａ 電極
１２ はんだバンプ
１４ 螺旋状導体
１６ 絶縁シート積層体
１８ 回路基板
１８ａ 接続電極
２０ はんだペースト
２２ はんだバンプ
４０ ノートパソコン
４２ 本体
４４ 回路基板
４６ 半導体装置
４８ 基板組立体

Claims (7)

  1. 電子部品を回路基板に実装するための実装構造であって、
    前記電子部品と前記回路基板の間に設けられた絶縁シート積層体と、
    前記絶縁シート積層体中に形成された複数の螺旋状導体と
    を有し、
    前記螺旋状導体の一端は前記電子部品の外部接続端子に接合され、前記螺旋状導体の他端は前記回路基板の接続電極に接合される実装構造。
  2. 請求項１記載の実装構造であって、
    前記絶縁シート積層体は複数の絶縁シートを積層して形成され、前記螺旋状導体は各絶縁シート中に形成された導電部分を接続して形成された実装構造。
  3. 請求項１又は２記載の実装構造を有する電子部品。
  4. 請求項１又は２記載の実装構造を有する回路基板。
  5. 回路基板と、
    請求項１又は２記載の実装構造を介して前記回路基板に実装された電子部品と
    を有する基板組立体。
  6. 請求項５記載の基板組立体が組み込まれた電子機器。
  7. 電子部品と回路基板の間に設けられる応力緩和部材であって、
    複数の絶縁シートを積層して形成した絶縁シート積層体と、
    前記絶縁シート積層体中に形成された複数の螺旋状導体と
    を有する応力緩和部材。
JP2010133371A 2010-06-10 2010-06-10 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材 Withdrawn JP2011258835A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010133371A JP2011258835A (ja) 2010-06-10 2010-06-10 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
US13/071,641 US20110303450A1 (en) 2010-06-10 2011-03-25 Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member
EP11160078A EP2395822A1 (en) 2010-06-10 2011-03-28 Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member
CN2011100768915A CN102280430A (zh) 2010-06-10 2011-03-29 安装结构、电子部件、电路板、板组件、电子装置及应力缓解部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133371A JP2011258835A (ja) 2010-06-10 2010-06-10 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材

Publications (1)

Publication Number Publication Date
JP2011258835A true JP2011258835A (ja) 2011-12-22

Family

ID=44545359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133371A Withdrawn JP2011258835A (ja) 2010-06-10 2010-06-10 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材

Country Status (4)

Country Link
US (1) US20110303450A1 (ja)
EP (1) EP2395822A1 (ja)
JP (1) JP2011258835A (ja)
CN (1) CN102280430A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230138918A1 (en) * 2021-10-29 2023-05-04 Avago Technologies International Sales Pte. Limited Integrated circuit package with serpentine conductor and method of making
CN114190009A (zh) * 2021-11-19 2022-03-15 气派科技股份有限公司 表面贴装器件封装结构及其上板焊接方法
CN114630494B (zh) * 2022-05-12 2022-08-09 之江实验室 晶圆集成***与顶部pcb板的互连结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3190636A (en) * 1963-04-12 1965-06-22 Ford Motor Co Soft top seat
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
JP3440243B2 (ja) * 2000-09-26 2003-08-25 株式会社アドバンストシステムズジャパン スパイラルコンタクタ
JP2002151550A (ja) 2000-11-15 2002-05-24 Nec Corp 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3821280B2 (ja) * 2001-12-14 2006-09-13 スター精密株式会社 電気音響変換器
US6551112B1 (en) * 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
JP2004140195A (ja) 2002-10-17 2004-05-13 Nec Electronics Corp 半導体装置及びその製造方法
JP2006261565A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子機能部品実装体及びその製造方法
JP4036872B2 (ja) * 2005-05-18 2008-01-23 アルプス電気株式会社 半導体装置の製造方法
US7442045B1 (en) * 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
JP5071159B2 (ja) 2008-02-29 2012-11-14 富士通株式会社 情報機器

Also Published As

Publication number Publication date
US20110303450A1 (en) 2011-12-15
CN102280430A (zh) 2011-12-14
EP2395822A1 (en) 2011-12-14

Similar Documents

Publication Publication Date Title
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
JP2004362602A (ja) Ｒｆｉｄタグ
JP2000269369A (ja) 半導体装置
KR20160061935A (ko) 플렉시블 기판에 대한 휨 제어
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2007242782A (ja) 半導体装置及び電子装置
JP2004266074A (ja) 配線基板
JP2008042104A (ja) 電子装置及びその製造方法
JP2007266150A (ja) 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP2011258835A (ja) 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
JP2008192984A (ja) 半導体装置及びその製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
JP2011258837A (ja) 実装構造、電子機器、応力緩和部材及びその製造方法
JP2002289735A (ja) 半導体装置
JP5000621B2 (ja) 半導体装置
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP4654971B2 (ja) 積層型半導体装置
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP4863861B2 (ja) 半導体装置
JP5750101B2 (ja) コネクタ
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP2005064467A (ja) インターポーザ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903