JP2008042104A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2008042104A
JP2008042104A JP2006217640A JP2006217640A JP2008042104A JP 2008042104 A JP2008042104 A JP 2008042104A JP 2006217640 A JP2006217640 A JP 2006217640A JP 2006217640 A JP2006217640 A JP 2006217640A JP 2008042104 A JP2008042104 A JP 2008042104A
Authority
JP
Japan
Prior art keywords
bump electrode
electronic device
electrode
protective layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006217640A
Other languages
English (en)
Other versions
JP4182996B2 (ja
Inventor
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006217640A priority Critical patent/JP4182996B2/ja
Priority to US11/890,671 priority patent/US20080054458A1/en
Priority to CNB2007101411082A priority patent/CN100541773C/zh
Publication of JP2008042104A publication Critical patent/JP2008042104A/ja
Application granted granted Critical
Publication of JP4182996B2 publication Critical patent/JP4182996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】バンプ電極による接合部をもつ電子装置のバンプ電極の劣化を防止し、信頼性を向上させる電子装置及びその製造方法を提供すること。
【解決手段】低融点の金属単体によって形成され、第１の部品１０と第２の部品２０とを接合するバンプ電極３０と、バンプ電極３０の少なくとも側面に形成され、バンプ電極の特性を劣化させる物質の透過を防止する保護層４０とを有する。保護層４０は、バンプ電極３０が露出しないように、バンプ電極３０の側面、パッド電極１５の一部に形成されている。バンプ電極３０はＩｎ金属単体で形成され、保護層４０は、高融点の金属、例えば、貴金属で形成されている。第１の部品１０と第２の部品２０との間隙にはアンダーフィル材３５が充填されている。
【選択図】図１

Description

バンプ電極による接合部を有する電子装置に関し、特に、バンプ電極の劣化を防止することができ信頼性を向上させることができる、電子装置及びその製造方法に関する。
形態電話等のモバイル製品に代表される電子機器には、高集積化、小型化、高性能化の要求が非常に大きい。これらの要求を実現させるために、バンプ電極を介して半導体チップを実装基板又は半導体チップに接続するフリップチップ接続が、広く採用されている。高速化を実現するためには、配線遅延（ＲＣ遅延）を小さくする必要があり、電気抵抗率の小さい銅配線、比誘電率（Ｋ）の小さい低誘電率膜（Ｌｏｗ−ｋ）を層間絶縁膜と使用する場合には、低融点の半田バンプ電極を用いた溶融接合が、低ダメージ実装技術として採用される。また、各種のストレスに対して、フリップチップ接続による接合品における電気的接続の信頼性を確保するために、一般に、接合面の間隙にアンダーフィル材が封止される。
耐熱性が良好でなく、加熱によって特性劣化を生じ易い基板材料を使用する半導体装置においては、その製造過程で生じる特性劣化を避けるために、可能な限り低温プロセスが用いられる。例えば、基板間の電気的な接続には、無鉛バンプ電極材料としてＩｎを用いて、半導体チップにＩｎバンプ電極を形成し、これを介して半導体チップをフリップチップ接続する技術がある。Ｉｎバンプ電極は低融点金属であるため、低温での接続ができるというメリットがある。従来のＩｎバンプ電極付きの半導体チップの実装では、上下の半導体チップにパッド電極を形成し、このパッド電極上にＮｉ層を形成して、この上にＩｎバンプ電極を形成し、上下の半導体チップをフリップチップ接続して接合を行っている。
図４は、従来技術における、Ｉｎバンプ電極を介した基板の接合を説明する断面図である。
図４（Ａ）に示すように、絶縁層２５で電気的に隔離されたパッド電極１５上に形成されたＩｎバンプ電極３０をもつ上部基板１０は、フリップチップ接続によって、下部基板２０とＩｎバンプ電極３０によって電気的に接続される。
図４（Ｂ）に示すように、次に、Ｉｎバンプ電極３０を介した上部基板１０と下部基板２０との間の電気的接続を保護し、接合品の信頼性を確保するために、上部基板１０と下部基板２０との間隙に、アンダーフィル材３５が封止材として充填され硬化される。
インジウムバンプ電極を使用した半導体装置としては、後述するハイブリッド型撮像装置、ハイブリッド型赤外線センサ等に関する報告があり、また、インジウムバンプ電極の製造方法についてはいくつかの報告がある。
「半導体装置とその半導体装置の製造方法」と題する後記の特許文献１、「フレキシブル基板及び半導体装置」と題する後記の特許文献２にはそれぞれ、以下の記載がある。
図５は、従来技術における、バンプ電極による接合を説明する図であり、図５（Ａ）は、特許文献１に記載の図２であり、ハイブリッド型撮像素子の主要構成の説明図、図５（Ｂ）は、特許文献２に記載の図１であり、ＣＯＦ（チップ・オン・フレキシブル基板）構造の概略構成を示す断面図である。
図５（Ａ）に示すように、特許文献１に記載の撮像装置１１１は、信号処理回路が形成された回路素子１１２に。多数の光−電気変換素子が形成された検知素子１１３を搭載してなる。検知素子１１３の下面に形成された多数の光−電気変換素子の電極と、回路素子１１２の上面に形成された多数の電極とは、インジウムを主成分としたバンプ電極１１４によって接続されている。一般にパッド１１４は、リフトオフ法によって回路素子１１２又は検知素子１１３の所定部に形成され、回路素子１１２と検知素子１１３はバンプ電極１１４を挟んだ状態で加圧し、バンプ電極１１４の溶融温度に加熱することによって、回路素子１１２と検知素子１１３とを接続するようになる。
特許文献２に記載の半導体装置によれば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ａｕ又はＰｄの表面被膜が形成されたバンプ電極を有するＩＣチップと、Ａｕ若しくはＣｕ、Ｎｉ、Ｐｄメッキ処理されたリード端子若しくはリード素材のみのリード端子が設けられ、前記バンプ電極が前記リード端子に圧着接合されたフレキシブル基板とを備えることを特徴とする。これにより、バンプ電極の表面材料として、Ａｕ以外の金属を用いることで、バンプ電極をリード端子に圧着接合することが可能となり、ＣＯＦ構造のコストダウンを図ることができる。
図５（Ｂ）において、フレキシブル基板１０１にはリード端子１０２が設けられ、リード端子１０２は、Ａｕメッキ層１０２ｂで被覆されたＣｕ下地層１０２ａから構成されている。一方、ＩＣチップ１０３にはバンプ電極１０４が設けられ、バンプ電極１０４は、Ａｕ以外の金属コア１０４ａに、Ａｕ以外の金属メッキ層１０４ｂが施されている。ここで、金属コア１０４ａの材質としては、例えば、Ｃｕ、Ｎｉ又はＰｄ等を用いることができ、金属メッキ若しくは被膜層１０４ｂの材質としては、例えば、Ｃｕ、Ｎｉ、Ａｌ又はＰｄ等を用いることができる。
そして、このバンプ電極１０４をリード端子１０２上に圧着接合することにより、ＩＣチップ１０３をフレキシブル基板１０１に実装することができる。これにより、バンプ電極１０４をリード端子１０２に圧着接合する際に、バンプ電極１０４の材料としてＡｕ以外の金属を用いることが可能となり、ＣＯＦ構造コストダウンを図ることが可能となる。
「量子井戸型赤外線センサ」と題する後記の非特許文献１には、以下の記載がある。
ＧａＡｓに代表されるIII-V族半導体を用い、バンドギャップの異なる半導体の積層構造によってできる量子井戸内の量子化レベル間で赤外線を吸収する量子井戸型赤外線センサ（ＱＷＩＰ:Quantum Well Infrared Photodetector）を開発した。ＱＷＩＰとＳｉ信号読出回路をインジウムのバンプ電極でハイブリッド化した大規模２次元アレイ（ＱＷＩＰ−ＦＰＡ:QWIP-Focal Plane Array）を実現した。実際の赤外線カメラに用いるＱＷＩＰ赤外線センサは、ＱＷＩＰ素子を２次元アレイ状に配置したＱＷＩＰ素子２次元アレイと各画素の信号を時系列に読み出すＳｉ信号読出回路からなり、各ＱＷＩＰ素子をＳｉ信号読出回路にインジウム（Ｉｎ）のバンプ電極（画素間を接続する柱状電極）で１対１にはり合わせたハイブリッド構造を採っている。
特開平９−８２７５７号公報（段落０００３〜０００５、図２） 特開２００４−２００１９６号公報（段落０００８〜０００９、段落００１３〜００１４、図１） 西野他、ＦＵＪＩＴＳＵ．５６、ｐ．３５２−３５７（２００５）（「あらまし」、「ＱＷＩＰ−ＦＰＡと光結合構造」、図３）
Ｉｎは、常温で安定な固体金属の中では最も軟らかい性質をもち、圧縮に対してほとんど無限に変形し、１５６．４℃という低い融点をもち、相変態をもたないため、製造に際して低温プロセスが要求される半導体装置、或いは、熱サイクルによってストレスを生じ易くこのストレスの緩和が要求される半導体装置における、半導体チップ基板と、実装基板又は半導体チップ基板との接合に際して、例えば、半導体チップのパッド電極上に形成されるバンプ電極（突起電極）の材料として使用される。
このＩｎバンプ電極は、融点が低く、基板間の接合時に、半導体装置を構成する基板材料、素子に及ぼす熱の影響を少なくでき、また、接合部にかかる応力を分散させることができるが、水分が存在する場合、さび易いという性質があり、接合部の信頼性に関して、水分の存在に対する場合の耐湿性の配慮が必要である。従来、この耐湿性に関して十分な配慮がなされていなかった。
図４（Ｂ）に示すように、Ｉｎバンプ電極を介したフリップチップ接続の後は、通常、アンダーフィルと呼ばれるエポキシ系等の樹脂を上下の基板間の間隙に注入して、硬化させ、接合品の信頼性を確保するのが一般的である。Ｉｎは、Ｓｎ等の半田金属と比較して水分（Ｈ2Ｏ）と触れると、容易に腐食してしまう金属であり、図４（Ｂ）に示すように、アンダーフィル材３５とＩｎバンプ電極３０とが直接接触しているので、外部からアンダーフィル材３５内に浸透してくる水分の影響によって、Ｉｎバンプ電極３０が腐食してしまう。そのため、高温高湿試験（８５℃／８５％ＲＨ）等による信頼性評価では、Ｉｎバンプ電極は他の半田金属によるバンプ電極に比較して耐湿性面で信頼性が低いという問題があった。
Ｉｎバンプ電極が形成された半導体チップに対して、予め、Ｉｎバンプ電極に、例えば、金メッキ層を形成し被覆することによって、Iｎバンプ電極を保護することが考えられるが、上下の半導体チップの接合時に、接合部の温度を金の融点１０６３℃以上として金メッキ層を溶融状態とする必要があり、低温プロセスの実現のためにＩｎバンプ電極を使用する目的に合致しない。また、高温に曝されＩｎバンプ電極の酸化が進行するおそれがある。
以上、Ｉｎバンプ電極を用いる半導体装置を例にとって説明したが、これに限らず、バンプ電極を介して第１及び第２の部品が接合され形成された電子装置では、バンプ電極の、電気的特性（電気伝導率、電気抵抗等）、機械特性（引張強度、圧縮強度等）などの特性の劣化は、このバンプ電極を使用する電子装置の信頼性の低下を招き、電子装置の寿命を短縮させる原因となるので、バンプ電極の特性の劣化防止が強く要求されている。
本発明は、上述したような課題を解決するためになされたものであって、その目的は、バンプ電極による接合部を有する電子装置のバンプ電極の劣化を防止することができ、信頼性を向上させることができる、電子装置及びその製造方法を提供することにある。
即ち、本発明は、低融点の金属単体によって形成され、第１の部品と第２の部品とを電気的に接合するバンプ電極と、前記バンプ電極の少なくとも側面に形成され、前記バンプ電極の特性を劣化させる物質の透過を防止する保護層とを有する電子装置に係るものである。
また、本発明は、低融点の金属単体によって形成されたバンプ電極によって、第１の部品と第２の部品とを電気的に接合する第１の工程と、前記バンプ電極の特性を劣化させる物質の透過を防止する保護層を、前記バンプ電極の少なくとも側面に形成する第２の工程とを有する、電子装置の製造方法に係るものである。
本発明の電子装置によれば、前記バンプ電極の特性を劣化させる物質の透過を防止する保護層が、前記バンプ電極の少なくとも側面に形成されているので、電子装置が置かれた環境下で生じるような、前記バンプ電極の特性（電気伝導率、電気抵抗等の電気的特性、引張強度、圧縮強度等の機械特性などの特性。）を劣化させる物質の透過を、前記保護層は防止することができるので、バンプ電極の特性劣化を防止することができ、電子装置の信頼性を向上させることができ、長寿命化を図ることができる。
本発明の電子装置の製造方法によれば、前記バンプ電極の特性を劣化させる物質の透過を防止する保護層を、前記バンプ電極の少なくとも側面に形成するので、電子装置が置かれた環境下で生じるような、前記バンプ電極の特性を劣化させる物質の透過は、前記保護層によって防止され、バンプ電極の特性劣化が防止され、信頼性を向上させた電子装置を製造することができる。
本発明の電子装置では、前記第１及び第２の部品のそれぞれに形成されたパッド電極間が、前記バンプ電極によって電気的に接続され、前記保護層は、前記バンプ電極が外部に露出しないように形成された構成とするのがよい。前記第１及び第２の部品のそれぞれに形成されたパッド電極間を電気的に接続する前記バンプ電極はその面が外部に露出しないように、前記保護層が形成され、前記バンプ電極の側面は前記保護層によって被覆されているので、電子装置が置かれた種々の環境、例えば、高湿度の環境、腐食性ガスを生じ易い環境等の下で、前記保護層は、透湿防止層（水蒸気、水を通し難い層）、防錆層（耐腐食性層）として作用するので、前記バンプ電極を構成する単体金属が本来もっている特性を保持しつづけることができ、前記電子装置の信頼性を向上させることができる。
また、前記保護層が前記バンプ電極の側面に形成された構成とするのがよい。前記バンプ電極の、外部に露出する側面は全て前記保護層によって被覆され、前記バンプ電極を、その特性を劣化させる物質（以下、単に、特性劣化物質という。）から、保護される。
また、前記パッド電極の一部が前記保護層によって被覆されている構成とするのがよい。前記バンプ電極と前記パッド電極の接合部分も前記保護層によって被覆されているので、接合部分も特性劣化物質というから保護される。
また、前記バンプ電極がインジウム金属単体によって形成された構成とするのがよい。インジウム金属単体の本来もつ特性を活かして、低融点であり低温プロセスを可能とし、
柔軟性に優れ耐応力性に優れた接合部をもった電子製品とすることができる。
また、前記保護層が高融点の金属によって形成された構成とするのがよい。電子装置がおかれる環境温度が、前記バンプ電極を構成する金属単体の融点近くとなった場合でも、前記保護層は溶融状態とならないので、前記バンプ電極は前記保護層によって保護される。
また、前記第１の部品と前記第２の部品との間隙にアンダーフィル材が充填された構成とするのがよい。前記バンプ電極は、前記保護層によって被覆され、間隙を充填する前記アンダーフィル材は直接前記バンプ電極に接触することがなく、外部環境から前記バンプ電極を保護している。即ち、前記バンプ電極は、前記保護層及び前記アンダーフィル材によって、二重に保護されている。仮に、外部から前記アンダーフィル材内に侵入し、前記バンプ電極に接近する特性劣化物質（例えば、環境中の水分である。）が存在する場合でも、特性劣化物質は前記保護層によって遮蔽され、前記バンプ電極は特性劣化物質から保護され、特性劣化物質による特性劣化を防止することができ、電子装置の信頼性を向上させることができる。
また、前記第１の部品が第１の半導体チップであり、前記第２の部品が第２の半導体チップ又は実装基板である構成とするのがよい。また、前記実装基板がインターポーザ基板又はマザーボード基板である構成とするのがよい。半導体チップ、インターポーザ基板、マザーボード基板を組み合わせて使用する電子装置の信頼性を向上させることができる。
また、半導体装置を構成しているのがよい。半導体チップが要素部品としてバンプ電極を介して接合されて使用された半導体装置の信頼性を向上させることができる。
本発明の電子装置の製造方法では、前記第１の部品と前記第２の部品との間隙にアンダーフィル材を充填する第３の工程を有する構成とするのがよい。前記アンダーフィル材の間隙への充填によって、前記保護層及び前記アンダーフィル材によって二重に保護された前記バンプ電極をもった電子装置を製造することができる。
また、前記第２の工程において、前記保護層として、高融点の金属のメッキ層を形成する構成とするのがよい。前記メッキ層を、無電解メッキによって形成する構成とするのがよい。前記メッキ層を形成する時間によって、前記メッキ層の厚さを適切にすることができる。また、前記バンプ電極によって電気的に接続されるパッド電極の露出する部分も、前記メッキ層によって、前記バンプ電極の露出する側面とともに被覆され、前記バンプ電極と前記パッド電極の接合部分も前記メッキによって被覆されているので、接合部分も特性劣化物質というから保護される。
なお、本発明では、「低融点」は、２００℃以下の融点であることを意味し、「高融点」とは、接合時の温度によって、高融点の金属は溶融状態となり、更に、保護層が破壊されてしまっては、保護層の性能を失ってしまうので、保護層の性能を保持させるために、バンプ電極を構成する金属単体の融点を超える温度、即ち、２００℃を超える融点を意味するものとする。保護層は、防錆性をもつ耐錆層、耐透湿性をもつ透湿防止層として作用し得る金属によって形成されるのが好ましい。また、「バンプ電極の特性」は、バンプ電極の、電気伝導率、電気抵抗等の電気的特性、引張強度、圧縮強度等の機械特性などの特性を意味するものとする。
以下、図面を参照しながら本発明による実施の形態について詳細に説明する。以下の説明では、電子装置として、半導体チップが要素部品としてバンプ電極を介して接合されて使用された半導体装置を例にとって説明する。
本実施の形態の半導体装置では、Ｉｎバンプ電極が形成された半導体チップ基板をフリップチップ接続した後、間隙へのアンダーフィル材の充填に先立って、無電解Ａｕメッキによって、Ｉｎバンプ電極及びこれが形成されているパッド電極（例えば、ＣｕやＮｉ層で構成されている。）を、Ｉｎ以外の金属メッキ、例えば、金メッキ層によって覆い、次に、アンダーフィル材の充填を行い硬化させるので、Ｉｎバンプ電極と水分との直接の接触を防止して、高温高湿試験等の信頼性試験による寿命を格段に向上させることができ、Ｉｎバンプ電極をもったフリップチップ実装構造による半導体装置の信頼性を向上させることができる。
本実施の形態では、Ｉｎバンプ電極の柔らかいという特徴、融点が低いという特徴を生かし、しかも、従来問題であった耐湿性を他の無鉛半田並みに向上させることができる、Ｉｎバンプ電極を用いたフリップチップ実装を実現することができる。
Ｉｎバンプ電極は、柔らかいので、外力によってクラックを生じ難く、耐クラック性をもち、耐応力性に優れる、また、融点が低いので、低温度でのフリップチップ接続が可能であり、熱応力を生じ難く、被接合部品である半導体チップ基板又は実装基板に熱ダメージを与えることがない。従って、半導体装置を低温プロセスによって製造することができる。
図１は、本実施の形態における、Ｉｎバンプ電極３０を介した基板１０、２０の接合による半導体装置５０を説明する断面図であり、図１（Ａ）は基板のフリップチップ接続を示す図であり、図１（Ｂ）はＩｎバンプ電極３０、パッド電極１５の面の金メッキ処理を示す図であり、図１（Ｃ）はアンダーフィル材３５の充填を示す図である。
図２は、本実施の形態において、半導体装置５０におけるＩｎバンプ電極３０を介した基板１０、２０の接合の手順を説明するフロー図である。
なお、Ｉｎバンプ電極３０は、上部基板１０、下部基板２０の何れかのパッド電極１５上に形成されており、上部基板１０と下部基板２０とがフリップチップ接続される。本実施の形態では、Ｉｎバンプ電極３０は、上部基板１０のパッド電極１５上に形成されているものとする。
このフリップチップ接続に先立って、図２の手順Ｓ１に示すように、金メッキ層４０の形成におけるマスク層（図１、図３に図示せず。）を形成する。このマスク層は、上部基板１０に形成されたＩｎバンプ電極３０及びパッド電極１５の面を除く面に、厚さ約１μｍのレジスト層によって形成される。また、マスク層は、下部基板２０に形成されたパッド電極１５の面を除く面に、厚さ約１μｍのレジスト層によって形成される。このレジスト層は、有機溶剤によって容易に除去可能な材質を用いて形成され、上部基板１０と下部基板２０とがフリップチップ接続された後に、有機溶剤によって除去される。
図２の手順Ｓ２に示すように、上部基板１０は、フリップチップ接続によって、下部基板２０にＩｎバンプ電極３０を介して、図１（Ａ）に示すように電気的に接続される。
なお、図１に示す例では、上部基板１０はそのパッド電極１５にＩｎバンプ電極３０が形成された半導体チップ基板であり、下部基板２０はパッド電極１５が形成された半導体チップ基板であり、上部基板１０及び下部基板２０にそれぞれ形成されたパッド電極１５がフリップチップ接続によって、電気的に接続されるが、下部基板２０の半導体チップ基板に代えて、実装基板とすることもできる。
また、上部基板１０のパッド電極１５に形成されたＩｎバンプ電極３０の外形形状は、円冠状、柱状等の任意の形状でよい。また、Ｉｎバンプ電極３０は、アンダバンプ電極メタル層を介して、上部基板１０に形成されたパッド電極１５に接続される構成としてもよい。
上部電極１０において絶縁層２５で電気的に相互に隔離され形成されたパッド電極１５上に形成されたＩｎバンプ電極３０と、下部電極２０に形成されたパッド電極１５との、位置合わせを行うと共に、上部基板１０及び下部基板２０の加熱制御、及び、上部基板１０又は下部基板２０の荷重制御を行うことによって、上部基板１０と下部基板２０との間に所望の間隙（例えば、２０μｍ〜５０μｍ）を保持して、上部基板１０は下部基板２０に接続される。
先述のように、上部基板１０と下部基板２０とがフリップチップ接続された後に、レジスト層は有機溶剤によって除去される。
次に、必要に応じて、後述する手順Ｓ４を実行して、上部基板１０と下部基板２０との間隙内部を清浄化する。
次に、上部基板１０と下部基板２０との間隙への、アンダーフィル材３５の充填に先立って、図２の手順Ｓ３に示すように、Ｉｎバンプ電極３０、パッド電極１５の面に金メッキ処理を行う。即ち、Ｉｎバンプ電極３０の露出面（パッド電極１５と接合していない面）、及び、パッド電極１５の露出面（Ｉｎバンプ電極３０と接合していない面）に金メッキ層４０を形成する（図１（Ｂ）を参照。）。
金メッキ層４０は、金属相互の化学的置換反応を利用して表面に金の被膜を形成する置換メッキ、又は、金属相互の化学還元反応を利用して表面に金を析出させて被膜を形成する化学還元メッキによって、形成する。
フリップチップ接続された上部基板１０と下部基板２０を、例えば、Ａｕ置換メッキ液に浸すことにより無電解メッキを行う。Ｉｎバンプ電極３０の側面（外周面）に形成する金メッキ層４０の厚さは、０．０１μｍ〜１μｍであり、例えば、０．０５μｍである。金メッキ層４０の厚さは、薄すぎると目的とするＩｎバンプ電極３０の保護性能が不十分となってしまう。一方、厚すぎると、メッキ層の形成に時間がかかること、コストが高くなってしまう。
図１（Ｂ）に示すように、金属部分の面、即ち、Ｉｎバンプ電極３０、パッド電極１５の表面に、金メッキ層４０がメッキ処理によって形成され、Ｉｎバンプ電極３０、パッド電極１５の面は、金メッキ層４０によってコート（被覆）され、Ｉｎバンプ電極３０は水分から遮断され、水分から保護される。
なお、Ａｕメッキの他に、インジウムよりも高い融点をもつ金属メッキ層を形成してもよく、例えば、ＳｎやＮｉ等の、Ｉｎよりも耐湿性に優れた金属を、無電解メッキによって形成して、Ｉｎバンプ電極３０、パッド電極１５を覆ってもよい。
次に、図１（Ｃ）、図２の手順Ｓ４に示す洗浄（純水を使用）、乾燥によって、上部基板１０と下部基板２０との間の間隙部を清浄化する。上部基板１０と下部基板２０との間の間隙を、この間隙に水の強制流を流して間隙の洗浄を行う水ジェット法、又は、低周波振動によって間隙に水の強制流を流して間隙の洗浄を行う超振動法によって、洗浄する。
上記の手順Ｓ１を省略した場合、化学還元メッキによって、Ｉｎバンプ電極３０に金メッキ層４０を形成する際に、絶縁層２５の面に金メッキ層４０が被着されることがあるが、この金メッキ層の絶縁層２５に対する被着強度は大きくないので、上記の洗浄の際に、絶縁層２５に被着した金メッキ層は剥離され流され、絶縁層２５は清浄面となる。
次に、図１（Ｄ）、図２の手順Ｓ５に示すように、Ｉｎバンプ電極３０を介した接合品における、上部基板１０と下部基板２０との接合部を保護し、接合品の信頼性を確保するために、上部基板１０と下部基板２０との間隙に、アンダーフィル材３５が封止材として、充填され、硬化される。
Ｉｎバンプ電極３０、パッド電極１５が、金メッキ層４０によって被覆された接続構造を持つ接続部品における、上部基板１０と下部基板２０との間隙に、アンダーフィル材３５を注入することによって、図１（Ｄ）に示すように、Ｉｎバンプ電極３０とアンダーフィル材３５とが、直接接触しない構造が実現できる。
この結果、Ｉｎバンプ電極３０、パッド電極１５の面を被覆する金メッキ層４０が、アンダーフィル材３５によって覆われることになるので、Ｉｎバンプ電極３０、パッド電極１５の面が、直接にアンダーフィル材３５に接触せず、水分に曝されることがなく、Ｉｎバンプ電極３０に対する水分の影響を抑制することができる。従って、水分によって、Ｉｎバンプ電極３０がさびることもないので、Ｉｎバンプ電極３０を介した基板の接合品の信頼性を向上させることができ、この接合品を使用する半導体装置の信頼性を向上させることができる。
本実施の形態によれば、Ｓｎ−Ａｇ半田、Ｓｎ半田等の無鉛半田並みに耐湿性を向上させることができる、Ｉｎバンプ電極を用いたフリップチップ実装を実現することができる。
なお、先述のように、上記の手順Ｓ１を省略することもできる。また、金メッキ層４０は、電解メッキによって形成できることは言うまでもない。
また、半導体装置が、乾燥状態の中性ガス雰囲気が満たされた気密な空間に配置される場合には、上記の手順Ｓ５を実行せず、間隙へのアンダーフィル材の充填を省略することもできる。
図３は、本実施の形態における、Ｉｎバンプ電極３０を介した基板１０、２０の接合による半導体装置の接合部の寸法例を説明する、接合部の拡大を含む断面図である。
図３は、Ｉｎバンプ電極３０を介した上部基板１０と下部基板２０との電気的接続、次に、パッド電極１５及びＩｎバンプ電極３０の露出面に金メッキ層４０の形成、次に、上部基板１０と下部基板２０との間隙へアンダーフィル材３５の充填を行った状態の断面、及び、接合部の拡大断面を示している。
図３において、ｇは、接合された上部基板１０と下部基板２０との間隙であり、ｔは、金メッキ層４０の厚さである。金メッキ層４０は、上部基板１０と下部基板２０とがパッド電極１５を介して電気的に接続された後に、上記の間隙にアンダーフィル材３５は充填される前に、間隙ｇの空間で露出するパッド電極１５及びＩｎバンプ電極３０の側面（外周面）に形成される。
図３に示す例では、半径１５μｍの底、２３μｍの高さをもつ球冠を外形とするＩｎバンプ電極が、半径１５μｍの円形のパッド電極１５上に形成された上部基板１０と、半径１５μｍの円形のパッド電極１５が形成された上部基板２０とのフリップチップ接続による接合の状態を示しており、ｇ＝１３μｍ、ｔ＝０．０５μｍである。
以上の説明では、Ｉｎバンプ電極の側面にＡｕメッキ層を形成する例を説明したが、低融点の金属単体によってバンプ電極が形成され、高融点の金属によって保護層が形成されていればよい。例えば、防錆性層を形成するために、Ａｕメッキ層の代わりにＡｕ以外の貴金属によって、メッキ層を形成してもよい。
また、以上の説明では、Ｉｎバンプ電極３０は、上部基板１０のパッド電極１５上に形成されているものとしたが、Ｉｎバンプ電極３０の外形形状を円冠状に形成した後に、露出するパッド電極１５及びＩｎバンプ電極３０の外面に金メッキ層４０を形成し、次に、上部基板１０の絶縁層２５の面から図３に示す間隙ｇと同じ高さの部分の金メッキ層４０を残すように、Ｉｎバンプ電極３０の円冠状の頂部近傍の金メッキ層４０をエッチングによって選択的に除去し、Ｉｎバンプ電極３０お頂部近傍が露出するようにして、上部基板１０と下部基板２０との接合を可能として、上記の手順Ｓ３を省略することもできる。
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
以上説明したように、本発明は、低温プロセスが要求される電子装置に好適であって、バンプ電極の特性劣化を防止して信頼性を向上させた半導体装置を提供することができる。
本実施の形態の半導体装置における、Ｉｎバンプ電極を介した基板の接合による半導体装置を説明する断面図である。 同上、Ｉｎバンプ電極を介した基板の接合の手順を説明するフロー図である。 同上、Ｉｎバンプ電極を介した基板の接合による半導体装置の接合部の寸法例を説明する断面図である。 従来技術における、Ｉｎバンプ電極を用いる基板の接合を説明する断面図である。 同上、バンプ電極による接合を説明する図である。
符号の説明
１０…上部基板、１５…パッド電極、２０…下部基板、２５…絶縁層、
３０…Ｉｎバンプ電極、３５…アンダーフィル材、４０…金メッキ層、５０…半導体装置

Claims (14)

  1. 低融点の金属単体によって形成され、第１の部品と第２の部品とを電気的に接合する バンプ電極と、
    前記バンプ電極の少なくとも側面に形成され、前記バンプ電極の特性を劣化させる物 質の透過を防止する保護層と
    を有する電子装置。
  2. 前記第１及び第２の部品のそれぞれに形成されたパッド電極間が、前記バンプ電極によって電気的に接続され、前記保護層は前記バンプ電極が外部に露出しないように形成された、請求項１に記載の電子装置。
  3. 前記保護層が前記バンプ電極の側面に形成された、請求項２に記載の電子装置。
  4. 前記パッド電極の一部が前記保護層によって被覆されている、請求項２に記載の電子装置。
  5. 前記バンプ電極がインジウム金属単体によって形成された、請求項１に記載の電子装置。
  6. 前記保護層が高融点の金属によって形成された、請求項１に記載の電子装置。
  7. 前記第１の部品と前記第２の部品との間隙にアンダーフィル材が充填された、請求項１に記載の電子装置。
  8. 前記第１の部品が第１の半導体チップであり、前記第２の部品が第２の半導体チップ又は実装基板である、請求項１に記載の電子装置。
  9. 前記実装基板がインターポーザ基板又はマザーボード基板である、請求項８に記載の電子装置。
  10. 半導体装置を構成している、請求項１に記載の電子装置。
  11. 低融点の金属単体によって形成されたバンプ電極によって、第１の部品と第２の部品 とを電気的に接合する第１の工程と、
    前記バンプ電極の特性を劣化させる物質の透過を防止する保護層を、前記バンプ電極 の少なくとも側面に形成する第２の工程と
    を有する、電子装置の製造方法。
  12. 前記第１の部品と前記第２の部品との間隙にアンダーフィル材を充填する第３の工程を有する、請求項１１に記載の電子装置の製造方法。
  13. 前記第２の工程において、前記保護層として高融点の金属のメッキ層を形成する、請求項１１に記載の電子装置の製造方法。
  14. 前記メッキ層を無電解メッキによって形成する、請求項１３に記載の電子装置の製造方法。
JP2006217640A 2006-08-10 2006-08-10 電子装置及びその製造方法 Expired - Fee Related JP4182996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006217640A JP4182996B2 (ja) 2006-08-10 2006-08-10 電子装置及びその製造方法
US11/890,671 US20080054458A1 (en) 2006-08-10 2007-08-07 Electronic device and method of manufacturing the same
CNB2007101411082A CN100541773C (zh) 2006-08-10 2007-08-08 电子装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217640A JP4182996B2 (ja) 2006-08-10 2006-08-10 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008042104A true JP2008042104A (ja) 2008-02-21
JP4182996B2 JP4182996B2 (ja) 2008-11-19

Family

ID=39085486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217640A Expired - Fee Related JP4182996B2 (ja) 2006-08-10 2006-08-10 電子装置及びその製造方法

Country Status (3)

Country Link
US (1) US20080054458A1 (ja)
JP (1) JP4182996B2 (ja)
CN (1) CN100541773C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015053356A1 (ja) * 2013-10-09 2017-03-09 学校法人早稲田大学 電極接続方法及び電極接続構造
JP2017139461A (ja) * 2016-02-04 2017-08-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2949903A1 (fr) * 2009-09-07 2011-03-11 Soc Fr Detecteurs Infrarouges Sofradir Procede d'hybridation de composants electroniques, notamment de detection
US9024205B2 (en) 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US9398700B2 (en) 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
CN110299338B (zh) * 2019-06-11 2020-09-11 苏斯贸易(上海)有限公司 一种内柱外环式双区复合焊点结构和混合键合方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
KR0157899B1 (ko) * 1995-09-22 1998-12-01 문정환 기판에 반도체 장치를 부착시키기 위한 연결구조
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
JP3414388B2 (ja) * 2000-06-12 2003-06-09 株式会社日立製作所 電子機器
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015053356A1 (ja) * 2013-10-09 2017-03-09 学校法人早稲田大学 電極接続方法及び電極接続構造
JP2019106550A (ja) * 2013-10-09 2019-06-27 学校法人早稲田大学 電極接続方法及び電極接続構造
JP2017139461A (ja) * 2016-02-04 2017-08-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法
KR20170093069A (ko) * 2016-02-04 2017-08-14 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 습기로부터 보호되는 하이브리드 전자 장치 및 습기로부터 하이브리드 전자 장치를 보호하는 방법
JP7160518B2 (ja) 2016-02-04 2022-10-25 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法
KR102608794B1 (ko) * 2016-02-04 2023-12-01 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 습기로부터 보호되는 하이브리드 전자 장치 및 습기로부터 하이브리드 전자 장치를 보호하는 방법

Also Published As

Publication number Publication date
CN101123233A (zh) 2008-02-13
JP4182996B2 (ja) 2008-11-19
US20080054458A1 (en) 2008-03-06
CN100541773C (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP5185062B2 (ja) 積層型半導体装置及び電子機器
US7985663B2 (en) Method for manufacturing a semiconductor device
JP4182996B2 (ja) 電子装置及びその製造方法
TWI237310B (en) Semiconductor device and manufacturing method of the same
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
US8901751B2 (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
US7262510B2 (en) Chip package structure
US11355472B2 (en) Package structure and method for connecting components
JP2007242782A (ja) 半導体装置及び電子装置
JP2008218629A (ja) 半導体パッケージおよび電子部品
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
JP2009200067A (ja) 半導体チップおよび半導体装置
US20130140664A1 (en) Flip chip packaging structure
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
TWI500129B (zh) 半導體覆晶接合結構及方法
JP2008098285A (ja) 半導体装置
JPH09232506A (ja) 半導体装置およびその製造方法
JP5267540B2 (ja) 半導体装置
JP5000621B2 (ja) 半導体装置
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP5509295B2 (ja) 半導体装置
JP2013012570A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees