JP4863861B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4863861B2
JP4863861B2 JP2006341822A JP2006341822A JP4863861B2 JP 4863861 B2 JP4863861 B2 JP 4863861B2 JP 2006341822 A JP2006341822 A JP 2006341822A JP 2006341822 A JP2006341822 A JP 2006341822A JP 4863861 B2 JP4863861 B2 JP 4863861B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
semiconductor element
alloy
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006341822A
Other languages
English (en)
Other versions
JP2008153548A (ja
Inventor
英二 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006341822A priority Critical patent/JP4863861B2/ja
Publication of JP2008153548A publication Critical patent/JP2008153548A/ja
Application granted granted Critical
Publication of JP4863861B2 publication Critical patent/JP4863861B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、より具体的には、Ｌｏｗ−Ｋ材料と呼ばれる誘電率の低い材料を多層配線層の層間絶縁膜を構成する材料として用いた半導体素子を、回路基板に実装した構造を備える半導体装置に関する。
近年、半導体素子の多層配線層の層間絶縁膜を構成する材料として、有機樹脂、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素がドープされたシリコンガラス（ＦＳＧ：Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）、ポーラスシリカ系Ｌｏｗ−ｋ材料ナノクラスタリングシリカ（ＮＣＳ： Ｎａｎｏ Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）が用いられ、配線間に形成される電気容量を低減し、電気信号の伝達の高速化が図られる。このようなＬｏｗ−Ｋ材料は、特に、次世代の高速処理用の半導体装置の多層配線層の層間絶縁膜を構成する材料として期待されている。
図１は、配線基板にフリップチップ実装してなる半導体装置における、前記半導体素子の構造を示す断面図である。また、図１において点線で囲まれた部分を拡大して図２に示す。
図１及び図２に示すように、半導体素子にあっては、シリコン（Ｓｉ）からなる半導体基板１に所謂ウエハープロセスが適用されて、その一方の主面にトランジスタなどの能動素子、及び容量素子などの受動素子が形成され（図示せず）、更に当該半導体基板１の一方の主面上に、酸化シリコン（ＳｉＯ２）層２等の絶縁層を介して多層配線層３が配設されている。
かかる多層配線層３は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等からなる配線層４が層間絶縁膜５を介して複数層積層されて形成されている。そして層間接続部を介して上下の配線層４間が適宜接続されている。
層間絶縁膜５を構成する材料としては、有機樹脂、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素がドープされたシリコンガラス（ＦＳＧ：Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）、ポーラスシリカ系Ｌｏｗ−ｋ材料ナノクラスタリングシリカ（ＮＣＳ： Ｎａｎｏ Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）が用いられ、配線間に形成される電気容量を低減し、電気信号の伝達の高速化が図られる。
半導体基板１に形成された能動素子、受動素子等の機能素子は、多層配線層３を介して相互に接続され、所望の機能を有する電子回路が形成される。
多層配線層３の上部には、アルミニウム（Ａｌ）からなる電極パッド１１が複数個選択的に配設され、多層配線層３を構成する配線４と適宜接続されている。また、多層配線層３上には、電極パッド１１の中央部を表出するよう選択的に開口を有して、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）等の無機絶縁材料からなるパッシベーション層６が選択的に配設されている。
更に、半導体素子の表面の保護を図るべく、無機絶縁層６の上面及び電極パッド１１の上における無機絶縁層６の端面を覆って、ポリイミド、ベンゾシクロブテン、フェノール樹脂、又はポリベンゾオキサゾール等の有機絶縁性材料からその材料が選択された有機絶縁膜７が配設されている。
電極パッド１１の上面であって、無機絶縁層６及び有機絶縁膜７が設けられていない箇所から鉛直方向に、例えば、チタン（Ｔｉ）／銅（Ｃｕ）から成るバンプ下地金属８が、有機絶縁膜７の上面よりも僅かに上方に至るまで、当該有機絶縁膜７の端面を覆って配設されている。
バンプ下地金属８の上面には、略球状の外部接続用突起電極９が配設されている。当該外部接続用突起電極９は、錫（Ｓｎ）−銀（Ａｇ）、又は銅（Ｃｕ）を含む錫（Ｓｎ）−銀（Ａｇ）等の半田から構成され、半田バンプとも称される。
上述の構造を有する半導体素子１０を配線基板にフリップチップ実装した状態を図３に示す。
図３を参照するに、半導体素子１０は、配線基板２０に対しフェイスダウンでフリップチップ方式にて実装されている。
なお、配線基板２０は、ガラスエポキシ材，ポリイミドテープ等、樹脂系材料から成る。配線基板２０の上面には、電極パッド２１が複数個選択的に配設され、当該電極パッド２１の中央部を表出するよう選択的に開口を有するソルダーレジスト２２が配設されている。
また、配線基板２０上に配設された電極パッド２１に対して半導体素子１０の外部接続用突起電極９が接続されている。また、半導体素子１０と配線基板２０との間には、エポキシ系樹脂等から成るアンダーフィル材２３が配設されている。配線基板２０の下面には、半田から成る外部接続用突起電極２４が配設されている。
このような構造を有する半導体装置は、以下の工程を経て完成される。
即ち、半導体素子１０を配線基板２０に対しフリップチップ（フェイスダウン）方式にて搭載した後に、リフロー加熱処理により、外部接続用突起電極９と予め配線基板２０の電極パッド２１上に設けられた予備半田（半田プリコート・図示を省略）とを溶融して、半導体素子１０の外部接続用突起電極９と配線基板２０とを接続する。
しかる後、半導体素子１０と配線基板２０との間にアンダーフィル材２３を充填し、硬化せしめる。最後に、配線基板２０の下面に半田ボールを搭載し、リフロー加熱工程及び冷却工程を経て、外部接続用突起電極２４を接続する。
そのほか、接続端子を備えた基板とパッドを具えた被実装物に挟まれたシート状の弾性体からなる絶縁体と、接続端子とパッドに対応した位置に局在して導通させ、絶縁体の厚さ方向に埋設された複数本の導電性のワイヤから構成されるワイヤ集合体と、を備えた異方導電性接続部材が提案されている。（特許文献１参照）
更に、接着剤組成物として、エポキシ樹脂、アクリルゴム、及び、潜在性硬化剤を含有する回路部材接続用の接着剤が提案されている。
また、ゴム状弾性樹脂に、多数の一軸方向に伸びた針形状導電性フィラーと、針形状導電性フィラーの径よりも直径が大きい球状フィラーを混在させた弾性導電接着剤により、部品接続部の周辺を封止する態様が提案されている。（特許文献３参照）
特開平５−６２７２７号公報 国際公開第００／０９６２３号パンフレット 特開２００６−３２４１２号公報
しかしながら、層間絶縁膜５を構成する材料として、例えば、上述のポーラスシリカ系Ｌｏｗ−ｋ材料ナノクラスタリングシリカ（ＮＣＳ： Ｎａｎｏ Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）を用いた場合、誘電率は２．２５と優れているものの、機械的強度は、約１０Ｐａ程度、即ち、層間絶縁膜５として従来用いられてきた材料の約１／３程度である。そのため、以下の問題が発生する。これについて、図４を参照して説明する。
ここで、図４は、図３に示す半導体装置の問題点を説明するための概略模式図である。なお、図４では、図３に示す構造において前記問題点に関する部分のみ示して図を簡素化するとともに、説明を分かりやすくするために層間絶縁膜５を多層配線層３の代表として示している。図４（ｂ）は、図４（ａ）に示す半導体装置が温度変化がある環境におかれ、変形した状態を示す図である。
半導体素子１０が配線基板２０に対しフリップチップ（フェイスダウン）方式にて実装された半導体装置にあっては、当該半導体装置を構成する各部材の熱膨張係数は相違する。例えば、半導体素子１０として使用されるシリコン（Ｓｉ）の熱膨張係数は約３×１０−６／℃であり、樹脂系材料から成る配線基板２０の熱膨張係数は約１６×１０−６／℃である。
また、例えば、半導体素子１０を配線基板２０に実装する際の温度は、約１５０乃至２６０℃であり、特に、当該実装のためのリフロー工程においてリフロー炉内の温度は約２６０℃に達する。半導体装置の信頼性試験においても熱が加わる。更に、一般の使用においても、約７０乃至８０℃以上の環境に置かれる場合がある。
従って、このような温度変化がある環境下においては、上記の熱膨張係数の相違に因り各部材が膨張又は収縮して、層間絶縁膜５に応力集中が発生してしまうおそれがある。
その結果、図４（ｂ）に示すように、半導体装置にひずみが生じ、外部接続用突起電極９を介して配線基板２０に接合された半導体素子１０の層間絶縁膜５にクラックが発生し、当該層間絶縁膜５が破壊してしまい、半導体装置としての信頼性の低下を招来してしまうおそれがある。
そこで、本発明は、上記の点に鑑みてなされたものであって、Ｌｏｗ−Ｋ材料と呼ばれる誘電率の低い材料を多層配線層の層間絶縁膜を構成する材料として用いた半導体素子が回路基板にフリップチップ実装された構造を有する半導体装置であって、温度変化に柔軟に対応して前記層間絶縁膜の破壊を防止することにより、信頼性の高い実装構造を備えた半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材と、半導体素子接着剤層と、が形成され、前記配線基板の上面には、配線基板接着剤層が形成され、前記半導体素子接着剤層と前記配線基板接着剤層との間に、弾性体樹脂が設けられており、前記配線基板には、凹部が形成されており、前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置が提供される。
前記半導体素子接着剤層及び前記配線基板接着剤層は、エポキシ系、アクリル系、シリコン系、ウレタン系の樹脂から構成される群から選択された材料から成っていてもよい。
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）から構成される群から選択された材料から成る表面皮膜が形成されていてもよい。また、前記金属又は合金は、錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、ガリウム（Ｇａ）、ガリウム（Ｇａ）−銀（Ａｇ）系合金、ガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、ガリウム（Ｇａ）−錫（Ｓｎ）系合金から構成される群から選択された材料から成っていてもよい。
本発明の別の観点によれば、半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材が形成されており、前記配線基板には、凹部が形成されており、前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置が提供される。
本発明によれば、Ｌｏｗ−Ｋ材料と呼ばれる誘電率の低い材料を多層配線層の層間絶縁膜を構成する材料として用いた半導体素子が回路基板にフリップチップ実装された構造を有する半導体装置であって、温度変化に柔軟に対応して前記層間絶縁膜の破壊を防止することにより、信頼性の高い実装構造を備えた半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。
まず、本発明の実施の形態にかかる半導体装置の構造について、図５を参照して説明する。ここで、図５は、本発明の実施の形態にかかる半導体装置の概略模式図である。
上述のように、図１乃至図４に示す例においては、半導体素子１のバンプ下地金属８の上面に外部接続用突起電極９が配設され、配線基板２０の上面には電極パッド２１が配設され、かかる電極パッド２１に半導体素子１０の外部接続用突起電極９が接続され、半導体素子１０と配線基板２０との間にアンダーフィル材２３が配設されている。
本発明の実施の形態にかかる半導体装置にあっては、半導体素子の配線基板への接続（実装）構造が、図１乃至図４に示す例と相違し、他の構造については、図１乃至図４に示す例と基本的に同様である。
そこで、図５では、本発明の実施の形態にかかる半導体装置における半導体素子の配線基板への接続（実装）構造を主として図示し、他の構造については、図示を簡素化して説明を省略するとともに、説明を分かりやすくするために層間絶縁膜５を多層配線層３の代表として示す。また、図５（ｂ）は、図５（ａ）に示す半導体装置を温度変化がある環境におき、変形した状態を示す図である。
図５を参照するに、本発明の実施の形態にかかる半導体装置にあっては、半導体素子５０が、配線基板６０に対しフェイスダウンでフリップチップ方式にて実装されている。
半導体素子５０にあっては、シリコン（Ｓｉ）からなる半導体基板１に所謂ウエハープロセスが適用されて、その一方の主面にトランジスタなどの能動素子、及び容量素子などの受動素子が形成され（図示せず）、更に当該半導体基板１の一方の主面上に、酸化シリコン（ＳｉＯ２）層等の絶縁層を介して多層配線層が配設されている。
かかる多層配線層は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等からなる配線層が層間絶縁膜５を介して複数層積層されて形成されている。なお、図５では、層間絶縁膜５を多層配線層の代表として示している。
層間絶縁膜５を構成する材料としては、有機樹脂、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素がドープされたシリコンガラス（ＦＳＧ：Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）、ポーラスシリカ系Ｌｏｗ−ｋ材料ナノクラスタリングシリカ（ＮＣＳ： Ｎａｎｏ Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）が用いられ、配線間に形成される電気容量を低減し、電気信号の伝達の高速化が図られる。
層間絶縁膜５をその代表として示している多層配線層の上部には、図１乃至図４に示す例と同様に、アルミニウム（Ａｌ）からなる電極パッド１１が複数個選択的に配設され、多層配線層を構成する配線と適宜接続されている。
一方、配線基板６０は、ガラスエポキシ材，ポリイミドテープ等、樹脂系材料から成り、その上面であって、半導体素子５０を配線基板６０に実装したときに前記電極パッド１１と対応する箇所に、配線基板６０を貫通しないように凹部６１が選択的に形成されている。
凹部６１は、例えば、直径を約３０μｍ、深さを約１０μｍに設定することができ、その内側に、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はニッケル（Ｎｉ）等のめっきを施してもよい。
凹部６１内には、低融点金属又は合金６２が充填されており、凹部６１はかかる金属又は合金の溜部として機能する。具体的には、半導体装置の動作時、例えば、約７０乃至８０℃のときに溶融状態となる金属又は合金が凹部６１内に充填されている。例えば、融点が約７８．８℃である錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、融点が約２９．８℃であるガリウム（Ｇａ）、融点が約２５℃であるガリウム（Ｇａ）−銀（Ａｇ）系合金、融点が約２５℃であるガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、融点が約２０℃であるガリウム（Ｇａ）−錫（Ｓｎ）系合金等が、凹部６１内に充填されている。
更に、配線基板６０の上面のうち、凹部６１内に充填された低融点金属又は合金６２の上面を除いた箇所に、例えば、エポキシ系、アクリル系、シリコン系、ウレタン系等の樹脂から成る配線基板接着層６３が設けられている。なお、配線基板接着層６３の配設箇所は、凹部６１内に充填された低融点金属又は合金６２の上面を除いた箇所である限り、凹部６１の外周部分に設けられていてもよい。
なお、図示を省略するが、配線基板６０の下面には、半田から成る外部接続用突起電極がグリッド状に複数配設されている。
このような構造を有する半導体素子５０は配線基板６０に以下のように実装されている。
半導体素子５０において、層間絶縁膜５をその代表として示している多層配線層の上面には、例えば、エポキシ系、アクリル系、シリコン系、ウレタン系等の樹脂から成る半導体素子接着剤層５１が設けられている。なお、半導体素子接着剤層５１を構成する材料は、上述の配線基板６０の上面に設けられた配線基板接着層６３と同じ材料であっても、異なる材料であってもよい。
また、かかる半導体素子接着剤層５１中において前記電極パッド１１に対応する箇所には、錫（Ｓｎ）を主体を主体とする半田層５２がそれぞれ設けられている。
更に、各半田層５２上には、略二段構造になっている接続部材である接続ピン５３が例えば、約１００μｍピッチで設けられている。接続ピン５３は、例えば、電鋳法、放電加工等によって形成され、銅（Ｃｕ）、金（Ａｕ）、鉛（Ｐｄ）、又はこれらの合金から構成される。
接続ピン５３は、例えば約２０乃至３０μｍの径を有する台座部５３−１上に、例えば径が約１０μｍで鉛直方向の長さが約４０μｍの接続部５３−２が設けられた略二段構造になっている。但し、本発明では、接続ピン５３の形状・大きさについてはこの例に限定されない。
接続ピン５３の接続部５３−２の端部側は、上述の低融点金属又は合金６２が充填された配線基板６０の凹部６１内に位置しており、低融点金属又は合金６２及び前記半田層５２と相俟って、半導体素子５０と配線基板６０とが電気的に接続されている。
接続ピン５３にあっては、必要に応じ、少なくとも接続部５３−２の端部側のうち、配線基板６０の凹部６１内に充填された低融点金属又は合金６２と接触する箇所に、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）等の腐食防止用の表面皮膜が設けられていてもよい。
更に、半導体素子接着剤層５１と配線基板６０の上面に設けられた配線基板接着層６３との間には、例えば、シリコン系、ウレタンゴム系等のゴム系の樹脂から成る弾性体樹脂６４が設けられている。
即ち、上述の接続ピン５３によって、半導体素子５０と配線基板６０とが電気的に接続されている一方、弾性体樹脂６４が、半導体素子５０の主面のうち配線基板６０に対向する面に設けられた半導体素子接着剤層５１と、配線基板６０の上面に設けられた配線基板接着層６３と、に挟持され接着されたサンドイッチ（三層）構造が形成され、弾性体樹脂６４により、半導体素子５０と配線基板６０とが機械的に柔軟に接続されている。
上述のように半導体装置を構成する各部材の熱膨張係数は相違するが、かかる構造により、図５（ｂ）に示すように、温度変化がある環境下において熱膨張係数の相違に因って生ずる歪みを、柔軟なゴム系の樹脂から成る弾性体樹脂６４及び／又は配線基板６０の凹部６１内に充填され半導体装置の動作時に溶融状態となる低融点金属又は合金６２によって、吸収することができる。
本発明の発明者のシミュレーション結果によれば、図４に示す構造のように、半導体素子１０と配線基板２０との間にエポキシ系樹脂等から成るアンダーフィル材２３を配設した半田バンプ９によるフリップチップ接合の場合には、４０００端子のエリアアレイを有し１辺が２０ｍｍの矩形の半導体素子１０の略中央において約８乃至１０ＭＰａの応力が発生するところ、本実施の形態に示す弾性体樹脂６４が半導体素子接着剤層５１と配線基板接着層６３とに挟持された構造の場合、前記応力を約５乃至６ＭＰａに低減することが把握された。
また、半導体装置の動作時に溶融状態となる低融点金属又は合金６２を配線基板６０の凹部６１内に充填した構造の場合、前記応力は約０．８ＭＰａに低減することが把握された。
更に、本実施の形態のように、弾性体樹脂６４が半導体素子接着剤層５１と配線基板接着層６３とに挟持され、半導体装置の動作時に溶融状態となる低融点金属又は合金６２を配線基板６０の凹部６１内に充填した構造の場合、前記応力を約２乃至３ＭＰａに低減することが把握された。
このように、本実施の形態によれば、誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）から成り強度が低い層間絶縁膜５が半導体素子５０の半導体基板１の上面に設けられていても、温度変化に因りクラックが発生してしまうことを防止することができる。従って、温度変化に対しても柔軟に追随することができ、層間絶縁膜５の破壊を防止することができる。よって、信頼性の高い実装構造を提供することができる。
次に、本発明の実施の形態にかかる半導体装置の製造方法を、図６を参照して説明する。ここで、図６は、図５に示す半導体装置の製造方法を説明するための図である。
まず、図６（ａ）に示すように、キャリア電極（導電層）に、銅（Ｃｕ）、金（Ａｕ）、鉛（Ｐｄ）、又はこれらの合金から構成される接続ピン５３を約１００μｍピッチで形成する。
接続ピン５３は、略二段構造に形成され、例えば約２０乃至３０μｍの径を有する台座部５３−１上に、例えば径が約１０μｍで鉛直方向の長さが約４０μｍの接続部５３−２が設けられた形状を有する。但し、本発明では、接続ピン５３の形状・大きさについてはこの例に限定されない。
なお、少なくとも接続部５３−２の端部側のうち、配線基板６０の凹部６１内に充填された低融点金属又は合金６２と接触する箇所に、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）等の腐食防止用の表面皮膜が設けられていてもよい。
次いで、図６（ｂ）に示すように、接続ピン５３が設けられたキャリア電極（導電層）上にシリコン系、ウレタンゴム系等のゴム系の樹脂から成り、例えば、厚さが約３０μｍの弾性体樹脂６４を形成する。更に、当該弾性体樹脂６４の上に、レジスト６０を形成する。
次いで、図６（ｃ）に示すように、図６（ｂ）に示す構造を反転し、エッチングにより前記キャリア電極を除去するとともに、レジスト６０を剥離する。
しかる後、図６（ｄ）に示すように、接続ピン５３の台座部５３−１の上面に、錫（Ｓｎ）を主体とする半田層５２をめっき法で形成する。ここで、半田層５２は、接続ピン５３の接続部５３−２よりも幅広の台座部５３−１に設けられるため、容易に半田層５２を形成することができる。
更に、弾性体樹脂６４の上面であって、前記半田層５２が配設されていない箇所に、エポキシ系、アクリル系、シリコン系、ウレタン系等の樹脂から成る半導体素子接着剤層５１を形成する。
次いで、図６（ｅ）に示すように、層間絶縁膜５をその代表として示している半導体素子５０の多層配線層の上部に設けられたアルミニウム（Ａｌ）から成る電極パッド１１が設けられた面を下向き（フェイスダウン）にして、当該電極パッド１１が半田層５２に接合するように、半導体素子５０を半導体素子接着剤層５１上に接着する。
一方、図６（ｆ）に示すように、例えばガラスエポキシ材，ポリイミドテープ等、樹脂系材料から成る配線基板６０にあっては、その上面に、半導体素子５０を配線基板６０に実装したときに接続ピン５３の接続部５３−２が内設できるように、例えば機械的手法等により、配線基板６０を貫通しない凹部６１を形成する。
このとき、凹部６１を、例えば、直径が約３０μｍであり、深さが約１０μｍに設定することができ、その内側に、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はニッケル（Ｎｉ）等のめっきを施してもよい。
次いで、図６（ｇ）に示すように、凹部６１内には、低融点金属又は合金６２をシリンジ等により充填する。
具体的には、半導体装置の動作時、例えば、約７０乃至８０℃のときに溶融状態となる金属又は合金が凹部６１内に充填する。例えば、融点が約７８．８℃である錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、融点が約２９．８℃であるガリウム（Ｇａ）、融点が約２５℃であるガリウム（Ｇａ）−銀（Ａｇ）系合金、融点が約２５℃であるガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、融点が約２０℃であるガリウム（Ｇａ）−錫（Ｓｎ）系合金等を、凹部６１内に充填する。
次いで、図６（ｈ）に示すように、配線基板６０の上面のうち、凹部６１内に充填された低融点金属又は合金６２の上面を除いた箇所に、例えば、エポキシ系、アクリル系、シリコン系、ウレタン系等の樹脂から成る配線基板接着層６３を塗布する。具体的には、マスクを施して印刷又は露光等の周知の方法により、配線基板接着層６３を選択的に形成する。
なお、配線基板接着層６３の配設箇所は、凹部６１内に充填された低融点金属又は合金６２の上面を除いた箇所である限り、凹部６１の外周部分に設けられていてもよい。
しかる後、図６（ｅ）に示す半導体素子５０と、図６（ｈ）に示す配線基板６０とを加熱接合し、半導体素子５０の配線基板６０への接続（実装）が完成となる。即ち、接続ピン５３によって、半導体素子５０と配線基板６０とが電気的に接続されている一方、弾性体樹脂６４が、半導体素子５０の主面のうち配線基板６０に対向する面に設けられた半導体素子接着剤層５１と、配線基板６０の上面に設けられた配線基板接着層６３と、に挟持され接着されたサンドイッチ構造が形成され、弾性体樹脂６４により、半導体素子５０と配線基板６０とが機械的に柔軟に接続された構造が形成される。
最後に、図示を省略するが、配線基板６０の下面に半田ボールをグリッド状に複数搭載し、リフロー加熱工程及び冷却工程を経て、外部接続用突起電極を接続し、半導体装置が完成となる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１） 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材と、半導体素子接着剤層と、が形成され、
前記配線基板の上面には、配線基板接着剤層が形成され、
前記半導体素子接着剤層と前記配線基板接着剤層との間に、弾性体樹脂が設けられていることを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置であって、
前記弾性体樹脂は、ゴム系樹脂から成ることを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置であって、
前記半導体素子接着剤層及び前記配線基板接着剤層は、エポキシ系、アクリル系、シリコン系、ウレタン系の樹脂から構成される群から選択された材料から成ることを特徴とする半導体装置。
（付記４） 付記１乃至３いずれか一項記載の半導体装置であって、
前記接続部材は、前記半導体素子の電極上に設けられていることを特徴とする半導体装置。
（付記５） 付記１乃至４いずれか一項記載の半導体装置であって、
前記接続部材は、銅（Ｃｕ）、金（Ａｕ）、鉛（Ｐｄ）、又はこれらの合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
（付記６） 付記５記載の半導体装置であって、
前記接続部材は、電鋳法又は放電加工により形成されることを特徴とする半導体装置。
（付記７） 付記１乃至６いずれか一項記載の半導体装置であって、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
（付記８） 付記７記載の半導体装置であって、
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。
（付記９） 付記７又は８記載の半導体装置であって、
前記金属又は合金は、錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、ガリウム（Ｇａ）、ガリウム（Ｇａ）−銀（Ａｇ）系合金、ガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、ガリウム（Ｇａ）−錫（Ｓｎ）系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
（付記１０） 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材が形成されており、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
（付記１１） 付記１０記載の半導体装置であって、
前記金属又は合金は、錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、ガリウム（Ｇａ）、ガリウム（Ｇａ）−銀（Ａｇ）系合金、ガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、ガリウム（Ｇａ）−錫（Ｓｎ）系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
（付記１２） 付記１０又は１１記載の半導体装置であって、
前記接続部材は、前記半導体素子の電極上に設けられていることを特徴とする半導体装置。
（付記１３） 付記１０乃至１２いずれか一項記載の半導体装置であって、
前記接続部材は、銅（Ｃｕ）、金（Ａｕ）、鉛（Ｐｄ）、又はこれらの合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
（付記１４） 付記１３記載の半導体装置であって、
前記接続部材は、電鋳法又は放電加工により形成されることを特徴とする半導体装置。
（付記１５） 付記１０乃至１４記載の半導体装置であって、
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。
半導体素子の構造を示す断面図である。 図１において点線で囲まれた箇所の拡大図である。 図１に示す半導体素子を配線基板にフリップチップ実装した状態を示す図である。 図３に示す半導体装置の問題点を説明するための概略模式図である。 本発明の実施の形態にかかる半導体装置における半導体素子の配線基板への接続（実装）構造を示す図である。 図５に示す半導体装置の製造方法を説明するための図である。
符号の説明
１１ 電極パッド
５０ 半導体素子
５１ 半導体素子接着剤層
５２ 半田層
５３ 接続ピン
６０ 配線基板
６１ 凹部
６２ 低融点金属又は合金
６３ 配線基板接着剤層
６４ 弾性体樹脂

Claims (5)

  1. 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
    前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材と、半導体素子接着剤層と、が形成され、
    前記配線基板の上面には、配線基板接着剤層が形成され、
    前記半導体素子接着剤層と前記配線基板接着剤層との間に、弾性体樹脂が設けられており、
    前記配線基板には、凹部が形成されており、
    前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
    前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記半導体素子接着剤層及び前記配線基板接着剤層は、エポキシ系、アクリル系、シリコン系、ウレタン系の樹脂から構成される群から選択された材料から成ることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置であって、
    前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル（Ｎｉ）／金（Ａｕ）又はチタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一項記載の半導体装置であって、
    前記金属又は合金は、錫（Ｓｎ）−ビスマス（Ｂｉ）−インジウム（Ｉｎ）系の合金、ガリウム（Ｇａ）、ガリウム（Ｇａ）−銀（Ａｇ）系合金、ガリウム（Ｇａ）−亜鉛（Ｚｎ）系合金、ガリウム（Ｇａ）−錫（Ｓｎ）系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
  5. 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
    前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材が形成されており、
    前記配線基板には、凹部が形成されており、
    前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
    前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
JP2006341822A 2006-12-19 2006-12-19 半導体装置 Expired - Fee Related JP4863861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006341822A JP4863861B2 (ja) 2006-12-19 2006-12-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341822A JP4863861B2 (ja) 2006-12-19 2006-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2008153548A JP2008153548A (ja) 2008-07-03
JP4863861B2 true JP4863861B2 (ja) 2012-01-25

Family

ID=39655375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341822A Expired - Fee Related JP4863861B2 (ja) 2006-12-19 2006-12-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4863861B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4994099B2 (ja) * 2007-04-26 2012-08-08 京セラ株式会社 実装構造体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160175B2 (ja) * 1995-02-13 2001-04-23 三菱電機株式会社 電子部品の実装方法
JPH10189652A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP4416874B2 (ja) * 1998-09-30 2010-02-17 イビデン株式会社 半導体チップの製造方法
JP3409751B2 (ja) * 1999-10-22 2003-05-26 ソニーケミカル株式会社 接続材料および接続体
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3552701B2 (ja) * 2001-11-14 2004-08-11 セイコーエプソン株式会社 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004247621A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008153548A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP5330184B2 (ja) 電子部品装置
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US8178957B2 (en) Electronic component device, and method of manufacturing the same
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2008218926A (ja) 半導体装置及びその製造方法
US9711377B2 (en) Method of manufacturing semiconductor device
KR20090131045A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2004235310A (ja) 半導体装置およびその製造方法
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2000269369A (ja) 半導体装置
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
JP2001135663A (ja) 半導体装置及びその製造方法
US20070120268A1 (en) Intermediate connection for flip chip in packages
JP2007242782A (ja) 半導体装置及び電子装置
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2009200067A (ja) 半導体チップおよび半導体装置
JP4061506B2 (ja) 半導体装置の製造方法
US7088007B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
JP2007242783A (ja) 半導体装置及び電子装置
JP5437553B2 (ja) 半導体素子及び半導体装置
US20080290514A1 (en) Semiconductor device package and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees